專利名稱：Flash接口電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于智能卡控制技術(shù)領(lǐng)域，特別涉及一種針對(duì)FLASH接口的電路。
背景技術(shù)：
在智能卡行業(yè)芯片的設(shè)計(jì)中，特別是針對(duì)低功耗的要求較高的非接觸智能卡芯片設(shè)計(jì)，存儲(chǔ)器件的設(shè)計(jì)方面，成熟的設(shè)計(jì)方案一般使用EEPROM作為存儲(chǔ)單元，因?yàn)槠涔牡颓易x寫電路設(shè)計(jì)簡單，但缺點(diǎn)是面積較大。FLASH面積小，但是因其一般功耗較高的特性，很少用于非接觸式智能卡產(chǎn)品。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種針對(duì)FLASH接口的電路，具有低功耗與面積小的特性；本發(fā)明的技術(shù)方案是一種FLASH接口電路，它安裝于CPU與FLASH存儲(chǔ)器之間，它包括數(shù)據(jù)寄存器、讀寫地址寄存器、使能信號(hào)發(fā)生電路、寬度配置寄存器A、寬度配置寄存器B、寬度配置寄存器C、比較選擇電路、計(jì)數(shù)器A、計(jì)數(shù)器B、計(jì)數(shù)器C、比較電路A、比較電路B、比較電路C、計(jì)數(shù)器D、脈沖發(fā)生器A、脈沖發(fā)生器B、脈沖發(fā)生器C、比較電路D和脈沖發(fā)生器D;其連接關(guān)系為數(shù)據(jù)寄存器與讀寫地址寄存器分別連接在CPU與FLASH存儲(chǔ)器之間，使能信號(hào)發(fā)生電路一端與CPU連接，另一端分為四路，分別與計(jì)數(shù)器A、計(jì)數(shù)器B、計(jì)數(shù)器C及計(jì)數(shù)器D連接；寬度配置寄存器A的一端與CPU連接，另一端分為兩路，一路與比較選擇電路連接，另一路與比較電路A連接，比較電路A通過脈沖發(fā)生器A連接至FLASH存儲(chǔ)器，計(jì)數(shù)器A與比較電路A連接；寬度配置寄存器B的一端與CPU連接，另一端分為兩路，一路與比較選擇電路連接，另一路與比較電路B連接，比較電路B通過脈沖發(fā)生器B連接至FLASH存儲(chǔ)器，計(jì)數(shù)器B與比較電路B連接；寬度配置寄存器C的一端與CPU連接，另一端分為兩路，一路與比較選擇電路連接，另一路與比較電路C連接，比較電路C通過脈沖發(fā)生器C連接至FLASH存儲(chǔ)器，計(jì)數(shù)器C與比較電路C連接；比較選擇電路與計(jì)數(shù)器D分別與比較電路D連接，比較電路D通過脈沖發(fā)生器D連接至FLASH存儲(chǔ)器；CPU首先需對(duì)寬度配置寄存器A、寬度配置寄存器B及寬度配置寄存器C的脈沖信號(hào)寬度進(jìn)行設(shè)定；CPU通過寬度配置寄存器A、計(jì)數(shù)器A、比較電路A及脈沖發(fā)生器A向FLASH存儲(chǔ)器發(fā)出擦除控制信號(hào)；CPU通過寬度配置寄存器B、計(jì)數(shù)器B、比較電路B及脈沖發(fā)生器B向FLASH存儲(chǔ)器發(fā)出寫入控制信號(hào)；CPU通過寬度配置寄存器C、計(jì)數(shù)器C、比較電路C及脈沖發(fā)生器C向FLASH存儲(chǔ)器發(fā)出讀取控制信號(hào)；比較選擇電路用于比較寬度配置寄存器A、寬度配置寄存器B與寬度配置寄存器C中所設(shè)定的最大脈沖寬度。
本發(fā)明的有益效果是(1)本發(fā)明采用了三個(gè)配置寄存器來分別配置讀、寫、擦三方面電路的控制信號(hào)時(shí)序，可根據(jù)不同型號(hào)的FLASH電路時(shí)序配置要求發(fā)生不同的時(shí)序?qū)挾?，以適應(yīng)多種型號(hào)；(2)本產(chǎn)品解決了標(biāo)準(zhǔn)8051CPU接口無法直接讀寫FLASH的問題，使得僅支持標(biāo)準(zhǔn)8051存儲(chǔ)接口的CPU可以方便的讀寫普通的FLASH存儲(chǔ)器件；(3)本發(fā)明具有低功耗與面積小的特性。


圖1為本發(fā)明原理框圖；數(shù)據(jù)寄存器-1、讀寫地址寄存器-2、使能信號(hào)發(fā)生電路-3、寬度配置寄存器A-4、寬度配置寄存器B-5、寬度配置寄存器C-6、比較選擇電路_7、計(jì)數(shù)器A-8、計(jì)數(shù)器B-9、計(jì)數(shù)器C-10、比較電路A-12、比較電路B-13、比較電路C-14、計(jì)數(shù)器D-15、脈沖發(fā)生器A-16、脈沖發(fā)生器B-17、脈沖發(fā)生器C-18、比較電路D-19、脈沖發(fā)生器D-20。
具體實(shí)施例方式參見附圖1，一種FLASH接口電路，它安裝于CPU與FLASH存儲(chǔ)器之間，它包括數(shù)據(jù)寄存器1、讀寫地址寄存器2、使能信號(hào)發(fā)生電路3、寬度配置寄存器A4、寬度配置寄存器B5、寬度配置寄存器C6、比較選擇電路7、計(jì)數(shù)器AS、計(jì)數(shù)器B9、計(jì)數(shù)器C10、比較電路A12、比較電路B13、比較電路C14、計(jì)數(shù)器D15、脈沖發(fā)生器A16、脈沖發(fā)生器B17、脈沖發(fā)生器C18、比較電路D19和脈沖發(fā)生器D20 ；其連接關(guān)系為數(shù)據(jù)寄存器I與讀寫地址寄存器2分別連接在CPU與FLASH存儲(chǔ)器之間，使能信號(hào)發(fā)生電路3—端與CPU連接，另一端分為四路，分別與計(jì)數(shù)器AS、計(jì)數(shù)器B9、計(jì)數(shù)器ClO及計(jì)數(shù)器D15連接；寬度配置寄存器A4的一端與CPU連接，另一端分為兩路，一路與比較選擇電路7連接，另一路與比較電路A12連接，比較電路A12通過脈沖發(fā)生器A16連接至FLASH存儲(chǔ)器，計(jì)數(shù)器A8與比較電路A12連接；寬度配置寄存器B5的一端與CPU連接，另一端分為兩路，一路與比較選擇電路7連接，另一路與比較電路B13連接，比較電路B13通過脈沖發(fā)生器B17連接至FLASH存儲(chǔ)器，計(jì)數(shù)器B9與比較電路B13連接；寬度配置寄存器C6的一端與CPU連接，另一端分為兩路，一路與比較選擇電路7連接，另一路與比較電路C14連接，比較電路C14通過脈沖發(fā)生器C18連接至FLASH存儲(chǔ)器，計(jì)數(shù)器ClO與比較電路C14連接；比較選擇電路7與計(jì)數(shù)器D15分別與比較電路D19連接，比較電路D19通過脈沖發(fā)生器D20連接至FLASH存儲(chǔ)器；CPU首先需對(duì)寬度配置寄存器A4、寬度配置寄存器B5及寬度配置寄存器C6的脈沖信號(hào)寬度進(jìn)行設(shè)定；CPU通過寬度配置寄存器A4、計(jì)數(shù)器A8、比較電路A12及脈沖發(fā)生器A16向FLASH存儲(chǔ)器發(fā)出擦除控制信號(hào)；CPU通過寬度配置寄存器B5、計(jì)數(shù)器B9、比較電路B13及脈沖發(fā)生器B17向FLASH存儲(chǔ)器發(fā)出寫入控制信號(hào)；CPU通過寬度配置寄存器C6、計(jì)數(shù)器ClO、比較電路C14及脈沖發(fā)生器C18向FLASH存儲(chǔ)器發(fā)出讀取控制信號(hào)；比較選擇電路7用于比較寬度配置寄存器A4、寬度配置寄存器B5與寬度配置寄存器C6中所設(shè)定的最大脈沖寬度；工作流程為A. CPU首先需對(duì)寬度配置寄存器A4、寬度配置寄存器B5及寬度配置寄存器C6的脈沖信號(hào)寬度進(jìn)行設(shè)定；B. CPU通過數(shù)據(jù)寄存器1、讀寫地址寄存器2將數(shù)據(jù)及地址存放在FLASH存儲(chǔ)器的相應(yīng)端口 ；C.寬度配置寄存器A4、寬度配置寄存器B5、寬度配置寄存器C6以控制脈沖寬度的形式控制電平保持時(shí)間，分別通過比較電路A12、比較電路B13、比較電路C14與計(jì)數(shù)器AS、計(jì)數(shù)器B9、計(jì)數(shù)器ClO進(jìn)行比較，當(dāng)計(jì)數(shù)器AS、計(jì)數(shù)器B9、計(jì)數(shù)器ClO計(jì)數(shù)達(dá)到設(shè)定的脈沖寬度時(shí)，脈沖發(fā)生器A16、脈沖發(fā)生器B17、脈沖發(fā)生器C18結(jié)束電平保持，形成脈沖，此時(shí)FLASH存儲(chǔ)器進(jìn)行相應(yīng)的擦除、寫入、讀取功能；D.比較選擇電路7比較寬度配置寄存器A4、寬度配置寄存器B5與寬度配置寄存器C6中所設(shè)定的值，并輸出最大脈沖寬度，計(jì)數(shù)器D15進(jìn)行計(jì)數(shù)，當(dāng)比較電路D19獲取到最大脈沖寬度時(shí)，脈沖發(fā)生器D20向FLASH存儲(chǔ)器發(fā)出使能信號(hào)，結(jié)束本次操作。
權(quán)利要求
1.一種FLASH接口電路，它安裝于CPU與FLASH存儲(chǔ)器之間，其特征是，它包括數(shù)據(jù)寄存器(I)、讀寫地址寄存器(2)、使能信號(hào)發(fā)生電路(3)、寬度配置寄存器A (4)、寬度配置寄存器B (5)、寬度配置寄存器C (6)、比較選擇電路(7)、計(jì)數(shù)器A (8)、計(jì)數(shù)器B (9)、計(jì)數(shù)器C (10)、比較電路A (12)、比較電路B (13)、比較電路C (14)、計(jì)數(shù)器D (15)、脈沖發(fā)生器A (16)、脈沖發(fā)生器B (17)、脈沖發(fā)生器C (18)、比較電路D (19)和脈沖發(fā)生器D (20)； 其連接關(guān)系為數(shù)據(jù)寄存器(I)與讀寫地址寄存器(2)分別連接在CPU與FLASH存儲(chǔ)器之間，使能信號(hào)發(fā)生電路(3)—端與CPU連接，另一端分為四路，分別與計(jì)數(shù)器A (8)、計(jì)數(shù)器B (9)、計(jì)數(shù)器C (10)及計(jì)數(shù)器D (15)連接；寬度配置寄存器A (4)的一端與CPU連接，另一端分為兩路，一路與比較選擇電路(7)連接，另一路與比較電路A (12)連接，比較電路A (12)通過脈沖發(fā)生器A (16)連接至FLASH存儲(chǔ)器，計(jì)數(shù)器A (8)與比較電路A (12)連接；寬度配置寄存器B (5)的一端與CPU連接，另一端分為兩路，一路與比較選擇電路(7)連接，另一路與比較電路B (13)連接，比較電路B (13)通過脈沖發(fā)生器B (17)連接至FLASH存儲(chǔ)器，計(jì)數(shù)器B (9)與比較電路B (13)連接；寬度配置寄存器C (6)的一端與CPU連接，另一端分為兩路，一路與比較選擇電路(7 )連接，另一路與比較電路C (14 )連接，比較電路C (14)通過脈沖發(fā)生器C (18)連接至FLASH存儲(chǔ)器，計(jì)數(shù)器C (10)與比較電路C (14)連接；比較選擇電路(7)與計(jì)數(shù)器D (15)分別與比較電路D (19)連接，比較電路D (19)通過脈沖發(fā)生器D (20)連接至FLASH存儲(chǔ)器。
CPU首先需對(duì)寬度配置寄存器A (4)、寬度配置寄存器B (5)及寬度配置寄存器C (6)的脈沖信號(hào)寬度進(jìn)行設(shè)定； CPU通過寬度配置寄存器A (4)、計(jì)數(shù)器A (8)、比較電路A (12)及脈沖發(fā)生器A (16)向FLASH存儲(chǔ)器發(fā)出擦除控制信號(hào)； CPU通過寬度配置寄存器B (5)、計(jì)數(shù)器B (9)、比較電路B (13)及脈沖發(fā)生器B (17)向FLASH存儲(chǔ)器發(fā)出寫入控制信號(hào)； CPU通過寬度配置寄存器C (6)、計(jì)數(shù)器C (10)、比較電路C (14)及脈沖發(fā)生器C (18)向FLASH存儲(chǔ)器發(fā)出讀取控制信號(hào)； 比較選擇電路(7)用于比較寬度配置寄存器A (4)、寬度配置寄存器B (5)與寬度配置寄存器C (6)中所設(shè)定的最大脈沖寬度。
2.如權(quán)利要求1所述的一種FLASH接口電路，其特征在于所述FLASH接口電路的工作流程為 A.CPU首先需對(duì)寬度配置寄存器A (4)、寬度配置寄存器B (5)及寬度配置寄存器C (6)的脈沖信號(hào)寬度進(jìn)行設(shè)定； B.CPU通過數(shù)據(jù)寄存器(I)、讀寫地址寄存器(2)將數(shù)據(jù)及地址存放在FLASH存儲(chǔ)器的相應(yīng)端口 ； C.寬度配置寄存器A(4)、寬度配置寄存器B (5)、寬度配置寄存器C (6)以控制脈沖寬度的形式控制電平保持時(shí)間，分別通過比較電路A (12)、比較電路B (13)、比較電路C (14)與計(jì)數(shù)器A (8)、計(jì)數(shù)器B (9)、計(jì)數(shù)器C (10)進(jìn)行比較，當(dāng)計(jì)數(shù)器A (8)、計(jì)數(shù)器B(9)、計(jì)數(shù)器C (10)計(jì)數(shù)達(dá)到設(shè)定的脈沖寬度時(shí)，脈沖發(fā)生器A (16)、脈沖發(fā)生器B (17)、脈沖發(fā)生器C (18)結(jié)束電平保持，形成脈沖，此時(shí)FLASH存儲(chǔ)器進(jìn)行相應(yīng)的擦除、寫入、讀取功能；` D.比較選擇電路(7)比較寬度配置寄存器A (4)、寬度配置寄存器B (5)與寬度配置寄存器C (6)中所設(shè)定的值，并輸出最大脈沖寬度，計(jì)數(shù)器D (15)進(jìn)行計(jì)數(shù)，當(dāng)比較電路D(19)獲取到最大脈沖寬度時(shí)，脈沖發(fā)生器D (20)向FLASH存儲(chǔ)器發(fā)出使能信號(hào)，結(jié)束本次操作。
全文摘要
本發(fā)明屬于智能卡控制技術(shù)領(lǐng)域，特別涉及一種針對(duì)FLASH接口的電路。其技術(shù)方案是A.CPU首先需對(duì)寬度配置寄存器的脈沖信號(hào)寬度進(jìn)行設(shè)定；B.CPU通過數(shù)據(jù)寄存器(1)、讀寫地址寄存器(2)將數(shù)據(jù)及地址寫入FLASH存儲(chǔ)器的相應(yīng)端口；C．寬度配置寄存器以脈沖寬度的形式控制時(shí)間，通過比較電路與計(jì)數(shù)器進(jìn)行比較，當(dāng)計(jì)數(shù)器計(jì)數(shù)達(dá)到設(shè)定的脈沖寬度時(shí)，脈沖發(fā)生器結(jié)束電平保持，形成脈沖，此時(shí)FLASH存儲(chǔ)器進(jìn)行相應(yīng)的功能；當(dāng)比較電路D(19)獲取到最大脈沖寬度時(shí)，脈沖發(fā)生器D(20)向FLASH存儲(chǔ)器發(fā)出使能信號(hào)，結(jié)束本次操作。本發(fā)明具有低功耗與面積小的特性。
文檔編號(hào)G11C16/06GK103050150SQ201210592679
公開日2013年4月17日 申請(qǐng)日期2012年12月31日 優(yōu)先權(quán)日2012年12月31日
發(fā)明者吳歌, 鄧寶松 申請(qǐng)人:中國電子科技集團(tuán)公司第十五研究所