專利名稱：寄存器電路模塊的制作方法
技術領域：
本實用新型涉及集成電路領域，特別是涉及一種寄存器電路模塊。
背景技術：
出于對系統(tǒng)穩(wěn)定性和成本的考慮，市場對芯片的功能和性能提出越來越高的要求。系統(tǒng)級用戶希望盡可能地降低系統(tǒng)電路的設計復雜程度，同時要求盡可能簡單的芯片外圍電路。這使得越來越多的功能被集成到芯片里，導致現(xiàn)代集成電路的規(guī)模的日益增大。為了避免錯誤設置寄存器，提高系統(tǒng)的可靠性，目前，有兩種方案，一種方案是在系統(tǒng)中增加冗余硬件元器件，對實現(xiàn)某一功能的硬件作備份，當主電路異常時，啟動備用電路并接替主電路工作。另一方案是增加軟件的可靠性，為控制器等增加看門狗等監(jiān)控裝置。 現(xiàn)代的大規(guī)模芯片的功能很復雜，例如，為了擴大應用范圍要求包含實現(xiàn)同一功能的幾種接口、為了提高靈活性要求大多數模塊的功能都可以獨立開關、還有總線位寬和運行速度等參數的選擇等，這些功能都需要相應的寄存器來配置。一個芯片中含有數以千計的配置寄存器已經很常見。為了保持良好的兼容性，這些寄存器一般通過I2C接口來配置。為了提高配置速度，一般系統(tǒng)主設備會使用快速模式甚至高速模式來訪問這些寄存器。為了符合I2C的規(guī)范，提供給芯片配置寄存器模塊的系統(tǒng)時鐘頻率應該在百兆赫茲的量級。所以，即使芯片關閉所有功能處于待機節(jié)電模式，配置寄存器模塊本身的功耗也是很可觀的，尤其是對于功耗要求很高的手持移動設備。在持續(xù)正常工作情況下，當寄存器配置完畢后，此模塊處于一種相對靜態(tài)的狀態(tài)，如果在此期間也能設法降低此模塊的功耗，對于提高設備的續(xù)航時間是很有意義的。功耗降低的同時也會降低芯片的發(fā)熱量，可以提高系統(tǒng)的可靠性和使用壽命。

實用新型內容本實用新型主要解決的技術問題是提供一種寄存器電路模塊，能夠減少電路的功耗，穩(wěn)定性強，可用性高。為解決上述技術問題，本實用新型采用的一個技術方案是提供一種寄存器電路模塊，包括通信電路、寄存器單元、調試電路、快速復位電路和輸出電路，所述通信電路、調試電路、寄存器單元和輸出電路依次相連接，所述快速復位電路并聯(lián)在寄存器單元上，所述快速復位電路包括重置電路和信號復位電路，所述輸出電路上連接有降噪電路。在本實用新型一個較佳實施例中，所述通信電路包括傳輸單元、時鐘控制單元和數字時鐘發(fā)生單元。在本實用新型一個較佳實施例中，所述調試電路包括信號差分單元、主控單元和保護單元。在本實用新型一個較佳實施例中，所述寄存器單元包括濾波器、I2C SLAVE和多個寄存器。本實用新型的有益效果是本實用新型寄存器電路模塊，能夠減少電路的功耗，穩(wěn)定性強，可用性高。

圖I是本實用新型寄存器電路模塊一較佳實施例的結構示意圖；附圖中各部件的標記如下1、通信電路，2、寄存器電路，3、調試電路，4、快速復位電路，5、輸出電路，6、降噪電路，7、重置電路，8、信號復位電路。
具體實施方式
以下結合附圖對本實用新型的較佳實施例進行詳細闡述，以使本實用新型的優(yōu)點和特征能更易于被本領域技術人員理解，從而對本實用新型的保護范圍做出更為清楚明確的界定。請參閱圖1，一種寄存器電路模塊，包括通信電路I、寄存器單元2、調試電路3、快速復位電路4和輸出電路5，所述通信電路I、調試電路3、寄存器單元2和輸出電路5依次相連接，所述快速復位電路4并聯(lián)在寄存器單元3上，所述快速復位電路4包括重置電路7和信號復位電路8，所述輸出電路上5連接有降噪電路6。另外，所述通信電路I包括傳輸單元、時鐘控制單元和數字時鐘發(fā)生單元。另外，所述調試電路3包括信號差分單元、主控單元和保護單元。另外，所述寄存器單元2包括濾波器、I2C SLAVE和多個寄存器。區(qū)別于現(xiàn)有技術，本實用新型寄存器電路模塊，能夠減少電路的功耗，穩(wěn)定性強，可用性高。以上所述僅為本實用新型的實施例，并非因此限制本實用新型的專利范圍，凡是利用本實用新型說明書及附圖內容所作的等效結構或等效流程變換，或直接或間接運用在其他相關的技術領域，均同理包括在本實用新型的專利保護范圍內。
權利要求1.一種寄存器電路模塊，其特征在于，包括通信電路、寄存器單元、調試電路、快速復位電路和輸出電路，所述通信電路、調試電路、寄存器單元和輸出電路依次相連接，所述快速復位電路并聯(lián)在寄存器單元上，所述快速復位電路包括重置電路和信號復位電路，所述輸出電路上連接有降噪電路。
2.根據權利要求I所述的寄存器電路模塊，其特征在于，所述通信電路包括傳輸單元、時鐘控制單元和數字時鐘發(fā)生單元。
3.根據權利要求I所述的寄存器電路模塊，其特征在于，所述調試電路包括信號差分單元、主控單元和保護單元。
4.根據權利要求I所述的寄存器電路模塊，其特征在于，所述寄存器單元包括濾波器、I2C SLAVE和多個寄存器。
專利摘要本實用新型公開了一種寄存器電路模塊，包括通信電路、寄存器單元、調試電路、快速復位電路和輸出電路，所述通信電路、調試電路、寄存器單元和輸出電路依次相連接，所述快速復位電路并聯(lián)在寄存器單元上，所述快速復位電路包括重置電路和信號復位電路，所述輸出電路上連接有降噪電路。通過上述方式，本實用新型寄存器電路模塊能夠減少電路的功耗，穩(wěn)定性強，可用性高。
文檔編號G11C19/00GK202650547SQ20122023341
公開日2013年1月2日 申請日期2012年5月23日 優(yōu)先權日2012年5月23日
發(fā)明者陳 峰 申請人:常州芯奇微電子科技有限公司