用于存儲(chǔ)器電路測試引擎的通用地址加擾器的制造方法
【專利摘要】一種用于存儲(chǔ)器電路測試引擎的通用地址加擾器。存儲(chǔ)器設(shè)備的實(shí)施例包括：存儲(chǔ)器；用于存儲(chǔ)器的存儲(chǔ)器控制器；用于存儲(chǔ)器的測試的內(nèi)建自測試（BIST）電路；以及用于根據(jù)針對存儲(chǔ)器的加擾算法來加擾數(shù)據(jù)的通用數(shù)據(jù)加擾器，其中每一個(gè)算法基于用于數(shù)據(jù)的地址的值。通用數(shù)據(jù)加擾器包括：保持用于算法的每個(gè)可能結(jié)果的值的可編程查找表，該查找表生成一組數(shù)據(jù)因子；以及用于將數(shù)據(jù)與數(shù)據(jù)因子組合以生成擾碼數(shù)據(jù)的邏輯。
【專利說明】用于存儲(chǔ)器電路測試引擎的通用地址加擾器

【技術(shù)領(lǐng)域】
[0001]本發(fā)明的實(shí)施例總體上涉及電子設(shè)備領(lǐng)域，并且更具體地涉及用于存儲(chǔ)器電路測試引擎的通用數(shù)據(jù)加擾器。

【背景技術(shù)】
[0002]為了提供用于計(jì)算操作的更密集的存儲(chǔ)器，已經(jīng)開發(fā)了涉及具有多個(gè)緊密耦合的存儲(chǔ)器元件的存儲(chǔ)器設(shè)備(其可以被稱為3D堆疊存儲(chǔ)器或堆疊存儲(chǔ)器)的概念。
[0003]3D堆疊存儲(chǔ)器可以包括DRAM (動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)存儲(chǔ)器元件的耦合層或封裝，其可以被稱為存儲(chǔ)器堆疊。堆疊存儲(chǔ)器可以用于在單個(gè)設(shè)備或封裝中提供大量計(jì)算機(jī)存儲(chǔ)器，其中該設(shè)備或封裝還可以包括某些系統(tǒng)組件，諸如存儲(chǔ)器控制器和CPU (中央處理單元)。
[0004]隨著存儲(chǔ)器設(shè)備在大小和復(fù)雜性方面增加，存在對于這樣的設(shè)備的有效和高效測試的增加的需要，其中測試可以包括數(shù)據(jù)加擾以提供完整的測試。諸如ATE (自動(dòng)測試設(shè)備)測試器之類的外部設(shè)備可以包括數(shù)據(jù)加擾器。
[0005]然而，堆疊存儲(chǔ)器設(shè)備內(nèi)的存儲(chǔ)器管芯可以在設(shè)計(jì)方面變化，并且特別地，這樣的存儲(chǔ)器可以在存儲(chǔ)器中利用的數(shù)據(jù)加擾方面變化。

【專利附圖】

【附圖說明】
[0006]通過示例的方式而非限制的方式在附圖的各圖中圖示本發(fā)明的實(shí)施例，在附圖中，相似的附圖標(biāo)記指代類似的元件。
[0007]圖1圖示包括通用數(shù)據(jù)加擾器的堆疊存儲(chǔ)器設(shè)備的邏輯的實(shí)施例；
圖2圖示提供存儲(chǔ)器測試的包括通用數(shù)據(jù)加擾器的3D堆疊存儲(chǔ)器的實(shí)施例；
圖3是圖示用于針對堆疊存儲(chǔ)器設(shè)備的通用數(shù)據(jù)加擾的過程的實(shí)施例的流程圖；
圖4是利用查找表的通用數(shù)據(jù)加擾器的實(shí)施例的圖示；
圖5A是包括某種寄存器文件實(shí)現(xiàn)的通用數(shù)據(jù)加擾器的實(shí)施例的圖示；
圖5B是包括輸入復(fù)用器和寄存器文件的通用數(shù)據(jù)加擾器的實(shí)施例的圖示；
圖6是包括用于針對存儲(chǔ)器設(shè)備的通用數(shù)據(jù)加擾器的元件的裝置或系統(tǒng)的實(shí)施例的圖示；以及圖7圖示了包括用于針對存儲(chǔ)器設(shè)備的通用數(shù)據(jù)加擾器的元件的計(jì)算系統(tǒng)的實(shí)施例。

【具體實(shí)施方式】
[0008]本發(fā)明的實(shí)施例總體上涉及用于電路測試引擎的通用地址加擾器。
[0009]如本文所使用的:
“3D堆疊存儲(chǔ)器”(其中3D指示三維)或“堆疊存儲(chǔ)器”意指包括多個(gè)耦合的存儲(chǔ)器層、存儲(chǔ)器封裝或其它存儲(chǔ)器元件的計(jì)算機(jī)存儲(chǔ)器。存儲(chǔ)器可以垂直堆疊或水平(諸如并排)堆疊，或者以其它方式包含耦合在一起的存儲(chǔ)器元件。特別地，堆疊存儲(chǔ)器DRAM設(shè)備或系統(tǒng)可以包括具有多個(gè)DRAM層的存儲(chǔ)器設(shè)備。堆疊存儲(chǔ)器設(shè)備還可以包括設(shè)備中的系統(tǒng)元件，諸如CPU (中央處理單元)、存儲(chǔ)器控制器和其它有關(guān)系統(tǒng)元件。系統(tǒng)層可以包括邏輯芯片或片上系統(tǒng)(SoC)。堆疊存儲(chǔ)器設(shè)備可以包括用于提供管芯層之間的互連的硅通孔(TSV)。在一些實(shí)施例中，邏輯芯片可以是應(yīng)用處理器或圖形處理單元(GPU)。
[0010]在一些實(shí)施例中，提供了用于存儲(chǔ)器設(shè)備的內(nèi)建自測試(BIST)引擎的通用數(shù)據(jù)加擾器。
[0011]隨著堆疊存儲(chǔ)器的出現(xiàn)，并且具體地隨著Wide1 DRAM標(biāo)準(zhǔn)的出現(xiàn)，一個(gè)或多個(gè)DRAM晶片與SoC (片上系統(tǒng))晶片或系統(tǒng)元件堆疊在相同封裝中，其可以包括硅通孔(TSV)制造技術(shù)的使用。TSV和Wide 1 DRAM (以及未來標(biāo)準(zhǔn))的組合可以導(dǎo)致面積節(jié)約、平臺(tái)電力節(jié)約以及性能方面的提高。
[0012]然而，堆疊存儲(chǔ)器架構(gòu)造成關(guān)于數(shù)據(jù)測試的可能后果。為了有效地測試存儲(chǔ)器，將基于物理位置來寫入數(shù)據(jù)。邏輯到物理數(shù)據(jù)映射(L2P)典型地在邏輯和物理位置之間不具有一對一關(guān)系，且一般被加擾功能支配。數(shù)據(jù)加擾功能可以在實(shí)現(xiàn)方面變化，從數(shù)據(jù)位的簡單有線連接性重映射到需要的組合門或地址的函數(shù)的映射。高度復(fù)雜的情況是作為地址的函數(shù)的數(shù)據(jù)加擾的情況。在操作中，存儲(chǔ)器設(shè)備可以在數(shù)據(jù)的存儲(chǔ)中利用數(shù)據(jù)加擾。在常規(guī)設(shè)備中，數(shù)據(jù)加擾一般是根據(jù)特定數(shù)據(jù)加擾方案來硬編碼的。
[0013]堆疊存儲(chǔ)器設(shè)備包括與存儲(chǔ)器堆疊耦合的系統(tǒng)元件。存儲(chǔ)器堆疊包括一個(gè)或多個(gè)存儲(chǔ)器管芯，其中這樣的存儲(chǔ)器管芯可以通過各種不同的制造商而制造，其中這樣的制造商可以利用不同的地址加擾算法。在測試中，存在理解所存儲(chǔ)的數(shù)據(jù)如何與物理存儲(chǔ)器相對應(yīng)的需要，其將基于用于特定DRAM存儲(chǔ)器的數(shù)據(jù)加擾算法而變化。
[0014]在一些實(shí)施例中，存儲(chǔ)器設(shè)備包括通用數(shù)據(jù)加擾器，其中通用數(shù)據(jù)加擾器可以用于支持用于各種不同存儲(chǔ)器的內(nèi)建自測試(BIST)操作，其中這樣的存儲(chǔ)器可以包括由不同制造商生成的存儲(chǔ)器。在一些實(shí)施例中，通用數(shù)據(jù)加擾器可以實(shí)現(xiàn)多個(gè)不同加擾方程或算法。在一些實(shí)施例中，BIST和通用數(shù)據(jù)加擾器允許多種不同類型的存儲(chǔ)器的測試。
[0015]在一種實(shí)現(xiàn)中，通用數(shù)據(jù)加擾器包括可編程查找表以獲取用于數(shù)據(jù)加擾的數(shù)據(jù)因子，其中數(shù)據(jù)因子與實(shí)際數(shù)據(jù)結(jié)合(諸如在XOR操作中)。在一些實(shí)施例中，過程可以反向以允許裝置解擾存儲(chǔ)器測試中所存儲(chǔ)的數(shù)據(jù)。在一些實(shí)施例中，用于BIST引擎的通用數(shù)據(jù)加擾器是可編程的，并且BIST引擎是與過程無關(guān)的，從而針對不同存儲(chǔ)器不需要硬件或設(shè)計(jì)改變。在一些實(shí)施例中，通用數(shù)據(jù)加擾器使得能夠針對多個(gè)不同DRAM進(jìn)行數(shù)據(jù)加擾，并可以用于提供改進(jìn)的缺陷檢測，這可以有助于提供更好的制造良率。
[0016]在一些實(shí)施例中，通用數(shù)據(jù)加擾器的實(shí)現(xiàn)包括查找表，過程包括基于地址預(yù)計(jì)算查找表值的值；使用輕擊輸入將查找值加載到查找表中；以及基于來自查找表的查找值操縱實(shí)際數(shù)據(jù)。
[0017]在一些實(shí)施例中，具有通用數(shù)據(jù)加擾器的BIST引擎可以被制造商用于屏蔽缺陷部分，諸如在組裝之后進(jìn)行測試以用于驗(yàn)證存儲(chǔ)器設(shè)備的存儲(chǔ)器的操作以及驗(yàn)證存儲(chǔ)器到一個(gè)或多個(gè)邏輯組件的連接中的一個(gè)或多個(gè)。當(dāng)被啟用以用于OS (操作系統(tǒng))啟動(dòng)時(shí)，BIST引擎支持通電自測試(POST)以檢測可靠性相關(guān)的失效。在一些實(shí)施例中，通用數(shù)據(jù)加擾器在調(diào)試期間啟用BIST屏面(診斷)特征以例如精確指明失效位。在一些實(shí)施例中，通過通用數(shù)據(jù)加擾器的編程，當(dāng)DRAM過程改變導(dǎo)致用于存儲(chǔ)器的新L2P (邏輯到物理)映射的實(shí)現(xiàn)時(shí)，不需要硬件改變。
[0018]圖1圖示了包括通用數(shù)據(jù)加擾器的堆疊存儲(chǔ)器設(shè)備的邏輯的實(shí)施例。在一些實(shí)施例中，堆疊存儲(chǔ)器設(shè)備(諸如Wide1存儲(chǔ)器設(shè)備之類的SoC芯片)的存儲(chǔ)器邏輯100包括用于存儲(chǔ)器堆疊的控制的存儲(chǔ)器控制器110、用于存儲(chǔ)器的測試的BIST電路測試引擎120、以及用于加擾要被存儲(chǔ)在DRAM中的數(shù)據(jù)的通用地址加擾器130。在DRAM的測試中，存在對于確定實(shí)際數(shù)據(jù)儲(chǔ)存的需要，其中這樣的數(shù)據(jù)被加擾，數(shù)據(jù)加擾取決于被包括在堆疊存儲(chǔ)器設(shè)備中的存儲(chǔ)器管芯而變化。
[0019]在一些實(shí)施例中，存儲(chǔ)器邏輯100的BIST電路測試引擎120包括用于將地址和數(shù)據(jù)140映射到經(jīng)加擾142的通用可編程數(shù)據(jù)加擾器130。在一些實(shí)施例中，通用地址加擾器130包括:可編程查找表模塊或元件134，用于加擾(和去加擾)數(shù)據(jù)，其中加擾可以取決于地址；以及確定邏輯136，其可以包括多個(gè)邏輯門。
[0020]在一些實(shí)施例中，查找表134可操作成被編程有用于多個(gè)可能的數(shù)據(jù)加擾布爾方程中的任一個(gè)的預(yù)計(jì)算值。查找表可以以各種方式實(shí)現(xiàn)，包括但不限于用于保持預(yù)計(jì)算值的寄存器文件或雙穩(wěn)態(tài)多諧振蕩器集合。
[0021]圖2圖示了提供存儲(chǔ)器測試的包括通用數(shù)據(jù)加擾器的3D堆疊存儲(chǔ)器的實(shí)施例。在該圖示中，3D堆疊存儲(chǔ)器設(shè)備200 (諸如Wide1存儲(chǔ)器設(shè)備)包括與一個(gè)或多個(gè)DRAM存儲(chǔ)器管芯層220 (本文也稱為存儲(chǔ)器堆疊)耦合的襯底205上的系統(tǒng)元件210。在一些實(shí)施例中，系統(tǒng)元件210可以是片上系統(tǒng)(SoC)或其它類似元件。在該圖示中，DRAM存儲(chǔ)器管芯層包括四個(gè)存儲(chǔ)器管芯層，這些層是第一存儲(chǔ)器管芯層222、第二存儲(chǔ)器管芯層224、第三存儲(chǔ)器管芯層226以及第四存儲(chǔ)器管芯層228。然而，實(shí)施例不受限于存儲(chǔ)器堆疊220中的任何特定數(shù)目的存儲(chǔ)器管芯層，并可以包括更大或更小數(shù)目的存儲(chǔ)器管芯層。每個(gè)管芯層可以包括一個(gè)或多個(gè)切片或部分，并可以具有一個(gè)或多個(gè)不同的通道。每個(gè)管芯層可以包括溫度補(bǔ)償自刷新(TCSR)電路以解決熱問題，其中TCSR和模式寄存器可以是設(shè)備的管理邏輯的一部分。
[0022]除其它元件之外，系統(tǒng)元件210可以包括諸如Wide1存儲(chǔ)器控制器之類的存儲(chǔ)器控制器230以用于存儲(chǔ)器堆疊220。在一些實(shí)施例中，存儲(chǔ)器堆疊220的每個(gè)存儲(chǔ)器管芯層(可能除頂部(或最外)存儲(chǔ)器管芯層外，諸如該圖示中的第四存儲(chǔ)器管芯層228)包括多個(gè)硅通孔(TSV) 250以提供經(jīng)過存儲(chǔ)器管芯層的路徑。
[0023]在一些實(shí)施例中，堆疊存儲(chǔ)器設(shè)備200包括BIST邏輯240。在一些實(shí)施例中，BIST邏輯被用于DRAM存儲(chǔ)器層的測試。在一些實(shí)施例中，存儲(chǔ)器設(shè)備200還包括與用于存儲(chǔ)器堆疊220的測試的BIST結(jié)合使用的通用數(shù)據(jù)加擾器245。在一些實(shí)施例中，通用數(shù)據(jù)加擾器245可以包括圖1中圖示的元件。
[0024]圖3是圖示了用于針對堆疊存儲(chǔ)器設(shè)備的通用數(shù)據(jù)加擾的過程的實(shí)施例的流程圖。在一些實(shí)施例中，過程包括確定諸如堆疊存儲(chǔ)器設(shè)備的DRAM存儲(chǔ)器之類的特定存儲(chǔ)器所需的數(shù)據(jù)加擾算法305。在一些實(shí)施例中，利用在所生成的加擾數(shù)據(jù)中使用的數(shù)據(jù)因子的預(yù)計(jì)算條目來對通用數(shù)據(jù)加擾查找表進(jìn)行編程310。
[0025]在一些實(shí)施例中，可以利用存儲(chǔ)器設(shè)備的BIST實(shí)施用于DRAM的存儲(chǔ)器測試320。在一些實(shí)施例中，要將地址和原始數(shù)據(jù)引導(dǎo)到通用數(shù)據(jù)加擾器的查找表325。地址和原始數(shù)據(jù)的應(yīng)用可以包括附加的元件，諸如例如圖5A和5B中圖示的元件。在一些實(shí)施例中，要使用由通用數(shù)據(jù)加擾查找表的查找表提供的數(shù)據(jù)因子來生成加擾數(shù)據(jù)330，該數(shù)據(jù)因子基于地址數(shù)據(jù)值。
[0026]在方程I中提供用于操作數(shù)據(jù)元素的因子的生成的數(shù)據(jù)加擾算法的說明。

【權(quán)利要求】
1.一種存儲(chǔ)器設(shè)備，包括: 存儲(chǔ)器； 用于存儲(chǔ)器的存儲(chǔ)器控制器； 用于存儲(chǔ)器的測試的內(nèi)建自測試(BIST)電路；以及 用于根據(jù)針對存儲(chǔ)器的加擾算法來加擾數(shù)據(jù)的通用數(shù)據(jù)加擾器，每一個(gè)算法至少部分地基于用于數(shù)據(jù)的地址的值，其中，通用數(shù)據(jù)加擾器包括: 保持用于算法的每個(gè)可能結(jié)果的值的可編程查找表，該查找表生成一組數(shù)據(jù)因子；以及 用于將數(shù)據(jù)與數(shù)據(jù)因子組合以生成加擾數(shù)據(jù)的邏輯。
2.權(quán)利要求1的存儲(chǔ)器設(shè)備，其中該查找表包括寄存器文件，該寄存器文件的值是基于地址的位的至少一部分的值來選擇的。
3.權(quán)利要求3的存儲(chǔ)器設(shè)備，其中該查找表包括復(fù)用器，該復(fù)用器基于地址的一個(gè)或多個(gè)位來選擇該寄存器文件的值的多個(gè)集合中的一個(gè)。
4.權(quán)利要求1的存儲(chǔ)器設(shè)備，其中算法是地址的函數(shù)。
5.權(quán)利要求1的存儲(chǔ)器設(shè)備，其中BIST電路和通用數(shù)據(jù)加擾器能夠與多個(gè)不同的加擾算法一起被利用。
6.權(quán)利要求1的存儲(chǔ)器設(shè)備，其中存儲(chǔ)器設(shè)備是堆疊存儲(chǔ)器設(shè)備，其包括一個(gè)或多個(gè)存儲(chǔ)器層的存儲(chǔ)器堆疊和系統(tǒng)元件。
7.權(quán)利要求6的存儲(chǔ)器設(shè)備，其中存儲(chǔ)器控制器、BIST電路和通用數(shù)據(jù)加擾器是系統(tǒng)兀件的一部分。
8.權(quán)利要求6的存儲(chǔ)器設(shè)備，其中系統(tǒng)元件是片上系統(tǒng)(SoC)。
9.權(quán)利要求1的存儲(chǔ)器設(shè)備，其中BIST電路在存儲(chǔ)器設(shè)備的組裝之后提供包括驗(yàn)證存儲(chǔ)器設(shè)備的存儲(chǔ)器的操作以及驗(yàn)證存儲(chǔ)器到一個(gè)或多個(gè)邏輯組件的連接中的一個(gè)或多個(gè)的測試。
10.權(quán)利要求1的存儲(chǔ)器設(shè)備，其中BIST電路提供存儲(chǔ)器設(shè)備的操作中的測試。
11.權(quán)利要求10的存儲(chǔ)器設(shè)備，其中存儲(chǔ)器設(shè)備的操作中的測試包括存儲(chǔ)器設(shè)備的通電自測試。
12.—種方法,包括: 預(yù)計(jì)算用于針對存儲(chǔ)器設(shè)備的數(shù)據(jù)加擾算法的數(shù)據(jù)值； 將預(yù)計(jì)算的數(shù)據(jù)值加載到存儲(chǔ)器設(shè)備的查找表中； 接收用于存儲(chǔ)器設(shè)備的地址和原始數(shù)據(jù)； 基于地址從查找表確定一組數(shù)據(jù)值；以及 將原始數(shù)據(jù)與所確定的數(shù)據(jù)因子組組合以生成加擾數(shù)據(jù)。
13.權(quán)利要求12的方法，還包括:使用存儲(chǔ)器設(shè)備的BIST(內(nèi)建自測試)電路來執(zhí)行存儲(chǔ)器設(shè)備的測試，存儲(chǔ)器設(shè)備的測試?yán)眉訑_數(shù)據(jù)。
14.權(quán)利要求13的方法，其中執(zhí)行測試包括:在存儲(chǔ)器設(shè)備的組裝之后進(jìn)行測試，測試包括驗(yàn)證存儲(chǔ)器設(shè)備的存儲(chǔ)器的操作以及驗(yàn)證存儲(chǔ)器到一個(gè)或多個(gè)邏輯組件的連接中的一個(gè)或多個(gè)。
15.權(quán)利要求13的方法，其中執(zhí)行測試包括:在存儲(chǔ)器設(shè)備的操作中進(jìn)行測試。
16.權(quán)利要求15的方法，其中在存儲(chǔ)器設(shè)備的操作中進(jìn)行測試包括存儲(chǔ)器設(shè)備的通電自測試。
17.權(quán)利要求12的方法，其中將原始數(shù)據(jù)與所確定的數(shù)據(jù)因子組組合包括數(shù)據(jù)與數(shù)據(jù)因子組的XOR (異或)運(yùn)算。
18.權(quán)利要求12的方法，其中存儲(chǔ)器設(shè)備是包括一個(gè)或多個(gè)存儲(chǔ)器層的存儲(chǔ)器堆疊和系統(tǒng)元件的堆疊存儲(chǔ)器設(shè)備。
19.一種系統(tǒng),包括: 用于連接系統(tǒng)元件的總線； 與總線耦合以處理用于系統(tǒng)的數(shù)據(jù)的處理器； 用于發(fā)射數(shù)據(jù)的發(fā)射器、用于接收數(shù)據(jù)的接收器或者這二者； 用于數(shù)據(jù)發(fā)射、數(shù)據(jù)接收或這二者的全向天線；以及 耦合到總線以保持供處理器處理的數(shù)據(jù)的存儲(chǔ)器，該存儲(chǔ)器包括堆疊存儲(chǔ)器設(shè)備，該堆疊存儲(chǔ)器設(shè)備包括: DRAM (動(dòng)態(tài)隨機(jī)存取)存儲(chǔ)器； 用于存儲(chǔ)器的存儲(chǔ)器控制器； 用于存儲(chǔ)器的測試的內(nèi)建自測試(BIST)電路；以及 用于根據(jù)針對存儲(chǔ)器的加擾算法來加擾數(shù)據(jù)的通用數(shù)據(jù)加擾器，每一個(gè)算法至少部分地基于用于數(shù)據(jù)的地址的值，其中，通用數(shù)據(jù)加擾器包括: 保持用于算法的每一個(gè)可能結(jié)果的值的可編程查找表，該查找表生成一組數(shù)據(jù)因子；以及 用于將數(shù)據(jù)與數(shù)據(jù)因子組合以生成加擾數(shù)據(jù)的邏輯。
20.權(quán)利要求19的系統(tǒng)，其中該查找表包括寄存器文件，該寄存器文件的值是基于地址的位的至少一部分的值來選擇的。
21.權(quán)利要求20的系統(tǒng)，其中該查找表包括復(fù)用器，該復(fù)用器基于地址的一個(gè)或多個(gè)位來選擇寄存器文件的值的多個(gè)集合中的一個(gè)。
22.權(quán)利要求19的系統(tǒng)，其中系統(tǒng)是計(jì)算系統(tǒng)。
23.權(quán)利要求22的系統(tǒng)，其中計(jì)算系統(tǒng)是平板計(jì)算機(jī)。
24.一種非瞬變計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其上存儲(chǔ)有表示指令序列的數(shù)據(jù)，所述指令序列在被處理器運(yùn)行時(shí)使該處理器執(zhí)行包括下述各項(xiàng)的操作: 預(yù)計(jì)算用于針對存儲(chǔ)器設(shè)備的數(shù)據(jù)加擾算法的數(shù)據(jù)值； 將預(yù)計(jì)算的數(shù)據(jù)值加載到存儲(chǔ)器設(shè)備的查找表中； 接收用于存儲(chǔ)器設(shè)備的地址和原始數(shù)據(jù)； 基于地址從查找表確定一組數(shù)據(jù)值；以及 將原始數(shù)據(jù)與所確定的數(shù)據(jù)因子組組合以生成加擾數(shù)據(jù)。
25.權(quán)利要求24的介質(zhì)，還包括在被處理器運(yùn)行時(shí)使該處理器執(zhí)行包括下述內(nèi)容的操作的指令: 使用存儲(chǔ)器設(shè)備的BIST (內(nèi)建自測試)電路來執(zhí)行存儲(chǔ)器設(shè)備的測試，存儲(chǔ)器設(shè)備的測試?yán)眉訑_數(shù)據(jù)。
【文檔編號】G11C29/12GK104205234SQ201280072125
【公開日】2014年12月10日 申請日期:2012年3月30日 優(yōu)先權(quán)日:2012年3月30日
【發(fā)明者】D.科布拉, D.齊默曼, J.C.約翰遜, V.K.納塔拉詹 申請人:英特爾公司