共享芯片選擇線的封裝存儲器管芯的制作方法
【專利摘要】一種裝置包括存儲器模塊，并且所述存儲器模塊包括封裝。所述封裝包含存儲器管芯，并且所述存儲器管芯共享芯片選擇線。
【專利說明】共享芯片選擇線的封裝存儲器管芯

【背景技術(shù)】
[0001]封裝指的是在殼體中裝入半導(dǎo)體管芯以防止對管芯以及導(dǎo)引至管芯中的接觸的物理損壞。殼體可以由塑膠或陶瓷材料制成。雙列直插存儲器模塊(“DIMM”)可以包括動態(tài)隨機訪問存儲器(“DRAM”)，其被容納在電路板的兩側(cè)面上的各種數(shù)量的封裝中。
[0002]兩個管芯可以駐留在相同的封裝中。“相對面向”的管芯駐留在相同的封裝中，并且在與所述板的平面垂直的方向上是相鄰的。與板最接近的管芯“面向下”(所述接觸從管芯的側(cè)面朝向所述板散發(fā))并且與所述板最遠的管芯“面向上”(所述接觸從所述管芯的側(cè)面遠離所述板散發(fā))。“雙面向上”的管芯駐留在相同的封裝中，并且在與所述板的平面垂直的方向上也是相鄰的。離所述板最接近的管芯以及離所述板最遠的管芯二者具有從離所述板最遠的管芯的側(cè)面散發(fā)的接觸?！半p面向下”的管芯駐留在相同的封裝中，并且在與所述板的平面垂直的方向上也是相鄰的。離所述板最近的管芯以及離所述板最遠的管芯二者具有從離所述板最近的管芯的側(cè)面散發(fā)的接觸。

【專利附圖】

【附圖說明】
[0003]為了詳細描述各種示例，現(xiàn)在將參考附圖，其中:
圖1圖示了依據(jù)至少一些圖示示例的存儲器管芯的封裝；
圖2圖示了依據(jù)至少一些圖示示例的包括存儲器管芯的至少一個封裝的存儲器模塊；
以及
圖3圖示了依據(jù)至少一些圖示示例的包括存儲器管芯的至少一個封裝的錯誤修正系統(tǒng)。

【具體實施方式】
[0004]把兩個4位的管芯并排、在與所述板的平面垂直的方向上不相鄰或部分相鄰地插入到相同的8位封裝中考慮到眾多的益處，尤其當多個這種封裝在存儲器模塊上被使用時。例如，如果整個管芯故障(每個位包含錯誤)，則錯誤修正技術(shù)可以考慮到剩余管芯和存儲器模塊的繼續(xù)操作。考慮到使用一個8位管芯而不是兩個4位管芯，如果8位管芯的大于4位產(chǎn)生錯誤，則至少一個錯誤不能被修正。如此，存儲器模塊應(yīng)被替換。附加地，如果整個管芯故障，則包括8位管芯的存儲器模塊不能夠繼續(xù)操作。此外，因為兩個4位管芯可以被并排放置在8位封裝中，所以與需要較上的管芯比較下的管芯具有較長的接觸(由于較上管芯與所述板的較遠距離)的堆疊管芯相比，所述管芯可以是相同的。
[0005]8位管芯包括8條數(shù)據(jù)線，每個位一條數(shù)據(jù)線，并且還可以被稱為“乘8管芯”或“x8管芯”。被設(shè)計成收納8位管芯的封裝也可以被稱為“乘8”或“x8”封裝。當封裝收納8位管芯時，封裝可以以8位存儲器模式進行操作。在8位存儲器模式中，對應(yīng)于8位管芯的8條數(shù)據(jù)線的封裝的8個管腳DQ0-DQ7可以被用于發(fā)送和接收數(shù)據(jù)。
[0006]兩個管腳TDQS和TDQS#可以被用于在8位存儲器模式中提供終結(jié)電阻。終結(jié)電阻防止信號失真和定時問題，并且可以由耦合到管腳的電阻器提供。在8位存儲器模式中，TDQS管腳可以在數(shù)據(jù)屏蔽(“DM”)功能和終結(jié)電阻功能之間來回切換。輸入或?qū)懭霐?shù)據(jù)可以使用DM功能用位的式樣來屏蔽。當TDQS被啟用時，DM功能不被支持。當TDQS被禁止時，DM功能被支持。
[0007]在8位存儲器模式中，兩個管腳DQS和DQS#可以被用作差動數(shù)據(jù)選通。數(shù)據(jù)選通管腳被用于發(fā)信號通知管芯應(yīng)讀何時取且寫入到數(shù)據(jù)線。例如，讀取可以在DQS信號的邊緣發(fā)生，并且寫入可以在DQS信號的中心期間發(fā)生。在其它時間，DQS#信號被置有效。
[0008]一個管腳ZQ可以被用作外部參考管腳，以用于輸出驅(qū)動校準，即，參考電壓。在至少一個示例中，這個管腳可以被耦合到外部電阻器，例如，240 Ω電阻器，并且電阻器可以被耦合到接地管腳。ZQ管腳可以與在8位存儲器模式中未被使用的管腳相鄰。
[0009]圖1圖示了依據(jù)至少一些圖示示例的包括封裝102的封裝的存儲器管芯的系統(tǒng)100的頂視圖。系統(tǒng)100可以包括封裝102，其在至少一個示例中被設(shè)計成收納8位管芯，而不是替代地收納兩個4位管芯104、106。在至少一個示例中，兩個4位管芯駐留在被用于收納8位管芯的相同的物理尺寸中。如此，封裝102可以是7.85-9.15毫米寬以及10.85-11.15毫米長。封裝102可以是0.96-1.2毫米厚(包括管腳)，或者封裝102可以是0.7-0.95毫米厚(排除管腳)。其它尺寸可以被用于各種其它的示例。當封裝102收納8位管芯時，封裝可以以8位存儲器模式進行操作。當封裝102收納兩個4位管芯時，封裝102可以以2x4位存儲器模式進行操作。所述2x4位存儲器模式在圖1中被示出。
[0010]在至少一個示例中，封裝102可以收納兩個4位管芯104、106。4位管芯包括4條數(shù)據(jù)線，每個位一條數(shù)據(jù)線，并且可以被稱為“乘4管芯”或“x4管芯”。在至少一個示例中，兩個存儲器管芯104、106 (或所述兩個存儲器管芯104、106的任何部分)在與由管芯104、106駐留在其上的板定義的平面垂直的方向上可以是不相鄰的。換言之，管芯104、106可以不被一個在另一個之上(或一個部分地在另一個之上)地堆疊。更確切地，管芯104、106可以在封裝102中被并排地收納。當封裝102收納兩個4位管芯時，封裝102可以以2x4位存儲器模式進行操作。
[0011]在至少一個示例中，每個管芯104、106可以包括在封裝102的外殼部分外面的管腳中結(jié)束的4條數(shù)據(jù)線。用于管芯104的數(shù)據(jù)線的數(shù)據(jù)管腳被標記為DQ0、DQ1、DQ2和DQ3。管芯106的數(shù)據(jù)線的數(shù)據(jù)管腳被標記為DQ1-0、DQ1-1、DQ1_2和DQ1-3。在至少一個示例中，存儲器管芯104、106不共享數(shù)據(jù)線。即，在至少一個示例中，存儲器管芯104上的任何數(shù)據(jù)線都不被耦合到存儲器管芯106上的數(shù)據(jù)線。例如，DQO不連接至DQ1-0。相似地，DQl不連接至DQ1-1，DQ2不連接至DQ1-2，以及DQ3不連接至DQ1-3。如此，跨越兩個管芯104、106的8條數(shù)據(jù)線是彼此獨立的。在8位存儲器模式下使用的數(shù)據(jù)管腳可以充當2x4位存儲器模式中的兩個4位管芯的數(shù)據(jù)管腳。例如，用于8位存儲器模式中的數(shù)據(jù)管腳中的4個，DQ0-DQ3，可以被用于2x4位存儲器模式中的第一管芯104的4個數(shù)據(jù)管腳DQ0-DQ3。用于8位存儲器模式中的其余4個數(shù)據(jù)管腳DQ4-DQ7可以被用于2x4位存儲器模式中的第二管芯106的4個數(shù)據(jù)管腳DQ1-0-DQ1-3。即，DQ4可以被用于DQl-O，DQ5可以被用于DQl-1，DQ6可以被用于DQ1-2、以及DQ7可以被用于DQ1-3。
[0012]在至少一個示例中，每個管芯104、106可以被耦合到一對差動數(shù)據(jù)選通管腳。用于8位存儲器模式中的兩個管腳DQS和DQS#可以被用作管芯104的數(shù)據(jù)選通管腳DQS和DQS#。用于8位存儲器模式中的兩個管腳TDQS和TDQS#可以被用作管芯106的數(shù)據(jù)選通管腳DQSl和DQS1#。選通線被用于發(fā)信號通知管芯應(yīng)何時讀取和寫入到數(shù)據(jù)線。關(guān)于第一管芯104，讀取可以在DQS信號的邊緣處發(fā)生，并且寫入可以在DQS信號的中心期間發(fā)生。在其它時間，DQS#信號被置有效。相似地，對于第二管芯106，讀取可以在DQSl信號的邊緣處發(fā)生，并且寫入可以在DQSl信號的中心期間發(fā)生。在其它時間，DQS1#信號被置有效。
[0013]在至少一個示例中，每個管芯104、106可以被耦合到用作輸出驅(qū)動校準(B卩，參考電壓)的外部參考管腳的管腳。用于8位存儲器模式中的管腳中的一個ZQ可以被用作第一管芯104的外部參考管腳ZQ。與8位存儲器模式中的ZQ相鄰的未被使用的管腳可以被用作2x4位存儲器模式中的第二管芯106的外部參考管腳ZQl。如此，在2x4位存儲器模式中ZQl與ZQ相鄰。在至少一個示例中，這些管腳均可以被耦合到外部電阻器，例如，240Ω的電阻器，并且所述電阻器可以被耦合到接地管腳。
[0014]在至少一個示例中，管芯104、106可以共享芯片選擇線CS。如此，當芯片選擇線被置有效時，管芯104、106可以被一起選擇。通過一起選擇所述管芯104、106，跨越兩個管芯104、106的8條數(shù)據(jù)線可以被用于橫跨多個管芯104、106 —起讀取和寫入8個位。如此，在至少一個示例中，管芯104存儲一個4位字節(jié)，其與由管芯106存儲的第二 4位字節(jié)一起被讀取和寫入。因此，當相對于8位存儲器模式在2x4存儲器模式中使用封裝102時，對于存儲器模塊的路由信令或存儲器模塊總線任何適配都不是必需的。
[0015]圖2圖示了依據(jù)至少一些圖示示例的包括具有存儲器管芯104、106的至少一個封裝102的存儲器模塊的裝置200。在至少一個示例中，存儲器模塊可以包括雙列直插存儲器模塊(“DIMM”)108，并且所述DIMM 108可以包括多個8位封裝102，均包括兩個4位管芯104、106。在至少一個示例中，管芯104、106可以包括動態(tài)隨機訪問存儲器(“DRAM”)。在各種示例中，DIMM 108是數(shù)個配置中的一個，取決于所使用的DRAM的數(shù)量以及DIMM支持的存儲器塊(稱為區(qū)塊(rank))的數(shù)量。區(qū)塊是采用DMM 108上的DRAM中的一些或全部創(chuàng)建的64位的區(qū)域或塊。在至少一個示例中，DIMM 108可以是單區(qū)塊DIMM。單區(qū)塊DIMM使用其所有的DRAM來創(chuàng)建單個64位的塊。在另一個示例中，DIMM 108可以是雙區(qū)塊DMM。雙區(qū)塊DIMM通過在一個模塊上放置兩個單區(qū)塊的DIMM來提升存儲器容量。雙區(qū)塊DIMM從DMM上的兩組DRAM產(chǎn)生兩個64位的塊。在另一個示例中，DMM 108可以是4區(qū)塊DMM。4區(qū)塊DMM從DMM上的4組DRAM產(chǎn)生4個64位的塊。
[0016]圖3圖示了依據(jù)至少一些圖示示例的具有存儲器管芯104、106的至少一個封裝102的錯誤修正的系統(tǒng)300。存儲器模塊固有地易受存儲器錯誤的影響。每組DRAM把數(shù)據(jù)存儲在電容器的陣列(列和行)中。DIMM 108連續(xù)地刷新對電容器的供電以保持數(shù)據(jù)，并且操作電壓確定了電容器中電荷的電平。
[0017]數(shù)個事件或狀況可以在電容器中導(dǎo)致錯誤。存儲器錯誤通常被依據(jù)受影響的位的數(shù)量來分類。數(shù)據(jù)的一個位中的錯誤是單個位的錯誤。數(shù)據(jù)的一個以上位中的錯誤是多位錯誤。存儲器錯誤也被分類為“硬”或“軟”錯誤。DRAM缺陷、劣質(zhì)的焊料結(jié)合、以及數(shù)據(jù)管腳問題導(dǎo)致“硬”錯誤，因為DIMM 108始終返回不正確的結(jié)果。例如，“被卡住”的存儲器單元返回相同的位值，甚至當不同的位被寫入到它時也是如此。相比之下，軟錯誤是臨時的且非重復(fù)的。它們可以由電容器陣列內(nèi)部的電氣干擾導(dǎo)致，并且可能隨機地發(fā)生。如果外部事件影響電容器的電荷，則電容器中的數(shù)據(jù)可能變得不正確。這種錯誤可以導(dǎo)致使用DIMM108的應(yīng)用和操作系統(tǒng)崩潰，有時導(dǎo)致永久的數(shù)據(jù)丟失。
[0018]系統(tǒng)300可以包括DMM 108，所述DMM 108包括耦合到x8封裝102的錯誤修正邏輯110。所述錯誤修正邏輯110可以存儲4位或8位的錯誤修正代碼(“ECC”)，并且包括ECC的DMM 108可以被稱為ECC DMM 108。錯誤修正邏輯110可以對8位塊中的信息進行編碼以恢復(fù)單個位的錯誤。DIMM 108可以把數(shù)據(jù)寫入到存儲器管芯104、106，并且錯誤修正邏輯110可以通過在寫入數(shù)據(jù)上執(zhí)行可重復(fù)的數(shù)學函數(shù)來生成被稱為校驗位的值。錯誤校正邏輯110可以把校驗位加起來以計算校驗和，其被與寫入數(shù)據(jù)存儲在一起。當從管芯104、106讀取數(shù)據(jù)時，錯誤校驗邏輯可以從讀取數(shù)據(jù)重新計算校驗和，并且把它與從寫入數(shù)據(jù)確定的之前計算和存儲的校驗和相比較。如果所述校驗和相等，則所述數(shù)據(jù)是有效的，并且操作繼續(xù)。如果它們不同，則數(shù)據(jù)具有錯誤。在單個位的錯誤或影響4個或更少位的多位錯誤的情形下，錯誤修正邏輯110可以修正所述錯誤并且輸出所修正的數(shù)據(jù)，使得管芯104、106和DIMM 108繼續(xù)操作。
[0019]在至少一個示例中，錯誤修正邏輯110可以修正兩個存儲器管芯104、106的多位錯誤，當所述管芯中的一個故障(全部4個位產(chǎn)生錯誤)時，所述錯誤修正邏輯110繼續(xù)修正兩個存儲器管芯104、106的錯誤。在至少一個示例中，錯誤修正邏輯110可以檢測和修正多至72位寬的總線(64位加上8個ECC位)中的4個位。如此,如果整個4位管芯104、106故障，則在不替換錯誤產(chǎn)生管芯或DIMM 108的情形下檢測和修正是可能的。然而，如果DIMM包括故障的8位管芯，則錯誤修正邏輯110可以檢測所有的錯誤，但可能僅修正所述故障位中的4個。如此，8位管芯應(yīng)被替換。從而，在至少一個示例中，DIMM 108僅包括8位封裝102中的4位管芯。
[0020]以上的討論意圖說明本發(fā)明的原理和各種實施例。一旦以上的公開被充分認識，眾多的變化和修改對于本領(lǐng)域的技術(shù)人員將變得顯然。旨在接下來的權(quán)利要求被解釋為包括全部這種變化和修改。
【權(quán)利要求】
1.一種裝置，包括: 存儲器模塊，包括: 封裝；以及 包含在所述封裝中的存儲器管芯； 其中所述存儲器管芯共享芯片選擇線。
2.如權(quán)利要求1所述的裝置，其中所述存儲器管芯不共享數(shù)據(jù)線。
3.如權(quán)利要求1所述的裝置，其中所述存儲器管芯在與由所述存儲器模塊的板定義的平面垂直的方向上是不相鄰的。
4.如權(quán)利要求1所述的裝置，其中所述封裝包含兩個4位存儲器管芯，并且所述封裝被設(shè)計成收納一個8位存儲器管芯。
5.如權(quán)利要求4所述的裝置，其中所述封裝包括耦合到外部電阻器的兩個管腳，所述管腳中的一個在8位存儲器模式中未被使用。
6.如權(quán)利要求5所述的裝置，其中所述兩個管腳彼此相鄰。
7.如權(quán)利要求4所述的裝置，其中所述封裝包括4個數(shù)據(jù)選通管腳，所述數(shù)據(jù)選通管腳中的一個被用于在8位存儲器模式中提供終結(jié)電阻。
8.如權(quán)利要求7所述的裝置，其中所述數(shù)據(jù)選通管腳中的另一個被用作8位存儲器模式中的屏蔽。
9.一種系統(tǒng),包括: 封裝； 包含在所述封裝中的第一存儲器管芯；以及 包含在所述封裝中的第二存儲器管芯； 其中所述第一存儲器管芯和第二存儲器管芯不共享數(shù)據(jù)線。
10.如權(quán)利要求9所述的系統(tǒng)，其中所述第一存儲器管芯和第二存儲器管芯共享芯片選擇線。
11.如權(quán)利要求9所述的系統(tǒng)，其中所述兩個存儲器管芯在與由所述管芯駐留在其上的板定義的平面垂直的方向上是不相鄰的。
12.如權(quán)利要求9所述的系統(tǒng)，其中所述封裝包含兩個4位存儲器管芯，并且所述封裝被設(shè)計成收納一個8位存儲器管芯。
13.如權(quán)利要求12所述的系統(tǒng)，其中所述封裝包括耦合到外部電阻器的兩個管腳，所述管腳中的一個在8位存儲器模式中未被使用。
14.一種系統(tǒng),包括: 雙列直插存儲器模塊(“DIMM”)，包括: 封裝，被設(shè)計成收納一個8位存儲器管芯；以及 包含在所述封裝中的兩個4位存儲器管芯，所述兩個存儲器管芯共享芯片選擇線。
15.如權(quán)利要求1所述的系統(tǒng)，所述DIMM包括錯誤修正邏輯，所述錯誤修正邏輯修正兩個存儲器管芯的多位錯誤，當所述管芯中的一個故障時，處理器繼續(xù)修正所述兩個存儲器管芯的錯誤。
【文檔編號】G11C11/40GK104254889SQ201280072823
【公開日】2014年12月31日 申請日期:2012年5月1日 優(yōu)先權(quán)日:2012年5月1日
【發(fā)明者】D.G.卡彭特, W.C.哈洛韋爾, R.M.巴克斯 申請人:惠普發(fā)展公司，有限責任合伙企業(yè)