半導體器件的制作方法
【專利摘要】在半導體器件所具備的非易失性存儲器裝置(4)中，在基于帶間隧穿方式進行的數(shù)據(jù)擦除時，當滿足電荷泵電路(52)的輸出電壓(VUCP)恢復至規(guī)定的基準電壓這一條件，以及從開始對擦除對象的存儲器單元(MC)供給升壓電壓(VUCP)起經(jīng)過了規(guī)定的基準時間這一條件時，結(jié)束對擦除對象的存儲器單元(MC)供給升壓電壓。
【專利說明】半導體器件

【技術(shù)領域】
[0001]本發(fā)明涉及具有能夠電重寫的非易失性存儲器裝置的半導體器件，例如，適合應用于通過帶間隧穿電流擦除數(shù)據(jù)的方式的非易失性存儲器裝置。

【背景技術(shù)】
[0002]在閃速存儲器等具有能夠電重寫的非易失性存儲器裝置的半導體器件中，存在伴隨非易失性存儲器裝置的容量增加，程序(寫入)時間增大的傾向。
[0003]日本特開2006-351166號公報(專利文獻I)公開了用于使該程序時間縮短的技術(shù)。具體來講，該文獻的閃速存儲器裝置包括控制邏輯、高電壓產(chǎn)生電路和信號產(chǎn)生電路。控制邏輯，在程序區(qū)間時，產(chǎn)生通知向字線供給程序電壓的第I標志信號。高電壓產(chǎn)生電路產(chǎn)生向字線供給的程序電壓，在程序區(qū)間時，產(chǎn)生通知程序電壓已恢復至目標電壓的第2標志信號。信號產(chǎn)生電路響應于第I和第2標志信號而產(chǎn)生程序執(zhí)行結(jié)束信號。當生成程序執(zhí)行結(jié)束信號時，控制邏輯使第I標志信號非激活，以使程序區(qū)間結(jié)束。
[0004]現(xiàn)有技術(shù)文獻
[0005]專利文獻
[0006]專利文獻1:日本特開2006-351166號公報


【發(fā)明內(nèi)容】

[0007]發(fā)明想要解決的技術(shù)問題
[0008]但是，在如利用了帶間隧穿的擦除方式那樣在擦除時流過存儲器單元的電流(擦除電流)比較大的情況下，因與電荷泵電路的電流供給能力的兼顧，能夠同時進行擦除的存儲器單元數(shù)量受到制限。因此，通常，存儲器陣列被分割為多個塊，在擦除時按每個塊對共用的源極線施加高電壓。
[0009]另一方面，因存儲器單元、擦除塊、半導體器件、制造工藝等的偏差的原因，擦除電流的大小存在偏差。存在當考慮這些偏差(具有余量)來使擦除電流的大小、擦除執(zhí)行時間的設定最優(yōu)化時，擦除時間增大，或者擦除時間的縮短困難的問題。
[0010]其它的課題和新的特征，根據(jù)本說明書的記載和附圖變得明確。
[0011 ] 用于解決技術(shù)課題的技術(shù)方案
[0012]在一實施方式的半導體器件中，在基于帶間隧穿方式進行的數(shù)據(jù)擦除時，當滿足電荷泵電路的輸出電壓恢復至規(guī)定的基準電壓這一條件，以及從開始對擦除對象的存儲器單元供給升壓電壓起經(jīng)過了規(guī)定的基準時間這一條件時，結(jié)束對擦除對象的存儲器單元供給升壓電壓。
[0013]發(fā)明效果
[0014]根據(jù)上述的一實施方式，能夠使對各存儲器單元的源極施加脈沖電壓的施加時間與以往相比最優(yōu)化，能夠縮短擦除時間。

【專利附圖】

【附圖說明】
[0015]圖1是表示實施方式I的半導體器件的構(gòu)成的框圖。
[0016]圖2A是示意地表示存儲器單元的構(gòu)成的截面圖。
[0017]圖2B是表示存儲器單元的電路圖符號的圖。
[0018]圖3A是表示程序脈沖施加動作時的狀態(tài)的圖。
[0019]圖3B是表示擦除脈沖施加動作時的狀態(tài)的圖。
[0020]圖3C是表示讀取動作時的狀態(tài)的圖。
[0021]圖3D是表示程序驗證動作時的狀態(tài)的圖。
[0022]圖4是表示圖1的非易失性存儲器裝置的整體構(gòu)成的框圖。
[0023]圖5是示意地表示圖4的存儲器陣列的構(gòu)成的俯視圖。
[0024]圖6是表示圖5的某個存儲器塊的構(gòu)成的電路圖。
[0025]圖7是用于對擦除動作時的電荷泵電路的輸出電流和輸出電壓的變化進行說明的圖。
[0026]圖8是用于對適當?shù)牟脸}沖的施加時間的設定方法進行說明的圖。
[0027]圖9是用于對圖4?圖6中所示的非易失性存儲器裝置中的擦除動作進行說明的圖。
[0028]圖1OA是表示在基于以往的擦除動作進行了數(shù)據(jù)擦除的情況下、按每個存儲器塊的閾值電壓的分布圖。
[0029]圖1OB是表示在通過實施方式I的情況的擦除動作進行了數(shù)據(jù)擦除的情況下、按每個存儲器塊的閾值電壓的分布的圖。
[0030]圖11是用于對實施方式2中的非易失性存儲器裝置的擦除動作進行說明的圖。
[0031]圖12是用于對在圖4的非易失性存儲器裝置中流過控制電路和電源電路間之間的控制信號進行說明的圖。
[0032]圖13是表示圖12的環(huán)形振蕩器的構(gòu)成的一例的電路圖。
[0033]圖14是表示圖12的電荷泵電路的構(gòu)成的一例的電路圖。
[0034]圖15是表示圖12的電壓檢測部的構(gòu)成的一例的電路圖。
[0035]圖16是表示圖12的電源切換電路的一部分的構(gòu)成例和源極線驅(qū)動器部的構(gòu)成例的電路圖。
[0036]圖17是表示圖12的定時控制部的構(gòu)成的框圖。
[0037]圖18是表示圖17的驅(qū)動脈沖生成部的構(gòu)成的電路圖。
[0038]圖19是用于說明圖18的驅(qū)動脈沖生成部的動作的圖。
[0039]圖20是表示圖18的驅(qū)動脈沖生成部的動作的一例的時序圖。
[0040]圖21是用于對第I擦除模式中的非易失性存儲器裝置的擦除動作進行說明的圖。
[0041]圖22是用于對第2擦除模式中的非易失性存儲器裝置的擦除動作進行說明的圖。
[0042]圖23是表示在實施方式4的半導體器件中、非易失性存儲器裝置的電源電路的構(gòu)成的圖。

【具體實施方式】
[0043]以下，參照附圖對各實施方式詳細地進行說明。此外，對相同或者相當?shù)牟糠謽俗⑾嗤母綀D標記，不重復其說明。
[0044]<實施方式1>
[0045][半導體器件的構(gòu)成]
[0046]圖1是表示實施方式I的半導體器件的構(gòu)成的框圖。圖1中示出了微型計算機芯片I來作為半導體器件的一例。微型計算機芯片I包括CPU (Central Processing Unit:中央處理單元)2、RAM (Random Access Memory:隨機存取存儲器)3、非易失性存儲器裝置4、周邊電路5、接口電路7、將它們相互連接的數(shù)據(jù)總線8和電源電路6。
[0047]電源電路6基于從微型計算機芯片I的外部接收的外部電源電壓VCC生成內(nèi)部電源電壓VDD。內(nèi)部電源電壓VDD供給到微型計算機芯片I的各部(圖1中，僅僅代表地示出了對非易失性存儲器裝置4的供給)。
[0048]非易失性存儲器裝置4 是 EEPROM(Electrically Erasable and ProgrammableRead-only Memory:電可擦除可編程只讀存儲器)或閃速存儲器等半導體存儲裝置。這些半導體存儲裝置的各存儲器單元在柵極電極和溝道層之間具有電荷蓄積部。存儲器單元的閾值電壓根據(jù)蓄積在電荷蓄積部的電荷而變化，由此能夠存儲的信息。作為電荷蓄積部，通常使用由多結(jié)晶硅膜形成的浮柵(浮置柵極)、或者氮化硅膜等。氮化硅膜通過分散存在于膜中的俘獲電平(trap level)蓄積電荷。該實施方式中，對使用氮化娃膜作為電荷蓄積部的例子進行說明。接下來，對存儲器單元的具體構(gòu)成進一步詳細說明。
[0049][存儲器單元的構(gòu)成]
[0050]圖2A是示意地表示存儲器單元的構(gòu)成的截面圖。圖2B是表示存儲器單元的電路圖符號的圖。圖2A和圖2B中，對對應的部分標注相同的附圖標記。
[0051]參照圖2A和圖2B，存儲器單元(也稱為“存儲器單元晶體管”)MC形成在襯底20上，包括控制柵極(CG:Control Gate) 21、氮化硅膜22、存儲器柵極(MG:Memory Gate) 23,源極區(qū)域24、和漏極區(qū)域25?？刂茤艠O21隔著絕緣層(未圖示)形成在P型硅襯底20的表面上。氮化硅膜22作為由氧化硅膜(未圖示)、氮化硅膜22、和氧化硅膜(未圖示)形成的ONO(Oxide-Nitride-Oxide)膜形成在控制柵極21的側(cè)壁。在0N0膜上形成有側(cè)壁結(jié)構(gòu)的存儲器柵極23。源極區(qū)域24和漏極區(qū)域25通過對柵極21、23的兩側(cè)的襯底20注入N型雜質(zhì)而分別形成。從與襯底20垂直的方向觀察，存儲器柵極23的一部分和源極區(qū)域24的一部分重疊，控制柵極21的一部分和漏極區(qū)域25的一部分重疊。
[0052]在配置有多個存儲器單元MC的存儲器陣列中，設置有各自與存儲器單元行對應地在行方向X上延伸的、存儲器柵極線MGL、控制柵極線CGL、和源極線SL。設置有與存儲器單元列對應地在列方向Y上延伸的位線BL。各存儲器單元MC中，存儲器柵極23與對應的存儲器柵極線MGL連接?？刂茤艠O21與對應的控制柵極線CGL連接。源極區(qū)域24與對應的源極線SL連接。漏極區(qū)域25與對應的位線BL連接。
[0053][存儲器單元的動作]
[0054]各存儲器單元MC被分配固有的地址，各存儲器單元MC根據(jù)與電荷蓄積部(氮化硅膜22)的電荷量對應的閾值電壓的變化來存儲I位的數(shù)據(jù)。
[0055]圖3A?圖3D表示存儲器單元MC的動作時的狀態(tài)。圖3A是表示程序脈沖施加動作時的狀態(tài)的圖，圖3B是表示擦除脈沖施加動作時的狀態(tài)的圖，圖3C是表示讀取動作時的狀態(tài)的圖，圖3D是表示程序驗證動作時的狀態(tài)的圖。
[0056]參照圖3A，在程序脈沖施加動作時，存儲器柵極23被施加6.4?IIV之間的被選擇的電壓，控制柵極21被施加1.0V,源極區(qū)域24被施加3.2?7.0V之間的被選擇的電壓，漏極區(qū)域25被施加0.8V。由此,利用源極側(cè)注入(SSI:Source Side Inject1n)方式,熱電子被注入氮化硅膜22，存儲器單元MC的閾值電壓變高。程序脈沖施加動作在存儲器單元MC的閾值電壓比規(guī)定的程序驗證電壓PV高之前反復進行。程序后的存儲器單元MC存儲有數(shù)據(jù)“O”和“I”中的例如“I”(也可以決定為“0”，但是，在本說明書中為“I”)。此外，存儲器柵極23的電壓被設定為在存儲器單元MC的閾值電壓難以變高的情況下在正側(cè)較高的電平。源極區(qū)域24的電壓根據(jù)存儲器柵極23的電壓設定。
[0057]參照圖3B，擦除脈沖施加動作時，存儲器柵極23被施加-3.3?-8V之間的被選擇的電壓，控制柵極21被施加0V，源極區(qū)域24被施加3.2?7.0V，漏極區(qū)域25成為OPEN狀態(tài)，襯底20接地(被施加0V)。由此，與存儲器柵極23重疊的源極區(qū)域24的部分被施加高電場。因此，能帶彎曲，所以，從價電子帶(Valence Band)到傳導帶(Conduct1n Band)產(chǎn)生電子隧穿的帶間隧穿(BTBT:Band To Band Tunneling)。通過帶間隧穿,在價電子帶生成空穴(hole)。隧穿后的電子到達源極線SL，在價電子帶生成的空穴的一部分到達襯底20，所以，從源極線SL向襯底20流過電流。生成的空穴的一部分被高電場加速，成為熱空穴，被注入氮化硅膜22。該結(jié)果，存儲器單元MC的閾值電壓降低。
[0058]該通過帶間隧穿方式進行的擦除脈沖的施加動作在直至存儲器單元MC的閾值電壓比規(guī)定的擦除驗證電壓EV低之前反復進行。擦除后的存儲器單元MC中存儲數(shù)據(jù)“O”和“I”中的例如“O”。此外，存儲器柵極23的電壓被設定為在存儲器單元MC的閾值電壓難以變低的情況下在負側(cè)較高的電平。源極區(qū)域24的電壓根據(jù)存儲器柵極23的電壓設定。
[0059]參照圖3C，在讀取動作時，存儲器柵極23和源極區(qū)域24被施加0V，控制柵極21和漏極區(qū)域25被施加1.5V，判定在漏極區(qū)域25和源極區(qū)域24之間流動的電流Id是否比閾值電流大。在電流Id比閾值電流大的情況下，存儲器單元MC的閾值電壓低，所以，判定存儲器單元MC的存儲數(shù)據(jù)為“O”。相反，在電流Id比閾值電流小的情況下，存儲器單元MC的閾值電壓高，所以，判定存儲器單元MC的存儲數(shù)據(jù)為“ I”。
[0060]參照圖3D，在程序驗證動作時，存儲器柵極23被施加程序驗證電壓PV，源極區(qū)域24被施加0V,控制柵極21和漏極區(qū)域25被施加1.5V，判定在漏極區(qū)域25和源極區(qū)域24之間流動的電流Id是否比閾值電流大。在電流Id比閾值電流大的情況下，存儲器單元MC的閾值電壓比程序驗證電壓PV低，所以，判定為程序未完成。相反，在電流Id比閾值電流小的情況下，存儲器單元MC的閾值電壓比程序驗證電壓PV高，所以，判定為程序完成。
[0061]在擦除驗證動作時，在圖3D中，存儲器柵極23被施加擦除驗證電壓EV來替代程序驗證電壓PV。其它部位被施加的電壓與圖3D的情況相同。在漏極區(qū)域25和源極區(qū)域24之間流動的電流Id比閾值電流大的情況下，存儲器單元MC的閾值電壓比擦除驗證電壓EV低，所以，判定為擦除完成。相反，在電流Id比閾值電流小的情況下，存儲器單元MC的閾值電壓比擦除驗證電壓EV高，所以，判定為擦除未完成。
[0062][非易失性存儲器裝置的構(gòu)成]
[0063]圖4是表示圖1的非易失性存儲器裝置的整體構(gòu)成的框圖。參照圖4，非易失性存儲器裝置4包括存儲器陣列30、地址緩沖器31、輸入輸出電路32、字線譯碼器部35、控制柵極線驅(qū)動器部36、存儲器柵極線驅(qū)動器部37、列類選擇電路38、源極線驅(qū)動器部33、源極線柵極驅(qū)動器部34、電源電路50、和電源切換電路60。
[0064]存儲器陣列30中呈行列狀地配置有多個在圖2中說明的存儲器單元MC。該實施方式中，位線包括多個主位線BL和副位線SBL。在各主位線BL(與圖5的主位線BLO?BL2047對應，與圖6的主位線BLO?BL255對應)上經(jīng)由開關(guān)用的晶體管QC(與圖6的晶體管QCOA、QCOB,…，QC255A、QC255B對應)與多個副位線SBL(與圖6的副位線BLOA、BLOB,…，BL255A、BL255B對應)連接。存儲器單元MC的漏極區(qū)域25與對應的副位線SBL連接。
[0065]地址緩沖器31從非易失性存儲器裝置4的外部(例如、圖1的CPU2)接收地址信號(行地址信號、列地址信號)。地址緩沖器31將從外部接收的行地址信號輸出至字線譯碼器部35，將列地址信號輸出至列類選擇電路38。
[0066]輸入輸出電路32將從非易失性存儲器裝置4的外部(例如、圖1的CPU2)接收的寫入數(shù)據(jù)信號輸出至列類選擇電路38。輸入輸出電路32還將從列類選擇電路38接收的讀取數(shù)據(jù)信號輸出至非易失性存儲器裝置4的外部。
[0067]字線譯碼器部35通過對經(jīng)由地址緩沖器31接收的行地址信號進行譯碼，將指定存儲器陣列的選擇行的信號輸出。
[0068]控制柵極線驅(qū)動器部36對與由字線譯碼器部35指定的選擇行對應的控制柵極線CGL供給經(jīng)由電源切換電路60接收的規(guī)定的動作電壓。
[0069]存儲器柵極線驅(qū)動器部37對與由字線譯碼器部35指定的選擇行對應的存儲器柵極線MGL供給經(jīng)由電源切換電路60接收的規(guī)定的動作電壓。
[0070]源極線驅(qū)動器部33包含多個源極線驅(qū)動器SLD。各源極線驅(qū)動器SLD向?qū)脑礃O線SL供給接地電壓或者經(jīng)由電源切換電路60接收的規(guī)定的動作電壓。此外，各源極線驅(qū)動器SLD經(jīng)由對應的開關(guān)用的晶體管QA(與圖5的QAO?QA31對應)與源極線SL(與圖6的SL0_0?SL0_15對應)連接。
[0071]源極線柵極驅(qū)動器部34包含多個源極線柵極驅(qū)動器SGD。各源極線柵極驅(qū)動器部34驅(qū)動對應的晶體管QA的柵極。
[0072]列類選擇電路38中與位線BL分別對應地設置有多個寫入鎖存器。各寫入鎖存器收納經(jīng)由輸入輸出電路32輸入的寫入數(shù)據(jù)。
[0073]列類選擇電路38還設置有對經(jīng)由地址緩沖器31接收的列地址信號進行譯碼的列譯碼器電路。列類選擇電路38在數(shù)據(jù)寫入時，基于由列譯碼器電路進行的譯碼結(jié)果和收納于寫入鎖存器的寫入數(shù)據(jù)，對所選擇的位線BL(與選擇列對應的位線BL)供給經(jīng)由接地電壓或者電源切換電路60接收的規(guī)定的動作電壓。
[0074]列類選擇電路38還包含經(jīng)由所選擇的位線BL對流過讀取對象的存儲器單元MC的電流進行檢測的讀取用感測放大器(SA =Sense Amplifier)電路、和經(jīng)由所選擇的位線BL對流過程序?qū)ο蠡蛘卟脸龑ο蟮拇鎯ζ鲉卧狹C的電流進行檢測的驗證用感測放大器電路坐寸ο
[0075]控制電路40根據(jù)從圖1的CPU2等的主機接收的指令，執(zhí)行程序脈沖施加動作、擦除脈沖施加動作、讀取動作、程序驗證動作、和擦除驗證動作等各動作模式?？刂齐娐?0還控制電源電路50和電源切換電路60，以使得各動作模式所需要的動作電壓被供給至各驅(qū)動器部。
[0076]更詳細來講，控制電路40包括接收來自主機的指令的主控制部41、電源電路控制部42和定時控制部43。電源電路控制部42根據(jù)主控制部41的控制而控制電源電路50。定時控制部43根據(jù)主控制部41的控制對源極線驅(qū)動器部33輸出控制信號SLDCTL，由此控制對各源極線SL供給動作電壓(升壓電壓VUCP)的定時。在本說明書中，將在擦除動作時對源極線驅(qū)動器部33輸出的控制信號SLDCTL稱為“擦除脈沖”。
[0077]圖4中省略圖示，但是，定時控制部43還對存儲器柵極線驅(qū)動器部37輸出控制信號，由此控制對各存儲器柵極線MGL供給動作電壓的定時，通過對控制柵極線驅(qū)動器部36輸出控制信號，來控制對各控制柵極線CGL供給動作電壓的定時。
[0078]電源電路50包括通過使由圖1的電源電路6生成的內(nèi)部電源電壓VDD在正方向上升壓或者在負方向上升壓，生成于與各動作模式對應的各種大小的動作電壓的電荷泵電路。
[0079]例如、電源電路50作為用于生成在擦除脈沖施加動作時對源極線供給的升壓電壓VUCP的構(gòu)成，包含圖4所示的電荷泵電路52和電壓檢測部53。(在電源電路50中為了生成與各動作模式對應的各種的大小的動作電壓而設置有多個同樣的電路構(gòu)成。)
[0080]電荷泵電路52基于來自環(huán)振蕩器(圖示省略)的驅(qū)動信號(時鐘)DRV生成將電源電壓VDD升壓而得到的升壓電壓VUCP。
[0081 ] 電壓檢測部53檢測電荷泵電路52的輸出電壓(升壓電壓VUCP)，比較將升壓電壓VUCP分壓而得到的電壓和由基準電壓產(chǎn)生電路(圖示省略)生成的參考電壓Vref。電壓檢測部53在將升壓電壓VUCP分壓而得到的電壓在參考電壓Vref以上時，使控制信號UCPOK為激活狀態(tài)。電荷泵電路52在從電壓檢測部53接收了激活狀態(tài)的控制信號UCPOK時使升壓動作停止?？刂菩盘朥CPOK也輸入到定時控制部43。如圖8、圖9中詳細說明那樣，定時控制部43基于控制信號UCPOK控制對源極線驅(qū)動器SLD輸出的控制信號SLDCTL的定時。
[0082]電源切換電路60是接收由電源電路50生成的各種大小的動作電壓，根據(jù)各動作模式，切換供給的動作電壓的大小、供給目的地的開關(guān)組(也稱為分配器(distributor))。
[0083][存儲器陣列的構(gòu)成]
[0084]圖5是示意地表示圖4的存儲器陣列的構(gòu)成的俯視圖。圖5 —并示出存儲器陣列30周邊的各驅(qū)動器部。
[0085]在圖5的存儲器陣列30中，作為一例例示了圖2的存儲器單元MC配置成64行4096列的例子。存儲器陣列30被分割成各自由16行512列的存儲器單元MC形成的32個存儲器塊MBO?MB31。所以，在存儲器陣列30內(nèi)，存儲器塊MBO?MB31配置成4行8列(圖5中，為了容易理解圖，代表性地示出了 8個存儲器塊)。各存儲器塊MB中，源極線SL通過彼此連接而成為共用。
[0086]控制柵極線驅(qū)動器部36配置在存儲器陣列30的X方向的中央，包括:分別對圖的左側(cè)的控制柵極線CGLOA?CGL63A進行驅(qū)動的驅(qū)動器CGDOA?CGD63A ;和分別對圖的右側(cè)的控制柵極線CGLOB?CGL63B進行驅(qū)動的驅(qū)動器CGDOB?CGD63B?？刂茤艠O線CGLOA?CGL15A在存儲器塊MBO?MB3中共用地使用，控制柵極線CGL16A?CGL31A在存儲器塊MB8?MB11中共用地使用，控制柵極線CGL32A?CGL47A在存儲器塊MB16?MB19中共用地使用，控制柵極線CGL48A?CGL63A在存儲器塊MB24?MB27中共用地使用。同樣，控制柵極線CGLOB?CGL15B在存儲器塊MB4?MB7中共用地使用，控制柵極線CGL16B?CGL31B在存儲器塊MB 12?MB 15中共用地使用，控制柵極線CGL32B?CGL47B在存儲器塊MB20?MB23中共用地使用，控制柵極線CGL48B?CGL63B在存儲器塊MB28?MB31中共用地使用。
[0087]存儲器柵極線驅(qū)動器部37包含驅(qū)動器MGDO?MGD15。驅(qū)動器MGDi (其中，O彡i彡15)驅(qū)動存儲器柵極線MGL1、MGLi+16、MGLi+32、MGLi+48。存儲器柵極線MGLO?MGL15在存儲器塊MBO?MB7中共用地使用，存儲器柵極線MGL16?MGL31在存儲器塊MB8?MB15中共用地使用，存儲器柵極線MGL32?MGL47在存儲器塊MB16?MB23中共用地使用，存儲器柵極線MGL48?MGL63在存儲器塊MB24?MB31中共用地使用。
[0088]源極線驅(qū)動器部33包含分別對存儲器塊MBO?MB31的源極線進行驅(qū)動的驅(qū)動器SLDO?SLD31。與驅(qū)動器SLDO?SLD31分別對應地設置有開關(guān)用的NMOS (Negative-channel Metal Oxide Semiconductor:N 溝道金屬氧化物半導體)晶體管QAO?QA31。從驅(qū)動器SLDO?SLD31各自輸出的動作電壓經(jīng)由對應的NMOS晶體管QA供給到設置在對應的存儲器塊MB的共用的源極線SL。NMOS晶體管QAO?QA31根據(jù)從源極線柵極驅(qū)動器S⑶輸出的信號切換為導通或者截止。
[0089]從列類選擇電路38引出主位線BLO?BL2047。主位線BL按存儲器陣列30的每2列而設置I根。
[0090]圖6是表示圖5中的某個存儲器塊的構(gòu)成的電路圖。圖5所示的存儲器塊MBO以外的存儲器塊MBl?MB31也具有同樣的構(gòu)成，所以，以下，以存儲器塊MBO的構(gòu)成為代表，尤其對設置在該存儲器塊MBO的源極線和副位線進行說明。
[0091]參照圖6，與存儲器塊MBO的存儲器單元行分別對應地設置有源極線SL0_0?SL0_15。源極線SL0_0?SL0_15的各一端與在Y方向上延伸的布線SL0_bus連接。布線SL0_bus的一端經(jīng)由NMOS晶體管QAO與源極線驅(qū)動器SLDO連接，并且，經(jīng)由開關(guān)用的NMOS晶體管QBO與接地節(jié)點VSS連接。在對各存儲器單元MC的源極施加正的動作電壓的情況下，NMOS晶體管QAO成為導通狀態(tài)，NMOS晶體管QBO成為截止狀態(tài)。在對各存儲器單元MC的源極施加接地電壓的情況下，NMOS晶體管QAO成為截止狀態(tài)，NMOS晶體管QBO成為導通狀態(tài)。
[0092]與存儲器塊MBO的存儲器單元列分別對應地設置有副位線BLOA、BLOB、BL1A、BL1B、…、BL255A、BL255B。副位線BL0A，BL0B的一端分別經(jīng)由開關(guān)用的NMOS晶體管QC0A、QCOB 與主位線 BLO 連接。副位線 BL0A、BL0B 的另一端經(jīng)由 PMOS (Positive-channel MetalOxide Semiconductor:P溝道金屬氧化物半導體)晶體管QD0A、QD0B與電源節(jié)點VDD連接。PMOS晶體管QD0A、QDOB通過對柵極施加規(guī)定的偏置電壓而被用作恒流源。對于其它的副位線BLA、BLB也相同，一端經(jīng)由開關(guān)用的晶體管與對應的主位線BL連接，另一端經(jīng)由恒流源用的PMOS晶體管與電源節(jié)點VDD連接。
[0093][擦除動作時的電荷泵電路的輸出電壓的變化]
[0094]接下來，對實施方式I的非易失性存儲器裝置4中的擦除動作進行說明。
[0095]圖7是對擦除動作時中的電荷泵電路的輸出電流和輸出電壓的變化進行說明的圖。圖7中，從上依次表示存儲器單元的閾值電壓Vth、電荷泵電路的輸出電流(擦除電流)、從圖4的控制電路40的定時控制部43輸出的控制信號(擦除脈沖)SLDCTL、和圖4的電荷泵電路52的輸出電壓VUCP的波形。
[0096]參照圖4、圖7，在圖7的時刻tl至t3的期間，供給到源極線驅(qū)動器SLD的控制信號SLDCTL成為激活狀態(tài)(實施方式I的情況為H(High)電平)。該期間中，存儲器單元MC的源極區(qū)域24被施加正的高電壓VUCP。此時，存儲器柵極MG被施加負的高電壓，所以，源極區(qū)域24中的與存儲器柵極23重疊的部分通過帶間隧穿而生成電子-空穴對。生成的電子到達源極線SL，生成的空穴的一部分到達襯底20。生成的空穴的另一部分被高電場加速而成為熱空穴，被注入電荷蓄積部(氮化硅膜22)。通過該熱空穴的注入，存儲器單元MC的閾值電壓Vth降低。隨著熱空穴向氮化硅膜22的注入的進行，施加于源極區(qū)域24的電場減少，所以，擦除電流逐漸減少不久飽和。
[0097]電荷泵電路52進行動作，使得通過反饋控制將輸出電壓VUCP保持為目標電壓TV。但是，擦除脈沖施加期間(時刻tl至t3)中的最開始的期間(圖7的時刻tl至t2的期間)，流過比較大的擦除電流，因此，擦除電流超過電荷泵電路的輸出能力。因此，輸出電壓VUCP與目標電壓TV相比暫時降低。伴隨時間的經(jīng)過擦除電流減少，不久擦除電流成為電荷泵電路的輸出能力以下時，電荷泵電路52的輸出電壓VUCP恢復至目標電壓TV。
[0098]在此，通過向氮化硅膜22注入熱空穴而使閾值電壓Vth大幅降低，是擦除脈沖的施加期間的初始期間(時刻tl至t2)。所以，若在流過比較大的擦除電流的期間(與擦除電流飽和的期間相比流過比較大的擦除電流期間)集中地施加擦除脈沖，則能夠以更短的擦除時間有效地降低閾值電壓Vth。
[0099]圖8是用于對適當?shù)牟脸}沖的施加時間的設定方法進行說明的圖。
[0100]圖8表示擦除電流比較小且閾值電壓Vth的降低較小的情況(A)、擦除電流比較大且閾值電壓Vth大幅降低的情況(C)和它們中間的情況(B)。擦除電流比較小的情況(A)下，電荷泵電路52的輸出電壓VUCP暫時降低的期間(圖8的時刻tl至t2)比較短，擦除電流比較大的情況(C)下，輸出電壓VUCP暫時降低的期間(圖8的時刻tl至t6)比較長。在流過它們的中間的擦除電流的情況⑶下，輸出電壓VUCP暫時降低的期間(圖8的時刻tl至t4)成為A和C的情況的中間。
[0101]所以，能夠基于電荷泵電路52的輸出電壓VUCP暫時降低的期間使擦除脈沖的施加時間最優(yōu)化。具體來講，在從電荷泵電路52的輸出電壓VUCP恢復開始經(jīng)過了規(guī)定的等待時間Twait時，使源極線驅(qū)動器SLD的控制信號SLDCTL返回非激活狀態(tài)(實施方式I的情況下，L(Low)電平)，使擦除脈沖的施加結(jié)束。例如，在流過中間的擦除電流的情況(B)下，從時刻tl至t5的期間，控制信號SLDCTL被激活，在流過比較大的擦除電流的情況(C)下，從時刻tl至t7的期間，控制信號SLDCTL被激活。等待時間Twait考慮到擦除時間的縮短而預先設定，但是也可以為O。
[0102]但是，根據(jù)工藝條件、各個半導體器件的特性，在擦除電流的大小與電荷泵電路的電流供給能力相同程度或者為其以下的情況下也能夠產(chǎn)生。該情況下，電荷泵電路52的輸出電壓的降低幾乎不產(chǎn)生。所以，當僅僅基于電荷泵電路52的輸出電壓的恢復信息決定擦除脈沖的施加時間時，會存在擦除時間變得極端短，熱空穴幾乎不被注入氮化硅膜22的情況。該結(jié)果，反而產(chǎn)生耗費擦除時間等的問題?？紤]到這點，在實施方式I中，設定擦除脈沖的最小施加時間(也稱為“屏蔽期間Tmsk”)。圖8中，在擦除電流比較小的情況㈧下，該屏蔽期間Tmsk的期間，對源極線驅(qū)動器SLD供給的控制信號SLDCTL成為激活狀態(tài)(H電平)。
[0103][實施方式I情況下的具體的擦除動作]
[0104]圖9是用于對圖4?圖6中所示的非易失性存儲器裝置中的擦除動作進行說明的圖。圖9中，從上依次表示:對存儲器陣列30的各存儲器單元MC的存儲器柵極MG施加的電壓(存儲器柵極電壓VMG)、電荷泵電路52的輸出電壓VUCP、啟動脈沖信號STRPLS、和分別對源極線驅(qū)動器SLDO?SLD31供給的控制信號(擦除脈沖)SLDCTL0?SLDCTL31的波形。
[0105]在如利用了帶間隧穿的擦除方式那樣在擦除動作時在存儲器單元流過的電流比較大的情況下，電荷泵電路的電流供給能力具有界限，因此，能夠同時進行擦除的存儲器單元數(shù)量受到制限。因此，圖4?圖6的非易失性存儲器裝置4中，按每個存儲器塊MBO?MB31對源極線施加高電壓(升壓電壓VUCP)。
[0106]參照圖9，在擦除動作時，首先，存儲器柵極電壓VMG和電荷泵電路52的輸出電壓VUCP分別設定成初始值VMGinit、VUCPinit。圖4的晶體管QA成為導通狀態(tài)。
[0107]在接下來的時刻tl，圖4的主控制部41將啟動脈沖信號STRPLS輸出到定時控制部43。定時控制部43接收啟動脈沖信號STRPLS變化為激活狀態(tài)(實施方式I的情況下，H電平)的情況，在時刻t2使對源極線驅(qū)動器SLDO供給的控制信號SLDCTL0為激活狀態(tài)(實施方式I的情況下，H電平)。由此，存儲器塊MBO的源極線被施加電荷泵電路52的輸出電壓VUCP。電荷泵電路52的電流供給能力存在界限的原因，輸出電壓VUCP暫時降低。(圖4的晶體管QA導通為前提。)
[0108]電荷泵電路52的輸出電壓VUCP恢復至目標電壓(初始值VUCPinit)時，圖4的電壓檢測部53使控制信號UCPOK成為激活狀態(tài)。定時控制部43接收控制信號UCPOK被激活了的情況，在時刻t3使對源極線驅(qū)動器SLDO供給的控制信號SLDCTL0為非激活狀態(tài)(實施方式I的情況、L電平)，使對源極線驅(qū)動器SLDl供給的控制信號SLDCTL1為激活狀態(tài)(H電平)。其中，該控制信號的切換從使控制信號SLDCTL0激活后，經(jīng)過了圖8中說明的規(guī)定的屏蔽期間Tmsk后執(zhí)行。該結(jié)果，升壓電壓VUCP對存儲器塊MBO的源極線的施加結(jié)束，升壓電壓VUCP對存儲器塊MBl的源極線的施加開始。
[0109]接下來，電荷泵電路52的輸出電壓VUCP恢復至目標電壓(初始值VUCPinit)的結(jié)果為，定時控制部43接收控制信號UCPOK被激活了的情況，在時刻t4使控制信號SLDCTL1非激活，使對源極線驅(qū)動器SLD2供給的控制信號SLDCTL2激活。其中，該控制信號的切換在從使控制信號SLDCTL1激活開始經(jīng)過了規(guī)定的屏蔽期間Tmsk后執(zhí)行。
[0110]以下通過同樣的控制，圖4的定時控制部43依次使分別對源極線驅(qū)動器SLD3?SLD31供給的控制信號SLDCTL3?SLDCTL31激活。即，定時控制部43在使第i+Ι個(l^i^ 30)控制信號SLDCTLi激活時，使第i個控制信號SLDCTL1-1非激活。在圖9的時刻t6，最后的控制信號SLDCTL31返回非激活狀態(tài)(L電平)。在本說明書中，將從該時刻tl至時刻t6稱為“一個循環(huán)”。
[0111]在一個循環(huán)的擦除動作結(jié)束的時刻，存儲器柵極電壓VMG的設定值僅降低規(guī)定的電壓幅度Λ VMG，電荷泵電路52的輸出電壓VUCP的設定值僅增加規(guī)定的電壓幅度AVUCP0由此，存儲器單元MC的源極區(qū)域24和存儲器柵極23之間被施加更高電壓。
[0112]在接下來的時刻t7至tl2中，該新的存儲器柵極電壓VMG和電荷泵電路52的輸出電壓VUCP的設定值中，執(zhí)行與從時刻tl至t6同樣的一個循環(huán)量的擦除動作。即，在新的高電壓下進一步實施使存儲器單元MC的閾值電壓下降的動作。此外，時刻tl?t6中擦除電流暫且成為飽和狀態(tài)的存儲器單元，在新的高電壓下，再次顯示圖7所示那樣的擦除電流的特性。
[0113]在按每一個循環(huán)量的擦除動作的結(jié)束，存儲器柵極電壓VMG的設定值進一步僅降低規(guī)定的電壓幅度AVMG，電荷泵電路52的輸出電壓VUCP的設定值進一步僅增加規(guī)定的電壓幅度AVUCP。由此，在存儲器單元MC的源極區(qū)域24和存儲器柵極23之間，隨著循環(huán)進行而被施加更高電壓。
[0114]例如在數(shù)個循環(huán)的擦除動作結(jié)束、存儲器柵極電壓VMG的設定值降低了某種程度以后，按一個循環(huán)的擦除動作的結(jié)束而執(zhí)行擦除驗證動作。當然，也可以從最開始按每一個循環(huán)的擦除動作結(jié)束而執(zhí)行擦除驗證動作。確認各存儲器單元MC的閾值電壓比擦除驗證電壓低時，擦除完成。
[0115][實施方式I的效果]
[0116]根據(jù)實施方式1，擦除脈沖的施加時間被自動調(diào)整，從而與制造工藝、各個半導體器件等的偏差無關(guān)地分別成為最佳，所以，能夠進一步縮短存儲器陣列整體的擦除時間。此時，由于決定了最小的擦除脈沖的施加時間(屏蔽期間Tmsk)，所以，在擦除脈沖的施加時電荷泵電路的輸出電壓幾乎不降低的情況下，也不會有擦除脈沖的施加時間極端短的情況。
[0117]并且，根據(jù)上述的擦除動作，能夠使擦除后的各存儲器單元的閾值電壓的分布寬度比以往狹窄。以下，參照圖10A、圖1OB進行說明。
[0118]圖1OA是表示在利用以往的擦除動作進行的數(shù)據(jù)擦除的情況下按每個存儲器塊的閾值電壓的分布的圖。圖1OB是表示在通過實施方式I的情況下的擦除動作進行了數(shù)據(jù)擦除的情況下按每個存儲器塊的閾值電壓的分布的圖。圖10A、圖1OB中，縱軸表示累計次數(shù)，橫軸表示各存儲器單元的閾值電壓Vth。
[0119]根據(jù)實施方式I的情況下的擦除動作，按每個存儲器塊對源極線施加的升壓電壓VUCP的施加時間被最優(yōu)化，因此，閾值電壓的移位量也最優(yōu)化。該結(jié)果，按每個存儲器塊的閾值電壓的差變小，所以，能夠進一步縮小數(shù)據(jù)擦除后的存儲器陣列整體中的閾值電壓的分布。換言之，擦除脈沖的施加時間以按每個擦除的存儲器塊成為最佳的方式被自動調(diào)整。
[0120]〈實施方式2>
[0121]在實施方式I中，分別供給至源極線驅(qū)動器SLDO?SLD31的控制信號SLDCTL0?SLDCTL31成為激活狀態(tài)的期間，彼此不重合。即，在升壓電壓VUCP對當前存儲器塊的源極線的供給結(jié)束之后，開始升壓電壓VUCP對下一個存儲器塊的源極線的施加。
[0122]在實施方式2中，各控制信號SLDCTL0?SLDCTL31成為激活狀態(tài)的期間(脈沖寬度)被固定。因此，控制信號SLDCTL0?SLDCTL31成為激活狀態(tài)的期間存在重合。
[0123]實施方式2的非易失性存儲器裝置4的具體的硬件構(gòu)成與實施方式I的圖4?圖6相同，所以不重復說明。在實施方式2中，圖4的定時控制部43的動作與實施方式I的情況不同。
[0124][實施方式2的情況下的擦除動作]
[0125]圖11是用于對實施方式2中的非易失性存儲器裝置的擦除動作進行說明的圖。在圖11中，從上開始依次表示供給到圖4的存儲器陣列30的各存儲器單元MC的存儲器柵極電壓VMG、電荷泵電路52的輸出電壓VUCP、啟動脈沖信號STRPLS、和分別供給到源極線驅(qū)動器SLDO?SLD31的控制信號SLDCTL0?SLDCTL31的波形。
[0126]參照圖11，在擦除動作時，首先，存儲器柵極電壓VMG和電荷泵電路52的輸出電壓VUCP分別設定成初始值VMGinit、VUCPinit。
[0127]在接下來的時刻tl，圖4的主控制部41將啟動脈沖信號STRPLS輸出給定時控制部43。定時控制部43接收到啟動脈沖信號STRPLS變化為激活狀態(tài)(實施方式2的情況下，H電平)的情況，在時刻t2使對源極線驅(qū)動器SLDO供給的控制信號SLDCTL0成為激活狀態(tài)(實施方式2的情況下，H電平)。由此，存儲器塊MBO的源極線被施加電荷泵電路52的輸出電壓VUCP。電荷泵電路52的電流供給能力存在界限的原因，輸出電壓VUCP暫時降低。
[0128]電荷泵電路52的輸出電壓VUCP恢復至目標電壓(初始值VUCPinit)時，圖4的電壓檢測部53使控制信號UCPOK成為激活狀態(tài)。定時控制部43接收控制信號UCPOK被激活了的情況，在時刻t3使對源極線驅(qū)動器SLDl供給的控制信號SLDCTL1成為激活狀態(tài)(H電平)。其中，該控制信號的切換在從使控制信號SLDCTL0激活后經(jīng)過了圖8中說明的規(guī)定的屏蔽期間Tmsk后執(zhí)行。該結(jié)果，升壓電壓VUCP對存儲器塊MBl的源極線的施加開始。此外，在該時刻，供給至源極線驅(qū)動器SLDO的控制信號SLDCTL0被維持為激活狀態(tài)。
[0129]接下來，電荷泵電路52的輸出電壓VUCP恢復至目標電壓(初始值VUCPinit)的結(jié)果、定時控制部43接收控制信號UCPOK被激活了的情況，在時刻t4使對源極線驅(qū)動器SLD2供給的控制信號SLDCTL2激活。其中，該控制信號的切換在從使控制信號SLDCTL1激活之后經(jīng)過了規(guī)定的屏蔽期間Tmsk后執(zhí)行。
[0130]以下通過同樣的控制，圖4的定時控制部43依次使分別對源極線驅(qū)動器SLD3?SLD31供給的控制信號SLDCTL3?SLDCTL31激活。
[0131]定時控制部43對于控制信號SLDCTL0?SLDCTL31的每一個，在將各控制信號切換為激活狀態(tài)之后經(jīng)過了規(guī)定的固定期間Tp的時刻切換為非激活狀態(tài)。所以，各存儲器塊的源極線在預先確定的固定期間Tp內(nèi)被施加升壓電壓VUCP。
[0132]在時刻t6，最后的控制信號SLDCTL31返回非激活狀態(tài)(L電平)。在一個循環(huán)的擦除動作(時刻tl至t6)結(jié)束的時刻，存儲器柵極電壓VMG的設定值僅降低規(guī)定的電壓幅度AVMG，電荷泵電路52的輸出電壓VUCP的設定值僅增加規(guī)定的電壓幅度AVUCP0由此，存儲器單元MC的源極區(qū)域24和存儲器柵極23之間被施加更高電壓。
[0133]在接下來的時刻t7至tl2中，在該新的存儲器柵極電壓VMG和電荷泵電路52的輸出電壓VUCP的設定值下，執(zhí)行與時刻tl至t6同樣的一個循環(huán)量的擦除動作。
[0134]按每一個循環(huán)量的擦除動作的結(jié)束，存儲器柵極電壓VMG的設定值僅進一步降低規(guī)定的電壓幅度△ VMG，電荷泵電路52的輸出電壓VUCP的設定值僅進一步增加規(guī)定的電壓幅度AVUCP。由此，存儲器單元MC的源極區(qū)域24和存儲器柵極23之間，隨著循環(huán)的進行而被施加更高電壓。
[0135]在數(shù)個循環(huán)的擦除動作結(jié)束以后，按一個循環(huán)的擦除動作的完成，執(zhí)行擦除驗證動作。當確認到各存儲器單元MC的閾值電壓比擦除驗證電壓低時，擦除完成。
[0136][實施方式2的效果]
[0137]根據(jù)實施方式2，能夠基于電荷泵電路的輸出電壓恢復的定時，使從對某個源極線驅(qū)動器SLDi (O^i^ 30)開始供給控制信號SLDCTLi之后至對下一個源極線驅(qū)動器SLDi+1開始供給控制信號SLDCTLi+Ι為止的時間(以下稱為“遷移時間”)最優(yōu)化。此時，由于決定了最小的遷移時間(屏蔽期間Tmsk)，所以，即使在擦除脈沖的施加時電荷泵電路的輸出電壓幾乎不降低的情況下，也不會有遷移時間極端短的情況。
[0138]并且，在實施方式2的情況下，各擦除脈沖的施加時間Tp固定。因此，在開始對下一個源極線驅(qū)動器SLDi+1 (O^i ^ 30)供給控制信號SLDCTLi+Ι后，對前一個源極線驅(qū)動器SLDi進行的控制信號SLDCTLi的供給也繼續(xù)。在與前一個源極線驅(qū)動器SLDi對應的存儲器塊MBi中，各存儲器單元MC的氮化硅膜22中雖然為少量但繼續(xù)注入熱空穴，所以閾值電壓降低。該結(jié)果，與實施方式I的情況相比，能夠進一步縮短存儲器陣列整體的擦除時間。
[0139]〈實施方式3>
[0140]在實施方式3中，提供能夠通過切換擦除模式的設定信號來實現(xiàn)實施方式1、2任一者的擦除動作的非易失性存儲器裝置。在以下的說明中，第I擦除模式時執(zhí)行實施方式I中的擦除動作，第2擦除模式時執(zhí)行實施方式2中的擦除動作。以下，對實施方式3的非易失性存儲器裝置的構(gòu)成和動作進行具體說明。
[0141][關(guān)于控制電路和電源電路之間的控制信號]
[0142]圖12是用于對在圖4的非易失性存儲器裝置中流過控制電路和電源電路間之間的控制信號進行說明的圖。參照圖12，控制電路40包含主控制部41、電源電路控制部42和定時控制部43。電源電路50包含環(huán)形振蕩器51、電荷泵電路52、電壓檢測部53和基準電壓產(chǎn)生電路54。
[0143]主控制部41將用于設定擦除模式的模式設定信號MODE輸出到定時控制部43，并且，響應于擦除指令的輸入而將啟動脈沖信號STRPLS輸出到定時控制部43。能夠通過模式設定信號MODE進行第I擦除模式(實施方式I)和第2擦除模式(實施方式2)的切換。
[0144]電源電路控制部42根據(jù)主控制部41的控制，將能夠使環(huán)形振蕩器進行振蕩動作的使能信號RING_ENB輸出到環(huán)形振蕩器51。并且，電源電路控制部42將用于能夠使比較器動作的工作信號CMPON和用于選擇分壓器的分壓比的選擇信號SLCT輸出到電壓檢測部53。電源電路控制部42還將用于控制開關(guān)的切換的控制信號SWCO，SWCl輸出到電源切換電路60。
[0145]環(huán)形振蕩器51對電荷泵電路52輸出驅(qū)動信號DRV1、DRV2。驅(qū)動信號DRV1、DRV2為彼此相位180度不同的時鐘信號。
[0146]基準電壓產(chǎn)生電路54生成用于與將電荷泵電路52的輸出電壓VUCP分壓而得到的電壓進行比較的參考電壓Vref和供給到恒流源用的MOS (Metal Oxide Semiconductor:金屬氧化物半導體)晶體管的偏置電壓BIASN?；鶞孰妷寒a(chǎn)生電路54將生成的參考電壓Vref和偏置電壓BIASN輸出到電壓檢測部53。
[0147]電壓檢測部53，在輸出電壓VUCP的分壓電壓為參考電壓Vref以上時，使控制信號UCPOK成為激活狀態(tài)(實施方式3的情況下，H電平)?？刂菩盘朥CPOK被輸出至電荷泵電路52和定時控制部43。
[0148][環(huán)形振蕩器的構(gòu)成例]
[0149]圖13是表示圖12的環(huán)形振蕩器的構(gòu)成的一例的電路圖。參照圖13，環(huán)形振蕩器51包含串聯(lián)地連接在環(huán)狀的振蕩信號的路徑上的NAND門(與非門)74和反相器(inverter)75 ?78。
[0150]NAND門74的第I輸入節(jié)點被輸入反相器78的輸出信號，NAND門74的第2輸入節(jié)點被輸入使能信號RING_ENB。所以，當使能信號RING_ENB成為激活狀態(tài)(實施方式3的情況下、H電平)時，環(huán)形振蕩器51開始振蕩動作。
[0151]反相器78的輸出信號作為驅(qū)動信號DRVl被輸出到圖12的電荷泵電路52。設置在反相器78的前級的反相器77的輸出信號作為驅(qū)動信號DRV2被輸出到電荷泵電路52。驅(qū)動信號DRV2為與驅(qū)動信號DRVl相反相位的關(guān)系。
[0152][電荷泵電路的構(gòu)成例]
[0153]圖14是表示圖12的電荷泵電路的構(gòu)成的一例的電路圖。圖14的電荷泵電路52由迪克森(Dickson)提出。
[0154]參照圖14，電荷泵電路52包括:串聯(lián)地連接在被輸入電源電壓VDD的輸入節(jié)點82和輸出升壓電壓VUCP的輸出節(jié)點85之間的PMOS(Positive-channel MOS:P溝道M0S)晶體管86和NMOS(Negative-channel MOS:N溝道M0S)晶體管87?90、以及電容器91?94。
[0155]PMOS晶體管86通過柵極接收控制信號UCPOK。PMOS晶體管86在控制信號UCPOK成為激活狀態(tài)(實施方式3的情況下，H電平)時，切換為截止狀態(tài)。該結(jié)果，電荷泵電路52的振蕩動作停止。即，控制信號UCPOK的激活實質(zhì)上也指示電荷泵電路的非激活。
[0156]NMOS晶體管87?90各自是漏極和柵極連接的所謂二極管連接的晶體管。NMOS晶體管87?90的漏極上分別連接電容器91?94的一端。
[0157]電容器91、93的另一端被供給驅(qū)動信號DRVl,電容器92、94的另一端被供給驅(qū)動信號DRV2。由此，NMOS晶體管87?90交替成為導通狀態(tài)，作為從輸入節(jié)點82向輸出節(jié)點85的方向輸送正電荷的電荷輸送送開關(guān)而發(fā)揮作用。
[0158][電壓檢測部的構(gòu)成例]
[0159]圖15是表示圖12的電壓檢測部的構(gòu)成的一例的電路圖。參照圖15，電壓檢測部53包含:對電荷泵電路52的輸出電壓VUCP (升壓電壓VUCP)進行分壓的分壓器(VoltageDivider)100 ;和對分壓器的輸出電壓(分壓電壓)和參考電壓Vref進行比較的比較器(Comparator)106。
[0160]分壓器100包括串聯(lián)連接在被輸入升壓電壓VUCP的輸入節(jié)點104和接地節(jié)點IlO(VSS)之間的多個電阻元件101、和選擇電路103。選擇電路103響應于選擇信號SLCT，選擇多個電阻元件101的連接節(jié)點中的一個，輸出所選擇的連接節(jié)點的電壓。例如在圖15中選擇了連接節(jié)點102。此時，使輸入節(jié)點104和連接節(jié)點102之間的電阻值為R1，使連接節(jié)點102和接地節(jié)點110之間的電阻值為R2時，分壓電壓Vdiv由Vdiv = VUCPX R2/(R1+R2)表示。所以，為了獲得更大的升壓電壓VUCP，通過選擇電路103選擇電阻值R2進一步變小的連接節(jié)點。
[0161]比較器106包括差動級107、輸出級108和反相器126、127。差動級107包括PMOS晶體管111、112和NMOS晶體管118?121。
[0162]PMOS晶體管111和NMOS晶體管118以上述順序串聯(lián)地連接在電源節(jié)點109 (VDD)和節(jié)點129之間。PMOS晶體管112和NMOS晶體管119以上述順序串聯(lián)地連接在電源節(jié)點109 (VDD)和節(jié)點129之間。PMOS晶體管112的柵極與PMOS晶體管111的柵極和漏極連接。PMOS晶體管111、112構(gòu)成電流鏡對。NMOS晶體管118的柵極被輸入?yún)⒖茧妷篤ref、NMOS晶體管119的柵極被輸入分壓器100的輸出電壓(升壓電壓VUCP的分壓電壓)。NMOS晶體管118、119構(gòu)成差動對。
[0163]NMOS晶體管120、121以上述順序連接在節(jié)點129和接地節(jié)點IlO(VSS)之間。NMOS晶體管120的柵極經(jīng)由反相器126、127被輸入工作信號CMP0N。所以，NMOS晶體管120作為在工作信號CMPON成為激活狀態(tài)(H電平)時成為導通狀態(tài)的開關(guān)發(fā)揮功能。NMOS晶體管121的柵極被輸入偏置電壓BIASN。NMOS晶體管121作為恒流源發(fā)揮功能。
[0164]輸出級108包含PMOS晶體管113?117、NMOS晶體管122?125和反相器128。這些晶體管中的、PMOS晶體管114作為在工作信號CMPON成為激活狀態(tài)(H電平)時成為導通狀態(tài)的開關(guān)發(fā)揮功能，PMOS晶體管116和NMOS晶體管112作為在工作信號CMPON成為激活狀態(tài)(H電平)時成為非導通狀態(tài)的開關(guān)發(fā)揮功能。
[0165]在工作信號CMPON為激活狀態(tài)(H電平)時，PMOS晶體管113和NMOS晶體管123串聯(lián)地連接在電源節(jié)點109 (VDD)和接地節(jié)點IlO(VSS)之間。PMOS晶體管115和NMOS晶體管124串聯(lián)地連接在電源節(jié)點109 (VDD)和接地節(jié)點IlO(VSS)之間，PMOS晶體管117和NMOS晶體管125串聯(lián)地連接在電源節(jié)點109 (VDD)和接地節(jié)點IlO(VSS)之間。
[0166]PMOS晶體管113與PMOS晶體管111構(gòu)成電流鏡，NMOS晶體管123與NMOS晶體管124構(gòu)成電流鏡，所以，這些晶體管中流過相等的電流11。
[0167]PMOS晶體管115的柵極與PMOS晶體管112的漏極連接，PMOS晶體管115的漏極131與PMOS晶體管117和NMOS晶體管125的各柵極連接。通過反相器128將PMOS晶體管117和NMOS晶體管125的共用的漏極的電壓反轉(zhuǎn)而得到的信號作為控制信號UCPOK被輸出。
[0168]根據(jù)以上的比較器106的構(gòu)成，若分壓器100的輸出電壓(升壓電壓VUCP)的分壓電壓Vdiv變得比參考電壓Vref大，則流過NMOS晶體管119的電流變得比電流Il大。該結(jié)果，PMOS晶體管115和NMOS晶體管125成為導通狀態(tài)，所以，控制信號UCPOK成為H電平。
[0169][電源切換電路和源極線驅(qū)動器部的構(gòu)成例]
[0170]圖16是表示圖12的電源切換電路的一部分的構(gòu)成例和源極線驅(qū)動器部的構(gòu)成例的電路圖。
[0171]參照圖16，電源切換電路60包含電平移位器(level shifter) 140、141和開關(guān)用的NMOS晶體管142?145。圖12的電荷泵電路52的輸出電壓(升壓電壓)VUCP經(jīng)由NMOS晶體管142、143被輸入到源極線驅(qū)動器SLDO?SLD31的電源端子。電源電壓VDD經(jīng)由NMOS晶體管144、145被輸入到源極線驅(qū)動器SLDO?SLD31的電源端子。
[0172]控制信號SWCO經(jīng)由電平移位器140被輸入到NMOS晶體管142，143的柵極。電平移位器140將控制信號SWCO的電壓電平轉(zhuǎn)換為升壓電壓VUCP的電壓電平。控制信號SWCl經(jīng)由電平移位器141被輸入到NMOS晶體管144、145的柵極。電平移位器141將控制信號SffCl的電壓電平轉(zhuǎn)換為電源電壓VDD的電壓電平。
[0173]根據(jù)上述的構(gòu)成，當控制信號SWCO為H電平、控制信號SWCl為L電平時，源極線驅(qū)動器SLDO?SLD31的電源端子被輸入升壓電壓VUCP。相反，當控制信號SWCO為L電平、控制信號SWCl為H電平時，源極線驅(qū)動器SLDO?SLD31的電源端子被輸入電源電壓VDD。源極線驅(qū)動器SLDO?SLD31根據(jù)對應的控制信號SLDCTL0?SLDCTL31，將升壓電壓VUCP (或者電源電壓VDD)供給到對應的存儲器塊MBO?MB31的源極線。
[0174][定時控制部的構(gòu)成]
[0175]圖17是表示圖12的定時控制部的構(gòu)成的框圖。參照圖17，定時控制部43包括主計數(shù)器150、生成控制脈沖信號(移位脈沖(shift pulse) SFTPLS、清除脈沖(clear pulse)CLRPLS)的控制脈沖生成部151、生成用于驅(qū)動源極線驅(qū)動器SLD的控制信號SLDCTL[31:O]的驅(qū)動脈沖生成部155、計數(shù)器153和AND門(與門)154。
[0176]主計數(shù)器150生成成為各部的動作的基準的主時鐘MCLK。
[0177]控制脈沖生成部151響應于從主控制部41輸出的啟動脈沖信號STRPLS，對驅(qū)動脈沖生成部155輸出控制脈沖信號(移位脈沖SFTPLS、清除脈沖CLRPLS)。驅(qū)動脈沖生成部155響應于控制脈沖信號(移位脈沖SFTPLS、清除脈沖CLRPLS)，對源極線驅(qū)動器SLDO?SLD31分別輸出控制信號SLDCTL0?SLDCTL31。
[0178]計數(shù)器153是為了在第I和第2擦除模式中，測量在圖8中說明的屏蔽期間Tmsk而設置的。實施方式3的情況下，屏蔽期間Tmsk作為一例為4 μ秒左右?？刂泼}沖生成部151在輸出移位脈沖SFTPLS時，使用于使由計數(shù)器153進行的計數(shù)開始的啟動信號CSTR成為激活狀態(tài)(實施方式3的情況下，H電平)。計數(shù)器153，在從啟動信號CSTR被激活開始經(jīng)過屏蔽期間Tmsk(4y秒)為止的期間，使屏蔽信號MSK成為激活狀態(tài)(實施方式3的情況下，H電平)。AND門154進行從圖12的電壓檢測部53輸出的控制信號UCPOK和使屏蔽信號MSK的邏輯電平反轉(zhuǎn)而得到的信號的AND運算(邏輯與運算)，將運算結(jié)果作為控制信號SFTOK而輸出到控制脈沖生成部151。所以，在從輸出移位脈沖SFTPLS開始經(jīng)過屏蔽期間Tmsk (4 μ秒)且控制信號UCPOK成為激活狀態(tài)(H電平)時，控制信號SFTOK成為激活狀態(tài)(實施方式3的情況下，H電平)。控制脈沖生成部151在輸出了移位脈沖SFTPLS后，響應于控制信號SFTOK成為激活狀態(tài)(H電平)的情況，輸出下一個移位脈沖SFTPLS。
[0179]內(nèi)置在控制脈沖生成部151的計數(shù)器152是為了在第2擦除模式中，測量在圖11中說明的擦除脈沖的施加時間Tp而設置的。實施方式3的情況下，施加時間Tp作為一例為64 μ秒左右。控制脈沖生成部151，在第2擦除模式中，從輸出移位脈沖SFTPLS開始經(jīng)過施加時間Tp (64 μ秒)時，輸出清除脈沖CLRPLS。
[0180]圖18是表示圖17的驅(qū)動脈沖生成部的構(gòu)成的電路圖。參照圖17，驅(qū)動脈沖生成部155包含與源極線驅(qū)動器SLDO?SLD31分別對應的32個脈沖生成器PGO?PG31。脈沖生成器PGO?PG31分別生成控制信號SLDCTL0?SLDCTL31，并輸出到對應的源極線驅(qū)動器。
[0181]脈沖生成器PGO?PG31具有相同的構(gòu)成。各脈沖生成器PG包括D觸發(fā)器160、邏輯電路部161、輸入節(jié)點NDl?ND3和輸出節(jié)點ND4。輸入節(jié)點NDl被輸入共用的移位脈沖SFTPLS,輸入節(jié)點ND2被輸入共用的清除脈沖CLRPLS。從脈沖生成器PGO?PG31的輸出節(jié)點ND4分別輸出控制信號SLDCTL0?SLDCTL31。第I個脈沖生成器PGO的輸入節(jié)點ND3被輸入啟動脈沖信號STRPLS。第i+1個(I < i < 31)脈沖生成器PGi的輸入節(jié)點ND3被輸入從第i個脈沖生成器PG1-1的輸出節(jié)點ND4輸出的控制信號SLDCTL1-1。各D觸發(fā)器160的時鐘端子T被輸入主時鐘MCLK。
[0182]在實施方式3的情況下，在脈沖生成器PGO?PG31的每一個中，D觸發(fā)器的輸出端子Q與輸出節(jié)點ND4連接。所以，在D觸發(fā)器160為設置狀態(tài)時，從輸出節(jié)點ND4輸出的控制信號SLDCTL成為激活狀態(tài)(H電平)，在D觸發(fā)器160為復位(reset)狀態(tài)時，從輸出節(jié)點ND4輸出的控制信號SLDCTL成為非激活狀態(tài)(L電平)。
[0183]在脈沖生成器PGO?PG31的每一個中，邏輯電路部161接收移位脈沖SFTPLS、清除脈沖CLRPLS、被輸入到輸入節(jié)點ND3的信號(啟動脈沖信號STRPLS或者從前級的脈沖生成器PG輸出的控制信號SLDCTL)、和從輸出節(jié)點ND4輸出的控制信號SLDCTL (觸發(fā)器160的輸出信號)。邏輯電路部161，在D觸發(fā)器160為復位狀態(tài)且被輸入到輸入節(jié)點ND3的信號為激活狀態(tài)(H電平)時接收了移位脈沖SFTPLS的情況下，將D觸發(fā)器160從復位狀態(tài)切換為設置(set)狀態(tài)。邏輯電路部161，在D觸發(fā)器160為設置狀態(tài)且被輸入到輸入節(jié)點ND3的信號為非激活狀態(tài)(L電平)時接收了清除脈沖CLRPLS的情況下，將D觸發(fā)器160從設置狀態(tài)切換為復位狀態(tài)。
[0184]更詳細來講，邏輯電路部161包含AND門162、163、165和OR門(或門)164。AND門162進行將輸入到輸入節(jié)點ND3的信號的邏輯電平反轉(zhuǎn)而得到的信號和清除脈沖CLRPLS的AND運算，并輸出運算結(jié)果。AND門163進行將AND門162的輸出信號的邏輯電平反轉(zhuǎn)而得到的信號和D觸發(fā)器160的輸出信號的AND運算，并輸出運算結(jié)果。AND門165進行移位脈沖SFTPLS和輸入到輸入節(jié)點ND3的信號的AND運算，并輸出運算結(jié)果。OR門164進行AND門163的輸出信號和AND門165的輸出信號的OR運算(邏輯或運算)，并將運算結(jié)果輸出到D觸發(fā)器160的輸入端子D。
[0185][驅(qū)動脈沖生成部的動作]
[0186]圖19是用于對圖18的驅(qū)動脈沖生成部的動作進行說明的圖。參照圖18、圖19，驅(qū)動脈沖生成部155進行移位&清除動作、移位動作、清除動作、和保持動作這4個動作。
[0187]移位&清除動作(圖19的時刻tl)在移位脈沖SFTPLS和清除脈沖CLRPLS雙方被施加給驅(qū)動脈沖生成部155時被執(zhí)行。在移位&清除動作中，當前處于激活狀態(tài)的控制信號SLDCTL的下一個編號的控制信號SLDCTL被激活，并且，當前處于激活狀態(tài)的控制信號SLDCTL成為非激活狀態(tài)。
[0188]移位動作(圖19的時刻t2)在僅移位脈沖SFTPLS被施加給驅(qū)動脈沖生成部155時被執(zhí)行。在移位動作中，處于激活狀態(tài)的控制信號SLDCTL中的編號最大的控制信號的下一個控制信號成為激活狀態(tài)。
[0189]清除動作(圖19的時刻t3)在僅清除脈沖CLRPLS被施加給驅(qū)動脈沖生成部155時被執(zhí)行。在清除動作中，處于激活狀態(tài)的控制信號SLDCTL中的編號最小的控制信號成為非激活狀態(tài)。
[0190]保持動作(圖19的時刻t4)為移位脈沖SFTPLS和清除脈沖CLRPLS雙方均沒有被施加給驅(qū)動脈沖生成部155的情況，各控制信號SLDCTL的邏輯電平不變化。
[0191]圖20是表示圖18的驅(qū)動脈沖生成部的動作的一例的時序圖。參照圖18、圖20，最開始的時刻t1i以前的全部控制信號SLDCTL0?SLDCTL31為非激活狀態(tài)。
[0192]在時刻tlOl中，啟動脈沖信號STRPLS成為激活狀態(tài)(H電平)，并且，移位脈沖SFTPLS和清除脈沖CLRPLS雙方被施加給驅(qū)動脈沖生成部155。該結(jié)果，在下一個主時鐘MCLK的上升沿(時刻tl02)，控制信號SLDCTL0成為激活狀態(tài)(H電平)(移位&清除動作)。
[0193]在下一個時刻tl03，移位脈沖SFTPLS和清除脈沖CLRPLS雙方均沒有被施加給驅(qū)動脈沖生成部155。所以，在下一個主時鐘MCLK的上升沿(時刻tl04)，各控制信號SLDCTL的邏輯電平不變化(保持動作)。
[0194]在下一個時刻tl04，移位脈沖SFTPLS和清除脈沖CLRPLS雙方被施加給驅(qū)動脈沖生成部155。該結(jié)果，在下一個主時鐘MCLK的上升沿(時刻tl05)，控制信號SLDCTL0返回非激活狀態(tài)(L電平)，并且，下一個控制信號SLDCTL1成為激活狀態(tài)(H電平)(移位&清除動作)。
[0195]在下一個時刻tl06，僅移位脈沖SFTPLS被施加給驅(qū)動脈沖生成部155。該結(jié)果，在下一個主時鐘MCLK的上升沿(時刻tl07)，控制信號SLDCTL2成為激活狀態(tài)(H電平)(移位動作)?？刂菩盘朣LDCTL1的激活狀態(tài)被維持。
[0196]在下一個時刻tl08，僅清除脈沖CLRPLS被施加給驅(qū)動脈沖生成部155。該結(jié)果，在下一個主時鐘MCLK的上升沿(時刻tl09)，控制信號SLDCTL1成為非激活狀態(tài)(L電平)(清除動作)。控制信號SLDCTL2的激活狀態(tài)被維持。
[0197][第I擦除模式下的非易失性存儲器裝置的擦除動作]
[0198]圖21是用于對第I擦除模式下的非易失性存儲器裝置的擦除動作進行說明的圖。在第I擦除模式時，控制脈沖生成部151將清除脈沖CLRPLS與移位脈沖SFTPLS —起輸出。
[0199]參照圖17、圖18、圖21，控制脈沖生成部151，在啟動脈沖信號STRPLS成為激活狀態(tài)(H電平)時(170)，輸出移位脈沖SFTPLS和清除脈沖CLRPLS (172)，使計數(shù)器153開始計數(shù)(171)。驅(qū)動脈沖生成部155響應于H電平的啟動脈沖信號STRPLS、移位脈沖SFTPLS和清除脈沖CLRPLS，將對源極線驅(qū)動器SLDO輸出的控制信號SLDCTL0切換為激活狀態(tài)(H電平)(173)。該結(jié)果，圖12的電荷泵電路52的輸出電壓VUCP暫時降低(174)。
[0200]電荷泵電路52的輸出電壓VUCP恢復至目標電壓時(175)，圖12的電壓檢測部53輸出的控制信號UCPOK切換為激活狀態(tài)(H電平)(176)。在該時刻，屏蔽信號MSK返回L電平，所以，AND門154輸出的控制信號SFTOK切換為H電平(177)。
[0201]控制脈沖生成部151響應于H電平的控制信號SFT0K，在下一個主時鐘MCLK的上升的定時輸出移位脈沖SFTPLS和清除脈沖CLRPLS (178)，使計數(shù)器153開始計數(shù)。驅(qū)動脈沖生成部155響應于移位脈沖SFTPLS和清除脈沖CLRPLS，將對源極線驅(qū)動器SLDO輸出的控制信號SLDCTL0切換為非激活狀態(tài)(L電平)，并且，將對源極線驅(qū)動器SLDl輸出的控制信號SLDCTL1切換為激活狀態(tài)(H電平)(179)。該結(jié)果，圖12的電荷泵電路52的輸出電壓VUCP暫時降低(180)。
[0202]電荷泵電路52的輸出電壓VUCP恢復至目標電壓時(181)，圖12的電壓檢測部53輸出的控制信號UCPOK切換為激活狀態(tài)(H電平)(182)。其中，在該時刻，屏蔽信號MSK不返回L電平。
[0203]屏蔽信號MSK返回L電平時(183) ,AND門154輸出的控制信號SFTOK切換為H電平(184)?？刂泼}沖生成部151響應于H電平的控制信號SFT0K，在下一個主時鐘MCLK的上升的定時輸出移位脈沖SFTPLS和清除脈沖CLRPLS (185)，使計數(shù)器153開始計數(shù)。驅(qū)動脈沖生成部155響應于移位脈沖SFTPLS和清除脈沖CLRPLS，將對源極線驅(qū)動器SLDl輸出的控制信號SLDCTL1切換為非激活狀態(tài)(L電平)，并且，將對源極線驅(qū)動器SLD2輸出的控制信號SLDCTL2切換為激活狀態(tài)(H電平)(186)。該結(jié)果，圖12的電荷泵電路52的輸出電壓VUCP暫時降低(187)。以下，反復同樣的控制動作。
[0204][第2擦除模式下的非易失性存儲器裝置的擦除動作]
[0205]圖22是對第2擦除模式下的非易失性存儲器裝置的擦除動作進行說明的圖。在第2擦除模式時，控制脈沖生成部151從輸出移位脈沖SFTPLS開始經(jīng)過了規(guī)定的施加時間Tp (64 μ秒)時，輸出清除脈沖CLRPLS。
[0206]參照圖17、圖18、圖22，控制脈沖生成部151，在啟動脈沖信號STRPLS成為激活狀態(tài)(H電平)時(190)，輸出移位脈沖SFTPLS和清除脈沖CLRPLS (192)，使計數(shù)器153開始計數(shù)(191)。驅(qū)動脈沖生成部155響應于H電平的啟動脈沖信號STRPLS、移位脈沖SFTPLS和清除脈沖CLRPLS，將對源極線驅(qū)動器SLDO輸出的控制信號SLDCTL0切換為激活狀態(tài)(H電平)(193)。該結(jié)果，圖12的電荷泵電路52的輸出電壓VUCP暫時降低(194)。
[0207]電荷泵電路52的輸出電壓VUCP恢復至目標電壓時(195)，圖12的電壓檢測部53輸出的控制信號UCPOK切換為激活狀態(tài)(H電平)(196)。在該時刻，屏蔽信號MSK返回L電平，所以，AND門154輸出的控制信號SFTOK切換為H電平(197)。
[0208]控制脈沖生成部151響應于H電平的控制信號SFT0K，在下一個主時鐘MCLK的上升的定時僅輸出移位脈沖SFTPLS (198)，使計數(shù)器153開始計數(shù)。驅(qū)動脈沖生成部155響應于移位脈沖SFTPLS，將對源極線驅(qū)動器SLDl輸出的控制信號SLDCTL1切換為激活狀態(tài)(H電平)(199)。該結(jié)果，圖12的電荷泵電路52的輸出電壓VUCP暫時降低(200)。此外，控制信號SLDCTL0在該時刻原樣維持激活狀態(tài)(H電平)。
[0209]電荷泵電路52的輸出電壓VUCP恢復至目標電壓時(201)，圖12的電壓檢測部53輸出的控制信號UCPOK切換為激活狀態(tài)(H電平)。其中，在該時刻，屏蔽信號MSK不返回L電平。
[0210]屏蔽信號MSK返回L電平時(202) ,AND門154輸出的控制信號SFTOK切換為H電平(203)?？刂泼}沖生成部151響應于H電平的控制信號SFT0K，在下一個主時鐘MCLK的上升的定時輸出移位脈沖SFTPLS (204)，使計數(shù)器153開始計數(shù)。驅(qū)動脈沖生成部155響應于移位脈沖SFTPLS，將對源極線驅(qū)動器SLD2輸出的控制信號SLDCTL2切換為激活狀態(tài)(H電平)(205)。該結(jié)果，圖12的電荷泵電路52的輸出電壓VUCP暫時降低(206)。此外，控制信號SLDCTLO，SLDCTLI在該時刻原樣維持激活狀態(tài)(H電平)。
[0211]控制脈沖生成部151在從輸出最開始的移位脈沖SFTPLS (192)起經(jīng)過了由計數(shù)器152測量的施加時間Tp (64 μ秒)的時刻，輸出清除脈沖CLRPLS。由此，控制信號SLDCTLO切換為L電平?？刂泼}沖生成部151，在從輸出第二個移位脈沖SFTPLS (198)起經(jīng)過了由計數(shù)器152測量的施加時間Tp (64 μ秒)的時刻，輸出清除脈沖CLRPLS。由此，控制信號SLDCTLI切換為L電平?？刂泼}沖生成部151，在從輸出第三個移位脈沖SFTPLS(204)起經(jīng)過了由計數(shù)器152測量的施加時間Tp (64 μ秒)的時刻，輸出清除脈沖CLRPLS。由此，控制信號SLDCTL2切換為L電平。以下，反復同樣的動作。
[0212]〈實施方式4>
[0213]在實施方式I?3中，監(jiān)視電荷泵電路的輸出電壓，電荷泵電路的輸出電壓恢復至目標電壓(輸出電壓成為基準值以上)，由此使擦除脈沖的施加結(jié)束。如圖7、圖8中說明那樣，電荷泵電路的輸出電壓的恢復反應了擦除電流降低，但是并不是正確地測定擦除電流。
[0214]在實施方式4中，直接監(jiān)視電荷泵電路的輸出電流(擦除電流)，輸出電流成為基準值以下，由此使擦除脈沖的施加結(jié)束。由此，與實施方式I?3的情況相比，能夠更加適當?shù)卦O定擦除脈沖的施加時間。以下，參照圖23進行具體說明。
[0215]圖23是表示實施方式4的半導體器件中的、非易失性存儲器裝置的電源電路的構(gòu)成的圖。圖23的電源電路50A還包含追加的電壓檢測部53B和電阻元件55，在這點與圖12的電源電路50不同。
[0216]圖23的電壓檢測部53A的構(gòu)成與在圖12、圖15中說明的電壓檢測部53的構(gòu)成相同。電壓檢測部53A對通過與選擇信號SLCTl對應的分壓比將電荷泵電路52的輸出電壓VUCP分壓而得到的電壓和參考電壓Vref進行比較。電壓檢測部53A在分壓電壓為參考電壓Vref以上時，將控制信號UCPOKl切換為激活狀態(tài)(H電平)。電荷泵電路52在控制信號UCPOKl為激活狀態(tài)(H電平)時使升壓動作停止。通過該反饋控制，電荷泵電路52進行動作，使得將其輸出電壓VUCP維持為與選擇信號SLCTl對應的目標電壓。
[0217]電阻元件55被插入從電荷泵電路52至電源切換電路60的升壓電壓VUCP的供給路徑。即，電阻元件55的一端57與電荷泵電路52的輸出節(jié)點連接。
[0218]圖23的電壓檢測部53B的構(gòu)成與在圖12、圖15中說明的電壓檢測部53的構(gòu)成相同。電壓檢測部53B對通過與選擇信號SLCT2對應的分壓比將電阻元件55的另一端58的電壓分壓而得到的電壓和參考電壓Vref進行比較。電壓檢測部53B在分壓電壓為參考電壓Vref以上時，將控制信號UCP0K2切換為激活狀態(tài)(H電平)?？刂菩盘朥CP0K2被輸出至定時控制部43。定時控制部43，在控制信號UCP0K2為激活狀態(tài)(H電平)且從輸出上一個移位脈沖SFTPLS開始經(jīng)過規(guī)定的屏蔽期間Tmsk時，輸出下一個移位脈沖SFTPLS。
[0219]由上述的電阻元件55和電壓檢測部53B構(gòu)成電流檢測電路56。電流檢測電路56檢測電阻元件55的電壓降(即，電荷泵電路52的輸出電流)。定時控制部43基于電流檢測電路56的檢測結(jié)果，控制輸出移位脈沖SFTPLS的定時。此外，為了更加正確地監(jiān)視電荷泵電路52的輸出電流，期望檢測出電阻元件55的兩端的電位差。
[0220]非易失性存儲器裝置4的其它的構(gòu)成與在實施方式I?3說明的構(gòu)成相同，所以不重復說明。
[0221]此外，在實施方式4的半導體器件中，由電壓檢測部53B和電阻元件55構(gòu)成電流檢測電路56。不設置電阻元件55而僅單純地追加電壓檢測部53B，由此也能夠形成設置有電荷泵電路52的激活/非激活的控制用的電壓檢測部53A和定時控制部43的控制用的電壓檢測部53B的構(gòu)成，這自不待言。
[0222]以上，基于實施方式對由本發(fā)明人完成的發(fā)明具體地進行了說明，但是本發(fā)明不限定于上述實施方式，在不脫離其主旨的范圍內(nèi)能夠進行各種變更，這自不待言。
[0223]附圖標記說明
[0224]I微型計算機芯片(半導體器件);4非易失性存儲器裝置；20硅襯底；21控制柵極；22氮化硅膜(電荷蓄積部)；23存儲器柵極；24源極區(qū)域；25漏極區(qū)域；30存儲器陣列；40控制電路；41主控制部；42電源電路控制部；43定時控制部；50，50A電源電路；51環(huán)形振蕩器；52電荷泵電路；53、53A、53B電壓檢測部；54基準電壓產(chǎn)生電路；55電阻元件；56電流檢測電路；60電源切換電路；ND1，ND2，ND3輸入節(jié)點；ND4輸出節(jié)點；150主計數(shù)器；151控制脈沖生成部；152，153計數(shù)器；155驅(qū)動脈沖生成部；160觸發(fā)器；161邏輯電路部；BL主位線；SBL副位線；SLD0?SLD31源極線驅(qū)動器；SLDCTL0?SLDCTL31控制信號；CGL控制柵極線；CLRPLS清除脈沖；ΜΒ0?MB31存儲器塊；MC存儲器單元；MGL存儲器柵極線；MODE模式設定信號；PG0?PG31脈沖生成器；SFTPLS移位脈沖；SL源極線；STRPLS啟動脈沖信號；Tmsk屏蔽期間；Tp施加時間；VUCP升壓電壓；Vref參考電壓。
【權(quán)利要求】
1.一種半導體器件,其特征在于,包括: 存儲器單元晶體管，其具有電荷蓄積部，根據(jù)與所述電荷蓄積部的電荷量對應的閾值電壓的變化來存儲數(shù)據(jù)； 電壓生成部，其在基于帶間隧穿方式進行的擦除動作時生成用于向上述存儲器單元晶體管的一個主電極供給的升壓電壓； 檢測部，其檢測所述電壓生成部的輸出電壓并將該輸出電壓與基準值進行比較；和 控制部，其在所述擦除動作時控制供給所述升壓電壓的定時， 所述控制部，在從開始所述升壓電壓的供給起經(jīng)過規(guī)定的第I基準時間，并且，由所述檢測部進行的檢測以及比較的結(jié)果顯示所述升壓電壓為所述基準值以上的情況下，使所述升壓電壓的供給結(jié)束。
2.如權(quán)利要求1所述的半導體器件，其特征在于， 所述電壓生成部包括電荷泵電路。
3.一種半導體器件，其特征在于， 包括多個存儲器單元晶體管，所述多個存儲器單元晶體管各自具有電荷蓄積部，并根據(jù)與所述電荷蓄積部的電荷量對應的閾值電壓的變化來存儲數(shù)據(jù)， 所述多個存儲器單元晶體管被分為η個組，屬于相同組的各晶體管的一個主電極連接于共用的布線， 所述半導體器件還包括: 電壓生成部，其在基于帶間隧穿方式進行的擦除動作時生成用于向各所述組的所述共用的布線供給的升壓電壓； 檢測部，其檢測所述電壓生成部的輸出電壓并將該輸出電壓與基準值進行比較；和 控制部，其在所述擦除動作時控制供給所述升壓電壓的定時， 所述控制部，在從開始向第i組供給所述升壓電壓起經(jīng)過規(guī)定的第I基準時間，并且，由所述檢測部進行的檢測和比較的結(jié)果顯示所述升壓電壓為所述基準值以上的情況下，開始向第i+Ι組供給所述升壓電壓，其中，I ( i ( n-1。
4.如權(quán)利要求3所述的半導體器件，其特征在于， 所述控制部，在開始向第i+Ι組供給所述升壓電壓時，結(jié)束向第i組進行的所述升壓電壓的供給，其中，I彡i彡n-1。
5.如權(quán)利要求3所述的半導體器件，其特征在于， 所述控制部，在開始向第j組供給所述升壓電壓起經(jīng)過了比所述第I基準時間長的規(guī)定的第2基準時間時，結(jié)束向第j組進行的所述升壓電壓的供給，其中，I ^ j ^ n0
6.如權(quán)利要求3所述的半導體器件，其特征在于， 所述半導體器件還包括η個驅(qū)動器，該η個驅(qū)動器分別與所述η個組對應，在該η個驅(qū)動器各自被供給的控制信號為激活狀態(tài)時向?qū)慕M供給所述升壓電壓， 所述控制部包括η個控制信號生成部，該η個控制信號生成部分別與所述η個驅(qū)動器分別對應，且各自生成向?qū)尿?qū)動器輸出的所述控制信號， 所述η個控制信號生成部各自包含觸發(fā)器，在所述觸發(fā)器為第I狀態(tài)時向?qū)尿?qū)動器輸出的所述控制信號被激活，在所述觸發(fā)器為第2狀態(tài)時向?qū)尿?qū)動器輸出的所述控制信號為非激活。
7.如權(quán)利要求6所述的半導體器件，其特征在于， 所述η個控制信號生成部各自還包括: 被輸入共用的第I控制脈沖的第I輸入節(jié)點； 被輸入共用的第2控制脈沖的第2輸入節(jié)點； 第3輸入節(jié)點；和 輸出所述控制信號的輸出節(jié)點， 第I個控制信號生成部的所述第3輸入節(jié)點被輸入啟動信號， 從第k個控制信號生成部輸出的所述控制信號，被輸入到第k+Ι個控制信號生成部的所述第3輸入節(jié)點，其中，I蘭k彡n-1， 所述η個控制信號生成部各自在所述觸發(fā)器為所述第2狀態(tài)且被輸入到所述第3輸入節(jié)點的信號為激活狀態(tài)時接收了所述第I控制脈沖的情況下，將所述觸發(fā)器從所述第2狀態(tài)切換為所述第I狀態(tài)， 所述η個控制信號生成部各自在所述觸發(fā)器為所述第I狀態(tài)且被輸入到所述第3輸入節(jié)點的信號為非激活狀態(tài)時接收了所述第2控制脈沖的情況下，將所述觸發(fā)器從所述第I狀態(tài)切換為所述第2狀態(tài)。
8.如權(quán)利要求7所述的半導體器件，其特征在于， 所述控制部還包括生成所述第I控制脈沖和第2控制脈沖的控制脈沖生成部， 所述控制脈沖生成部在第I擦除模式時輸出所述第I控制脈沖和所述第2控制脈沖，所述控制脈沖生成部在第2擦除模式時，在從輸出所述第I控制脈沖起經(jīng)過了比所述第I基準時間長的規(guī)定的第2基準時間時，輸出所述第2控制脈沖。
9.如權(quán)利要求3所述的半導體器件，其特征在于， 所述電壓生成部包括電荷泵電路。
10.一種半導體器件,其特征在于， 包括多個存儲器單元晶體管，該多個存儲器單元晶體管各自具有電荷蓄積部，并根據(jù)與所述電荷蓄積部的電荷量對應的閾值電壓的變化來存儲數(shù)據(jù)， 所述多個存儲器單元晶體管被分為η個組，屬于相同組的各晶體管的一個主電極連接于共用的布線， 所述半導體器件還包括: 電壓生成部，其在基于帶間隧穿方式進行的擦除動作時生成用于向各所述組的所述共用的布線供給的升壓電壓； 檢測部，其檢測所述電壓生成部的輸出電流并將該輸出電流與基準值進行比較；和 控制部，其在所述擦除動作時控制供給所述升壓電壓的定時， 所述控制部，在從開始向第i組供給所述升壓電壓起經(jīng)過規(guī)定的第I基準時間，并且，由所述檢測部進行的檢測和比較的結(jié)果顯示所述輸出電流為所述基準值以下的情況下，開始向第i+Ι組供給所述升壓電壓，其中，I ( i ( n-1。
【文檔編號】G11C16/06GK104380386SQ201280074152
【公開日】2015年2月25日 申請日期:2012年8月29日 優(yōu)先權(quán)日:2012年8月29日
【發(fā)明者】小川大也, 伊藤孝, 友枝光弘 申請人:瑞薩電子株式會社