專利名稱：具有分段字線的熱輔助閃存的制作方法
技術領域：
本發(fā)明屬于閃存技術領域，具體涉及具有分段字線的熱輔助閃存。
背景技術：
閃存為一種類型的非易失性集成電路存儲器技術。典型的閃存單元由一場效晶體管FET結構及一阻擋介電層所構成，F(xiàn)ET結構具有由一通道隔開的源極及漏極，以及與通道隔開一電荷儲存結構的柵極，電荷儲存結構包括一隧道介電層、電荷儲存層(浮動柵或介電)及一阻擋介電層。依據(jù)早期已知的電荷捕捉存儲器設計(被稱為SONOS裝置)，源極、漏極及通道被形成于一硅襯底(S)中，隧道介電層是由氧化硅(O)所組成，電荷儲存層是由氮化硅(N)所組成，阻擋介電層是由氧化硅(O)所組成，而柵極包括多晶硅(S)。更多先進的閃存技術已被發(fā)展，使用帶隙工程隧穿介電材料于介電電荷捕捉單元中。一種帶隙工程單元技術被稱為BE-S0N0S,如Hang-Ting Lue等人說明于"Scaling Evaluation ofBE-SONOS NAND Flash Beyond20nm" ,2008 Symposium on VLSI technology, Digest ofPapers, June 2008, and in Η.T.Lue et al., IEDM Tech.Dig.,2005, pp.547-550。理想上是可以提供改善閃存的操作速度及耐久性的技術。

發(fā)明內容
本發(fā)明說明一種存儲器裝置，其包括用于對裝置上的閃存單元進行熱退火的資源?？蓱靡环N用于操作閃存的方法，其包括執(zhí)行讀取、編程及擦除操作；及不是穿插在讀取、編程及擦除操作之間，就是在讀取、編程及擦除操作期間，對陣列中的存儲器單元的電荷捕捉結構進行熱退火。討論于下的實驗結果顯示出，通過修理在編程及擦除循環(huán)期間所累積的損壞，適當?shù)耐嘶鸩僮骺筛纳颇途眯?。舉例而言，通過周期性地對陣列中的存儲器單元進行退火，可大幅地改善裝置的有效耐久性，包括達成I百萬循環(huán)及更多的耐久性循環(huán)性能。又，通過在操作期·間(例如在擦除操作期間)施加退火，可改善被影響的操作的性能。在譬如一擦除操作期間，熱退火可輔助電子釋放，并藉以改善擦除速度。集成電路存儲器可利用字線驅動器及字線終端電路來實施，其因應于譯碼器電路及可選的其他控制電路以驅動對應的字線上電流。此電流可導致選擇的字線的電阻式加熱，其被傳送至介電電荷捕捉結構以供退火操作用。此種及其他技術可被應用以允許退火操作的彈性運送。又，可使用一電路來實施一存儲器，此電路通過施加一第一偏壓至陣列中的字線上的一第一組隔開的位置，同時施加一不同于第一偏壓的第二偏壓至字線上的一第二組隔開的位置來操作，第一組隔開的位置是穿插在第二組隔開的位置的位置之間，藉以在導致字線之加熱的第一與第二組的位置中的位置之間引發(fā)電流。說明于此的技術是適合與BE-S0N0S存儲器技術及其他閃存技術一起使用。


圖1A至圖1C是為了熱退火操作而配置的介電電荷捕捉存儲器單元的簡化立體圖。圖2是為了熱退火操作而配置的介電電荷捕捉單元的簡化布局圖。圖3是為了熱退火操作而配置的共通源極型NAND型存儲器陣列的示意圖。圖4是為了熱退火操作而配置的包括分段字線，閃存陣列的一集成電路存儲器的方塊圖。圖5為包括在行之間的絕緣充填溝道的NAND陣列的存儲器單元的布局圖。圖6為沿著一字線而通過使用η通道裝置的類似圖5的NAND陣列的剖面圖。圖7為沿著垂直于一條通過包括上與下選擇晶體管的單元通道的字線的NAND串行的簡化剖面圖。圖8顯示為熱退火而配置的存儲器單元的替代結構，包括為熱隔離而配置在薄膜半導體本體上的介電電荷捕捉存儲器單元。

圖9為用于施加熱退火循環(huán)的一種控制順序的簡化流程圖。圖10為用于施加熱退火循環(huán)的另一種控制順序的簡化流程圖。圖11為用于施加熱退火循環(huán)的又另一種控制順序的簡化流程圖。圖12為漏極電流對控制柵電壓的曲線圖，顯示施加熱退火的實驗結果。圖13為門限電壓對編程/擦除循環(huán)次數(shù)的曲線圖，顯示施加熱退火的實驗結果。圖14為在第一循環(huán)順序之后，關于編程與擦除單元的門限電壓分布的曲線圖。圖15為在跟隨一熱退火的一第二循環(huán)順序之后，關于編程與擦除單元的門限電壓分布的曲線圖。圖16為在十個循環(huán)與退火順序之后，關于編程與擦除單元的門限電壓分布的曲線圖。圖17為顯示在第一循環(huán)順序之后的編程與擦除條件的曲線圖。圖18為顯示在跟隨一熱退火的一第二循環(huán)順序之后的編程與擦除條件的曲線圖。圖19為顯示在十個循環(huán)與退火順序之后的編程與擦除條件的曲線圖。圖20顯示電荷捕捉存儲器單元于室溫下以及于升高的溫度下的擦除性能。圖21為接受擦除操作的電荷捕捉存儲器單元的估計退火時間的示意圖。圖22為分段字線閃存陣列(包括第全局字線、第二全局字線以及局部字線)的簡化截面圖。圖23為顯示在存儲器陣列上方的第一全局字線與在存儲器陣列下方的第二全局字線的存儲器陣列的立體圖。圖24為顯示在存儲器陣列上方的第一全局字線以及在存儲器陣列的下方的第二全局字線的存儲器陣列的剖面圖。圖25為顯示位于存儲器陣列的同一側的第一全局字線與第二全局字線兩者的存儲器陣列的立體圖。圖26Α為顯示在存儲器陣列的上方的第一全局字線與第二全局字線兩者的存儲器陣列的剖面圖。圖26Β為顯示第一全局字線與第二全局字線兩者在存儲器陣列的上方呈緊密間距的存儲器陣列的俯視圖。圖27A及圖27B為顯示替代分段字線譯碼電路配置的示意圖。圖27C及圖27D顯示關于沿著一對應列的局部字線的全局字線對的譯碼配置。圖28為用于利用第一與第二全局字線施加熱退火循環(huán)的控制順序的簡化流程圖。圖29為用于利用第一與第二全局字線施加熱退火循環(huán)的另一控制順序的簡化流程圖。圖30為用于利用第一與第二全局字線施加熱退火循環(huán)的又另一種控制順序的簡化流程圖。圖31為門限電壓對退火脈沖寬度的曲線圖，顯示在熱退火期間的門限電壓漂移的實驗結果。圖32為次門坎斜率對退火脈沖寬度的曲線圖，顯示在熱退火之后的次門坎恢復的實驗結果。圖33為轉導對退火脈沖寬度的曲線圖，顯示在熱退火期間的轉導恢復的實驗結
果O圖34為門限電壓對編程/擦除循環(huán)次數(shù)的曲線圖，顯示熱退火的實驗結果。圖35為次門坎 斜率對編程/擦除循環(huán)次數(shù)的曲線圖，顯示熱退火的實驗結果。圖36為漏極電流對控制柵電壓的曲線圖，顯示在編程/擦除循環(huán)期間同時施加熱退火的IV曲線的實驗結果。圖37為門限電壓對保持時間的曲線圖，顯示施加熱退火的實驗結果。圖38是為了熱退火操作而配置的浮動柵存儲器單元的剖面圖。圖39是為了熱退火操作而配置的納米晶體存儲器單元的剖面圖。圖40是為了熱退火操作而配置的TANOS存儲器單元的剖面圖。圖41是為了熱退火操作而配置的MA-BES0N0S存儲器單元的剖面圖。圖42是為了熱退火操作而配置的FinFET存儲器單元的剖面圖。圖43是為了熱退火操作而配置的分離柵存儲器單元的剖面圖。圖44是為了熱退火操作而配置的另一個分離柵存儲器單元的剖面圖。圖45是為了熱退火操作而配置的SONOS存儲器單元的剖面圖。圖46為一種分段字線NOR存儲器陣列的一區(qū)段的簡化視圖，分段字線NOR存儲器陣列包括第一全局字線、第二全局字線及局部字線。圖47為一種分段字線虛接地存儲器陣列的一區(qū)段的簡化視圖，分段字線虛接地
存儲器陣列包括第一全局字線、第二全局字線及局部字線。圖48為一種分段字線AND存儲器陣列的一區(qū)段的簡化視圖，分段字線AND存儲器
陣列包括第一全局字線、第二全局字線及局部字線。圖49為一種使用垂直柵極的分段字線3D存儲器陣列的一區(qū)段的簡化視圖，分段字線3D存儲器陣列包括第一全局字線、第二全局字線及局部字線。圖50為一種使用垂直位線的分段字線3D存儲器陣列的一區(qū)段的簡化視圖，分段字線3D存儲器陣列包括第一全局字線、第二全局字線及局部字線。圖51是為了熱退火而配置的一種分段字線3D垂直疊層陣列晶體管(VSAT)存儲器陣列的一區(qū)段的簡化視圖。圖52是為了熱退火而配置的一種分段字線3D管形可調位成本(P-BiCS)存儲器陣列的一區(qū)段的簡化視圖。圖53是為了熱退火而配置的一種替代分段字線3D存儲器陣列的一區(qū)段的簡化視圖。圖54為具有二極管搭接的在第一與第二導體之間的一局部字線的簡化視圖。圖55為具有二極管搭接的在第一與第二導體之間的多重局部字線的簡化視圖。圖56為具有二極管搭接的在第一與第二導體之間的一局部字線的3D視圖。圖57為具有二極管搭接的多重局部字線的布局概要圖。圖58為具有二極管搭接的在第一與第二導體之間的多重局部字線的簡化視圖，顯示潛行路徑的排除。圖59為一種集成電路存儲器的方塊圖，集成電路存儲器包括為了熱退火操作而配置的一條二極管搭接的字線，閃存陣列。主要元件符號說明10:字線11:源極12:漏極 13:半導體本 體14:多層介電疊層20: 一端21:對向端22:源極23:漏極24:交點25:字線驅動器26:開關27:終端電路29:柵極30:目標存儲器單元31、32:NAND 串行35:共通源極CS線36:串行選擇晶體管37:接地選擇晶體管38:譯碼的字線驅動器39:譯碼的終端電路51-1 至 51-5:溝道52-1至52-4:半導體條帶53-1 至 53-4:字線70:半導體本體
71、79:接點72 至 78:端子73至77:源極/漏極端子80:共通源極CS線82 至 87:字線88:串行選擇線SSL90:位線 BL97、98:柵極介電層99:電荷捕捉結構101:半導體本體102:絕緣體103:區(qū)域

104:介電電荷捕捉結構105、106:多晶硅107、108:硅化物109、111:通道區(qū)110:源極/漏極區(qū)410:集成電路412、472:存儲器陣列414:譯碼器416:字線417:局部字線譯碼器418:位線譯碼器4加:位線422:總線424:感測放大器與數(shù)據(jù)輸入結構426:數(shù)據(jù)總線428:數(shù)據(jù)輸入線430:電路432:數(shù)據(jù)輸出線434、494:控制器436:偏壓配置電源電壓與電流源450:字線終端譯碼器470:集成電路474:譯碼器476:字線478:譯碼器480:位線482:總線
486:數(shù)據(jù)總線488:數(shù)據(jù)輸入線490:其他電路492:數(shù)據(jù)輸出線496:電流源499:加熱器板驅動器1201、1202、1203:蹤跡2210:位線2215、2281、2283:接點2220:串行選擇線SSL2230a 至 2230f:局部字線2250:共通源極線2260L、2260R:全局字線2262L、2262R:開關2270L:第一局部字線選擇線2270R:第二局部字線選擇線2280:接地選擇開關2290:串行選擇開關2310a、2310b:近端位線2240,2712,2713, GSL81:接地選擇線 GSL2330a、2330b、2330c:局部字線2360L、2360R:全局字線2362L、2362R:開關2363L、2363R、2563L、2563R:接觸結構2370L、2370R:局部字線選擇線2401:絕緣層2402:絕緣層2403:絕緣填充2404:絕緣層2410a、2410b、2410c、2410d:近端位線2430:局部字線2460L、2460R:全局字線2462L、2462R:晶體管本體2468L、2468R:連接器2469L、2469R:導電插塞2470L、2470R:局部字線選擇線2480、2680:存儲器元件層25IOaJ5IOb:近端位線2530a、 2530b、2530c:局部字線
2560L、2560R:全局字線2562L、2562R:開關2570L、2570R:局部字線選擇線2601:襯底2603:絕緣填充2604:絕緣層2610a、2610b、2610c、2610d:近端位線2615a、2615b、2615c、2615d、2615e:溝道隔離結構2630、2630a、2630b:局部字線2660L、2660R:全局字線2661L、2661R:全局字線2662L、2662R:晶體管本體2668L、2668R:連接器2669L、2669R:導電插塞2670L、2670R:局部字線選`擇線2701、2702、2703、2704:圓形2709:串行選擇線SLL2710:串行選擇線2714:源極 CS 線2750:圓形2750A、2750B:開關配置2752、2752A、2752B:M0S 晶體管2753、2755、2757、2758:第一層間接點2754、2754A、2754B:M0S 晶體管2760、2761、2763、2780:字線驅動器2762、2765、2782、2785:全局字線2764:字線驅動器2766至2769:局部字線2770 至 2774:接點2781:字線驅動器2783,2784:全局字線驅動器2786至2789:局部字線2790 至 2797:接點3810、3910:襯底3820:源極區(qū)域3830:漏極區(qū)域3860:隧道氧化層3870,4370,4470:浮動柵3880:多晶硅層間氧化層
3890、3990:控制柵3920:源極區(qū)域3930:漏極區(qū)域3970:納米晶體微粒3980:柵極氧化層4020:源極區(qū)域4030:漏極區(qū)域4060:隧穿介電層4070:捕捉層4080:阻擋氧化層4090、4190、4290、4480、4590:控制柵4010、4110、4310、4410、4510、5610:襯底4120:源極區(qū)域4130:漏極區(qū)域 4150:帶隙工程隧穿勢壘4160:電荷捕捉介電層4170:上氧化層4180:覆蓋層4220,4230:源極與漏極區(qū)域4225:寬度4250:0N0 疊層4295:長度4320:源極極區(qū)域4330:漏極區(qū)域4390:柵極4395:隧道氧化層4425、4473、4493:厚度4430:漏極區(qū)域4460:隔離間隙4463:寬度4475:第二隧道氧化層4483:寬度4485:介電層4490:存取柵極4493:寬度4495:第一隧道氧化層4520:源極區(qū)域4530:漏極區(qū)域4550:位線
4560:下氧化層4570:電荷捕捉層4580:上氧化層4590:柵極4632:局部字線4634:局部字線4660L、4660R:全局字線4661L、4661R:全局字線4662L、4662R:晶體管4664L、4664R:接觸點4670L、4770L、4770R、4870L、4870R、4970L、4970R、5070L、5070R:控制線4682、4684、4686:單元4690:共通源極線4732,4734:局部字線4760L、4760R:全局字線對4762L、4762R:晶體管4764L、4764R:接觸點4782、4784、4786、4788:單元4832,4834:局部字線4862L、4862R:晶體管4864L、4864R:接觸點4882、4884、4886:單元4960L、4960R:全局字線4962L、4962R:晶體管4964L、4964R:接觸點

4965、4966:延伸4967:位線4969:字線段4981、4982、4984、4986、4994:存儲器單元5010:位線5048:字線結構5050:共通源極線5060L、50560R:全局字線5062L、5062R:晶體管5064L、5064R:接觸點5080:串打選擇晶體管5081:共通源極晶體管5090: 二極管5410:導體
5420:字線5421、5422、5423、5424:箭號5430:導體5442、5452、5454、5456: 二極管5510,5530:導體5522,5524:字線5542、5544、5546、5548: 二極管5552、5554、5555、5556: 二極管5620:半導體本體5630:絕緣層5640:電荷捕捉結構5650:字線5662:插塞5664:縱橫導體5666、5668:半導體兀件5670、5690:導體5682:插塞5684:縱橫導體5686、5688:半導體元件5721:條帶5751:字線5764、5784:縱橫導體5766、5786: 二極管5770、5790:導體5800、5801、5802、5803:電流路徑
具體實施例方式為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚明白，以下結合具體實施例，并參照附圖，對本發(fā)明作進一步的詳細說明。以下將參考圖1-圖58而提供本技術的實施例的詳細說明。圖1A為一存儲器單元的簡化立體圖，存儲器單元具有在一個半導體本體13中的一源極11與一漏極12，而在源極與漏極之間有一通道區(qū)。字線10在本體13的通道區(qū)的上方提供一柵極。一多層介電疊層14被介設于柵極與本體13的通道區(qū)之間，并作為一介電電荷捕捉結構。在圖1A所顯示的例子中，柵極電流(或字線電流)是顯示為用以加熱電荷捕捉結構的電源。圖1B具有與圖1A的結構相同的參考數(shù)字，并顯示通道電流(或位線電流)為用以加熱電荷捕捉結構的電源的一例子。圖1C具有與圖1A與IB的結構相同的參考數(shù)字，并顯示柵極電流(或字線電流)以及通道電流(或位線電流)的組合為用以加熱電荷捕捉結構的電源的一例子。關于多層介電 疊層14的實行的一項技術是已知為帶隙工程SONOS(BE-SONOS)電荷捕捉技術。參見譬如Lue的美國專利第7，315，474號，其猶如完全提出于此地并入作參考。一種BE-SONOS多層介電疊層的一例子包括在通道上的一多層隧穿層。多層隧穿層是通過使用下述三層而實現(xiàn):一層氧化硅或氮氧化硅，其在通道的中央?yún)^(qū)域中小于2nm厚；一第二層的氮化硅，其在中央?yún)^(qū)域中小于3nm厚；以及包括氧化硅或氮氧化硅的一第三層，其在中央?yún)^(qū)域中小于4nm厚。電荷捕捉層被形成于隧穿層上，隧穿層包括在中央?yún)^(qū)域中具有大于5nm的厚度的氮化硅。阻擋層被形成于電荷捕捉層與包括一絕緣材料的柵極之間，并具有在中央?yún)^(qū)域中大于5nm的一有效氧化層厚度。在其他實施例中，介電電荷捕捉結構可以與鄰近柵極的隧穿層和鄰近通道的阻擋層一起被配置。替代存儲器單元可使用不同的電荷捕捉結構，包括譬如更傳統(tǒng)的氮化層結構；如下所說明的電荷捕捉結構=Shin等人的"一種具有A1203或上氧化層的高可靠度的SONOS型NAND 閃存單兀(A Highly Reliable SONOS-type NAND Flash Memory cell with A1203or Top Oxide)"，IEDM，2003年(MANOS) ;Shin等人的"一種使用63nm工藝技術以供一種數(shù)千兆位快閃EEPROM用的嶄新的NAND型M0N0S存儲器(A Novel NAND-type M0N0S Memoryusing63 nm Process Technology for a Mult1-Gigabit Flash EEPROMs)" ,IEEE2005年；以及共同擁有且共同審理中的美國專利申請暗號11/845，276，其申請日為2007年8月27日，且猶如完全提出于此地并入作參考。又，參考圖38-圖45，可應用于此所說明的技術的其他閃存技術被說明于下。BE-S0N0S技術，以及其他介電電荷捕捉技術與浮動柵電荷捕捉技術可具有相當?shù)臏囟让舾卸取囟让舾卸瓤砂◤膿p壞恢復至通過一熱退火在編程與擦除循環(huán)期間產(chǎn)生的結構的能力。因此，通過施加一熱退火，可恢復或改善介電電荷捕捉結構的電荷儲存特征。又，溫度敏感度可包括改善的性能。舉例而言，在某些介電電荷捕捉存儲器結構的情況下，如果在一負柵極偏壓之下，在福勒諾爾德哈姆(FN)隧穿期間可施加熱，則熱輔助電子釋放(de-trapping)可被提高, 并變成一項與空穴隧穿結合以改善擦除速度的顯著因素。一項施加熱至一存儲器單元的技術包括通過使用一字線中的電流而產(chǎn)生的電阻式加熱，如圖1A所示。字線一般為無終端的線(unterminated lines),或利用很高的阻抗被終結，以能使一字線驅動器在沒有產(chǎn)生相當?shù)碾娏鞯那闆r下將一字線充電至一目標電壓。為了在一字線中引發(fā)電流流動，接收字線電壓的字線必須以允許電流流動的方式被終結。又，在一負柵極電壓FN隧穿操作中，電場是被引發(fā)而橫越過介電電荷捕捉層。因此，可通過引發(fā)電流流動同時亦引發(fā)電場以支持一擦除操作，來執(zhí)行一結合的擦除/退火操作。如果需要的話，電流流動亦可在讀取與編程操作期間被引發(fā)。電流流動亦可在存儲器處于閑置時，在穿插讀取、編程及擦除的任務功能的操作中被引發(fā)。因此，可配置一電路以達成穿插讀取操作、編程操作及擦除操作，或在讀取操作、編程操作及擦除操作期間的退火操作。通過適當?shù)匾l(fā)通過一字線之電流，關于一特定單元的柵極的局部溫度可被提高大于400°C。因為柵極是與介電電荷捕捉結構接觸，所以熱被傳輸并完成退火。一種自我修復閃存裝置可突破閃存耐久性的瓶頸。存儲器裝置可使用一字線(柵極)以作為一內部焦耳加熱器，用以在很短的時間內產(chǎn)生局部高溫，從而提供非常快的脈沖退火及P/E(編程/擦除)循環(huán)引起的損壞的修正。局部高溫度是比通過外部加熱可能產(chǎn)生的溫度高得多。
一電流可沿著字線(柵極)而被傳導以產(chǎn)生焦耳熱。鄰近柵極處可輕易地加熱閃存裝置的隧道氧化層，以退火出由P/E循環(huán)所導致的損壞。由于高活化能(Ea > 1.1eV)，且因而是大的溫度加速因子，字線加熱器可在很短的時間內有效地產(chǎn)生熱退火。在某些實施例中，可能需要一種通過一字線的相當高的電流(例如大于2毫安(mA))以產(chǎn)生足夠的焦耳熱。然而，一閃存裝置中的字線可具有大于I毫米(公厘，_)的長度。因為長度，所以相對應的字線電阻非常高。舉例而言，一多晶硅字線(Rs)的薄片電阻可以是30歐姆/平方，字線(W)的通道寬度可以是30nm(納米)，而字線長度(L)可以是Imm(毫米)。于此例中，正方形為(30nmX30nm)，而字線的電阻(R)是被計算成為lM-ohm (百萬歐姆):R = LXffX Rs = ImmX 30nmX 30ohm/(30nmX 30nm) = I X 106ohm(歐姆)。具有l(wèi)M-ohm電阻的一字線將在500伏特的字線壓降之內產(chǎn)生大約2mA的電流。這種高電壓并不實際。理想上是盡可能可以減少字線電阻以減少所需要的電壓。一種減少字線電阻的方法是用以縮小字線長度。另一種方法是減少字線的薄片電阻。如果橫越過一字線的壓降(V)被減少至10V，且橫越過字線所產(chǎn)生的電流(I)需要2mA，則字線的電阻(R)是被計算成為5K-0hm (千歐姆):R = V/I = 10V/2mA = 5K_ohm。如果一字線(Rs)的薄片電阻是譬如通過使用一金屬字線而減少至I歐姆/平方，且通道寬度(W)仍然是30nm，則字線長度(L)被計算為:L = R/ (WXRs) = 5K_ohm/ (30nmX I ohm/ (30nmX 30nm) = 150X1CT6 米。因此，于此 例子中，具有150 μ m(微米)以下的長度的金屬字線可被設計成提供大于2mA的電流給于大約IOV的電壓下的足夠焦耳熱使用。對于一大陣列而言，字線可通過實體上切割字線并通過使用開關以施加電壓供退火用，或電性地在不需要實體上切割字線的情況下，并通過使用二極管搭接或其他電路以施加退火偏壓而被分段，使得操作電壓與電流范圍落在集成電路環(huán)境的公差之內。對一實體上分段的實施例而言，局部字線被耦接至全局字線。在本發(fā)明的一個實施例中，在BE-SONOS(帶隙工程硅氧化氮氧化硅)電荷捕捉NAND閃存單元中的隧道氧化層ONO (氧化層-氮化物-氧化層)，是利用大于400°C的溫度(通過一內部焦耳加熱器而在幾毫秒之內產(chǎn)生)而快速被退火。實施例證明大于10百萬(IOM)編程/擦除循環(huán)的耐久性以及大于IOM循環(huán)的數(shù)據(jù)保存。圖2為一種簡化的單一裝置布局圖。此裝置包括通過一個半導體本體中的注入而實施的一源極22與一漏極23。此裝置包括一柵極29。柵極29可具有局部狹小區(qū)域，以便局部集中電流，其中較寬區(qū)域位于遠離單元的存儲器元件被隔開的相對的一端20與對向端21。存儲器單元被形成于在柵極29與源極/漏極注入之間的交點24。如所顯示的，可通過使用耦接至柵極的一端20的一字線驅動器25來引發(fā)退火。一字線終端電路(其可能類似于一字線驅動器)被耦接至柵極的對向端21。字線終端電路包括一個可以因應于地址譯碼或其他控制電路的開關26，用以選擇性地將字線耦接至一終端電路27 (其可包括偏壓電路)，用以適當?shù)脑试S電流流動或避免電流流動。終端電路通過施加相對于由字線驅動器所施加的電壓的電壓差異，來允許柵極上的電流流動橫越過字線。在一例子中，字線驅動器與終端電路可被配置以在字線的一側施加大約I伏特的電壓，且在另一側施加大約O伏特的電壓。在沒有建立一顯著電場的情況下，這導致一電流，并引發(fā)于存儲器單元之熱。在另一例子中，終端電路可被配置以在一側施加大約20伏特且在另一側施加大約19伏特，藉以導致一電流以引發(fā)熱，同時亦于存儲器單元引發(fā)電場以支持編程，包括福勒諾爾德哈姆編程。在另一例子中，終端電路可被配置以在一側施加負電壓(例如大約-16伏特)且在另一側施加大約-15伏特，藉以導致一電流以引發(fā)熱，同時亦于存儲器單元引發(fā)電場以支持擦除，包括負場福勒諾爾德哈姆擦除。參考圖1與圖2說明的用于熱退火存儲器單元的裝置包括多條字線或其他柵極結構，柵極結構具有驅動器及終端電路，其選擇性地被控制以靠近存儲器單元的介電電荷捕捉結構引發(fā)電阻式加熱。于其他實施例中，用于熱退火存儲器單元的裝置可使用位線中的電流來產(chǎn)生被施加至存儲器單元的介電電荷捕捉結構的熱。又，存儲器單元可能在具有在介電電荷捕捉層上方，或在介電電荷捕捉層下方的一額外一組的電阻式線的陣列中被實施。舉例而言，額外一組的熱退火線可能鄰接于一金屬層中的標準字線或在其上方而被實施，且用于加熱單元。亦，存儲器單元可能在一襯底上方被實施，此襯底包括在介電電荷捕捉結構下方的一組熱退火線。舉例而言，在一絕緣體上硅襯底的情況下，一電阻可被埋入在存儲器單元下方，通過使用譬如在絕緣體下方或埋入在絕緣體內的一摻雜多晶硅線而被實施。字線加熱因為字線接近電荷捕捉結構可能是最有效的。然而，可使用其他結構以提供用以熱退火的裝置，如上述所略述的。閃存裝置一般是通過使用NAND或NOR架構(包括譬如虛接地架構以及AND架構，雖然其他是已知的)而實施。NAND架構在被運用至數(shù)據(jù)儲存應用時，其高密度及高速是受歡迎的。NOR架構是更佳適合于其他應用，例如碼儲存，于此，隨機字節(jié)存取是重要的。于此所說明的熱輔助存儲器單元可被部署在NAND、N0R、虛接地與AND架構中，以及在其他配置中。圖3為顯示一種NAND架構的布局的電路圖，NAND架構包括分別通過串行(string)選擇晶體管(例如36)與接地選擇晶體管(例如37)而I禹接至各個位線BL-1至BL-2，且耦接至一共通源極CS線35之NAND串行31、32。為了說明的目的，為了讀取NAND串行31中的一條對應的字·線WL(i)上的一目標存儲器單元30，一讀取偏壓電平是被施加至選擇的字線WL(i)。未被選取的字線是利用足以導通最高門限值狀態(tài)中的存儲器單元的一通過電壓而被驅動。一讀取偏壓是被施加在選擇的位線上。在未被選取的位線上，位線電壓被設定至接地電平或接近CS線的電平的電平。為了使用字線以施加熱以供一熱退火使用，此陣列是具體形成有多個譯碼的字線驅動器38連同在字線的相反側的多個譯碼的終端開關39。在驅動器與譯碼的終端開關39之間的字線的長度可通過適當?shù)胤指畲岁嚵卸缙谕谋痪唧w形成。舉例而言，字線驅動器/終端開關對可在適合一特定實施例時為100條位線的分段、1000條位線的分段，或其他長度的分段而實現(xiàn)。通過使用譯碼的終端電路39 (其選擇性地將字線耦接至一偏壓電路或使字線與一偏壓電路解耦)允許在裝置的操作期間以低電流模式，且以較高的電流模式使用字線以供熱退火使用。又，在裝置的某些操作模式(例如讀取操作、編程操作以及擦除操作)中，字線可能以一高電流模式被操作，而字線選擇性地耦接至終端電路，用于在操作期間執(zhí)行熱退火。
圖4為如于此所說明的采用熱退火以供閃存使用的一集成電路的簡化方塊圖。集成電路410包括一個通過使用一集成電路襯底上的閃存單元而實現(xiàn)的存儲器陣列412。一接地選擇與串行選擇譯碼器414(包括適當?shù)尿寗悠?被耦接至沿著存儲器陣列412中的列所排列的串行選擇線與接地選擇線，并與其電性連通。又，譯碼器414包括多個全局字線驅動器，其是以與全局字線終端電路與譯碼器450協(xié)調地被操作。一位線(行)譯碼器與驅動器418被耦接至沿著存儲器陣列412中的行被排列的多個位線420并與其電性連通，用于從存儲器陣列412中的存儲器單元讀取數(shù)據(jù)，并將數(shù)據(jù)寫入至存儲器單元。地址是在總線422上被供應至字線譯碼器與串行選擇譯碼器414，并供應至位線譯碼器418?？蛇x擇地，一局部字線譯碼器417可被包括且用來將局部字線連接至全局字線對，其被耦接至全局字線驅動器與全局字線終端電路。在使用字線上的電流流動以引發(fā)熱以供介電電荷捕捉結構的熱退火使用的實施例中，一字線終端譯碼器450被耦接至此陣列的字線416。字線終端譯碼器450可因應于地址及控制信號，其表示或是在一操作模式期間為此裝置產(chǎn)生，用以選擇性地將字線連接至終端電路，或用以允許終端電路被耦接至選擇的字線，如上所述。方塊424中的包括供讀取、編程及擦除模式用的電流源的感測放大器與數(shù)據(jù)輸入結構，是經(jīng)由數(shù)據(jù)總線426而耦接至位線譯碼器418。數(shù)據(jù)是經(jīng)由數(shù)據(jù)輸入線428而從集成電路410上的輸入/輸出端，或從集成電路410內部或外部的其他數(shù)據(jù)源被提供至方塊424中的數(shù)據(jù)輸入結構。數(shù)據(jù)是經(jīng)由數(shù)據(jù)輸出線432而從方塊424中的感測放大器被提供至集成電路410上的輸入/輸出端，或提供至集成電路410內部或外部的其他數(shù)據(jù)目標。使用一偏壓配置狀態(tài)機器而于此例子中被實施的一控制器434控制偏壓配置電源電壓與電流源436(例如供字線及位線用的讀取、編程、擦除、擦除確認、編程確認電壓或電流)的施加，并通過使用一訪問控制過程來控制字線/源極線操作。控制器434包括用于致能熱退火(包括用以控制用以將偏壓條件運用至用于執(zhí)行熱退火操作的局部字線的全局字線對的使用)的邏輯。 控制器434可通過使用如已知技藝已知的特殊用途邏輯電路而被實施。在替代實施例中，控制器434包括一通用處理器，其可能在相同的集成電路上被實施，并執(zhí)行一計算機編程以控制裝置的操作。在又其他實施例中，特殊用途邏輯電路與一通用處理器的組合可能被利用來實行控制器434。在所顯示的實施例中，其他電路430是被包括在集成電路410上，例如一通用處理器或特殊目的應用電路，或提供由存儲器單元陣列所支持的系統(tǒng)單芯片功能性的模塊的組
口 ο又，在某些實施例中，控制器包括編程/擦除循環(huán)計數(shù)器，以及用以設置待應用在熱退火處理過程的配置中的參數(shù)的緩存器?？刂破骺蓞⒖紙D9-圖11及圖28-圖30執(zhí)行于此所說明的程序，連同其他處理過程以及讀取與寫入的任務功能操作。供實行一 NAND陣列用的一項共通技術包括在半導體襯底的條帶之間的淺溝道隔離STI結構的使用。一連串的存儲器單元是在每個條中被實施。存儲器單元包括具有N型摻雜(供P通道裝置用)或P型摻雜(供η-通道裝置用)的其中一個的通道區(qū)，以及沿著具有相反導電型式的條帶而在通道區(qū)之間的源極/漏極區(qū)。電荷捕捉結構被形成在通道區(qū)上方，而字線與位線是被圖案化以建立對于NAND單元的存取。
圖5顯示一種NAND陣列布局，包括在行之間的淺溝道隔離，適合與說明于此的用于熱退火的裝置一起使用。在布局中，多個充填絕緣體的溝道51-1至51-5被形成于半導體襯底中。半導體條帶52-1至52-4位于數(shù)對的充填絕緣體的溝道51-1至51_5(例如淺溝道隔離STI結構)之間。電荷捕捉結構(未顯示)伏在半導體條帶上面。多條字線53-1至53-4被形成于電荷捕捉結構上方，及相對于半導體條帶52-1至52-4正交地延伸。半導體條帶包括具有一第一導電性型式的多個源極/漏極區(qū)(標示為S/D)及具有一第二導電性型式的多個通道區(qū)(位于字線下方)。圖6顯示沿著字線53-2的圖5的陣列的剖面。0Ν0Ν0介電電荷捕捉結構(BE-S0N0S裝置的特征)位于字線53-2與半導體本體中的P阱之間。充填絕緣體的溝道51-1至51-5分離垂直于紙張延伸的NAND串行。字線可包括多層結構的多晶硅與硅化物(如顯示的)或其他材料組合。這些材料可被配置以在電流期間提供電阻式加熱，且供電阻式加熱傳輸至介電電荷捕捉結構以供熱退火使用。圖7以剖面顯示多個以串聯(lián)排列以形成一NAND串行的介電電荷捕捉閃存單元。圖7的剖面是對應至沿著條帶52-1中的一 NAND串行的沿著圖5的線7_7的一區(qū)段。然而，圖7顯示一連串的六個存儲器單元與接地選擇開關和串行選擇開關，從而比出現(xiàn)在圖5的布局中更多的結構。參見圖7，存儲器單元被形成于一個半導體本體70中。對η通道存儲器單元而言，半導體本體70可以是在一個半導體芯片中的較深的η阱之內的一隔離P阱。或者，半導體本體70可被一絕緣層或其他隔離。某些實施例可采用P通道存儲器單元，于其中關于半導體本體的摻雜將是N型。

多個存儲器單元是以朝垂直于字線的一位線方向延伸的一串行被配置。字線82-87延伸橫越過一些平行NAND串行。端子72-78是通過半導體本體70中的N型區(qū)域(關于η通道裝置)而形成，并作為存儲器單元的源極/漏極區(qū)。通過具有在一接地選擇線GSL81中的一柵極的一 MOS晶體管而形成的一第一開關，被連接于符合第一字線82的存儲器單元與通過半導體本體70中的一 N型區(qū)域而形成的一接點71之間。接點71被連接至共通源極CS線80。通過具有在一串行選擇線SSL88中的一柵極的一 MOS晶體管而形成的一第二開關，被連接于對應至最終字線87的存儲器單元與通過半導體本體70中的一 N型區(qū)域而形成的一接點79之間。接點79被連接至一位線BL90。在所顯示的實施例中的第一與第二開關為MOS晶體管，其具有通過譬如二氧化硅而形成的柵極介電層97與98。于此圖例中，為簡化之便，串行中有六個存儲器單元。在典型的實施例中，一 NAND串行可包括串聯(lián)排列的16、32或更多存儲器單元。對應于字線82-87的存儲器單元具有在字線與半導體本體70中的通道區(qū)之間的介電電荷捕捉結構99。又，已發(fā)展出無接面的NAND快閃結構的實施例，于此從此結構可能省略源極/漏極端子73-77，以及可選擇的端子72與78。在所顯示的實施例中的電荷捕捉結構包括如上所述的一 0Ν0Ν0多層疊層。如上所述，字線是用于在電荷捕捉結構(例如99)中以引發(fā)熱，并使熱退火從循環(huán)損壞恢復。退火亦可在-FN擦除期間被施加以改善擦除速度。關于一負柵極電壓FN(-FN)操作，偏壓條件被顯示在圖7中的NAND串行上。為了譬如通過使用-FN隧穿引發(fā)一區(qū)塊擦除，字線是偏壓有一負擦除電壓-VE，且位線與共通源極線是偏壓有一正擦除電壓+VE或接地，而串行選擇開關是偏壓有一電壓，用于將+VE電壓耦接至半導體本體70。這設置一個弓I發(fā)從通道至介電電荷捕捉結構中的電荷捕捉層的空穴隧穿的電場，用以擦除方塊中的存儲器單元。為了改善擦除性能，字線可被終結，以能使電流在區(qū)塊擦除期間流動，如以柵極結構上的箭號表示的。在擦除操作期間，電流引發(fā)熱，熱被傳輸至介電電荷捕捉結構。包括如上所述的"無接面"結構的替代實施例包括在一第一 N型源極/漏極端子與一第二 N型源極/漏極端子之間的多條字線(例如8條或16條)，以及η通道裝置的一連續(xù)的P型通道結構，且對P通道裝置而言，反之亦然。因此，如于此所說明的NAND陣列的實施例可包括在摻入一導電性型式(與通道的導電性型式相反)的源極/漏極端子之間的一個以上的柵極。于此替代中，個別單元是以一種使通道結構反轉，藉以為個別柵極建立反轉源極/漏極區(qū)的方式，通過使鄰近字線偏壓而被存取。參見Hsu等人的共同擁有的美國專利第7，382，654號，其被并入作參考，猶如完全提出于此。NAND串行可被實施在各種配置中，包括finFET技術、淺溝道隔離技術、垂直NAND技術以及其他技術。關于一例子的垂直NAND結構,請參見Kim等人的歐洲專利申請第EP2 048 709號，名稱為「非易失性存儲器裝置、其操作方法及其制造方法(Non-volatilememory device, method of operating same and method of fabricating the same)」。圖8為包括實施在絕緣襯底上的薄膜晶體管存儲器單元的一存儲器結構的簡化透視圖。這為一種代表結構，于其中在裝置設計上將熱隔離納入考慮，用以提供更多有效的熱產(chǎn)生與較低的功率。在結構上，實施一種"絕緣層上有硅S0I"設計方法。一絕緣體102被形成于集成電路的一襯底上，藉以提供熱與電性絕緣兩者。一薄膜半導體本體101被形成在絕緣體102上面。源極/漏極區(qū)110以及通道區(qū)109、111是在半導體本體101中被實施。一介電電荷捕捉結構104被形成在薄膜半導體本體101上面。字線是通過使用一多層結構(包括各個層的 多晶硅105、106及多層的硅化物107、108)而實施。多晶硅/硅化物層的厚度可被減少以增加字線的電阻，且藉以增加熱產(chǎn)生。又，在一 SOI型結構中被實施的薄膜半導體本體101可通過存儲器單元減少熱吸收，藉以允許于較低功率下產(chǎn)生較高的溫度。又，可使用額外熱絕緣技術。舉例而言，可在區(qū)域103的字線之間實施空氣間隔(airspacer),及其他熱絕緣結構。圖9-圖11顯示替代操作方法，于其中熱退火循環(huán)是被部署在一閃存裝置中。這些方法可譬如使用參考圖4所說明的控制器434而被執(zhí)行。圖9顯示一代表處理過程，于其中熱退火循環(huán)被穿插在關于存儲器裝置的任務功能操作(讀取、編程、擦除)之間。在裝置的操作期間，執(zhí)行編程/擦除循環(huán)操作，如以方塊200表示。一種供圖9的方法用的控制器計算編程/擦除循環(huán)(例如通過計算編程操作，通過計算擦除操作，或通過計算編程與擦除操作對)(方塊201)，并監(jiān)視此計數(shù)(方塊202)。如果計數(shù)尚未達到一門限值，則算法回路繼續(xù)計數(shù)循環(huán)。如果計數(shù)達到一門限值，則控制器施加一熱退火循環(huán)(方塊203)。編程/擦除循環(huán)計數(shù)與熱退火循環(huán)可在適合一特定實施例時根據(jù)多組的單元，例如根據(jù)一逐列基礎、根據(jù)一逐行基礎、根據(jù)一逐方塊基礎或遍及一整個陣列而被施加。退火可在適合功率消耗需求與一既定實施例的其他需求時，同時被施加至單元的一列或行，或施加至較多組的單元。一編程擦除循環(huán)可被定義為寫入一存儲器單元以從編程狀態(tài)至擦除狀態(tài)且回到編程狀態(tài)的事件的組合，且通常使用作為用以測量閃存的耐久性的單位。如上所述，為了在使用一集成電路存儲器期間計算編程擦除循環(huán)，可使用一芯片上的計數(shù)器以計算施加至個別存儲器單元的編程循環(huán)，至存儲器單元的區(qū)塊內的存儲器單元的編程循環(huán)，施加至個別存儲器單元的擦除循環(huán)，至存儲器單元的區(qū)塊內的存儲器單元的擦除循環(huán)，或用以計算寫入一存儲器單元以從編程狀態(tài)至擦除狀態(tài)且回到編程狀態(tài)的事件的組合。這些方法全部可提供持久的實際編程擦除循環(huán)的數(shù)目的一跡象，并在用以施加一熱退火循環(huán)時足夠決定的一精度。圖10顯示另一處理過程，于其中熱退火循環(huán)被穿插在任務功能操作之間。在圖10的處理過程中，編程/擦除循環(huán)操作是在正常操作期間被執(zhí)行，如以方塊301表示?？刂破鞅O(jiān)測一區(qū)塊擦除功能的執(zhí)行，并決定何時已完成一區(qū)塊擦除操作(方塊302)。如果沒有區(qū)塊擦除操作被完成，則處理過程繼續(xù)監(jiān)視且正常操作。如果成功地完成一次區(qū)塊擦除操作，則控制器施加一熱退火循環(huán)(方塊303)。這種熱退火循環(huán)是以與區(qū)塊擦除協(xié)調的方式被執(zhí)行，其乃因為其是開始因應于區(qū)塊擦除操作的偵測與完成。在區(qū)塊擦除與熱退火循環(huán)之間的其他邏輯鏈接，亦可導致區(qū)塊擦除與熱退火循環(huán)的協(xié)調性能。圖11顯示一代表處理過程，于其中熱退火是在關于存儲器裝置的一任務功能(于此例子之區(qū)塊擦除)期間被施加。在圖11的處理過程中，關于存儲器裝置的正常編程/擦除循環(huán)正發(fā)生，如以方塊4 00表示。處理過程決定一區(qū)塊擦除是否已被要求(方塊401)。如果不是，處理過程繼續(xù)正常操作并監(jiān)視。如果一區(qū)塊擦除操作被要求，則控制器在區(qū)塊擦除操作期間終結字線，以能使熱產(chǎn)生電流被施加至被擦除的存儲器單元，或以其他方式被施加至熱退火(方塊402)。如上所述，這不但改善擦除性能，而且允許介電電荷捕捉結構從編程/擦除循環(huán)損壞恢復。當完成區(qū)塊擦除功能(方塊403)時，處理過程回復至正常操作。圖12及13顯示沿著一實驗用裝置(包括NAND架構BE-SONOS存儲器單元，以75nm的節(jié)點制造)的測量，其中引發(fā)熱退火的電流是通過順向源極/漏極退火而產(chǎn)生，在源極/漏極端子與單元的半導體本體之間的接合是藉此而順向偏壓以引發(fā)電流。這模仿如上所述的其他加熱結構的作用情形。在圖12中，顯示漏極電流對柵極電壓的曲線圖。蹤跡1201顯示在10，000次編程/擦除循環(huán)之后的一存儲器單元的性能，其顯示或許因循環(huán)損壞的結果出現(xiàn)的性能方面的一輕微退化。蹤跡1202與蹤跡1203分別顯示在一第一退火與一第二退火之后的性能。在退火步驟之后，大幅改善了此裝置的次臨界斜率(sub-thresholdslope)，其表示界面態(tài)階損壞(Dit)是通過使用熱退火而受到抑制。圖13顯示在退火之前的10，000次循環(huán)以及在退火之后的10，000次循環(huán)的門限電壓對測試的存儲器單元的編程/擦除循環(huán)的循環(huán)次數(shù)。此圖顯示此裝置同樣執(zhí)行在退火之前的10，000次循環(huán)與在退火之后的下一 10，000次循環(huán)兩者。圖14-圖16分別顯示關于在測試的NAND架構BE-SONOS存儲器單元上的一第一組的100，000次編程/擦除循環(huán)，關于在一熱退火之后的一第二組的100，000次編程/擦除循環(huán)，以及關于在熱退火之后的一第十組的100，000次編程/擦除循環(huán)的門限值分布。在圖14中，顯示無法輕易區(qū)別的七種曲線圖。這些曲線圖對應至于10次循環(huán)下的性能、于100次循環(huán)下的性能、于1000次循環(huán)下的性能、于10，000次循環(huán)下的性能、于50，000次循環(huán)下的性能，以及于100，000次循環(huán)下的性能。圖14顯示當循環(huán)次數(shù)增加至大約100時，擦除狀態(tài)窗口的上部邊緣到達大約2.3V。編程狀態(tài)窗口維持相當?shù)某?shù)，其具有于大約3.5V下的較低邊緣。圖15顯示關于在一熱退火之后的一第二組的100，000次循環(huán)，擦除狀態(tài)窗口的上部邊緣停留在大約2.6V以下，而編程狀態(tài)窗口停留在大約3.5V之上。圖16顯示關于在熱退火之后的第十組的100，000次循環(huán)，擦除狀態(tài)窗口維持在大約2.9V以下，而編程狀態(tài)窗口維持在大約3.4V之上。圖14-圖16所顯示的結果顯示通過每100，000次循環(huán)就使用熱退火處理，就可將裝置性能維持超過I百萬次循環(huán)。圖17-圖19顯示頁編程照射量(shot count)(亦即,用于在一編程、確認,再試循環(huán)算法中成功地編程所需要的編程脈沖的數(shù)目)及超過100，000次編程/擦除循環(huán)的總擦除時間變化。此圖顯示關于頁編程照射量的最差狀況計算的蹤跡、一平均數(shù)目的頁編程照射量及一總數(shù)擦除時間蹤跡。圖17顯示關于一第一組的100，000次循環(huán)的性能。圖18顯示關于在熱退火之后的一第二組的100，000次循環(huán)的性能。圖19顯示關于利用熱退火的一第十組的100，000次循環(huán)的性能。這些圖顯示在第十組的100，000次P/E循環(huán)之后伴隨著一熱退火，編程/擦除循環(huán)條件幾乎完全被恢復，并顯示超過一百萬次循環(huán)的耐久性。圖20顯示關于一 BE-SONOS存儲器單元中，利用及不利用熱退火的擦除性能，BE-SONOS存儲器單元具有一多層隧穿層、一電荷捕捉層及一阻擋層，多層隧穿層包括1.3nm的氧化娃、2nm的氮化娃及3.5nm的氧化娃，電荷捕捉層包括7納米的氮化娃及一個包括8.5nm的氧化硅的阻擋層。一個_17伏特的-FN擦除偏壓是被施加橫越過柵極及裝置的本體。關于在這些條件下的從約5V至約OV的一門限值降低的在25°C的擦除時間是接近I秒。于250°C的提 升的溫度，在這些條件下的擦除時間降至大約11ms。因此，圖20顯示在一擦除操作期間施加熱退火可改善擦除性能。圖21為退火時間的阿列尼厄圖表(秒對q/(kT))，顯示關于在一 BE-SONOS裝置中的熱輔助擦除操作的估計的退火時間。三個蹤跡是被顯示，其中最上蹤跡呈現(xiàn)1.2電子伏特的活化能，在中間的蹤跡呈現(xiàn)1.5電子伏特的活化能，而較低的蹤跡呈現(xiàn)1.8電子伏特的活化能。又，為了計算，基于實驗假設用于恢復所需要的退火時間于250°C下大約是兩個小時?；陲@示于曲線圖的計算，在大約600°C的溫度下，所需要之退火時間將只有若干毫秒(ms)，且因此適合在目前閃存規(guī)格的擦除速度需求之內使用。使用說明于此的電阻式加熱可達成像600°C那樣的溫度。圖22為一集成電路上的一存儲器陣列的一區(qū)段的簡化視圖。存儲器包括一陣列的存儲器單元，其包括多行與多列。此陣列的存儲器單元可能被配置在一 NAND結構中。此陣列中的存儲器單元可包括位于一絕緣襯底上的半導體本體。圖22所顯示的區(qū)段包括排列成局部字線2230a至2230f的字線段。局部字線是與一種配置中的對應對的全局字線(以區(qū)段的反側的兩個結尾箭號表示)耦接，其可參考局部字線2230a被理解。一第一開關2262L是用于經(jīng)由一接點2281而將一對中的一第一全局字線2260L連接至局部字線2230a。一第二開關2262R是用于經(jīng)由一接點2283將此對中的一第二全局字線2260R連接至局部字線2230a。此種配置是以一種關于此陣列的存儲器單元的所顯示的方塊中的每條局部字線及其對應對的全局字線的圖案被重復。因此，第一(或左側)開關2262L與第二(或右側)開關2262R被耦接至局部字線2230a至2230f的對應的第一(左)與第二(右)端。存儲器亦包括沿著對應行的位線2210。位線可包括近端位線2210，其是經(jīng)由接點2215耦接至全局位線(未顯示)。將偏壓連接至局部字線的電路包括耦接至一對全局字線的開關2262L、2262R。此對全局字線包括多條沿著相對應的列耦接至局部字線2230a至2230f的第一開關2262L的第一全局字線2260L，以及多條沿著相對應的列耦接至局部字線2230a至2230f的第二開關2262R的第二全局字線2260R。存儲器包括耦接至圖22所顯示的陣列的一地址譯碼器(未顯示)，其包括耦接至局部字線2230a至2230f的第一開關2262L與第二開關2262R的一局部字線譯碼器，用以將選擇的局部字線耦接至相對應對的全局字線2260L與2260R。此例子的局部字線譯碼器被耦接至第一局部字線選擇線2270L與第二局部字線選擇線2270R，其分別控制第一開關2262L與第二開關2262R，以供圖22所顯示的陣列中的單元的一方塊或一行的方塊使用。每個第一開關2262L可包括一 FET晶體管，其具有一柵極、一輸入以及一輸出。第一局部字線選擇線2270L被耦接至第一開關2262L的柵極。第一開關2262L的輸入被耦接至第一全局字線2260L。第一開關2262L的輸出被耦接至局部字線2230a至2230f的第一端。同樣地，每個第二開關2262R可包括具有一柵極、一輸入以及一輸出的一 FET晶體管，例如一種金屬-氧化物-半導體場效晶體管(MOSFET)。第二局部字線選擇線2270R被耦接至第二開關2262R的柵極。第二開關2262R的輸入被耦接至第二全局字線2260R。第二開關2262R的輸出被耦接至局部字線2230a至2230f的第二端。譬如結合圖3與圖4，存儲器包括如上所述耦接至對應對的全局字線的多個配對的字線驅動器與字線終端電路。配對的字線驅動器與字線終端電路包括耦接至此相對應對中的一第一全局字線2260L的一字線驅動器，以及耦接至此相對應對中的第二全局字線2260R的一字線終端電路。字線驅動器電路與字線終端電路是適合于施加不同的偏壓條件至第一與第二全局字線，以能在選擇的局部字線上引發(fā)一選擇的偏壓配置。字線驅動器與終端電路可通過使用類似的電路而被實施 ，用以將選擇的偏壓條件施加至局部字線，包括電壓電平、電流源、偏壓電路等等。標語"驅動器"與"終端電路"被使用于此，用以暗示在任何既定操作中的電路的角色可以是不同的，于此譬如施加比另一個更高的電壓，且未必暗示它們是使用不同的電路設計而實施。于此實施例中，為了說明的目的，存儲器單元的方塊包括六條近端位線與六條局部字線。此技術的實施例可包括各種尺寸的方塊。舉例而言，在一 NAND架構中，每個方塊可包括在串行選擇晶體管與接地選擇晶體管之間的16、32或64條局部字線。又，以近端位線的數(shù)目的角度看，可依據(jù)待被實現(xiàn)的期望熱退火特征以及局部字線的電阻選擇方塊的寬度。局部字線的電阻為所使用的材料、局部字線的剖面積以及局部字線的長度的函數(shù)。在一代表實施例中，局部字線的材料可包括金屬或其他材料，其具有大約I歐姆/平方與大約30nmX30nm的剖面積的一薄片電阻。局部字線的長度可以是大約150μ，其將譬如容納給定IOOnm間隔的1500條近端位線。當然這些數(shù)值取決于在集成電路的設計上可被納入考慮的各種因素。顯示于此例中的存儲器單元的陣列是以一種NAND配置被排列，于此近端位線2210包括一連串的單元中的存儲器單元的通道。每個NAND串行包括經(jīng)由接點2215將串行(亦即，近端位線2210)耦接至一全局位線的一串行選擇開關2290，以及將串行(亦即，近端位線2210)耦接至一共通源極線2250或其他參照符號的一接地選擇開關2280。串行選擇開關可以通過具有一串行選擇線SSL2220的一柵極的一 MOS晶體管而形成。接地選擇開關可以通過具有一接地選擇線GSL2240的一柵極的一 MOS晶體管而形成。在操作上，第一全局字線2260L與第二全局字線2260R兩者被控制，以經(jīng)由第一開關2262L與第二開關2262R將偏壓條件連接至局部字線2230a至2230f，包括在組合偏壓配置中用以引發(fā)電流以供熱退火以及供其他需要選擇的存儲器單元的操作使用。圖23為施加偏壓給一陣列的存儲器單元的電路的立體圖。此電路包括多條近端位線2310a、2310b，以及多條局部字線2330a、2330b、2330c。存儲器單元產(chǎn)生于近端位線2310a、2310b與局部字線2330a、2330b、2330c的交點。第一與第二開關(例如局部字線2330a上的開關2362L與2362R)被耦接至每一條局部字線2330a、2330b、2330c的第一與第二端。于此實施例，局部字線的左端上的開關2362L被耦接至接觸結構2363L，它們是藉此連接至伏在局部字線上面的全局字線2360L。又，局部字線的右端上的開關2362R被耦接至接觸結構2363R，它們是藉此連接至伏在局部字線下面的全局字線2360R。于此例子中的一局部字線譯碼器被耦接至第一局部字線選擇線2370L與第二局部字線選擇線2370R，其分別控制開關2362L與開關2362R。用于施加一偏壓配置至存儲器單元的方塊的電路的這種配置，可利用在一陣列的存儲器單元之下的一絕緣層而在裝置中被實施，例如在使用薄膜存儲器單元的實施例中被實施。圖24為一陣列結構的剖面圖，于其中一第一全局字線2460L是被部署在一局部字線2430之上，而一第二全局字線2460R是被部署在局部字線2430之下。此陣列的剖面圖是沿著第一全局字線2460L、第二全局字線2460R以及局部字線2430。于此結構中，一絕緣層2401伏在一襯底(未顯示)上面，此襯底可包括多重層的存儲器陣列、邏輯電路以及其他集成電路特征部。一第一圖案化導體層伏在絕緣層2401上面，于其中布局包括全局字線2460R的"第二"全局字線。絕緣層2402伏在包括全局字線2460R的圖案化導體層上面。覆蓋于絕緣層2402上的是一陣列層，其包括多條近端位線2410a、2410b、2410c、2410d連同用于選擇局部字線2430的開關的晶體管本體2462L與2462R。多條近端位線2410a、2410b、2410c、2410d是被排列于此視圖中，以能使位線延伸進入并離開紙張的平面。
`
一存儲器元件層2480(例如多層介電電荷捕捉結構)伏在多條近端位線2410a、2410b、2410c、2410d上面。局部字線2430伏在存儲器元件層2480上面。局部字線選擇線2470L與2470R分別伏在晶體管本體2462L與2462R上面。局部字線選擇線2470L與2470R是被排列于此視圖中，以能使它們延伸進入并離開紙張的平面。晶體管本體2462L與2462R包括源極、通道以及漏極區(qū)域(未顯示)。局部字線選擇線2470L與2470R是被配置成在晶體管本體2462L與2462R的通道上面的柵極。晶體管本體2462L的源極與漏極端子的其中一個被連接至在局部字線上面延伸的一導電插塞2469L，而晶體管本體2462L的源極與漏極端子的另一個是經(jīng)由一連接器2468L連接至局部字線2430的一第一端。同樣地，晶體管本體2462R的源極與漏極端子的其中一個被連接至在局部字線下面延伸的一導電插塞2469R,而晶體管本體2462R的源極與漏極端子的另一個是經(jīng)由一連接器2468R連接至局部字線2430的一第二端。在某些實施例中，局部字線2430可延伸在晶體管本體2462L與2462R以及且形成于其間的接點的上面，以作為更復雜的連接器2468L與2468R的替代方案。
包括局部字線2430以及局部字線選擇線2470L與2470R的結構被部署在一絕緣填充2403之內。一第二圖案化導體層伏在絕緣填充2403上面，于其中布局包括全局字線2460L的"第一"全局字線。如顯示的，導電插塞2469L將晶體管本體2462L連接至上層的全局字線2460L。同樣地，導電插塞2469R將晶體管本體2462R連接至下層的全局字線2460R。絕緣層2404伏在包括全局字線2460L的圖案化導體層上面。圖25為施加偏壓給一陣列的存儲器單元的電路的立體圖。此電路包括多條近端位線2510a、2510b以及多條局部字線2530a、2530b、2530c。存儲器單元產(chǎn)生于近端位線2510a、2510b與局部字線2530a、2530b、2530c的交點。第一與第二開關(例如局部字線2530a上的開關2562L與2562R)被耦接至每一條局部字線2530a、2530b、2530c的第一與第二端。于此實施例，局部字線的左端上的開關2562L被耦接至接觸結構2563L，它們是藉此連接至伏在局部字線上面的全局字線2560L。又，局部字線的右端上的開關2562R被耦接至接觸結構2563R，它們是藉此連接至全局字線2560R，且亦伏在局部字線上面。于此例子中的一局部字線譯碼器被耦接至第一局部字線選擇線2570L與第二局部字線選擇線2570R，其分別控制開關2562L與開關2562R。圖26A為一陣列結構的剖面圖，于其中全局字線對的第一全局字線2660L與第二全局字線2660R兩者被部署在局部字線上面。此陣列的剖面圖是沿著局部字線2630，其中第一與第二全局字線以相同電平與附圖中的一斷流器(cutout)特征部對準以顯露兩者。于此結構中，一個半導體襯底2601包括被溝道隔離結構2615a、2615b、2615c、2615d、2615e隔開的多條近端位線2610a、2610b、2610c、2610d。又，晶體管本體2662L與晶體管本體2662R被形成于此陣列中的每個列上的襯底2601中。晶體管本體2662L與晶體管本體2662R包括源極、通道以及漏極區(qū)域(未顯示)。一存儲器元件層2680(例如多層介電電荷捕捉結構)伏在多條近端位線2610a、2610b、2610c、2610d上面。一局部字線2630伏在存儲器元件層2680上面。局部字線 選擇線2670L與2670R分別伏在晶體管本體2662L與晶體管本體2662R中的晶體管通道上面。局部字線選擇線2670L與2670R是被排列于此視圖中，以能使它們延伸進入并離開紙張的平面。局部字線選擇線2670L與2670R是被配置成在晶體管本體2662L與晶體管本體2662R的通道上面的柵極。晶體管本體2662L的源極與漏極端子的其中一個被連接至延伸在局部字線上面的一導電插塞2669L,而晶體管本體2662L的源極與漏極端子的另一個是經(jīng)由一連接器2668L被連接至局部字線2630的一第一端。同樣地，晶體管本體2662R的源極與漏極端子的其中一個被連接至延伸在局部字線上面的一導電插塞2669R，其朝垂直于紙張的平面的方向潛在地偏移，而晶體管本體2662R的源極與漏極端子的另一個是經(jīng)由一連接器2668R被連接至局部字線2630的一第二端。在某些實施例中，局部字線2630可延伸在晶體管本體2662L與晶體管本體2662R以及形成于其間的接點上面，以作為更復雜的連接器2668L與2668R的替代方案。包括局部字線2630以及局部字線選擇線2670L與2670R的結構被部署在一絕緣填充2603之內。一圖案化導體層伏在絕緣填充2603上面，于其中布局包括全局字線2660L的"第一"全局字線與包括全局字線2660R的"第二"全局字線。如顯示的，導電插塞2669L將晶體管本體2662L連接至上層的全局字線2660L。同樣地，導電插塞2669R將晶體管本體2662R連接至上層的全局字線2660R。絕緣層2604伏在包括全局字線2660L與全局字線2660R的圖案化導體層上面。圖26B顯示關于局部字線2630a與上層對的全局字線2660L/2660R，以及局部字線2630b與上層對的全局字線2661L/2661R的布局或俯視圖。在這些對的全局字線中的第一與第二全局字線兩者伏在局部字線上面的實施例中，可增加垂直于局部字線的間隔以為每條局部字線容納兩條全局字線。全局字線可具有一"扭轉(twisted")"布局，其可改善接觸至下層的局部字線選擇晶體管的彈性，或它們可以是直線狀，如圖26B所示。又，在某些實施例中，第一全局位線可在覆蓋于局部字線上的一第一圖案化導體層中被實施，而每對中的第二全局位線可在覆蓋于第一全局位于線的一額外圖案化導體層中被實施。包括配置在存儲器陣列的上方的第一全局字線2660L與第二全局字線2660R的結構，可通過使用主體硅裝置上的閃存以及絕緣體上硅型裝置上的薄膜晶體管TFT閃存及其他存儲器結構而被實施。圖27A至圖27D顯示用來將偏壓條件施加至此陣列中的存儲器單元的全局字線/局部字線電路的各種配置。在圖27A中，一 NAND架構陣列是顯示有四個區(qū)段，其包括一般在符合圓形2701、2702、2703、2704的陣列的區(qū)域中的存儲器單元。在一 NAND架構中，全局位線GBL (例如2740)是沿著具有串行選擇晶體管與接地選擇晶體管的行而被配置，用于將個別串行耦接在一全局位線GBL與一共通源極CS線2714之間。于此圖中，全局位線GBL伏在陣列上面，并只顯示于與串行選擇晶體管的接觸點，用以避免模糊化圖中的其他部分。串行是通過使用上區(qū)段上的一串行選擇線SLL2709以及下區(qū)段上的一串行選擇線2710而耦接至它們對應的全局位線，串行選擇線SLL2709與串行選擇線2710是與字線平行被配置并作為供如所顯示的串行選擇晶體管用的柵極。串行是通過使用上區(qū)段的一接地選擇線GSL2712以及下區(qū)段的一接地選擇線GSL2713而耦接至共通源極CS線。如所顯示的，有沿著陣列中的存儲器單元的每個列而被配置的成對的全局字線GWL1、GWL2。這種布局可被視為沿著位線自上至下反射鏡影像布局，藉以允許區(qū)段共享至全局位線的共通源極線與接點。在每個區(qū)段之內，局部字線(以粗虛線表示)是以每端上的MOS晶體管的型式連接至開關。這些開關是通過使用一左局部字線選擇線LWSL(例如2721)與一右局部字線選擇線LWSR(例如2722)而受 到控制。這些開關可被排列在各種配置中。于此例子中，圖27A所顯示的開關配置的放大視圖是顯示于圓形2750中。圓形2750中的開關配置顯示沿著一列(其包括一左側局部字線LWL-L與一右側局部字線LWL-R)延伸的一第一全局字線GWLl與一第二全局字線GWL2。一 MOS晶體管2752具有耦接至左側局部字線LWL-L的一第一源極/漏極端子以及耦接至一第一層間接點2753(其連接至第一全局字線GWL1)的第二源極/漏極端子。一 MOS晶體管2754具有耦接至右側局部字線LWL-R的一第一源極/漏極端子以及耦接至一第二層間接點2755(其連接至第二全局字線GWL2)的第二源極/漏極端子。圓形2750所顯示的開關配置是經(jīng)由此陣列而重復在局部字線的末端上，并允許每條局部字線的一端連接至其中一條全局字線，且允許每條局部字線的另一端連接至其他的全局字線。圖27B顯示一替代陣列布局，于其中圓形2750A中的開關配置利用單一層間接點2757而非兩個層間接點，如圖27B所示。于此圖中對于類似的元件重復使用于圖27A中的參考數(shù)字，且不再說明這種元件。于此例子中，在圓形2750A與2750B中有兩個開關配置。圓形2750A中的開關配置顯示沿著一列(其包括一左側局部字線LWL-L與一右側局部字線LffL-R)延伸的一第一全局字線GWLl與一第二全局字線GWL2。一 MOS晶體管2752A具有耦接至左側局部字線LWL-L的一第一源極/漏極端子以及耦接至層間接點2757 (其連接至第一全局字線GWL1)的第二源極/漏極端子。一 MOS晶體管2754A具有耦接至右側局部字線LffL-R的一第一源極/漏極端子以及耦接至相同的層間接點2757 (其連接至第一全局字線GffLl)的第二源極/漏極端子。圓形2750A中的開關配置顯示沿著一列(其包括一左側局部字線LWL-L與一右側局部字線LWL-R)延伸的一第一全局字線GWLl與一第二全局字線GWL2。一 MOS晶體管2752A具有耦接至左側局部字線LWL-L的一第一源極/漏極端子以及耦接至層間接點2757 (其連接至第一全局字線GWL1)的第二源極/漏極端子。一 MOS晶體管2754A具有耦接至右側局部字線LWL-R的一第一源極/漏極端子以及耦接至相同的層間接點2757 (其連接至第一全局字線GWL1)的第二源極/漏極端子。圓形2750B所顯示的開關配置是被排列以將局部字線連接至位于每段的相反側的第二全局字線GWL2。因此，配置2750B包括沿著一列(其包括一左側局部字線LWL-L與一右側局部字線LWL-R)延伸的一第一全局字線GWLl與一第二全局字線GWL2。一 MOS晶體管2752B具有耦接至左側局部字線LWL-L的一第一源極/漏極端子以及耦接至層間接點2758 (其連接至第二全局字線GWL2)的第二源極/漏極端子。一 MOS晶體管2754B具有耦接至右側局部字線LWL-R的一第一源極/漏極端子以及耦接至相同的層間接點2758 (其連接至第二全局字線GWL2)的第二源極/漏極端子。開關配置2750A與2750B的圖案是經(jīng)由此陣列而重復，并允許每條局部字線的一端連接至其中一條全局字線，且允許每條局部字線的另一端連接至其他的全局字線。圖27C與圖27D顯示沿著存儲器陣列中的一列而排列的全局字線對與局部字線，以及對應的全局字線驅動器的代表配置，于此一驅動器亦可作為一全局字線終端電路。圖27C顯示類似圖27B的配置，其包括包含全局字線2762與2765的一第一全局字線對。全局字線2762被連接于一端上的一左/右全局字線驅動器2760與另一端上的一互補式左/右全局字線驅動·器2761之間。同樣地,全局字線2765被連接于一端上的一左/右全局字線驅動器2763與另一端上的一互補式左/右全局字線驅動器2764之間。于此說明中，有沿著列被排列的四個字線段(2766-2769)與相對應的全局字線對2762/2765。全局字線2762上的一接點2772是經(jīng)由一開關連接至局部字線2766的右端。局部字線2766的左端是經(jīng)由一第一開關連接至全局字線2765上的接點2770。又，全局字線2765上的接點2770是經(jīng)由一第二開關連接至局部字線2767的左端。全局字線2762上的接點2773是經(jīng)由一第一開關連接至局部字線2767的右端，并經(jīng)由一第二開關連接至局部字線2768的左端。局部字線2768的右端是經(jīng)由一第一開關連接至全局字線2765上的接點2771。又，全局字線2765上的接點2771是經(jīng)由一第二開關連接至局部字線2769的左端。全局字線2762上的接點2774是經(jīng)由一開關連接至局部字線2769的右端。于此配置中，驅動器2760與2761可基于局部字線選擇器譯碼而被配置，以能使在導電模式(例如熱退火)期間橫越過局部字線所施加的偏壓條件通過依據(jù)選擇的局部字線交替較高電壓與較低電壓角色來維持相同的電流方向?；蛘?，依據(jù)選擇的局部字線，可允許導電模式利用朝相對方向的電流操作。圖27D顯示類似圖27A的配置，其包括一個包含全局字線2782與2785的第一全局字線對。全局字線2782被連接于一端上的一左全局字線驅動器2780與另一端上的一互補式右全局字線驅動器2781之間。同樣地,全局字線2785被連接于一端上的一左全局字線驅動器2783與另一端上的一互補式右全局字線驅動器2784之間。于此說明中，有沿著列被排列的四個字線段(2786-2789)與相對應的全局字線對2782/2785。全局字線2785上的接點2790、2791、2792以及2793是經(jīng)由各自的開關連接至各自的局部字線2786至2789的右端。全局字線2782上的接點2794、2795、2796以及2797是經(jīng)由各自的開關連接至各自的局部字線2786至2789的左端。于此配置中，在全局字線以及耦接至局部字線的開關之間有兩倍的多的層間接點，如圖27C的配置。然而，全局字線驅動器可被配置，以能使它們獨立于選擇的局部字線專門地操作作為一左側驅動器或作為一右側驅動器。圖28顯示一代表處理過程，于其中熱退火循環(huán)是通過使用第一與第二全局字線而穿插在關于存儲器裝置的任務功能操作(讀取、編程、擦除)之間。在裝置的操作期間，執(zhí)行編程/擦除循環(huán)操作，如以方塊2801表示。裝置上的控制電路包括用以維持編程與擦除循環(huán)、編程循環(huán)或擦除循環(huán)的次數(shù)計算或計數(shù)(例如通過計算編程操作，通過計算擦除操作，或通過計算編程與擦除操作對)的邏輯(方塊2803)，并監(jiān)視此計算(方塊2805)。控制電路亦包括用于執(zhí)行于下所說明的后續(xù)步驟的邏輯。如果計數(shù)尚未達到一門限值，則控制電路進行回圈以繼續(xù)計數(shù)循環(huán)。當計數(shù)達到一門限值時，則控制電路接著將第一與第二全局字線耦接至選擇的對應的局部字線(2810)，并控制多個配對的字線驅動器與字線終端電路，用以施加偏壓至在選擇的局部字線中引發(fā)電流的全局位線對(2815)。編程與擦除循環(huán)計數(shù)與熱退火循環(huán)可在適合一特定實施例時，根據(jù)多組的單元，例如根據(jù)逐列基礎、根據(jù)逐行基礎、根據(jù)逐方塊基礎，或遍及整個陣列而被施加。退火可在適合功率消耗需求與一既定實施例的其他需求時，同時被施加至單元的一列或行，或施加至較多組的單元。圖29顯示另一種處理過程，于其中熱退火循環(huán)是通過使用第一與第二全局字線而穿插在關于存儲器裝置的任務功能操作(讀取、編程、擦除)之間。在圖29的處理過程中，編程/擦除循環(huán)操作是在正常操作期間被執(zhí)行，如以方塊2901表示。控制電路包括用以監(jiān)測一區(qū)塊擦除功能的執(zhí)行以及用于執(zhí)行于下所說明的后續(xù)步驟的邏輯?？刂齐娐窙Q定何時已完成一區(qū)塊擦除操作(方塊2905)。如果沒有區(qū)塊擦除操作被完成，則控制電路繼續(xù)監(jiān)視且正常操作。如果成功地完成一次區(qū)塊擦除操作，則控制電路為對應的局部字線(2910)譯碼第一與第二全局字線，并控制多個配對的字線驅動器與字線終端電路，用以施加偏壓至在選擇的局部字線中引發(fā)電流的全局位線對(2915)。圖30顯示一代表處理過程，于其中熱退火是通過使用第一與第二全局字線而在關于存儲器裝置的一任務功能(于此例子中之一區(qū)塊擦除)期間被施加。在圖30的處理過程中，關于存儲器裝置的正常編程/擦除循環(huán)正發(fā)生，如以方塊3001表示?？刂齐娐钒ㄓ靡詻Q定一區(qū)塊擦除是否已被要求(方塊3005)并用于執(zhí)行于下所說明的后續(xù)步驟的邏輯。如果一區(qū)塊擦除尚未被要求，則控制電路繼續(xù)正常操作與監(jiān)視。如果一區(qū)塊擦除操作被要求，則控制電路在區(qū)塊擦除操作期間終結字線，以能使被擦除的存儲器單元可利用熱產(chǎn)生電流，或者以其他方式施加熱退火(方塊30 07)。如上所述，這不但可改善擦除性能，而且允許介電電荷捕捉結構從編程/擦除循環(huán)損壞恢復。當完成區(qū)塊擦除功能(方塊3020)時，處理過程回復至正常操作。依據(jù)本技術的實驗已為后編程/擦除循環(huán)的裝置施加各種字線電流及退火脈沖，于此存儲器裝置是在一測試配置中的BE-SONOS介電電荷捕捉存儲器。字線電流包括1.2mA、1.6mA以及2mA。退火脈沖的范圍從0.1毫秒(ms)至100秒。存儲器裝置執(zhí)行10，000次PE循環(huán)以看見損壞效果。就在熱退火期間的門限電壓漂移、次門坎斜率恢復以及轉導而論的實驗結果被詳細說明于下。圖31為門限電壓對退火脈沖寬度的曲線圖，顯示在熱退火期間的門限電壓漂移的實驗結果。在任何編程/擦除循環(huán)之前的門限電壓大約為6.2V。在沒有退火的情況下，且在10，000次PE循環(huán)之后，編程的門限電壓漂移成大約7.0V0利用1.2mA、1.6mA以及2mA的退火電流，而退火電流是一毫秒或更少，門限電壓分別漂移成大約6.7V、6.4V以及5.7V。因此，實驗證明當字線電流為1.6mA或2mA時，由字線加熱器所提供的脈沖退火可提供在退火脈沖寬度的一毫秒之內的非?？焖俚拈T限電壓恢復時間。圖32為次門坎斜率對退火脈沖寬度的曲線圖，顯示在熱退火之后的次門坎恢復的實驗結果。對應于上述的門限電壓漂移的實驗結果，后PE循環(huán)的裝置顯現(xiàn)快速的次門坎斜率(SS)恢復。在任何編程/擦除循環(huán)之前，在測試之下的存儲器裝置顯現(xiàn)大約在220mV/10年及280mV/10年之間的SS。在10，000次編程/擦除循環(huán)之后，在沒有退火的情況下，在測試之下的存儲器單元顯現(xiàn)大約在410mV/10年與490mV/10年之間的SS。利用1.2mA、1.6mA以及2mA的退火電流，在幾毫秒之內，在測試之下的存儲器單元分別顯現(xiàn)大約430mV/10年、360mV/10年以及250mV/10年的SS。因此，實驗證明由字線加熱器所提供的脈沖退火，可利用一毫秒退火脈沖寬度提供快速的次門坎斜率恢復時間，且字線電流大約是2mA ο圖33為轉導對退火脈沖寬度的曲線圖，顯示在熱退火期間的轉導恢復的實驗結果。對應于上述的門限電壓漂移與次門坎斜率恢復的實驗結果，后編程/擦除循環(huán)的裝置顯現(xiàn)快速轉導(gm)恢復。在任何編程/擦除循環(huán)之前，在測試之下的存儲器裝置顯現(xiàn)大約在0.ΙΙμΑ/V以及0.14114/10年之間的8 1。在10，000次編程/擦除循環(huán)之后，在沒有退火的情況下，在測試之下的存儲器裝置分別顯現(xiàn)大約在0.4 μ A/V與0.9 μ A/V之間的gni。利用1.2mA、1.6mA以及2mA的退火電流，在一毫秒左右之內，在測試之下的存儲器單元分別顯現(xiàn)大約0.85 μ A/V、0.8 μ A/V以及1.1 μ A/V的gm。因此，實驗證明由字線加熱器所提供的脈沖退火可提供快速的轉導恢復時間。一項10個百萬循環(huán)編程/擦除循環(huán)耐久性測試已被實現(xiàn)以測試由本技術所作出的耐久性改善。此測試在每10，000次編程/擦除循環(huán)直到10，000, 000次編程/擦除循環(huán)之后施加一熱退火。編程/擦除循環(huán)是利用一種啞巴模式(dumb-mode)(具有于+19V下持續(xù)10 μ sec的一單發(fā)(one_shot)編程操作以及于-13V下持續(xù)IOmsec (毫秒)的一單發(fā)擦除操作)而完成。通過橫越過柵極的壓降所造成的具有2mA柵極電流的100msec的熱退火脈沖，是在每10，000次編程/擦除循環(huán)之后被施加。耐久性測試的結果被說明于下。圖34為門限電壓對編程/擦除循環(huán)次數(shù)的曲線圖，顯示熱退火的實驗結果。耐久性測試的結果顯示在每10，000次編程/擦除循環(huán)之后，處于編程狀態(tài)的門限電壓由于裝置退化向上漂移了大約IV。 在施加熱退火脈沖之后，處于編程狀態(tài)的門限電壓由于退火與電荷損失降低。
圖35為次門坎斜率對編程/擦除循環(huán)次數(shù)的曲線圖，顯示熱退火的實驗結果。耐久性測試的結果顯示次門坎斜率在熱退火之后完全被恢復至在200mV/10年之下。圖36為漏極電流對控制柵電壓的曲線圖，顯示在編程/擦除循環(huán)期間同時施加熱退火的IV曲線的實驗結果。耐久性測試的結果顯示關于編程與擦除狀態(tài)的相對應的IV曲線(漏極電流對控制柵)顯現(xiàn)出，以每10，000次編程/擦除循環(huán)施加熱退火的方式在I千萬次編程/擦除循環(huán)之后不會有退化。圖37為門限電壓對保持時間的曲線圖，顯示施加熱退火的實驗結果。此實驗是針對于室溫下且于150°C下的保持時間、針對沒有編程/擦除循環(huán)的閃存裝置以及針對具有I千萬次循環(huán)以上的存儲器裝置而實施。2mA/10秒的熱退火脈沖已被施加至具有I千萬次編程/擦除循環(huán)以上的存儲器裝置。具有I千萬次循環(huán)以上的存儲器裝置顯現(xiàn)出可以與于室溫下以及于150°C下的閃存裝置比較的保持時間，而大約0.2V的門限電壓漂移亦可與閃存裝置比較。圖38-圖45顯示各種型式的閃存單元，其中局部字線、全局字線配置以及允許如于此所說明的熱退火技術的其他結構可被應用至此閃存單元。圖38是為了熱退火操作而配置的一浮動柵存儲器單元的剖面圖。存儲器單元包括一襯底3810。源極與漏極區(qū)域3820與3830被形成于襯底3810中。一隧道氧化層3860被形成在襯底3810、源極區(qū)域3820與漏極區(qū)域3830上方。一浮動柵3870是在隧道氧化層3860上方。一多晶娃層間氧化層是在浮動柵3870上方。一控制柵3890被形成于多晶硅層間氧化層3880的頂端上。為了熱退火操作，控制柵3890可能耦接至一局部字線，其是經(jīng)由一第一開關與一第二開關而耦接至一第一全局字線與一第二全局字線。在操作上，第一全局字線與第二全局字線兩者可經(jīng)由第一與第二開關被譯碼以提供偏壓至局部字線，用以引發(fā)供熱退火用之電流。于其他實施例中，譬如利用以下相關于圖54-圖58所討論的方法而實施的二極管搭接可能用來引發(fā)熱退火。又，在某些實施例中可能利用通道電流以引發(fā)熱退火。圖39是為了熱退火操作而配置的一納米晶體存儲器單元的剖面圖。存儲器單元包括一襯底3910。源極與漏極區(qū)域3920與3930被形成于襯底3910中。一柵極氧化層3980被形成在襯底3910、源極區(qū)域3920與漏極區(qū)域3930上方。納米晶體微粒3970被埋入在柵極氧化層3980之內。一控制柵3990被形成于柵極氧化層3980的頂端上。為了熱退火操作，控制柵3990可能耦接至一局部字線，其是經(jīng)由一第一開關與一第二開關而耦接至一第一全局字線與一第二全局字線。在操作上，第一全局字線與第二全局字線兩者可經(jīng)由第一開關與第二開關被譯碼以提供偏壓至局部字線，用以引發(fā)供熱退火用的電流。于其他實施例中，譬如利用以下相關于圖54-圖58所討論的方法而實施的二極管搭接可能用來引發(fā)熱退火。又，在某些實施例中可能利用通道電流以引發(fā)熱退火。圖40是為了熱退火操作而配置的一 TANOS (TaN/Al203/SiN/Si02/Si)存儲器單元的剖面圖。存儲器單元包括一襯底4010。源極與漏極區(qū)域4020與4030被形成于襯底4010中。包括SiO2的一隧穿介電層4060被形成在襯底4010、源極區(qū)域4020與漏極區(qū)域4030上方。包括SiN的一捕捉層4070被形成在隧穿介電層4060上方。包括Al2O3的一阻擋氧化層4080被形成在捕捉層4070上方。一控制柵4090被形成于阻擋氧化層4080的頂端上。為了熱退火操 作，控制柵4090可能耦接至一局部字線，其是經(jīng)由一第一開關與一第二開關而耦接至一第一全局字線與一第二全局字線。在操作上，第一全局字線與第二全局字線兩者可經(jīng)由第一與第二開關被譯碼以提供偏壓至局部字線，用以引發(fā)供熱退火用的電流。于其他實施例中，譬如利用以下相關于圖54-圖58所討論的方法而實施的二極管搭接可能用來引發(fā)熱退火。又，在某些實施例中可能利用通道電流以引發(fā)熱退火。圖41是為了熱退火操作而配置的一 MA-BES0N0S存儲器單元的剖面圖。存儲器單元包括一襯底4110。源極與漏極區(qū)域4120與4130被形成于襯底4110中。包括一 ONO (氧化物-氮化層-氧化物)隧穿結構的一帶隙工程隧穿勢壘4150被形成在襯底4110、源極區(qū)域4120與漏極區(qū)域4130上方。包括SiN (氮化硅)的一電荷捕捉介電層4160被形成在帶隙工程隧穿勢魚4150上方。一上氧化層4170被形成在電荷捕捉介電層4160上方。一高介電常數(shù)覆蓋層4180被形成在上氧化層4170上方。一控制柵4190被形成于高介電常數(shù)覆蓋層4180的頂端上?？刂茤?190可能是金屬柵極或多晶硅柵極。為了熱退火操作，控制柵4190可能耦接至一局部字線，其是經(jīng)由一第一開關與一第二開關而耦接至一第一全局字線與一第二全局字線。在操作上，第一全局字線與第二全局字線兩者可經(jīng)由第一與第二開關被譯碼以提供偏壓至局部字線，用以引發(fā)供熱退火用的電流。于其他實施例中，譬如利用以下相關于圖54-圖58所討論的方法而實施的二極管搭接可能用來引發(fā)熱退火。又，在某些實施例中可能利用通道電流以引發(fā)熱退火。圖42是為了熱退火操作而配置的一種FinFET存儲器單元的剖面圖。存儲器單元包括形成于從一襯底伸出的一襯底鰭片(未顯示)上的源極與漏極區(qū)域4220與4230。源極與漏極區(qū)域4220與4230具有一寬度4225。一 ONO (氧化物-氮化物-氧化物)疊層4250被形成于襯底鰭片上。ONO疊層4250包括在襯底鰭片上方的一下氧化層、在下氧化層上方的一電荷捕捉層(SiN),以及在電荷捕捉層上方的一上氧化層。一控制柵4290被形成在ONO疊層4250的頂端上?？刂茤?290具有一長度4295。為了熱退火操作，控制柵4290可能耦接至一局部字線，其是經(jīng)由一第一開關與一第二開關而耦接至一第一全局字線及一第二全局字線。在操作上，第一全局字線與第二全局字線兩者可經(jīng)由第 一與第二開關被譯碼以提供偏壓至局部字線，用以引發(fā)供熱退火用的電流。于其他實施例中，譬如利用以下相關于圖54-圖58所討論的方法而實施的二極管搭接可能用來引發(fā)熱退火。又，在某些實施例中可能利用通道電流以引發(fā)熱退火。圖43是為了熱退火操作而配置的一分離柵存儲器單元的剖面圖。存儲器單元包括一襯底4310。源極與漏極區(qū)域4320與4330被形成于襯底4310中。一隧道氧化層4395被形成在襯底4310上方。一柵極4390被形成在隧道氧化層4395上方。一浮動柵4370亦形成在隧道氧化層4395上方。為了熱退火操作，柵極4390可能耦接至一局部字線，其是經(jīng)由一第一開關與一第二開關而耦接至一第一全局字線與一第二全局字線。在操作上，第一全局字線與第二全局字線兩者可經(jīng)由第一與第二開關被譯碼以提供偏壓至局部字線，用以引發(fā)供熱退火用的電流。于其他實施例中，譬如利用以下相關于圖54-圖58所討論的方法而實施的二極管搭接可能用來引發(fā)熱退火。又，在某些實施例中可能利用通道電流以引發(fā)熱退火。圖44是為了熱退火操作而配置的另一個分離柵存儲器單元的剖面圖。存儲器單元包括一襯底4410。源極與漏極區(qū)域4420與4430被形成于襯底4410中。一第一隧道氧化層4495被形成在襯底4410上方。一存取柵極4490被形成在第一隧道氧化層4495上方。一第二隧道氧化層4475被形成在襯底4410上方。一浮動柵4470被形成在第二隧道氧化層4475上方。一介電層4485被形成在浮動柵4470上方。一控制柵4480被形成在介電層4485上方。一隔離間隙4460是被建構以使存取柵極4490與控制柵4480和浮動柵4470分離。存取柵極4490具有一寬度4493?？刂茤?480具有一寬度4483。隔離間隙4460具有一寬度4463。第一隧道氧化層4495具有厚度4493。第二隧道氧化層4475具有一厚度4473。源極與漏極區(qū)域4420與4430具有一厚度4425。 為了熱退火操作，存取柵極4490及/或控制柵4480可能耦接至一局部字線，其是經(jīng)由一第一開關與一第二開關而耦接至一第一全局字線與一第二全局字線。在操作上，第一全局字線與第二全局字線兩者可經(jīng)由第一與第二開關被譯碼以提供偏壓至局部字線，用以引發(fā)供熱退火用之電流。于其他實施例中，譬如利用以下相關于圖54-圖58所討論的方法而實施的二極管搭接可能用來引發(fā)熱退火。又，在某些實施例中可能利用通道電流以引發(fā)熱退火。圖45是為了熱退火操作而配置的一種SONOS (硅氧化氮氧化硅)存儲器單元的剖面圖。存儲器單元包括一襯底4510。源極與漏極區(qū)域4520與4530被形成于襯底4510中。一下氧化層4560被形成在襯底4510、源極區(qū)域4520與漏極區(qū)域4530上方。一電荷捕捉層4570是在下氧化層4560上方。電荷捕捉層4570可包括例如Si3N4的氮化娃材料。位線4550是由電荷捕捉層4570所包圍。一上氧化層4580是在電荷捕捉層4570上方。一柵極4590被形成于上氧化層4580的頂端上。為了熱退火操作，控制柵4590可能耦接至一局部字線，其是經(jīng)由一第一開關與一第二開關而耦接至一第一全局字線及一第二全局字線。在操作上，第一全局字線與第二全局字線兩者可經(jīng)由第一與第二開關被譯碼以提供偏壓至局部字線，用以引發(fā)供熱退火用的電流。于其他實施例中，譬如利 用以下相關于圖54-圖58所討論的方法而實施的二極管搭接可能用來引發(fā)熱退火。又，在某些實施例中可能利用通道電流以引發(fā)熱退火。圖46為一種分段字線NOR存儲器陣列的一區(qū)段的簡化視圖，分段字線NOR存儲器陣列包括第一全局字線對4660L、4660R，第二全局字線對4661L、4661R，多條局部字線4632，以及多條局部字線4634。于此例子中，存在有一陣列的閃存單元，其包括以一 NOR配置被排列的沿著局部字線4632的單元4682、4684、4686，以及沿著局部字線4634的對應的單元。于此說明中，每條局部字線段上只有三個單元。然而，如上所述，遍及依據(jù)熱退火處理過程的需求所決定的分段的長度，每條字線段可被耦接至多多個單元。一共通源極線4690被耦接至單元之源極端子，并耦接至源極線終端電路(未顯示)，其執(zhí)行如為陣列的特定實施例所指定的。位線BLn-1、BLn與BLn+Ι被耦接至此陣列的行中的單元的漏極側，并耦接至供特定陣列用的存取電路設計。局部字線4632在左側具有多個接觸點4664L，且在右側具有接觸點4664R。類似的終端點被形成于局部字線4634上。包括左側的晶體管4662L與右側的4662R的開關被耦接至左側的相對應的接觸點4664L與右側的4664R，并耦接至相對應的全局字線4660L與4660R。左側的控制線4670L與右側的4670R被耦接至此陣列的一區(qū)段中的晶體管4662L與4662R的柵極，用以如上所述控制電流施加至局部字線。在另一實施例中，接觸點4664L與4664R是譬如利用以下相關于圖54-圖58所討論的方法，而經(jīng)由二極管耦接至第一與第二導體，電流是藉此而在局部字線4634中被引發(fā)。圖47為一種分段字線虛接地存儲器陣列的一區(qū)段的簡化視圖，分段字線虛接地存儲器陣列包括第一全局字線對4760L、4760R，第二全局字線對(未標示)，多條局部字線4732以及多條局部字線4734。于此例子中，存在有一陣列的閃存單元，其包括以一虛接地配置被排列的沿著局部字線4732的單元4782、4784、4786、4788，以及沿著局部字線4734的對應的單元。于此說明中，每條局部字線段上只有四個單元。然而，如上所述，遍及依據(jù)熱退火處理過程之需求所決定的分段的長度，每條字線段可被耦接至多多個單元。位線BLn-2、BLn-1、BLn、BLn+1以及BLn+2被耦接至此陣列的行中的單元的對向側，并耦接至為特定陣列設計的存取電路。局部字線段4732在左側具有接觸點4764L，且在右側具有接觸點4764R。類似的終端點被形成于局部字線4734上。包括左側的晶體管4762L與右側的晶體管4762R的開關被耦接至左側的相對應的接觸點4764L與右側的接觸點4764R，并耦接至相對應的全局字線4760L與4760R。左側的控制線4770L與右側的控制線4770R被耦接至此陣列的一區(qū)段中的晶體管4762L與4762R的柵極，用以如上所述控制電流施加至局部字線。在另一個實施例中，接觸點4764L與4764R是譬如利用以下相關于圖54-圖58所討論的方法而經(jīng)由二極管耦接至第一與第二導體，電流是藉此而在局部字線4734中被引發(fā)。圖48為一種分段字線AND存儲器陣列的一區(qū)段的簡化視圖，分段字線AND存儲器陣列包括第一全局字線對4860L、4860R，第二全局字線對(未標示)，以及局部字線4832與4834。于此例子中，存在有一陣列的閃存單元，其包括以一 AND陣列配置被排列的沿著局部字線段4832的單元4882、4884、4886，以及沿著局部字線段4834的對應的單元。于此說明中，每條局部字線段上只有三個單元。然而，如上所述，遍及依據(jù)熱退火處理過程的需求所決定的分段的長度，每條字線段可被耦接至多多個單元。位線BL0、BLl、...BLn以及電源線SL0,SLU...SLn被耦接至此陣列之行中的單元的對向側，并耦接至為特定陣列設計的存取電路。

字線段4832在左側具有接觸點4864L，且在右側具有接觸點4864R。類似的終端點被形成于字線段4834上。包括左側的晶體管4862L與右側的晶體管4862R的開關被耦接至左側的相對應的接觸點4864L與右側的接觸點4864R，并耦接至相對應的全局字線對4860L與4860R。左側的控制線4870L與右側的控制線4870R被耦接至此陣列的一區(qū)段中的晶體管4862L與4862R的柵極，用以如上所述控制電流施加至局部字線。在另一個實施例中，接觸點4864L與4864R是譬如利用以下相關于圖54-圖58所討論的方法，而經(jīng)由二極管耦接至第一與第二導體，電流是藉此而在字線段4834中被引發(fā)。圖49為一種為了存儲器單元的熱退火而配置的使用垂直柵極的分段字線3D存儲器陣列的一區(qū)段的簡化視圖。圖49所顯示的陣列的實施例可被完成，如說明在美國專利申請?zhí)?3/245，587,名稱為供一 3D存儲器陣列用的架構(Architecture for a 3D MemoryArray)，申請日為2011年9月26日，其被并入作參考猶如完全提出于此。3D陣列包括多個層級的存儲器單元，包括包含存儲器單元4981的層級，以及包含存儲器單元4982、4984、4986的層級。每個層級包括多個NAND串行，其被耦接至每個層級中的對應的位線，例如在包含存儲器單元4982、4994、4986的層級中的位線4967。覆蓋于存儲器單元層級的疊層上的是多個字線段，包括字線段4969。這些段包括垂直延伸(包括延伸4965與4966)，其耦接至各種層級中的存儲器單元的柵極。因此，字線段4969的延伸4965被耦接至分別在第一與第二層級中的存儲器單元4981與4986的控制柵。字線段4969在左側具有接觸點4964L，且在右側具有接觸點4964R。類似的終端點被形成于其他字線段上。包括左側的晶體管4962L與右側的晶體管4962R的開關被耦接至左側的相對應的接觸點4864L與右側的接觸點4864R，并耦接至相對應的全局字線4960L與4960R。左側的控制線4970L與右側的控制線4970R被耦接至此陣列的一區(qū)段中的晶體管4962L與4962R的柵極，用以如上所述控制電流施加至局部字線。在另一實施例中，接觸點4964L與4964R是譬如利用以下相關于圖54-圖58所討論的方法而經(jīng)由二極管耦接至第一與第二導體，電流是藉此而在字線段4969中被引發(fā)。吾人可能期望施加電流至位線而與施加電流至于此實施例中的字線結合，并期望基于相對應的存儲器單元的電平調整施加至位線的電流量。圖50顯示為熱退火而配置的一種垂直NAND串行3D陣列。在圖50所顯示的實施例中，有多個垂直NAND串行，其包括具有一串行選擇晶體管5080的串行，連同供耦接至一串行選擇線SSL的多個其他NAND串行用的串行選擇晶體管。存儲器單元被串聯(lián)配置在串行選擇晶體管(例如5080)與一共通源極選擇晶體管(例如耦接至與串行選擇晶體管5080相同的NAND串行的共通源極晶體管5081)之間。一共通源極線5050終結多個垂直NAND串行。二極管(例如一二極管5090)可被使用以使共通源極線5050與襯底隔離。包括一位線5010的多條位線是具體形成在陣列的上端上方，并通過使用串行選擇晶體管與共通源極選擇晶體管而耦接至相對應的垂直NAND串行。包括剛好在串行選擇晶體管層之下的一字線結構5048的多個字線結構，被具體形成在此陣列的對應的層級中。字線結構504 8在左側具有接觸點5064L (其將字線結構的三個尖部耦接在一起)，且在右側具有接觸點5064R。類似的終端點被形成于其他電平中的其他字線結構上。在包括字線結構5048的電平中包括左側的晶體管5062L與右側的晶體管5062R的開關，被耦接至左側的相對應的接觸點5064L與右側的接觸點5064R，并耦接至相對應的全局字線5060L與50560R。左側的控制線5070L與右側的控制線5070R被耦接至此陣列的一區(qū)段中的晶體管5062L與5062R的柵極，用以如上所述控制電流施加至局部字線。在另一實施例中，接觸點5064L與5064R是譬如利用以下相關于圖54-圖58所討論的方法而經(jīng)由二極管耦接至第一與第二導體，電流是藉此而在一字線中被引發(fā)。吾人可能期望施加電流至位線而與施加電流至于此實施例中的字線結合，并期望基于相對應的存儲器單元的電平調整施加至位線的電流量。圖51為一分段字線3D垂直-疊層-陣列-晶體管(VSAT)存儲器陣列(如說明于此的為了熱退火的施加所作的變化)的一區(qū)段的簡化視圖，基于Kim等人的"供超高密度及成本效益NAND閃存裝置及SSD (固態(tài)硬盤)用的新穎的垂直-疊層-陣列-晶體管(VSAT)"所說明的，其發(fā)表在2009年科技論文研討會VLSI技術文摘，第186-187頁，此文章是猶如完全提出于此地并入作參考。圖51的結構可使用一種"柵極第一及通道最后處理過程"來實施，其中柵極被沉積于多層Si臺地(mesas)上上，同時形成管道結構。Kim等人陳述:"在通過一干蝕刻工藝建立一Si臺地以后，多層的摻雜多晶硅及氮化膜被沉積于頂端。摻雜多晶硅及氮化膜是分別被使用作為柵極電極及在柵極之間的隔離材料?；钚詤^(qū)域是在對多重層蝕刻以圖案及一后續(xù)干蝕刻工藝之后被定義。所有柵極電極是在一 CMP工藝之后露出于相同平面上，允許對柵極電極的輕易存取。隧穿-氧化層、電荷捕捉-氮化層及控制氧化膜被依序沉積于活性區(qū)域中，伴隨著通道材料的一多晶硅沉積工藝。最后，為了隔離垂直串行，實現(xiàn)一蝕刻工藝"。可添加熱退火偏壓，于此結構中制出到達通道層的接觸，舉例而言?；蛘撸志€可被分段或被二極管搭接，以提供退火電流。圖52為一分段字線3D管形可調位成本(P-BiCS)存儲器陣列(如說明于此的為了熱退火的施加所作的變化)的一區(qū)段的簡化視圖，基于Katsumata等人的「具有16疊層層的管狀BiCS閃存及供超高密度儲存裝置用的多級單元操作」所說明的，其發(fā)表在2009年科技論文研討會VLSI技術文摘，第136-137頁，此文章是猶如完全提出于此地并入作參考?；窘Y構的P-BiCS閃存被顯示于圖52。如Katsumata等人所陳述的:「兩個鄰近NA ND串行是被以下電極控制柵門的所謂的管道-連接部(PC)連接于底部。供U形管道用的其中一個端子被連接至位線(BL)，而另一端子是由電源線(SL)連綁。SL由第三級金屬的網(wǎng)狀配線所構成且被第一及第二級金屬接達，類似已知的平坦化技術，因此SL的電阻足夠低。SG晶體管兩者是被置于SL與BL的下方。控制-柵極(CG)是被縫隙隔離，并面向彼此以作為幾個梳子圖案。存儲器薄膜是由一阻擋薄膜、一電荷捕捉薄膜與基于氧化物的薄膜所構成，以作為一隧道薄膜?；谘趸锏乃淼?薄膜的實施例是因為從隧道薄膜的沉積到本體硅的連續(xù)處理是可適用的?！篃嵬嘶鹌珘嚎杀惶砑?，于此結構中制出到達通道層的接觸，舉例而言?；蛘?，字線可被分段或被二極管搭接，以提供退火電流。圖53為一替代分段字線3D存儲器陣列(如說明于此的為了熱退火的施加所作的變化)的一區(qū)段的簡化視圖，基于Kim等人的"克服關于兆位密度儲存的疊層限制的多層垂直柵極NAND閃存"所說明的，其發(fā)表在2009年科技論文研討會VLSI技術文摘，第188-189頁，此文章是猶如完全提出于此地并入作參考。VG-NAND閃存包括字線WL、位線BL，共同電源線CSL，而一水平的活性串行具有圖案。供SSL、WL、GSL使用的垂直柵極VG是被使用。電荷捕捉層是配置于一活性本體與垂直柵極之間。垂直插塞施加DC至源極及活性本體(Vbb)。WL及BL是在制得單元陣列之前的制造初期形成。源極及活性本體(Vbb)是電性地被綁至CSL，用于致能本體擦除操作。在擦除期間，一正偏壓是被施加至CSL。除了SSL改變以外，每層可相同于一平面式NAND閃存。熱退火偏壓可通過使用位線或字線而被施加至譬如NAND串行。圖54為在作為兩個"熱板"導體的以二極管搭接的第一與第二導體5430及5410之間的一字線5420的簡化視圖。字線5420可通過使用一金屬結構(于此及于說明于此之技術的其他實施例中)而被實施，基于耐火或"高溫"材料，像是鎢，其適合用來作說明于此的退火處理過程的溫度。二極管搭接是通過使用一第一多個二極管5452、5454、5456來實施，使它們的陽極耦接至字線5420，使它們的陰極耦接至第一導體5410 ;并通過使用一第二多個二極管5442,5444來實施，使它們的陰極耦接至字線5420，使它們的陽極耦接至第二導體5430。于某些實施例中可使用P+/N-及N+/P-二極管來實施二極管?；蛘?，可使用具有金屬/半導體接口的肖特基(Schottky) 二極管來實施二極管。在使二極管接觸字線的位置之間的距離可依據(jù)存儲器陣列的實施例被選擇，以能建立適當?shù)募訜嵝省Ｅe例而言，在P+/N-及N+/P- 二極管的位置之間大約150微米的距離，可以適合于上述結合實體上分段字線實施例所計算的理由。實際間距可基于用于傳送偏壓的結構的電阻字線的電阻及關于應用此技術的特定存儲器結構的焦耳熱效率來設計。于此配置中，二極管搭接支持電流從第二導體5430通過字線5420的段，到第一導體5410，但阻擋電流逆流。第一多個二極管被耦接至字線及沿著字線的一第一多個隔開的位置，而第二多個二極管是于一第二多個隔開的位置沿著字線耦接至字線，第二多個隔開的位置是與第一多個位置中的多個位置穿插。因此，當?shù)诙w5430被是被充分高于第一導體5410的電壓的一電壓偏壓時，電流沿著字線5420流動通過第二多個二極管而到隔開的位置，從這些位置到供第一多個二極管用的接觸位置的電流如圖中的箭號5421、5422、5423及5424顯示。此種實施例通過電性地分割字線而不需要物理分段，而允許施加偏壓，其引發(fā)電流以供熱退火用。亦，二極管的布局區(qū)域可以大幅地低于實施開關晶體管(說明于提出于此的其他實施例)所需要的。第一導體5410及第二導體5430可通過使用種種的配置而被實施，這些配置包括每一個第一與第二導體具有類似于每個字線的間距的配置，以及第一與第二導體為具有實質上大于一個別的字線的寬度的板的配置，其中每一個耦接一些字線。圖55為在具有二極管搭接的兩個"熱板"導體之間的多重局部字線的簡化視圖。于此例子中，一第一導體5510及一第二導體5530是使用二極管搭接來偏壓一第一字線5522及一第二字線5524。供特定字線5524用的二極管搭接電路包括:一第一多個二極管5556及5555，它們的陰極耦接至第一導體5510，而它們的陽極耦接至字線5524 ;及第二多個二極管5546及5548，它們的陽極耦接至字線5524而陰極耦接至第二導體5530。供特定字線5522用的二極管搭接電路包括:一第一多個二極管5552及5554，它們的陽極耦接至字線5522，而它們的陰極耦接至第一導體5510 ;及一第二多個二極管5542及5544，它們的陽極耦接至第二導體5530，而它們的陰極耦接至字線5522。因此，圖55顯示一實施例，其中一對的第一與第二導體是與供至少兩字線用的二極管搭接電路一起被利用。圖56為利用兩個"熱板"導體來二極管搭接一字線的結構的一個例子的3D視圖。此結構包括一襯底5610，于其上`形成一陣列的存儲器單元。襯底可包括一個半導體或一絕緣體，適合一特定實施例的需要。存儲器單元可包括半導體本體5620，其在襯底5610上的一絕緣層5630之內延伸進入頁面，且存儲器單元通道被形成于其中。一個具有上述其中一種結構的多層電荷捕捉結構5640伏在半導體本體5620上面。最好是使用一金屬或其他導電材料(其可被使用以提供電流于易于管理的偏壓電平)來實施的一字線5650,是伏在電荷捕捉結構5640上面。在一個伏在存儲器陣列上面的圖案化金屬層中，一第一導體5670及一第二導體5690是被實施，并作為"熱板"導體以使用二極管搭接來傳送電流至字線的段。如所顯示，于字線上的一第一接觸位置中，形成一 P-N 二極管，其包括一 P型半導體元件5688，最好是具有相當高的(P+)摻雜濃度，并與字線接觸。元件5688作為二極管的陽極。最好是具有相當?shù)偷?N-)摻雜濃度的一 N型半導體元件5686被形成于P型半導體元件5688上，以形成一個二極管。元件5686作為二極管的陰極。一縱橫導體5684接觸半導體元件5686，其在一覆蓋層中促進二極管連接至導體5690。于此實施例，延伸通過一絕緣層(未顯不)的一插塞5682制造在縱橫導體5684與"熱板"導體5690之間的接觸。
同樣地，在字線上的一第二接觸位置中，形成一 N-P 二極管，包括一 N型半導體元件5668，其最好是具有一相當高的(N+)摻雜濃度，并與字線接觸。元件5668作為二極管的陰極。最好是具有相當?shù)偷?P-)摻雜濃度的一 P型半導體元件5666，被形成于N型半導體兀件5668上，以形成一個二極管。兀件5666作為二極管的陽極。一縱橫導體5664接觸半導體元件5666，其于一覆蓋層中促進二極管連接至導體5670。于此實施例，延伸通過一絕緣層(未顯不)的一插塞5662可制造在插塞5662與"熱板"導體5670之間的接觸。如可被看見的，在二極管搭接電路中的二極管可以種種的電路配置被耦接至字線及第一與第二導體，這些配置可依據(jù)存儲器陣列的結構來作選擇。又，每一個"熱板"導體可被使用以偏壓多條字線。圖57為具有二極管搭接的多條字線的布局視圖，這些字線共享單一對的"熱板"導體，其包括第一導體5770及第二導體5790。于此布局圖例中，結構的說明是從下層至上層。于下顯示層中，于半導體本體(未顯示)中有多個半導體條帶5721，5722，5723，5724...，其于一襯底(未顯示)上譬如可包括一 finFET型式NAND串行結構的鰭片。于下一個層，多條字線5751，5752，5753，5754延伸正交地橫越過條帶5721，5722，5723，5724。于字線5751，5752，5753，5754上方的一層中，一第一多個P-N 二極管(例如二極管5786)及一第二多個N-P 二極管(例如二極管5766)是沿著字線以隔開的位置被耦接。于第一與第二多個二極管上方的一層中，縱橫導體5784及5764是被實施(縱橫導體上的斷流器(cutout)顯示下層的二極管的位置)。最后，實施覆蓋縱橫導體5784及5764、第一與第二"熱板"導體5770與5790。"熱板"導體的寬度可以實質上大于所顯示的那些，只受限于它們被耦接的多條字線的間距。閃存陣列及其他型式的存儲器陣列可能需要相當高的正及負電壓被施加橫越過存儲器單元，以供編 程及擦除操作。這建構一種使鄰近字線(包括可能經(jīng)由二極管搭接耦接至相同對的"熱板"導體的字線)可能具有實質上不同的施加偏壓的狀態(tài)。因此，"熱板"導體的偏壓可被控制以在正常操作期間促進電流的阻隔。于一實施例中，"熱板"導體被維持于一浮動或未連接條件，以能不允許沿著導體的長度有電流流動。于另一實施例中，"熱板"導體可在操作期間被偏壓于逆向偏壓二極管搭接的二極管的電壓電平。圖58為具有二極管搭接的兩個"熱板"導體*之間的多重局部字線的簡化視圖，顯示在陣列的正常操作期間的潛行路徑的消去。于圖58中，說明于圖55的結構是被再造成具有相同的參考數(shù)字。此外，經(jīng)由第一導體5510的在字線5522與字線5524之間的電流路徑5800及5801是被顯示以供參考。又，經(jīng)由第二導體5530的在字線5522與字線5524之間電流路徑5802及5803是被顯示以供參考。于可能在一閃存裝置的編程期間產(chǎn)生的例示偏壓配置中，字線5524可被施加大約+20伏特以供編程用，而未被選取的字線5522可被施加大約+10伏特以作為一通過電壓電平。這兩字線5522及5524是經(jīng)由二極管搭接耦接至相同對的導體5510及5530。然而，電流路徑5800及5801是分別地被對向二極管5552及5556及對向二極管5554及5555阻擋。為達成此種阻擋效應，第一導體5510可被施加大于+20伏特的電壓，或于一替代方案中是維持浮動。又，電流路徑5802及5803是被對向二極管5542及5546及對向二極管5544及5548阻擋。為達成此種阻擋效應，第二導體5530可被施加低于+10伏特的電壓，或于一替代方案中是維持浮動。因此，在用于在閃存中讀取、編程或擦除的陣列的正常操作期間，熱板導體可以是通過取消選擇一熱板驅動器而浮動，或被偏壓以確保二極管的逆向偏壓。最好是，應利用浮動熱板。電容耦合導致浮動熱板導體被升壓至未阻礙一阻隔作用的電壓電平。在字線與熱板導體之間的電容耦合應該是小的，因為在隔開的位置的二極管電容應該是相當小。因此，使用二極管搭接技術不應大幅地影響字線RC延遲特征。圖59為采用說明于此的熱退火以供閃存用的集成電路的簡化方塊圖。集成電路470包括一存儲器陣列472，其是使用于一集成電路襯底上的閃存單元來實施，于其中字線是使用譬如類似參考圖54-圖58所說明的技術而被二極管搭接。一接地選擇及串行選擇譯碼器474 (包括適當?shù)尿寗悠?被耦接至及電性連通至串行選擇線及接地選擇線，其沿著存儲器陣列472的列配置。又，譯碼器474包括耦接至字線476的字線驅動器。一位線(行)譯碼器及驅動器478被耦接至及電性連通至多條位線480，其沿著存儲器陣列472中的行配置，用于從存儲器陣列472中的存儲器單元讀取數(shù)據(jù)，及將數(shù)據(jù)寫入至存儲器單元中。地址是于總線482上被提供至字線譯碼器及串行選擇譯碼器474及至位線譯碼器478。于此例子中，字線上的電流被用于弓I發(fā)熱，用于熱退火介電電荷捕捉結構，且加熱器板驅動器499是被包括在內。字線終端譯碼器450可響應于表示操作模式或在操作模式期間產(chǎn)生的地址及控制信號，以供裝置選擇性地連接字線至終端電路，或致能耦接至選擇的字線的終端電路，如上所述。在方塊484中的感測放大器及數(shù)據(jù)輸入結構包括用于讀取、編程及擦除模式的電流源，并經(jīng)由數(shù)據(jù)總線486耦接至位線譯碼器478。數(shù)據(jù)是經(jīng)由數(shù)據(jù)輸入線488而從集成電路470上的輸入/輸出端或集成電路470的內部或外部的其他數(shù)據(jù)源被提供至方塊484中的數(shù)據(jù)輸入結構。數(shù)據(jù)是經(jīng)由數(shù)據(jù)輸出線492而從方塊484中的感測放大器被提供至集成電路470上的輸入/輸出端或集成電路470的內部或外部的其他數(shù)據(jù)目標。使用一偏壓配置狀態(tài)機器而實施于此例子中的一種控制器494控制偏壓配置電源電壓的施加及電流源49 6，例如讀取、編程、擦除、擦除確認、編程確認電壓或供字線及位線用的電流，并使用一訪問控制過程來控制字線/電源線操作?？刂破?94包括用于致能熱退火的邏輯，包括控制全局字線對的使用，用于施加偏壓條件至局部字線以執(zhí)行熱退火操作?？刂破?94可通過使用在本技術領域熟知的特殊用途邏輯電路而被實施。于替代實施例中，控制器494包括一通用處理器，其可能被實施于同一個執(zhí)行一計算機編程以控制裝置的操作的集成電路上。于又其他實施例中，可能利用特殊用途邏輯電路及一通用處理器的組合以實施控制器494。于所說明的實施例中，其他電路490被包括于集成電路470上,例如一通用處理器或特殊用途應用電路，或提供被存儲器單元陣列所支持的系統(tǒng)單芯片功能性的多個模塊的組合。又，于某些實施例中，控制器包括編程/擦除循環(huán)計數(shù)器，及用于設置待被施加至熱退火處理的配置的參數(shù)的緩存器?？刂破骺膳c其他處理過程及讀取及寫入的任務功能操作一起執(zhí)行說明于此的程序(參考圖9-圖11及圖28-圖30)。于應用圖11的處理過程至圖59的電路時，字線終結步驟是被使用二極管搭接電路施加偏壓至字線的步驟置換。于應用圖28-圖30的處理過程至圖59的電路時，譯碼左右全局字線的步驟是被為陣列的選擇的區(qū)段偏壓第一與第二加熱器板的步驟置換。于應用圖30的處理過程至圖59的電路時，在區(qū)塊擦除期間終結字線的步驟亦可于某些實施例中被省略。一種熱輔助閃存已被說明。此技術是適合于具有NAND架構的閃存裝置以及使用其他架構的裝置一起使用。因為增加的耐久性是可能的，所以閃存可亦被使用于緩存器配置中。通過使用由字線中的電流所導致的電阻式加熱(譬如以其容易地被實施于集成電路裝置中的方式)，可產(chǎn)生熱以供熱退火用。通過施加熱退火操作，可達成改善的耐久性及/或增加的擦除速度。以上所述的具體實施例，對本發(fā)明的目的、技術方案和有益效果進行了進一步詳細說明，應理解的是，以上所述僅為本發(fā)明的具體實施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內 。
權利要求
1.一種在一集成電路上的存儲器，包括: 一陣列的存儲器單元，包括多行與多列，該陣列包括沿著所述列的多條分段字線； 電路，連接多個偏壓至所述分段字線的多段以引發(fā)電流供熱退火用；以及 多條位線，沿著對應的行。
2.如權利要求1所述的存儲器，其中所述分段字線的所述段包括多條局部字線，而連接偏壓的該電路包括: 多個第一開關與多個第二開關，耦接至所述分段字線的所述段的對應端； 多對全局字線，沿著對應的列，該對全局字線包括: 一第一全局字線，于沿著相對應的列的一給定局部字線上耦接至所述第一與第二開關的其中一個；及 一第二全局字線，于沿著相對應的列的該給定局部字線上耦接至所述第一與第二開關的另一個。
3.如權利要求2所述的存儲器，其中所述分段字線的所述段包括多條局部字線，且包括: 一地址譯碼器，耦接至該陣列，并包括一局部字線譯碼器，耦接至于所述局部字線中的所述第一與第二開關，以耦接選擇的局部字線至相對應對的全局字線。
4.如權利要求2所述 的存儲器，包括: 多個配對的字線驅動器及字線終端電路，耦接至對應對的全局字線，所述字線驅動器與所述字線終端電路適合于施加不同的偏壓條件。
5.如權利要求4所述的存儲器，包括:控制電路，用于控制多個配對的字線驅動器及字線終端電路，以施加偏壓至該對全局位線，其在一區(qū)塊擦除(block erase)之后以及與該區(qū)塊擦除協(xié)調，于選擇的局部字線中引發(fā)電流。
6.如權利要求4所述的存儲器，包括:控制電路邏輯，用于控制多個配對的字線驅動器及字線終端電路，以施加偏壓至該對全局位線，其不是穿插在讀取、編程及擦除操作之間就是在該讀取、編程及擦除操作期間，在選擇的局部字線中引發(fā)電流。
7.如權利要求4所述的存儲器，包括:控制電路，用于控制多個配對的字線驅動器及字線終端電路，以施加偏壓至該對全局位線，其在擦除操作期間，在選擇的局部字線中引發(fā)電流，其中所述偏壓包括一負電壓。
8.如權利要求4所述的存儲器，包括:控制電路，用于維持編程及擦除循環(huán)，編程循環(huán)或擦除循環(huán)的計算，且當該計算達到一門坎值時，用于控制多個配對的字線驅動器及字線終端電路，以施加偏壓至該對全局位線，其于選擇的局部字線中引發(fā)電流。
9.如權利要求1所述的存儲器，其中所述分段字線的所述段包括多條局部字線，而用于連接偏壓的該電路包括: 多個第一開關與多個第二開關，耦接至所述分段字線的所述段的對應端；以及 多對全局字線，沿著對應的列，該對全局字線包括: 一第一全局字線，于沿著相對應的列的一給定局部字線，耦接至所述第一與第二開關的其中一個 '及 一第二全局字線，于沿著相對應的列的該給定局部字線，耦接至所述第一與第二開關的另一個，且其中于所述對的全局字線中，所述第一全局字線及所述第二全局字線位于該陣列的存儲器單元的同一側。
10.如權利要求1所述的存儲器，其中所述分段字線的所述段包括多條局部字線，而用于連接偏壓的該電路包括: 多個第一開關與多個第二開關，耦接至所述分段字線的所述段的對應端；以及 多對全局字線，沿著對應的列，該對全局字線包括: 一第一全局字線，于沿著相對應的列的一給定局部字線上耦接至所述第一與第二開關的其中一個 '及 一第二全局字線，于沿著相對應的列的該給定局部字線上耦接至所述第一與第二開關的另一個，且其中于所述對的全局字線中，所述第一全局字線位于該陣列的存儲器單元的上方，且所述第二全局字線位于該陣列的存儲器單元的下方。
11.如權利要求1所述的存儲器，其中所述分段字線的所述段包括多條局部字線，且用于連接偏壓的該電路包括: 多個第一開關與多個第二開關，耦接至所述分段字線的所述段的對應端；以及 多對全局字線，沿著對應的列，該對全局字線包括: 一第一全局字線，于沿著相對應的列的一給定局部字線上耦接至所述第一與第二開關的其中一個；及 一第二全局字線，于沿著相對應的列的該給定局部字線上耦接至所述第一與第二開關的另一個，且其中所述第一全局字線及所述第二全局字線包括金屬。
12.—種操作一陣列的存儲器單元的方法，該陣列包括多條字線及多條位線，該方法包括: 施加不同的偏壓條件至一字線的多段的第一與第二端，用于引發(fā)電流，用于對耦接至所述段的該存儲器單元進行熱退火。
13.如權利要求12所述的方法，其中所述字線的多段為局部字線，且該方法包括:經(jīng)由耦接至該第一與第二端的多個開關，施加不同的偏壓條件至局部字線的第一與第二端。
14.如權利要求13所述的方法，其中所述字線的所述段為局部字線，且施加偏壓的步驟包括: 沿著對應的列驅動多對全局字線中的一選擇對的全局字線，該對全局字線包括: 一第一全局字線，于沿著相對應的列的一給定局部字線上耦接至所述第一與第二開關的其中一個:及 一第二全局字線，于沿著相對應的列的該給定局部字線上耦接至所述第一與第二開關的另一個。
15.如權利要求14所述的方法，包括: 使用一字線驅動器及字線終端電路耦接至該選擇的對的全局字線，用于施加不同的偏壓條件至該選擇的對的全局字線。
16.如權利要求13所述的方法，其中所述字線的所述段為多條局部字線，且該方法包括: 使用耦接至該陣列的一地址譯碼器來選擇一局部字線，包括一局部字線譯碼器，耦接至于所述局部字線中的所述第一與第二開關。
17.如權利要求12所述的方法，包括維持編程及擦除循環(huán)的計算，且當該計算達到一門坎值時，施加所述偏壓條件。
18.如權利要求12所述的方法，包括:施加所述偏壓條件，用于在將一負電壓施加至一選擇的段的操作期間進行熱退火。
19.一種在一集成電路上制造一存儲器的方法,該方法包括: 形成一陣列的存儲器單元，其包括多行與多列，該陣列包括沿著所述列的多條分段字線 '及 提供電路，耦接至所述字線以連接多個偏壓至所述分段字線的多段，用于引發(fā)電流以供熱退火用；以及 形成沿著對應的行的多條位線。
20.如權利要求19所述的制造方法，其中所述字線段包括多條局部字線，且提供該電路以連接偏壓的步驟包括: 于所述局部字線的末端形成第一與第二開關；及 沿著對應的列形成多對全局字線，其中該對全局字線包括:一第一全局字線，于沿著相對應的列的一給定局部字線上耦接至所述第一與第二開關的其中一個；及一第二全局字線，于沿著相對應的列的該給定局部字線上耦接至所述第一與第二開關的另一個。
21.如權利要求20所述的制造方法，其中所述字線段包括多條局部字線，且該方法包括: 提供耦接至該陣列 的一地址譯碼器，包括一局部字線譯碼器，其耦接至于所述局部字線中的第一與第二開關， 以耦接選擇的局部字線至相對應對的全局字線。
22.如權利要求20所述的制造方法，包括: 提供多個配對的字線驅動器及字線終端電路，其耦接至對應對的全局字線，其適合于施加不同的偏壓條件。
23.如權利要求19所述的制造方法，其中所述字線段包括多條局部字線，且提供該電路以連接偏壓的步驟包括: 于所述局部字線的末端形成第一與第二開關；及 沿著對應的列形成多對全局字線，其中該對全局字線包括:一第一全局字線，于沿著相對應的列的一給定局部字線上耦接至所述第一與第二開關的其中一個；及一第二全局字線，于沿著相對應的列的該給定局部字線上耦接至所述第一與第二開關的另一個，且其中于所述對的全局字線中，所述第一全局字線及所述第二全局字線位于該陣列的存儲器單元的同一側。
24.如權利要求19所述的制造方法，其中所述字線段包括多條局部字線，且提供該電路以連接偏壓的步驟包括: 于所述局部字線的末端形成第一與第二開關；及 沿著對應的列形成多對全局字線，其中該對全局字線包括:一第一全局字線，于沿著相對應的列的一給定局部字線上耦接至所述第一與第二開關的其中一個；及一第二全局字線，于沿著相對應的列的該給定局部字線上耦接至所述第一與第二開關的另一個，且其中于所述對的全局字線中，所述第一全局字線位于該陣列的存儲器單元的上方，且所述線以及所述第二全局字線位于該陣列的存儲器單元的下方。
25.如權利要求19所述的制造方法，其中所述字線段包括多條局部字線，且提供該電路以連接偏壓的步驟包括: 于所述局部字線的末端形成第一與第二開關；及 沿著對應的列形成多對全局字線，其中該對全局字線包括:一第一全局字線，于沿著相對應的列的一給定局部字線上耦接至所述第一與第二開關的其中一個；及一第二全局字線，于沿著相對應的列的該給定局部字線上耦接至所述第一與第二開關的另一個，且其中于所述對的全局字線中， 所述第一全局字線及所述第二全局字線包括金屬。
全文摘要
本發(fā)明具有分段字線的熱輔助閃存公開了一種存儲器，其包括一陣列的存儲器單元，存儲器單元包括數(shù)行與數(shù)列，該陣列包括多條沿著列的分段字線。分段字線的所述段包括多條局部字線。多個第一開關與多個第二開關耦接至所述局部字線的對應第一與第二端。存儲器包括電路，其耦接至第一與第二開關以連接多個偏壓至所述局部字線，用以引發(fā)電流供熱退火。該電路包括沿著對應的列的多對全局字線，多對全局字線包括第一全局字線，于沿著相對應的列的局部字線上耦接至第一開關；及第二全局字線，于沿著相對應的列的局部字線上耦接至第二開關。存儲器包括沿著對應的行的多條位線，其包括近端位線，耦接至全局位線。
文檔編號G11C16/06GK103247337SQ20131004638
公開日2013年8月14日 申請日期2013年2月5日 優(yōu)先權日2012年2月9日
發(fā)明者呂函庭, 郭明昌, 謝志昌, 張國彬, 蕭逸璿 申請人:旺宏電子股份有限公司