本發(fā)明關(guān)于一種靜態(tài)隨機(jī)存儲(chǔ)器單元，特別是關(guān)于一種采用非對(duì)稱MOS管的靜態(tài)隨機(jī)存儲(chǔ)器單元。

背景技術(shù)：
靜態(tài)隨機(jī)存取存儲(chǔ)器（SRAM）常被用于計(jì)算機(jī)系統(tǒng)中暫時(shí)存儲(chǔ)數(shù)據(jù)。只要持續(xù)有電源提供，SRAM可保持其存儲(chǔ)狀態(tài)而不需要任何數(shù)據(jù)更新的操作。SRAM裝置包括由“單元”組成的陣列，每個(gè)單元可存儲(chǔ)一“位”數(shù)據(jù)。典型的SRAM單元可包括兩個(gè)交叉藕接的反相器以及藕接反相器至兩條互補(bǔ)位線的兩個(gè)存取晶體管。兩個(gè)存取晶體管是由字線控制以選擇讀或?qū)懖僮魉璧膯卧?。在讀取操作時(shí)，存取晶體管導(dǎo)通，以允許保留在交叉藕接的反相器的儲(chǔ)存節(jié)點(diǎn)的電荷可通過位線與互補(bǔ)位線讀取。在寫入操作時(shí)，存取晶體管導(dǎo)通并且位線或互補(bǔ)位線的電壓提高至一定程度的電壓水平，以決定單元的存儲(chǔ)狀態(tài)。圖1為傳統(tǒng)的六晶體管靜態(tài)隨機(jī)存取存儲(chǔ)器的結(jié)構(gòu)圖。圖1中，傳統(tǒng)的六晶體管靜態(tài)隨機(jī)存取存儲(chǔ)器包括PMOS晶體管P1與P2以及NMOS晶體管N1、N2、N3與N4。其中PMOS晶體管P2的漏極藕接至NMOS晶體管N2的漏極，PMOS晶體管P1的漏極藕接至NMOS晶體管N1的漏極，NMOS晶體管N2與N1的源極藕接至一互補(bǔ)電壓源，如接地或Vss，PMOS晶體管P2的柵極與NMOS晶體管N2的柵極藕接至一儲(chǔ)存節(jié)點(diǎn)V1，儲(chǔ)存節(jié)點(diǎn)V1還藕接至PMOS晶體管P1與NMOS晶體管N1的漏極，PMOS晶體管P1的柵極與NMOS晶體管N1的柵極藕接至一儲(chǔ)存節(jié)點(diǎn)V2，該儲(chǔ)存節(jié)點(diǎn)V2還藕接至PMOS晶體管P2與NMOS晶體管N2的漏極，NMOS晶體管N3藕接儲(chǔ)存節(jié)點(diǎn)V1至一位線BL，NMOS晶體管N4藕接儲(chǔ)存節(jié)點(diǎn)V2至一互補(bǔ)位線/BL，NMOS晶體管N3與N4的柵極都由字線WL控制。當(dāng)進(jìn)行“寫”操作時(shí)，字線WL為高電平，此時(shí)NMOS晶體管N3、N4導(dǎo)通，以寫入“1”為例，此時(shí)位線BL為“1”，互補(bǔ)位線/BL為“0”，則第一節(jié)點(diǎn)V1為“1”，由此使得P2截止且N2導(dǎo)通，而N2導(dǎo)通會(huì)導(dǎo)致其漏極節(jié)點(diǎn)V2趨向互補(bǔ)電源（地或VSS），這與N4導(dǎo)通導(dǎo)致第二節(jié)點(diǎn)V2為“0”相符，V2趨向低電平進(jìn)而使得N1截止且P1導(dǎo)通，而P1導(dǎo)通會(huì)導(dǎo)致其漏極節(jié)點(diǎn)V1趨向正電源，這與N3導(dǎo)通導(dǎo)致第一節(jié)點(diǎn)V1為“1”相符，這種正反饋使得第一節(jié)點(diǎn)V1穩(wěn)固為“1”，“1”信息就被寫入SRAM單元；而當(dāng)進(jìn)行“讀”操作時(shí)，字線WL為高電平，NMOS晶體管N3、N4導(dǎo)通，位線BL與互補(bǔ)位線/BL預(yù)充電，SRAM單元信息則通過位線BL與互補(bǔ)位線/BL及外接的靈敏差分放大器讀出。然而上述傳統(tǒng)六晶體管靜態(tài)隨機(jī)存儲(chǔ)器卻存在如下缺點(diǎn)：由于采用對(duì)稱MOS管，讀寫裕量較小，當(dāng)Vdd電壓較低、字線/位線電壓之高電平較低，或者字線/位線低電壓較高，可能會(huì)導(dǎo)致寫入失敗或讀出失敗。綜上所述，可知先前技術(shù)的靜態(tài)隨機(jī)存儲(chǔ)器存在讀寫裕量小的問題，因此實(shí)有必要提出改進(jìn)的技術(shù)手段，來解決此一問題。

技術(shù)實(shí)現(xiàn)要素：
為克服上述現(xiàn)有技術(shù)的靜態(tài)隨機(jī)存取存儲(chǔ)器存在的讀寫裕量小的缺點(diǎn)，本發(fā)明的主要目的在于提供一種采用非對(duì)稱MOS管的靜態(tài)隨機(jī)存取存儲(chǔ)器單元，通過采用非對(duì)稱MOS管，使得靜態(tài)隨機(jī)存儲(chǔ)器在寫入時(shí)因上拉比減小而寫入裕量增加，在讀出時(shí)因單元比增大而讀出裕量增加，實(shí)現(xiàn)了提高讀寫裕量的目的。為達(dá)上述及其它目的，本發(fā)明一種采用非對(duì)稱MOS靜態(tài)隨機(jī)存取存儲(chǔ)器，該靜態(tài)隨機(jī)存取存儲(chǔ)器單元包括2個(gè)PMOS管和4個(gè)NMOS管，其中，每個(gè)NMOS管均采用非對(duì)稱的MOS管。進(jìn)一步地，該非對(duì)稱的MOS管采用非對(duì)稱輕摻雜漏極注入技術(shù)獲得。可選地，該非對(duì)稱的MOS管采用非對(duì)稱間隔技術(shù)獲得。進(jìn)一步地，通過調(diào)整參數(shù)，使該非對(duì)稱的MOS管的漏源電流大于源漏電流，并獲得盡量大的漏源電流。進(jìn)一步地，該非對(duì)稱MOS管的靜態(tài)隨機(jī)存儲(chǔ)器單元包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管及第四NMOS管，該第二PMOS晶體管的漏極耦接至該第二NMOS晶體管的漏極形成第二儲(chǔ)存節(jié)點(diǎn)，該第一PMOS晶體管的漏極藕接至該第一NMOS晶體管的漏極形成第一儲(chǔ)存節(jié)點(diǎn)，該第二NMOS晶體管與該第一NMOS管的源極耦接至一互補(bǔ)電壓源,該第一PMOS管、該第二PMOS管源極接正電源，該第二PMOS晶體管的柵極與該第二NMOS晶體管的柵極耦接至該第一儲(chǔ)存節(jié)點(diǎn)，該第一儲(chǔ)存節(jié)點(diǎn)還耦接至該第三NMOS晶體管的漏極，該第一PMOS晶體管的柵極與該第一NMOS晶體管的柵極耦接至該第二儲(chǔ)存節(jié)點(diǎn)，該第二儲(chǔ)存節(jié)點(diǎn)還耦接至該第四NMOS晶體管的漏極，該第三NMOS晶體管耦接該第一儲(chǔ)存節(jié)點(diǎn)至一位線，該第四NMOS晶體管耦接該第二儲(chǔ)存節(jié)點(diǎn)至一互補(bǔ)位線，該第三NMOS晶體管與第四NMOS管的柵極都由字線控制，該第一NMOS管、該第二NMOS管、第三NMOS管及第四NMOS管均采用非對(duì)稱MOS管。進(jìn)一步地，當(dāng)該些非對(duì)稱NMOS順接時(shí),漏源電流大等效地使得順接時(shí)的等效寬長(zhǎng)比增加,當(dāng)非對(duì)稱NMOS反接時(shí)，源漏電流小等效地使得反接時(shí)的等效寬長(zhǎng)比減小。進(jìn)一步地，在寫入時(shí)，因非對(duì)稱NMOS管第三NMOS管或第四NMOS管順接而等效寬長(zhǎng)比增大，該靜態(tài)隨機(jī)存儲(chǔ)器單元的上拉比變小從而使得寫入時(shí)中間節(jié)點(diǎn)“0”電平的電壓變低而增加寫入裕量。進(jìn)一步地，讀出時(shí)，因非對(duì)稱NMOS管第三NMOS管或第四NMOS管反接而等效寬長(zhǎng)比減小，該靜態(tài)隨機(jī)存儲(chǔ)器單元的單元比增加使得讀出時(shí)中間節(jié)點(diǎn)“0”電平的電壓下降而增加讀出裕量。進(jìn)一步地，該靜態(tài)隨機(jī)存儲(chǔ)器單元的位線、互補(bǔ)位線、電源、互補(bǔ)電源均在第三金屬層垂直走線。進(jìn)一步地，該靜態(tài)隨機(jī)存儲(chǔ)器單元的字線在第二金屬層水平走線。與現(xiàn)有技術(shù)相比，本發(fā)明一種采用非對(duì)稱MOS管的靜態(tài)隨機(jī)存儲(chǔ)器單元通過采用非對(duì)稱MOS管，使得靜態(tài)隨機(jī)存儲(chǔ)器在寫入時(shí)因上拉比減小而寫入裕量增加，在讀出時(shí)因單元比增大而讀出裕量增加。附圖說明圖1為現(xiàn)有技術(shù)一種六晶體管靜態(tài)隨機(jī)存取存儲(chǔ)器的電路結(jié)構(gòu)圖；圖2及圖3為本發(fā)明一種采用非對(duì)稱MOS管的靜態(tài)隨機(jī)存儲(chǔ)器單元寫入/讀出時(shí)的電路結(jié)構(gòu)圖；圖4為本發(fā)明中所采用的非對(duì)稱MOS管的結(jié)構(gòu)示意圖；圖5為本發(fā)明之采用非對(duì)稱MOS管的靜態(tài)隨機(jī)存儲(chǔ)器的布線圖。具體實(shí)施方式以下通過特定的具體實(shí)例并結(jié)合附圖說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點(diǎn)與功效。本發(fā)明亦可通過其它不同的具體實(shí)例加以施行或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)亦可基于不同觀點(diǎn)與應(yīng)用，在不背離本發(fā)明的精神下進(jìn)行各種修飾與變更。圖2及圖3為本發(fā)明一種采用非對(duì)稱MOS管的靜態(tài)隨機(jī)存取存儲(chǔ)器單元較佳實(shí)施例寫入/讀出時(shí)的電路結(jié)構(gòu)圖。如圖2及圖3所示，本發(fā)明一種采用非對(duì)稱MOS管的靜態(tài)隨機(jī)存取存儲(chǔ)器包括PMOS晶體管P1與P2以及非對(duì)稱NMOS晶體管N1、N2、N3與N4。其中PMOS晶體管P2的漏極藕接至NMOS晶體管N2的漏極形成第二儲(chǔ)存節(jié)點(diǎn)V2，PMOS晶體管P1的漏極藕接至NMOS晶體管N1的漏極形成第一儲(chǔ)存節(jié)點(diǎn)V1，NMOS晶體管N2與N1的源極藕接至一互補(bǔ)電壓源，如接地或Vss，PMOS管P1、P2源極接正電源，PMOS晶體管P2的柵極與NMOS晶體管N2的柵極耦接至第一儲(chǔ)存節(jié)點(diǎn)V1，第一儲(chǔ)存節(jié)點(diǎn)V1還耦接至NMOS晶體管N3的漏極，PMOS晶體管P1的柵極與NMOS晶體管N1的柵極耦接至第二儲(chǔ)存節(jié)點(diǎn)V2，第二儲(chǔ)存節(jié)點(diǎn)V2還耦接至NMOS晶體管N4的漏極，NMOS晶體管N3耦接第一儲(chǔ)存節(jié)點(diǎn)V1至一位線BL，NMOS晶體管N4耦接第二儲(chǔ)存節(jié)點(diǎn)V2至一互補(bǔ)位線BLb，NMOS晶體管N3與N4的柵極都由字線WL控制，以上NMOS管N1/N2/N3/N4均采用非對(duì)稱MOS管。根據(jù)現(xiàn)有技術(shù)的分析不難得知，寫入時(shí)，P1/N1、P2/N2要形成正反饋，采用對(duì)稱MOS管，雖然方便連接和布線，但是很多參數(shù)不能兼顧或優(yōu)化，因此，本發(fā)明中的N1/N2/N3/N4均采用非對(duì)稱MOS管，圖4為本發(fā)明中所采用的非對(duì)稱MOS管的結(jié)構(gòu)示意圖，采用非對(duì)稱LDD（LightlyDppedDrain:輕摻雜漏極）注入技術(shù)、非對(duì)稱間隔（Spacer）等可以獲得非對(duì)稱MOS管，調(diào)整參數(shù)使得漏源電流Ids>Isd（源漏電流）并獲得盡量大的漏源電流Ids，即漏極D和源極S不能隨意交換，當(dāng)非對(duì)稱NMOS順接時(shí)即電流由漏極流向源極時(shí),Ids大等效地使得順接時(shí)的等效寬長(zhǎng)比增加,當(dāng)非對(duì)稱NMOS反接時(shí)即電流由源極流向漏極時(shí),Isd小等效地使得反接時(shí)的等效寬長(zhǎng)比減小,在寫入時(shí)因非對(duì)稱NMOS管N3或N4順接而等效寬長(zhǎng)比增大，SRAM的上拉比（Pull－upRation：P管寬長(zhǎng)比/傳輸NMOS管N3或N4的寬長(zhǎng)比）變小從而使得寫入時(shí)中間節(jié)點(diǎn)“0”電平的電壓變低而達(dá)到寫入裕量的增加；讀出時(shí)因非對(duì)稱NMOS管N3或N4反接而等效寬長(zhǎng)比減小,且下拉非對(duì)稱NMOS管順接而等效寬長(zhǎng)比增加,SRAM的單元比（CellRatio：下拉NMOS管寬長(zhǎng)比/傳輸NMOS管N3或N4的寬長(zhǎng)比）增加使得讀出時(shí)中間節(jié)點(diǎn)“0”電平的電壓下降從而達(dá)到讀出裕量的增加。讀出時(shí)，如圖3所示，位線BL和互補(bǔ)位線BLb被預(yù)充電至Vdd，當(dāng)該單元被選中時(shí)，字線WL被置高，若存儲(chǔ)信息為“1”，即第一儲(chǔ)存節(jié)點(diǎn)V1電壓為“1”而第二儲(chǔ)存節(jié)點(diǎn)V2電壓為“0”，則N4導(dǎo)通，從而BLb上有電流流動(dòng)，此電流對(duì)N4來說是Isd，而對(duì)N2來說是Ids，Ids>Isd，N2順接,其等效寬長(zhǎng)比增加,N4反接,其等效寬長(zhǎng)比減小,SRAM的單元比(WN2/LN2)/(WN4/LN4)等效增大，這導(dǎo)致中間節(jié)點(diǎn)即第二存儲(chǔ)節(jié)點(diǎn)V2的“0”電平電壓變低，從而在外界條件惡化時(shí)也保證該存儲(chǔ)節(jié)點(diǎn)是低電平，故容易讀出，該電流經(jīng)讀出放大器放大后形成與存儲(chǔ)信息對(duì)應(yīng)的高電平輸出，若存儲(chǔ)信息為“0”，即第一儲(chǔ)存節(jié)點(diǎn)V1電壓為“0”而第二儲(chǔ)存節(jié)點(diǎn)V2電壓為“1”，則N3導(dǎo)通，從而BL上有電流流動(dòng)，由于N1、N3采用了非對(duì)稱MOS管，此電流對(duì)N3來說是Isd，而對(duì)N1來說是Ids，Ids>Isd，N1順接,等效地增大了寬長(zhǎng)比,N3反接,其等效寬長(zhǎng)比減小,SRAM的單元比(WN1/LN1)/(WN3/LN3)等效增大，這導(dǎo)致中間節(jié)點(diǎn)即第一存儲(chǔ)節(jié)點(diǎn)V1的“0”電平電壓變低，從而在外界條件惡化時(shí)也保證該存儲(chǔ)節(jié)點(diǎn)是低電平，故容易讀出，該電流經(jīng)讀出放大器放大后形成與存儲(chǔ)信息對(duì)應(yīng)的低電平輸出。因此，不論存儲(chǔ)信息情況，采用非對(duì)稱MOS管因單元比較采用對(duì)稱MOS管時(shí)大，這導(dǎo)致中間節(jié)點(diǎn)的“0”電平電壓更低，從而更容易讀出存儲(chǔ)信息，或者在條件惡化時(shí)能正常讀出，亦即提高了讀出裕量。寫入時(shí)，如圖2所示，若需要寫入“1”，即位線BL="1"而BLb="0"，字線WL拉高，非對(duì)稱MOS管N4順接導(dǎo)通，導(dǎo)通電流為Ids，該Ids相對(duì)于采用對(duì)稱MOS管時(shí)大，其等效寬長(zhǎng)比增加，而作為負(fù)載的PMOS管P1電流不變，上拉比(WP2/LP2)/(WN4/LN4)變小，中間節(jié)點(diǎn)即第二存儲(chǔ)節(jié)點(diǎn)V2的“0”電平電壓變低，從而保證在外接條件變化時(shí)，該節(jié)點(diǎn)能可靠被認(rèn)為是低電平“0”，寫入更可靠即增加了寫入裕量；同理，由于電路的對(duì)稱性，寫入“0”時(shí)，采用非對(duì)稱MOS管一樣具有前述特點(diǎn)?？梢姡捎梅菍?duì)稱MOS管由于可以有效減小上拉比使得中間節(jié)點(diǎn)的“0”電平電壓降低，從而實(shí)現(xiàn)增加寫入裕量。圖5為本發(fā)明之采用非對(duì)稱MOS管的靜態(tài)隨機(jī)存儲(chǔ)器的布線圖，位線BL、BLb、電源Vdd、Vss均在金屬層3（Metal3）垂直走線，而字線WL在金屬層2（Metal2）水平走線，非常便于組陣和避免交叉耦合。可見，本發(fā)明一種采用非對(duì)稱MOS管的靜態(tài)隨機(jī)存儲(chǔ)器單元通過采用非對(duì)稱MOS管，使得靜態(tài)隨機(jī)存儲(chǔ)器在寫入時(shí)因上拉比減小而更容易寫入，增加了寫入裕量，在讀出時(shí)單元比增加而更容易讀出存儲(chǔ)信息，提高了讀出裕量。上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何本領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修飾與改變。因此，本發(fā)明的權(quán)利保護(hù)范圍，應(yīng)如權(quán)利要求書所列。