適用于低電壓寄存器堆的寫(xiě)加強(qiáng)的抗讀位線漏電存儲(chǔ)單元的制作方法
【專(zhuān)利摘要】本發(fā)明屬于集成電路存儲(chǔ)單元【技術(shù)領(lǐng)域】，具體為一種適用于低電壓寄存器堆的寫(xiě)加強(qiáng)的抗讀位線漏電存儲(chǔ)單元。該存儲(chǔ)單元包括：插入兩個(gè)寫(xiě)打斷晶體管的交叉耦合的兩個(gè)反相器，兩個(gè)寫(xiě)晶體管，由四個(gè)晶體管組成的新型的抗位線漏電的讀端口。當(dāng)進(jìn)行寫(xiě)操作時(shí)，關(guān)斷插入的兩個(gè)寫(xiě)打斷晶體管，兩個(gè)反相器之間的反饋打斷，使得寫(xiě)操作更加容易，從而增強(qiáng)了低電壓下的寫(xiě)能力；當(dāng)進(jìn)行讀操作時(shí)，開(kāi)啟插入的兩個(gè)NMOS晶體管，保持兩個(gè)反相器之間的反饋，只要讀字線RWL為低電平，則讀位線到地之間始終有兩個(gè)關(guān)斷的NMOS晶體管，這大大減小了讀位線上的漏電，增強(qiáng)了低電壓下讀操作的穩(wěn)定性。
【專(zhuān)利說(shuō)明】適用于低電壓寄存器堆的寫(xiě)加強(qiáng)的抗讀位線漏電存儲(chǔ)單元
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于CMOS (Complementary Metal Oxide Semiconductor)集成電路存儲(chǔ)單元【技術(shù)領(lǐng)域】，具體涉及一種用于寄存器堆或靜態(tài)隨機(jī)存儲(chǔ)器的存儲(chǔ)單元。
【背景技術(shù)】
[0002]隨著集成電路的不斷發(fā)展，微處理器被廣泛應(yīng)用于嵌入式系統(tǒng)之中，如生物醫(yī)療設(shè)備、移動(dòng)終端以及便攜式設(shè)備等。在這些應(yīng)用中，功耗已經(jīng)成為最重要的指標(biāo)之一。作為微處理器的關(guān)鍵模塊，寄存器堆的功耗在整個(gè)微處理器中占了很大比重。而降低電壓無(wú)疑是眾多低功耗技術(shù)中最有效的手段之一。同時(shí)，在絕大多數(shù)情況下，寄存器堆限制了微處理器的最低可工作電壓，從而限制了微處理器功耗的降低。因此，低電壓成為當(dāng)前寄存器堆設(shè)計(jì)領(lǐng)域的研究熱點(diǎn)和挑戰(zhàn)。
[0003]圖1為傳統(tǒng)的8管寄存器堆存儲(chǔ)單元。PMOS管100和NMOS管102構(gòu)成一個(gè)反相器，它們的漏級(jí)在節(jié)點(diǎn)108相連，柵極在節(jié)點(diǎn)109相連；同樣的，PMOS管101和NMOS管103也構(gòu)成一個(gè)反相器。這樣，上述四個(gè)晶體管構(gòu)成了兩個(gè)交叉耦合的反相器，通過(guò)正反饋可以保存真值。它有兩個(gè)存儲(chǔ)節(jié)點(diǎn):真存儲(chǔ)節(jié)點(diǎn)109和偽存儲(chǔ)節(jié)點(diǎn)108。寫(xiě)電路由NMOS管104和NMOS管105構(gòu)成。其中，晶體管104的源級(jí)連接到寫(xiě)位線WBLB上，漏級(jí)連接到存儲(chǔ)節(jié)點(diǎn)108，柵極連接到寫(xiě)字線WffL上；晶體管105的源級(jí)連接到寫(xiě)位線WBL上，漏級(jí)連接到存儲(chǔ)節(jié)點(diǎn)109，柵極連接到寫(xiě)字線WffL上。進(jìn)行寫(xiě)操作時(shí)，通過(guò)寫(xiě)字線WffL開(kāi)啟NMOS管104和105，數(shù)據(jù)通過(guò)WBL和WBLB寫(xiě)入到存儲(chǔ)節(jié)點(diǎn)108和109中。讀電路由NMOS管106和NMOS管107構(gòu)成。其中，晶體管106的源級(jí)連接到節(jié)點(diǎn)110，漏級(jí)連接到讀位線RBL，柵極連接到讀字線；晶體管107的源級(jí)連接到地線上,漏級(jí)連接到偽存儲(chǔ)節(jié)點(diǎn)110,柵極連接到存儲(chǔ)節(jié)點(diǎn)109。進(jìn)行讀操作時(shí)，通過(guò)讀字線選通晶體管106，數(shù)據(jù)通過(guò)晶體管106從偽存儲(chǔ)節(jié)點(diǎn)110傳輸?shù)阶x位線RBL上。
[0004]圖1所示的傳統(tǒng)存儲(chǔ)單元的優(yōu)點(diǎn)是通過(guò)讀隔離保證讀操作時(shí)存儲(chǔ)值不被破壞，確保了讀操作的穩(wěn)定性。它的主要缺點(diǎn)有兩個(gè):沒(méi)有對(duì)寫(xiě)操作進(jìn)行加強(qiáng)，導(dǎo)致低電壓下寫(xiě)操作困難；最壞情況下，對(duì)于未選通的存儲(chǔ)單元，讀端口中只有一個(gè)晶體管保持關(guān)斷，當(dāng)一根讀位線上連接的存儲(chǔ)單元增加時(shí)，讀端口的漏電可能會(huì)導(dǎo)致讀操作時(shí)讀位線無(wú)法保持高電平，從而出現(xiàn)讀錯(cuò)誤。
[0005]因此，為了適應(yīng)寄存器堆在低電壓下工作的需求，有必要研究并實(shí)現(xiàn)一種新的存儲(chǔ)單元來(lái)解決傳統(tǒng)存儲(chǔ)單元在低電壓下遇到的問(wèn)題。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的是適應(yīng)當(dāng)前寄存器堆低功耗的發(fā)展趨勢(shì)，提供一種可以在低電壓下穩(wěn)定工作的新型存儲(chǔ)單元。
[0007]本發(fā)明提出的寄存器堆存儲(chǔ)單元，適用于低電壓寄存器堆的寫(xiě)加強(qiáng)的抗讀位線漏電存儲(chǔ)，其結(jié)構(gòu)包括: 第一和第二反相器，所述的第一和第二反相器交叉耦合，通過(guò)正反饋來(lái)存儲(chǔ)真值，具有真存儲(chǔ)節(jié)點(diǎn)和互補(bǔ)存儲(chǔ)節(jié)點(diǎn)；在所述的第一和第二反相器的下拉路徑上分別插入了一個(gè)寫(xiě)打斷晶體管，并通過(guò)寫(xiě)打斷信號(hào)來(lái)控制這兩個(gè)寫(xiě)打斷晶體管的開(kāi)關(guān)，從而控制兩個(gè)反相器之間的反饋的開(kāi)啟與關(guān)斷；其中:
第一寫(xiě)晶體管，其源級(jí)連接在真存儲(chǔ)節(jié)點(diǎn)上，漏級(jí)連接在第一寫(xiě)位線上，柵極連接在寫(xiě)字線上；
第二寫(xiě)晶體管，其源級(jí)連接在互補(bǔ)存儲(chǔ)節(jié)點(diǎn)上，漏級(jí)連接在第二寫(xiě)位線上，柵極連接在與字線上；
第一讀隔離管，其源級(jí)連接在讀字線上，漏級(jí)連接在第一偽存儲(chǔ)節(jié)點(diǎn)上，柵極連接在真存儲(chǔ)節(jié)點(diǎn)上；
第二讀隔離管，其源級(jí)連接在地線上，漏級(jí)連接在第一偽存儲(chǔ)節(jié)點(diǎn)上，柵極連接在真存儲(chǔ)節(jié)點(diǎn)上；
第一讀晶體管，其源級(jí)連接在第二偽存儲(chǔ)節(jié)點(diǎn)上，漏級(jí)連接在讀位線上，柵極連接在第一偽存儲(chǔ)節(jié)點(diǎn)上；
第二讀晶體管，其源級(jí)連接在地線上，漏級(jí)連接在第二偽存儲(chǔ)節(jié)點(diǎn)上，柵極連接在讀字線上。
[0008]本發(fā)明中，在進(jìn)行寫(xiě)操作時(shí)，通過(guò)寫(xiě)打斷信號(hào)來(lái)保持插入的兩個(gè)寫(xiě)打斷晶體管處于關(guān)斷狀態(tài)；寫(xiě)操作結(jié)束時(shí)，通過(guò)寫(xiě)打斷信號(hào)來(lái)重新開(kāi)啟兩個(gè)寫(xiě)打斷晶體管；在進(jìn)行讀操作時(shí)，通過(guò)寫(xiě)打斷信號(hào)保持兩個(gè)寫(xiě)打斷晶體管處于開(kāi)啟狀態(tài)；在進(jìn)行數(shù)據(jù)保持時(shí)，通過(guò)寫(xiě)打斷信號(hào)保持兩個(gè)寫(xiě)打斷晶體管處于開(kāi)啟狀態(tài)。
[0009]本發(fā)明存儲(chǔ)單元，當(dāng)進(jìn)行寫(xiě)操作時(shí)，關(guān)斷插入的兩個(gè)寫(xiě)打斷晶體管，兩個(gè)反相器之間的反饋打斷，使得寫(xiě)操作更加容易，從而增強(qiáng)了低電壓下的寫(xiě)能力；當(dāng)進(jìn)行讀操作時(shí)，開(kāi)啟插入的兩個(gè)NMOS晶體管，保持兩個(gè)反相器之間的反饋，只要讀字線RWL為低電平，則讀位線到地之間始終有兩個(gè)關(guān)斷的NMOS晶體管，這大大減小了讀位線上的漏電，增強(qiáng)了低電壓下讀操作的穩(wěn)定性。本發(fā)明通過(guò)加強(qiáng)存儲(chǔ)單元的寫(xiě)能力以及提高其讀操作的穩(wěn)定性，使其更加適用于低電壓寄存器堆，有效降低寄存器堆的功耗。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0010]圖1為傳統(tǒng)的8管式存儲(chǔ)單元的示意圖。
[0011]圖2為寫(xiě)加強(qiáng)的抗讀位線漏電的單個(gè)寄存器堆存儲(chǔ)單元的示意圖。
[0012]圖3為寫(xiě)加強(qiáng)的抗讀位線漏電的寄存器堆存儲(chǔ)單元陣列的示意圖。
【具體實(shí)施方式】
[0013]本發(fā)明描述了一種適用于低電壓寄存器堆的寫(xiě)加強(qiáng)的抗讀位線漏電存儲(chǔ)單元。以下詳細(xì)闡述了本發(fā)明的各種實(shí)例及其設(shè)計(jì)思想。
[0014]圖2示例性的表示了本發(fā)明第一實(shí)例的12管式存儲(chǔ)單元。該存儲(chǔ)單元包括上拉元件200和201，下拉元件204和205，寫(xiě)打斷元件202和203，寫(xiě)控制元件206和207，讀隔離元件208和209，讀元件210和211。
[0015]上拉元件200為PMOS晶體管，其源級(jí)連接到電源電壓線上，漏級(jí)連接到互補(bǔ)存儲(chǔ)節(jié)點(diǎn)212，柵極連接到真存儲(chǔ)節(jié)點(diǎn)213。寫(xiě)打斷元件202為NMOS晶體管，其源級(jí)連接到節(jié)點(diǎn)214，漏級(jí)連接到互補(bǔ)存儲(chǔ)節(jié)點(diǎn)212，柵極連接到節(jié)點(diǎn)216。下拉元件204為NMOS晶體管，其源級(jí)連接到地線上，漏級(jí)連接到互補(bǔ)存儲(chǔ)節(jié)點(diǎn)212,柵極連接到真存儲(chǔ)節(jié)點(diǎn)213。上拉元件201為PMOS晶體管，其源級(jí)連接到電源電壓線上，漏級(jí)連接到真存儲(chǔ)節(jié)點(diǎn)213，柵極連接到互補(bǔ)存儲(chǔ)節(jié)點(diǎn)212。寫(xiě)打斷元件203為NMOS晶體管，其源級(jí)連接到節(jié)點(diǎn)215，漏級(jí)連接到真存儲(chǔ)節(jié)點(diǎn)213，柵極連接到節(jié)點(diǎn)216。下拉元件205為NMOS晶體管，其源級(jí)連接到地線上，漏級(jí)連接到真存儲(chǔ)節(jié)點(diǎn)213，柵極連接到互補(bǔ)存儲(chǔ)節(jié)點(diǎn)212。節(jié)點(diǎn)216由控制信號(hào)WL驅(qū)動(dòng)。這樣六個(gè)晶體管200、201、202、203、204、205構(gòu)成了一對(duì)可由寫(xiě)打斷信號(hào)W L來(lái)打斷反饋的交叉耦合的反相器，并形成了兩個(gè)存儲(chǔ)節(jié)點(diǎn):真存儲(chǔ)節(jié)點(diǎn)213和互補(bǔ)存儲(chǔ)節(jié)點(diǎn)212。
[0016]寫(xiě)打斷信號(hào)WL對(duì)于反相器對(duì)之間的反饋的控制方式描述如下:在進(jìn)行寫(xiě)操作時(shí)，寫(xiě)打斷信號(hào)WL置低電平，從而保持兩個(gè)寫(xiě)打斷元件202和203處于關(guān)斷狀態(tài)，打斷反相器對(duì)之間的反饋；在進(jìn)行讀操作時(shí)，寫(xiě)打斷信號(hào)WL置高電平，從而保持兩個(gè)寫(xiě)打斷元件202和203處于開(kāi)啟狀態(tài)，保持反相器對(duì)之間的反饋；在進(jìn)行數(shù)據(jù)保持時(shí)，寫(xiě)打斷信號(hào)WL置高電平，保持兩個(gè)寫(xiě)打斷元件202和203處于開(kāi)啟狀態(tài)，保持反相器對(duì)之間的反饋。
[0017]寫(xiě)控制元件206和207均為NMOS晶體管。其中，寫(xiě)控制元件206的源級(jí)連接到互補(bǔ)存儲(chǔ)節(jié)點(diǎn)212，漏級(jí)連接到互補(bǔ)寫(xiě)位線WBLB，柵極連接到寫(xiě)字線WffL ;寫(xiě)控制元件206的源級(jí)連接到互補(bǔ)存儲(chǔ)節(jié)點(diǎn)212，漏級(jí)連接到互補(bǔ)寫(xiě)位線WBLB，柵極連接到寫(xiě)字線WWL。在進(jìn)行寫(xiě)操作時(shí)，寫(xiě)字線WffL置高電平，選通寫(xiě)控制元件206和207，通過(guò)在真寫(xiě)位線WBL和互補(bǔ)寫(xiě)位線WBLB上施加相反的電平，將數(shù)據(jù)寫(xiě)入到存儲(chǔ)節(jié)點(diǎn)212和213。
[0018]讀隔離元件208為PMOS晶體管，其源級(jí)連接到讀字線RWL，漏級(jí)連接到偽存儲(chǔ)節(jié)點(diǎn)217，柵極連接到真存儲(chǔ)節(jié)點(diǎn)213。讀隔離元件209為NMOS晶體管，其源級(jí)連接到地線，漏級(jí)連接到偽存儲(chǔ)節(jié)點(diǎn)217，柵極連接到真存儲(chǔ)節(jié)點(diǎn)213。讀元件210為NMOS晶體管，其源級(jí)連接到節(jié)點(diǎn)219，漏級(jí)連接到讀位線RBL，柵極連接到偽存儲(chǔ)節(jié)點(diǎn)217。讀元件211為NMOS晶體管，其源級(jí)連接到地線，漏級(jí)連接到節(jié)點(diǎn)219，柵極連接到讀字線RWL。在進(jìn)行讀操作時(shí)，讀字線RWL置高電平，數(shù)據(jù)從存儲(chǔ)節(jié)點(diǎn)通過(guò)四個(gè)讀晶體管208、209、210和211傳輸?shù)阶x位線RBL上。
[0019]圖3示例性的表示了本發(fā)明第二示例的存儲(chǔ)單元陣列。它由存儲(chǔ)單元335、336和一個(gè)行共享的讀晶體管333組成。與圖2第一實(shí)例的存儲(chǔ)單元相比，該存儲(chǔ)單元陣列中得存儲(chǔ)單元有細(xì)微的區(qū)別:同一行存儲(chǔ)單元中的NMOS晶體管211被一個(gè)共享的N M O S晶體管333取代。通過(guò)合理選擇晶體管333的尺寸，可以使得電路的功能和性能不受損害，而晶體管數(shù)目減少，從而減小了電路的面積。
【權(quán)利要求】
1.一種適用于低電壓寄存器堆的寫(xiě)加強(qiáng)的抗讀位線漏電存儲(chǔ)單元，其特征在于包括: 第一反相器和第二反相器，所述的第一反相器和第二反相器交叉耦合，通過(guò)正反饋來(lái)存儲(chǔ)真值，具有真存儲(chǔ)節(jié)點(diǎn)和互補(bǔ)存儲(chǔ)節(jié)點(diǎn)；在所述的第一反相器和第二反相器的下拉路徑上分別插入有一個(gè)寫(xiě)打斷晶體管，并通過(guò)寫(xiě)打斷信號(hào)來(lái)控制這兩個(gè)寫(xiě)打斷晶體管的開(kāi)關(guān)，從而控制兩個(gè)反相器之間的反饋的開(kāi)啟與關(guān)斷； 第一寫(xiě)晶體管，其源極連接在真存儲(chǔ)節(jié)點(diǎn)上，漏極連接在第一寫(xiě)位線上，柵極連接在寫(xiě)字線上； 第二寫(xiě)晶體管，其源極連接在互補(bǔ)存儲(chǔ)節(jié)點(diǎn)上，漏極連接在第二寫(xiě)位線上，柵極連接在與字線上； 第一讀隔離管，其源極連接在讀字線上，漏極連接在第一偽存儲(chǔ)節(jié)點(diǎn)上，柵極連接在真存儲(chǔ)節(jié)點(diǎn)上； 第二讀隔離管，其源極連接在地線上，漏極連接在第一偽存儲(chǔ)節(jié)點(diǎn)上，柵極連接在真存儲(chǔ)節(jié)點(diǎn)上； 第一讀晶體管，其源極連接在第二偽存儲(chǔ)節(jié)點(diǎn)上，漏極連接在讀位線上，柵極連接在第一偽存儲(chǔ)節(jié)點(diǎn)上； 第二讀晶體管，其源極連接在地線上，漏極連接在第二偽存儲(chǔ)節(jié)點(diǎn)上，柵極連接在讀字線上。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)單元，其特征在于:在進(jìn)行寫(xiě)操作時(shí)，通過(guò)寫(xiě)打斷信號(hào)來(lái)保持插入的兩個(gè)寫(xiě)打斷晶體管處于關(guān)斷狀態(tài)。
3.根據(jù)權(quán)利要求1所述的存儲(chǔ)單元，其特征在于:在進(jìn)行讀操作時(shí)，通過(guò)寫(xiě)打斷信號(hào)保持兩個(gè)寫(xiě)打斷晶體管處于開(kāi)啟狀態(tài)。
4.根據(jù)權(quán)利要求1所述的存儲(chǔ)單元，其特征在于:在進(jìn)行數(shù)據(jù)保持時(shí)，通過(guò)寫(xiě)打斷信號(hào)保持兩個(gè)寫(xiě)打斷晶體管處于開(kāi)啟狀態(tài)。
5.根據(jù)權(quán)利要求1所述的存儲(chǔ)單元，其特征在于:第二讀晶體管由一行存儲(chǔ)單元共享。
【文檔編號(hào)】G11C7/18GK103500583SQ201310410505
【公開(kāi)日】2014年1月8日 申請(qǐng)日期:2013年9月11日 優(yōu)先權(quán)日:2013年9月11日
【發(fā)明者】虞志益, 韓軍, 鄒澤遠(yuǎn), 李毅, 程旭, 曾曉洋 申請(qǐng)人:復(fù)旦大學(xué)