三維交叉存取雙端口位單元設(shè)計(jì)的制作方法
【專(zhuān)利摘要】本發(fā)明提供了一種半導(dǎo)體存儲(chǔ)器，其包括具有被布置為多行和多列的多個(gè)交叉存取雙端口位單元的雙端口存儲(chǔ)陣列，多個(gè)交叉存取雙端口位單元中的每一個(gè)都具有兩個(gè)交叉存取端口以用于從交叉存取雙端口位單元讀出和寫(xiě)入一位或多位數(shù)據(jù)。半導(dǎo)體存儲(chǔ)器還包括與雙端口存儲(chǔ)陣列的多個(gè)行中的至少一行相關(guān)的字線(xiàn)對(duì)，字線(xiàn)對(duì)被配置為傳輸行選擇信號(hào)對(duì)以用于在行中的一個(gè)或多個(gè)交叉存取雙端口位單元上啟動(dòng)一個(gè)或多個(gè)讀出和寫(xiě)入操作。半導(dǎo)體存儲(chǔ)器還包括與雙端口存儲(chǔ)器陣列的多個(gè)列中的至少一列相關(guān)的列選擇線(xiàn)對(duì)，列選擇線(xiàn)對(duì)被配置為傳輸列選擇信號(hào)對(duì)以用于在列中的交叉存取雙端口位單元上啟動(dòng)讀出和寫(xiě)入操作。本發(fā)明還提供了一種對(duì)雙端口存儲(chǔ)陣列實(shí)施的方法。
【專(zhuān)利說(shuō)明】三維交叉存取雙端口位單元設(shè)計(jì)

【技術(shù)領(lǐng)域】
[0001]本發(fā)明公開(kāi)的系統(tǒng)和方法涉及半導(dǎo)體存儲(chǔ)器。更具體地，所公開(kāi)的系統(tǒng)和方法涉及雙端口半導(dǎo)體存儲(chǔ)器。

【背景技術(shù)】
[0002]靜態(tài)隨機(jī)存取存儲(chǔ)器(“SRAM”)包括設(shè)置在行和列中的多個(gè)位單元以形成陣列。每一個(gè)SRAM位單元都包括連接至位線(xiàn)和字線(xiàn)的多個(gè)晶體管，位線(xiàn)和字線(xiàn)用于從位單元讀出一位或多位數(shù)據(jù)和將一位或多位數(shù)據(jù)寫(xiě)入位單元。SRAM具有保存數(shù)據(jù)而無(wú)需刷新的有利特征且常用于集成電路中。嵌入式SRAM在高速通信、圖像處理和片上系統(tǒng)(SOC)應(yīng)用中特別普及。
[0003]雙端口 SRAM位單元是具有兩個(gè)端口(例如，端口 A和端口 B)的特定類(lèi)型的SRAM位單元，這使得能夠通過(guò)端口 A和端口 B大約在同一時(shí)間多次讀出或多次寫(xiě)入存儲(chǔ)在SRAM位單元中的數(shù)據(jù)位。這種雙端口位單元設(shè)計(jì)允許不同的應(yīng)用對(duì)位單元實(shí)施并行操作。此外，如果第一 SRAM單兀和第二 SRAM單兀在同一列或同一行中，則可同時(shí)實(shí)施對(duì)第一 SRAM單兀的讀出操作和第二 SRAM單元上的寫(xiě)入操作。


【發(fā)明內(nèi)容】

[0004]根據(jù)本發(fā)明的一個(gè)方面，提供了一種半導(dǎo)體存儲(chǔ)器，包括:雙端口存儲(chǔ)陣列，具有被布置為多行和多列的多個(gè)交叉存取雙端口位單元，多個(gè)交叉存取雙端口位單元中的每一個(gè)都具有兩個(gè)交叉存取端口以針對(duì)交叉存取雙端口位單元讀出和寫(xiě)入一位或多位數(shù)據(jù)；字線(xiàn)對(duì)，與雙端口存儲(chǔ)陣列的多個(gè)行中的至少一行相關(guān)，字線(xiàn)對(duì)被配置為傳輸行選擇信號(hào)對(duì)以啟動(dòng)該行中的一個(gè)或多個(gè)交叉存取雙端口位單元的一個(gè)或多個(gè)讀出和寫(xiě)入操作；列選擇線(xiàn)對(duì)，與雙端口存儲(chǔ)陣列的多個(gè)列中的至少一列相關(guān)，列選擇線(xiàn)對(duì)被配置為傳輸列選擇信號(hào)對(duì)以在讀出和寫(xiě)入操作期間啟動(dòng)該列中的交叉存取雙端口位單元。
[0005]優(yōu)選地，該半導(dǎo)體存儲(chǔ)器還包括:位線(xiàn)對(duì)，連接至多個(gè)交叉存取雙端口位單元的兩個(gè)交叉存取端口以針對(duì)交叉存取雙端口位單元讀出/寫(xiě)入一位或多位數(shù)據(jù)。
[0006]優(yōu)選地，交叉存取雙端口位單元的每一個(gè)交叉存取端口都包括一對(duì)晶體管。
[0007]優(yōu)選地，交叉存取雙端口位單元的交叉存取端口被設(shè)置在與其上設(shè)置交叉存取雙端口位單元的其余部件的層分離的層上。
[0008]優(yōu)選地，交叉存取端口通過(guò)一個(gè)或多個(gè)層間通孔連接至形成在不同層上的交叉存取雙端口位單元的其他部件以形成三維(3D)結(jié)構(gòu)。
[0009]優(yōu)選地，交叉存取雙端口位單元的交叉存取端口連接至與交叉存取雙端口位單元的行相關(guān)的字線(xiàn)對(duì)。
[0010]優(yōu)選地，交叉存取雙端口位單元的交叉存取端口受到與交叉存取雙端口位單元的列相關(guān)的列選擇線(xiàn)對(duì)的控制。
[0011]優(yōu)選地，當(dāng)行選擇信號(hào)為邏輯高時(shí)，啟用行選擇信號(hào)對(duì)中的每一個(gè)以選擇該行中交叉存取雙端口位單元的一個(gè)交叉存取端口。
[0012]優(yōu)選地，當(dāng)列選擇信號(hào)為邏輯低時(shí)，啟用列選擇信號(hào)對(duì)中的每一個(gè)以選擇該列中交叉存取雙端口位單元的一個(gè)交叉存取端口，列選擇信號(hào)對(duì)中的其中一個(gè)在讀出和寫(xiě)入操作期間的任何時(shí)間均為邏輯低。
[0013]根據(jù)本發(fā)明的另一方面，提供了一種半導(dǎo)體存儲(chǔ)器單元，包括:鎖存器，用于在存儲(chǔ)器單元中存儲(chǔ)一位或多位數(shù)據(jù)；交叉存取端口對(duì)，用于針對(duì)存儲(chǔ)器單元讀出和寫(xiě)入一位或多位數(shù)據(jù)；交叉存取端口對(duì)連接至字線(xiàn)對(duì)，字線(xiàn)對(duì)被配置為在存儲(chǔ)器陣列中傳輸存儲(chǔ)器單元的行的行選擇信號(hào)對(duì)，并且，交叉存取端口對(duì)被列選擇線(xiàn)對(duì)控制，列選擇線(xiàn)對(duì)被配置為在針對(duì)存儲(chǔ)器單元的讀出或?qū)懭氩僮髌陂g，在存儲(chǔ)陣列中傳輸存儲(chǔ)器單元的列的列控制信號(hào)對(duì)。
[0014]優(yōu)選地，交叉存取端口對(duì)形成在一層上，而存儲(chǔ)器單元的其余部件形成在與層分隔的不同層上。
[0015]優(yōu)選地，交叉存取端口對(duì)通過(guò)一個(gè)或多個(gè)層間通孔連接至形成在不同層上的存儲(chǔ)器單元的其他部件以形成三維(3D)結(jié)構(gòu)。
[0016]優(yōu)選地，當(dāng)行選擇信號(hào)為邏輯高時(shí)，正啟用行選擇信號(hào)對(duì)中的每一個(gè)以選擇該行中的存儲(chǔ)器單元的一個(gè)交叉存取端口。
[0017]優(yōu)選地，當(dāng)列選擇信號(hào)為邏輯低時(shí)，負(fù)啟用列選擇信號(hào)對(duì)中的每一個(gè)以選擇該列中的存儲(chǔ)器單元的一個(gè)交叉存取端口，列選擇信號(hào)對(duì)中的其中一個(gè)在讀出或?qū)懭氩僮髌陂g的任何時(shí)間均為邏輯低。
[0018]根據(jù)本發(fā)明的又一方面，提供了一種對(duì)具有被布置為多行和多列的多個(gè)交叉存取雙端口位單元的雙端口存儲(chǔ)陣列實(shí)施的方法，包括:啟用行選擇信號(hào)對(duì)以對(duì)雙端口存儲(chǔ)陣列的行中的一個(gè)或多個(gè)交叉存取雙端口位單元實(shí)施一個(gè)或多個(gè)讀出和寫(xiě)入操作，多個(gè)交叉存取雙端口位單元中的每一個(gè)都具有兩個(gè)交叉存取端口以進(jìn)行交叉存取雙端口位單元的讀出或?qū)懭氩僮?；設(shè)置與第一交叉存取雙端口位單元相關(guān)的第一對(duì)列選擇信號(hào)，從而啟用第一交叉存取雙端口位單元的一個(gè)交叉存取端口 ；通過(guò)啟用的交叉存取端口對(duì)第一交叉存取雙端口位單元實(shí)施寫(xiě)入操作，而不通過(guò)第一交叉存取雙端口位單元的另一個(gè)交叉存取端口實(shí)施任何讀出/寫(xiě)入操作。
[0019]優(yōu)選地，該方法還包括:設(shè)置與第二交叉存取雙端口位單元相關(guān)的第二對(duì)列選擇信號(hào)，從而啟用第二交叉存取雙端口位單元的一個(gè)交叉存取端口 ；通過(guò)啟用的交叉存取端口對(duì)第二交叉存取雙端口位單元實(shí)施讀出或?qū)懭氩僮?，而不通過(guò)第二交叉存取雙端口位單元的另一個(gè)交叉存取端口實(shí)施任何讀出/寫(xiě)入操作；第一交叉存取雙端口位單元和第二交叉存取雙端口位單元共享雙端口存儲(chǔ)陣列中的同一行。
[0020]優(yōu)選地，該方法還包括:在一層上形成多個(gè)交叉存取雙端口位單元中的每一個(gè)的交叉存取端口，而交叉存取雙端口位單元的其他部件形成在與層分隔開(kāi)的不同層上。
[0021]優(yōu)選地，該方法還包括:將交叉存取端口對(duì)通過(guò)一個(gè)或多個(gè)層間通孔連接至形成在不同層上的交叉存取雙端口位單元的其他部件以形成三維(3D)結(jié)構(gòu)。
[0022]優(yōu)選地，當(dāng)行選擇信號(hào)為邏輯高時(shí)，正啟用行選擇信號(hào)對(duì)中的每一個(gè)以選擇該行中的交叉存取雙端口位單元的一個(gè)交叉存取端口。
[0023]優(yōu)選地，當(dāng)列選擇信號(hào)為邏輯低時(shí)，負(fù)啟用列選擇信號(hào)對(duì)中的每一個(gè)以選擇該列中的交叉存取雙端口位單元的一個(gè)交叉存取端口，列選擇信號(hào)對(duì)中的其中一個(gè)在寫(xiě)入操作期間的任何時(shí)間均為邏輯低。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0024]圖1A是根據(jù)一些實(shí)施例的雙端口存儲(chǔ)器的一個(gè)實(shí)例的框圖。
[0025]圖1B是根據(jù)圖1A示出的雙端口存儲(chǔ)器的存儲(chǔ)陣列的一個(gè)實(shí)例的框圖。
[0026]圖1C示出了根據(jù)圖1B示出的存儲(chǔ)陣列的雙端口位單元的一個(gè)實(shí)例。
[0027]圖2示出了根據(jù)一些實(shí)施例的對(duì)只具有行選擇信號(hào)的雙端口存儲(chǔ)器中的存取雙端口位單元實(shí)施讀出和寫(xiě)入操作的一個(gè)實(shí)例。
[0028]圖3A至圖3E示出了根據(jù)一些實(shí)施例的位于雙端口存儲(chǔ)器的同一行上的雙端口位單元的端口選擇信號(hào)的時(shí)序。
[0029]圖4示出了根據(jù)一些實(shí)施例的用于雙端口位單元120的3D結(jié)構(gòu)的示意圖的一個(gè)實(shí)例，其中，分別在兩個(gè)不同的層上實(shí)施位單元的端口 A和端口 B的字線(xiàn)和位線(xiàn)。
[0030]圖5示出了根據(jù)一些實(shí)施例的用于雙端口位單元220的3D結(jié)構(gòu)的示意圖的一個(gè)實(shí)例，其中，3D結(jié)構(gòu)除了包括雙端口位單元120之外，還包括交叉存取讀出/寫(xiě)入(R/W)端口以控制雙端口位單元的讀出/寫(xiě)入操作。
[0031]圖6示出了根據(jù)一些實(shí)施例的通過(guò)行和列選擇信號(hào)對(duì)交叉存取的雙端口存儲(chǔ)器中的交叉存取雙端口位單元上實(shí)施讀出和寫(xiě)入操作的一個(gè)實(shí)例。
[0032]圖7是根據(jù)一些實(shí)施例的分別對(duì)至少兩個(gè)交叉存取雙端口位單元同時(shí)實(shí)施讀出和寫(xiě)入操作的方法流程圖的一個(gè)實(shí)例，其中，兩個(gè)交叉存取雙端口位單元在雙端口存儲(chǔ)器芯片的同一行中。

【具體實(shí)施方式】
[0033]預(yù)期結(jié)合附圖來(lái)閱讀對(duì)示例性實(shí)施例的這種描述，附圖被認(rèn)為是整個(gè)書(shū)面說(shuō)明書(shū)的一部分。除非另有明確描述，諸如“連接”和“互連”的關(guān)于接合、連接等的術(shù)語(yǔ)是指其中一個(gè)結(jié)構(gòu)直接地或通過(guò)插入結(jié)構(gòu)間接地固定或接合至另一結(jié)構(gòu)的關(guān)系，以及兩者都是可移動(dòng)的或剛性的接合或關(guān)系。同樣地，除非另有明確描述，諸如“接合”、“連接”和“互連”的關(guān)于電連接等的術(shù)語(yǔ)是指其中一個(gè)結(jié)構(gòu)直接地或通過(guò)插入結(jié)構(gòu)間接地連接的關(guān)系。
[0034]發(fā)明人發(fā)明了在雙端口存儲(chǔ)器中具有多個(gè)雙端口位單元的新型雙端口位單元存儲(chǔ)芯片設(shè)計(jì)，其中，每一個(gè)雙端口位單元都具有一對(duì)交叉存取讀出/寫(xiě)入端口(端口 A和端口 B)以用于位單元的讀出和寫(xiě)入操作。在一些實(shí)施例中，這對(duì)交叉存取讀出/寫(xiě)入端口由行和列選擇信號(hào)控制。本發(fā)明公開(kāi)了三維SRAM結(jié)構(gòu)，其中，通過(guò)在與雙端口位單元的其余部件分隔開(kāi)的層上實(shí)現(xiàn)一對(duì)交叉存取讀出/寫(xiě)入端口來(lái)分離每一個(gè)交叉存取雙端口位單元。在一些實(shí)施例中，在操作期間，當(dāng)雙端口存儲(chǔ)器的同一行上的多個(gè)位單元被選擇為用于讀出操作和/或?qū)懭氩僮鲿r(shí)，每一個(gè)交叉存取雙端口位單元中僅有一個(gè)端口是開(kāi)啟的。
[0035]圖1A示出了雙端口存儲(chǔ)器100的一個(gè)實(shí)例，雙端口存儲(chǔ)器100包括存儲(chǔ)器位單元120的陣列102 (見(jiàn)圖1B)。陣列102連接至行譯碼器104-1和104-2 (共同稱(chēng)為“行譯碼器104”)，其分別從行地址寄存器106-1和106-2 (共同稱(chēng)為“行地址寄存器106”)接收行地址。行地址寄存器106連接至相應(yīng)的讀出/寫(xiě)入邏輯控制單元108-1和108-2 (共同稱(chēng)為“讀出/寫(xiě)入邏輯控制單元108”)。
[0036]存儲(chǔ)器陣列102還連接至感測(cè)放大器(“SA”)/寫(xiě)入驅(qū)動(dòng)程序塊(write driverblocks) 110-1和110-2 (共同稱(chēng)為“SA/寫(xiě)入驅(qū)動(dòng)程序塊110”)，其連接至相應(yīng)的列譯碼器112-1和112-2 (共同稱(chēng)為“列譯碼器112”)和輸入/輸出緩沖器114-1和114-2 (I/O緩沖器114)。每個(gè)列譯碼器112都連接至相應(yīng)的列地址寄存器118-1和118-2 (共同稱(chēng)為“列地址寄存器118”)，列地址寄存器118從讀出/寫(xiě)入邏輯控制單元108接收地址。
[0037]現(xiàn)在轉(zhuǎn)向圖1B，其示出了根據(jù)一些實(shí)施例的雙端口存儲(chǔ)陣列102的一個(gè)實(shí)例，位單元120被布置為行122的數(shù)值為η和列124的數(shù)值為m。每一個(gè)位單元120都被設(shè)置在字線(xiàn)對(duì)(WL_A和WL_B)之間以分別通過(guò)端口 A和端口 B進(jìn)行讀出/寫(xiě)入操作，字線(xiàn)對(duì)水平橫跨存儲(chǔ)陣列(即，在X方向上)。兩對(duì)互補(bǔ)位線(xiàn)(“BL” (BL_A和BLB_A、BL_B和BLB_B))用于分別從端口 A和端口 B讀出/寫(xiě)入數(shù)據(jù)位，兩對(duì)互補(bǔ)位線(xiàn)垂直地跨過(guò)存儲(chǔ)陣列(B卩，在y方向上)。在一些實(shí)施例中，位線(xiàn)BLB_A和BL_A可包括扭結(jié)(twists) 126，其用于緩解位線(xiàn)BL_A和BL_B之間的耦合問(wèn)題或平衡BL_A和BLB_A的載荷。
[0038]圖1C示出了八晶體管(“8T”)位單元120的一個(gè)實(shí)例。雖然在下文中8T位單元被描述為位單元的一個(gè)實(shí)例，但本領(lǐng)域一般技術(shù)人員應(yīng)當(dāng)理解，可使用包括但不限于6T、10T、12T和14T (僅列舉幾個(gè)有可能的)的其他數(shù)量的晶體管來(lái)形成位單元。
[0039]如圖1C所示，位單元120包括由一對(duì)交叉耦合的反相器130、132形成的鎖存器128以用于存儲(chǔ)數(shù)據(jù)位。反相器130包括用作上拉晶體管的PMOS晶體管134和用作下拉晶體管的NMOS晶體管136。PMOS晶體管具有連接至高壓電源VDD的源極和連接至節(jié)點(diǎn)138(用作反相器130的輸出端)的漏極。反相器130的NMOS晶體管136具有連接至低壓電源VSS的源極和連接至S節(jié)點(diǎn)138的漏極。晶體管134和136的柵極在SB節(jié)點(diǎn)140處連接在一起，SB節(jié)點(diǎn)140用作反相器130的輸入端和反相器132的輸出端。
[0040]如圖1C所示，反相器132包括在一些實(shí)施例中用作上拉晶體管的PMOS晶體管142和在一些實(shí)施例中用作下拉晶體管的NMOS晶體管144。晶體管142具有連接至VDD的源極、連接至SB節(jié)點(diǎn)140的漏極和連接至S節(jié)點(diǎn)138的柵極。反相器132的晶體管144具有連接至VSS的源極、連接至SB節(jié)點(diǎn)140的漏極和連接至S節(jié)點(diǎn)138的柵極。
[0041]如圖1C所示，位單元120還包括多個(gè)傳輸晶體管146、148、150和152。在一些實(shí)施例中，晶體管146、148、150和152是NMOS晶體管，但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，晶體管146、148、150和152可以為PMOS晶體管。晶體管146具有在節(jié)點(diǎn)154處連接至字線(xiàn)WL_A的柵極、連接至S節(jié)點(diǎn)138的源極和在節(jié)點(diǎn)156處連接至位線(xiàn)BL_A的漏極。晶體管148具有在節(jié)點(diǎn)158處連接至字線(xiàn)WL_B的柵極、連接至S節(jié)點(diǎn)138的源極和在節(jié)點(diǎn)160處連接至位線(xiàn)BL_B的漏極。晶體管150具有連接至SB節(jié)點(diǎn)140的源極、在節(jié)點(diǎn)162處連接至位線(xiàn)BLB_A的漏極和在節(jié)點(diǎn)164處連接至字線(xiàn)WL_A的柵極。晶體管152具有連接至SB節(jié)點(diǎn)140的源極、在節(jié)點(diǎn)166處連接至位線(xiàn)BLB_B的漏極和在節(jié)點(diǎn)168處連接至字線(xiàn)WL_B的柵極。
[0042]在一些實(shí)施例中，如圖2所示，在雙端口存儲(chǔ)器100的操作期間，如果位單元120-1和120-2的相應(yīng)的胃1^和WL_B信號(hào)是禁用的(例如，在邏輯電平“O”處)，則對(duì)位單元120-1和120-2不實(shí)施讀出/寫(xiě)入操作。例如，在一些實(shí)施例中，同時(shí)都是使能的(例如，在邏輯電平“I”處)以分別通過(guò)端口 A和端口訪(fǎng)問(wèn)在SRAM的同一行上的位單元120-3和 120-4。
[0043]在圖2示出的實(shí)例中，WL_A是使能的以通過(guò)端口 A對(duì)位單元120_4實(shí)施寫(xiě)入操作，而WL_B是使能的以通過(guò)端口 B同時(shí)對(duì)同一行上的位單元120-3實(shí)施讀出操作。在WL_A和WL_B都是使能狀態(tài)時(shí)，則通過(guò)位單元120-3的端口 A實(shí)施虛擬讀出操作，而通過(guò)端口 B實(shí)施讀出操作。同時(shí)，通過(guò)位單元120-4的端口 B實(shí)施虛擬讀出操作,而通過(guò)端口 A對(duì)單元實(shí)施寫(xiě)入操作。由于通過(guò)端口 B對(duì)位單元120-3實(shí)施讀出操作，其中，位單元120-3和120-4共享同一使能字線(xiàn)(即，WL_B線(xiàn))，通過(guò)位單元120-4的端口 B的虛擬讀出操作未禁用，其可導(dǎo)致讀出干擾寫(xiě)入(Read-Disturb-Write, RDff)問(wèn)題。
[0044]具體地，分別如圖3A和圖3B的信號(hào)圖所示，WL_A和WL_B都可以是使能的以對(duì)位單元120-4通過(guò)端口 A實(shí)施寫(xiě)入操作和通過(guò)端口 B實(shí)施虛擬讀出操作。如果胃1^4脈沖在時(shí)間上先于或滯后WL_B脈沖足夠的裕度以進(jìn)行寫(xiě)入操作，那么可成功實(shí)施通過(guò)端口 A的寫(xiě)入操作。另一方面，如圖3C所示，如果WL_A脈沖和WL_B脈沖在時(shí)間上彼此完全重疊，那么對(duì)位單元120-4的寫(xiě)入操作將會(huì)失敗。如圖3D和圖3E所示，即使當(dāng)WL_A脈沖和WL_B脈沖不完全重疊時(shí)，如果脈沖之間(之前或之后)未留有足夠的時(shí)間裕度以進(jìn)行寫(xiě)入操作，那么對(duì)位單元120-4的寫(xiě)入操作將失敗。由于同時(shí)讀出操作引起的寫(xiě)入操作失敗稱(chēng)為RDW問(wèn)題。RDff問(wèn)題將引起雙端口位單元120完成寫(xiě)入操作所必需的的最小寫(xiě)入電壓(write Vccmin)的增大，其也導(dǎo)致雙端口存儲(chǔ)器100的總體最小電壓的增高。
[0045]在一些實(shí)施例中，在三維(3D) SRAM結(jié)構(gòu)中實(shí)施每一個(gè)雙端口位單元120，在不同的層上制造雙端口位單元120的各個(gè)部件，其中，不同層上的部件通過(guò)一個(gè)或多個(gè)層間通孔(ILV)彼此連接。通過(guò)利用多層來(lái)制造雙端口位單元120，這種3D SRAM架構(gòu)減小了雙端口存儲(chǔ)器100的芯片尺寸或封裝(footprint)。圖4示出了用于雙端口位單元120的3D結(jié)構(gòu)的示意圖實(shí)例，其中，分別在兩個(gè)不同的層170和180上實(shí)施位單元的端口 A和端口 B的字線(xiàn)和位線(xiàn)，且端口 A和端口 B的部件通過(guò)ILV190彼此連接。雖然這種3D結(jié)構(gòu)有助于減小雙端口位單元120的封裝，但是它對(duì)緩解如以上論述的由對(duì)雙端口位單元的同時(shí)讀出/寫(xiě)入操作引起的RDW問(wèn)題幾乎沒(méi)有效果。
[0046]圖5示出了用于雙端口位單元220的3D結(jié)構(gòu)的示意圖的實(shí)例，雙端口位單元220除雙端口位單元120之外，還包括交叉存取讀出/寫(xiě)入(R/W)端口以控制對(duì)雙端口位單元的讀出/寫(xiě)入操作。如圖5所示，交叉存取R/W端口 200包括用作上拉晶體管的PMOS晶體管202和用作下拉晶體管的NMOS晶體管204。晶體管202具有連接至WL_A的源極和連接至用作交叉存取R/W端口 200的輸出端的節(jié)點(diǎn)/層間通孔206的漏極。交叉存取R/W端口200的輸出的晶體管204具有連接至低壓電源VSS的源極和連接至節(jié)點(diǎn)206的漏極。晶體管202和204的柵極連接在一起且由列選擇信號(hào)CSB_A控制。
[0047]類(lèi)似地，交叉存取R/W端口 210包括用作上拉晶體管的PMOS晶體管212和用作下拉晶體管的NMOS晶體管214。晶體管212具有連接至WL_B的源極和連接至用作交叉存取R/W端口 210的輸出端的節(jié)點(diǎn)/層間通孔216的漏極。交叉存取R/W端口 210的輸出的晶體管214具有連接至低壓電源VSS的源極和連接至節(jié)點(diǎn)216的漏極。晶體管212和214的柵極連接在一起且由列選擇信號(hào)CSB_B控制。在一些實(shí)施例中，在與層170分隔開(kāi)的層180上制造交叉存取R/W端口 200和210，在層170上制造雙端口位單元220的其余部件。例如，至少通過(guò)層間通孔206和216將位于兩個(gè)不同層上的雙端口位單元220的部件彼此連接以形成雙端口位單元220的3D SRAM結(jié)構(gòu)。這種3D SRAM結(jié)構(gòu)減小了雙端口位單元220的占用空間且通過(guò)將交叉存取R/W端口放置在不同的層上簡(jiǎn)化了交叉存取R/W端口和雙端口位單元的其余部件之間的布線(xiàn)。
[0048]在包括交叉存取雙端口位單元220的雙端口存儲(chǔ)器的操作期間，行選擇信號(hào)WL_A和WL_B都是正使能的以選擇要存取的位單元的行的地址。列選擇信號(hào)CSB_A和CSB_B都是負(fù)使能的以選擇要存取的位單元的列的地址。利用CSB_A/CSB_B以實(shí)現(xiàn)對(duì)雙端口位單元220的交叉存取操作。
[0049]例如，如圖6所示，不管位單元220-1和220_2的列選擇信號(hào)CSB_A和CSB_B的電壓或邏輯電平，當(dāng)它們的相應(yīng)的交叉存取R/W端口由于它們的WL_A和WL_B信號(hào)是非使能的(例如，在邏輯電平“O”處)而被關(guān)閉時(shí)，對(duì)位單元220-1和220-2不實(shí)施讀出/寫(xiě)入操作。當(dāng)概^和胃!^同時(shí)都為使能時(shí)(例如，在邏輯電平“I”處)以分別通過(guò)端口 A和端口B對(duì)SRAM的同一行上的位單元220-3和220-4實(shí)施讀出和寫(xiě)入操作時(shí)，列選擇信號(hào)CSB_A和CSB_B選擇在其上將要實(shí)施讀出或?qū)懭氩僮鞯奈粏卧?br> [0050]例如，如圖6所示，WL_A為使能的以通過(guò)端口 A對(duì)位單元220_4實(shí)施寫(xiě)入操作，且同時(shí)WL_B為使能的以通過(guò)端口 B對(duì)同一行上的位單元220-3上實(shí)施讀出操作。由于CSB_B [η]被設(shè)置為邏輯“O”(B卩，負(fù)使能)以選擇位單元220-3的端口 B，而CSB_A[n]被設(shè)置為邏輯“I”(S卩，負(fù)禁用)以阻止位單元220-3的端口 A，因此通過(guò)端口 B對(duì)位單元220-3實(shí)施讀出操作，而不通過(guò)位單元220-3的端口 A實(shí)施虛擬讀出操作。同時(shí)，由于CSB_A[n+l]被設(shè)置為邏輯“O”(即，負(fù)使能)以選擇位單元220-4的端口 A，而CSB_B[n+l]被設(shè)置為邏輯“I”(即，負(fù)禁用)以阻止位單元220-4的端口 B，因此通過(guò)端口 A對(duì)位單元220-4實(shí)施寫(xiě)入操作，而不實(shí)施通過(guò)位單元220-4的端口 B的虛擬讀出操作。由于在沒(méi)有來(lái)自通過(guò)同一位單元的端口 B的競(jìng)爭(zhēng)讀出操作的干擾的情況下，對(duì)位單元220-4上執(zhí)行寫(xiě)操作，因此通過(guò)交叉存取雙端口位單元220消除了讀出干擾寫(xiě)入(RDW)的問(wèn)題。
[0051]圖7是分別對(duì)至少兩個(gè)交叉存取雙端口位單元上同時(shí)實(shí)施讀出和寫(xiě)入操作的方法的流程圖700的一個(gè)實(shí)例，其中，這兩個(gè)交叉存取雙端口位單元在雙端口存儲(chǔ)器芯片的同一行中。
[0052]在步驟702中，啟用一對(duì)行選擇信號(hào)以分別對(duì)第一交叉存取雙端口位單元實(shí)施讀出操作和對(duì)第二交叉存取雙端口位單元實(shí)施寫(xiě)入操作。在一些實(shí)施例中，第一和第二交叉存取雙端口位單元共享雙端口存儲(chǔ)器中的同一行。
[0053]在步驟704中，設(shè)置與第一交叉存取雙端口位單元相關(guān)的第一對(duì)列選擇信號(hào)，從而啟用第一交叉存取雙端口位單元的端口 A而禁用第一交叉存取雙端口位單元的端口 B。
[0054]在步驟706中，通過(guò)端口 A對(duì)第一交叉存取雙端口位單元實(shí)施讀出操作，而沒(méi)有通過(guò)第一交叉存取雙端口位單元的端口 B實(shí)施任何讀出/寫(xiě)入操作。
[0055]在步驟708中，設(shè)置與第二交叉存取雙端口位單元相關(guān)的第二對(duì)列選擇信號(hào)，從而啟用第二交叉存取雙端口位單元的端口 B而禁用第二交叉存取雙端口位單元的端口 A。
[0056]在步驟710中，通過(guò)端口 B對(duì)第二交叉存取雙端口位單元實(shí)施寫(xiě)入操作，而沒(méi)有通過(guò)第一交叉存取雙端口位單元的端口 A實(shí)施任何讀出/寫(xiě)入操作。
[0057]通過(guò)以上描述的雙端口位單元存儲(chǔ)器芯片設(shè)計(jì)，可避免讀出干擾寫(xiě)入(RDW)問(wèn)題(當(dāng)對(duì)雙端口位單元的寫(xiě)入操作被通過(guò)不同的端口對(duì)同一雙端口位單元的讀出或虛擬讀出操作干擾時(shí)可發(fā)生RDW問(wèn)題)，因此可改進(jìn)對(duì)位單元的寫(xiě)入電壓以滿(mǎn)足低VDD操作。
[0058]在一些實(shí)施例中，半導(dǎo)體存儲(chǔ)器包括具有被布置為多行和多列的多個(gè)交叉存取雙端口位單元的雙端口存儲(chǔ)陣列，其中，多個(gè)交叉存取雙端口位單元的每一個(gè)都具有用于從交叉存取雙端口位單元讀出和寫(xiě)入一位或多位數(shù)據(jù)的兩個(gè)交叉存取端口。半導(dǎo)體存儲(chǔ)器還包括與雙端口存儲(chǔ)陣列的多行中的至少一行相關(guān)的字線(xiàn)對(duì)，其中，字線(xiàn)對(duì)被配置為傳輸行選擇信號(hào)對(duì)以使能對(duì)行中的一個(gè)或多個(gè)交叉存取雙端口位單元的一個(gè)或多個(gè)讀出和寫(xiě)入操作。半導(dǎo)體存儲(chǔ)器還包括與雙端口存儲(chǔ)陣列的多列中的至少一列相關(guān)的列選擇線(xiàn)對(duì)，其中，該列選擇線(xiàn)對(duì)被配置為傳輸列選擇信號(hào)對(duì)以在讀出和寫(xiě)入操作期間使能列中的交叉存取雙端口位單元。
[0059]在一些實(shí)施例中，半導(dǎo)體存儲(chǔ)器還包括:連接至多個(gè)交叉存取雙端口位單元的兩個(gè)交叉存取端口的位線(xiàn)對(duì)以從交叉存取雙端口位單元讀出/寫(xiě)入一位或多位數(shù)據(jù)。
[0060]在一些實(shí)施例中，交叉存取雙端口位單元的每一個(gè)交叉存取端口都包括一對(duì)晶體管。
[0061]在一些實(shí)施例中，將交叉存取雙端口位單元的交叉存取端口被設(shè)置在一層上，其中，而交叉存取雙端口位單元的其余部件被設(shè)置在與該層分隔開(kāi)的另一層上。
[0062]在一些實(shí)施例中，交叉存取端口通過(guò)一個(gè)或多個(gè)層間通孔連接至形成在不同層上的交叉存取雙端口位單元的其他部件，以形成三維(3D)結(jié)構(gòu)。
[0063]在一些實(shí)施例中，交叉存取雙端口位單元的交叉存取端口連接至與交叉存取雙端口位單元的行相關(guān)的字線(xiàn)對(duì)。
[0064]在一些實(shí)施例中，交叉存取雙端口位單元的交叉存取端口受到與交叉存取雙端口位單元的列相關(guān)的列選擇線(xiàn)對(duì)控制。
[0065]在一些實(shí)施例中，當(dāng)行選擇信號(hào)為邏輯高時(shí)，行選擇信號(hào)對(duì)中的每一個(gè)都是使能的以選擇行中的交叉存取雙端口位單元的一個(gè)交叉存取端口。
[0066]在一些實(shí)施例中，當(dāng)列選擇信號(hào)為邏輯低時(shí)，列選擇信號(hào)對(duì)中的每一個(gè)都是使能的以選擇列中的交叉存取雙端口位單元的一個(gè)交叉存取端口，其中，列選擇信號(hào)對(duì)中的其中一個(gè)在讀出和寫(xiě)入操作期間的任何時(shí)間均為邏輯低。
[0067]在一些實(shí)施例中，半導(dǎo)體存儲(chǔ)器單元包括:用于在存儲(chǔ)器單元中存儲(chǔ)一位或多位數(shù)據(jù)的鎖存器和用于從存儲(chǔ)器單元讀出和寫(xiě)入一位或多位數(shù)據(jù)的交叉存取端口對(duì)。這對(duì)交叉存取端口連接至字線(xiàn)對(duì)，該字線(xiàn)對(duì)被配置為在存儲(chǔ)器陣列中傳輸用于存儲(chǔ)器單元的行的行選擇信號(hào)對(duì)，并且其中，這對(duì)交叉存取端口由列選擇線(xiàn)對(duì)控制，該對(duì)列選擇線(xiàn)被配置為在對(duì)存儲(chǔ)器單元進(jìn)行讀出或?qū)懭氩僮髌陂g在存儲(chǔ)器陣列中傳輸用于存儲(chǔ)器單元的列的列控制信號(hào)對(duì)。
[0068]在一些實(shí)施例中，在一層上形成交叉存取端口對(duì)，而存儲(chǔ)器單元的其他部件形成在與該層分隔開(kāi)的不同層上。
[0069]在一些實(shí)施例中，交叉存取端口對(duì)通過(guò)一個(gè)或多個(gè)層間通孔連接至形成在不同層上的存儲(chǔ)器單元的其他部件以形成三維(3D)結(jié)構(gòu)。
[0070]在一些實(shí)施例中，當(dāng)行選擇信號(hào)為邏輯高時(shí)，行選擇信號(hào)對(duì)中的每一個(gè)都是正使能的以選擇行中的存儲(chǔ)器單元的一個(gè)交叉存取端口。
[0071]在一些實(shí)施例中，當(dāng)列選擇信號(hào)為邏輯低時(shí)，列選擇信號(hào)對(duì)中的每一個(gè)都是負(fù)使能的以選擇列中的存儲(chǔ)器單元的一個(gè)交叉存取端口，其中，列選擇信號(hào)對(duì)的其中一個(gè)在讀出或?qū)懭氩僮髌陂g的任何時(shí)間均為邏輯低。
[0072]在一些實(shí)施例中，一種對(duì)具有被布置為多行和多列的多個(gè)交叉存取雙端口位單兀的雙端口存儲(chǔ)器陣列實(shí)施的方法，包括:使能行選擇信號(hào)對(duì)以對(duì)雙端口存儲(chǔ)陣列的行中的一個(gè)或多個(gè)交叉存取雙端口位單元實(shí)施一個(gè)或多個(gè)讀出和寫(xiě)入操作，其中，多個(gè)交叉存取雙端口位單元的每一個(gè)都具有用于交叉存取雙端口位單元的讀出或?qū)懭氩僮鞯膬蓚€(gè)交叉存取端口。該方法還包括:設(shè)置與第一交叉存取雙端口位單元相關(guān)的第一對(duì)列選擇信號(hào)，從而啟用第一交叉存取雙端口位單元的一個(gè)交叉存取端口，以及通過(guò)啟用的交叉存取端口對(duì)第一交叉存取雙端口位單元實(shí)施寫(xiě)入操作，而不通過(guò)第一交叉存取雙端口位單元的其他交叉存取端口實(shí)施任何讀出/寫(xiě)入操作。
[0073]在一些實(shí)施例中，該方法還包括:設(shè)置與第二交叉存取雙端口位單元相關(guān)的第二對(duì)列選擇信號(hào)，從而啟用第二交叉存取雙端口位單元的一個(gè)交叉存取端口，以及通過(guò)啟用的交叉存取端口對(duì)第二交叉存取雙端口位單元上實(shí)施讀出或?qū)懭氩僮?，而不通過(guò)第二交叉存取雙端口位單元的其他交叉存取端口實(shí)施任何讀出/寫(xiě)入操作，其中，第一和第二交叉存取雙端口位單元共享雙端口存儲(chǔ)陣列中的同一行。
[0074]在一些實(shí)施例中，該方法還包括:在一層上形成多個(gè)交叉存取雙端口位單元中的每一個(gè)交叉存取端口，而交叉存取雙端口位單元的其他部件形成在與該層分隔的不同層上。
[0075]在一些實(shí)施例中，該方法還包括:將交叉存取端口對(duì)通過(guò)一個(gè)或多個(gè)層間通孔連接至形成在不同層上的交叉存取雙端口位單元的其他部件以形成三維(3D)結(jié)構(gòu)。
[0076]在一些實(shí)施例中，當(dāng)行選擇信號(hào)為邏輯高時(shí)，行選擇信號(hào)對(duì)中的每一個(gè)都是正使能的以選擇行中的交叉存取雙端口位單元的一個(gè)交叉存取端口。
[0077]在一些實(shí)施例中，當(dāng)列選擇信號(hào)為邏輯低時(shí)，列選擇信號(hào)對(duì)中的每一個(gè)都是負(fù)使能的以選擇列中的交叉存取雙端口位單元的一個(gè)交叉存取端口，其中，列選擇信號(hào)對(duì)中的其中一個(gè)在寫(xiě)入操作期間的任何時(shí)間均為邏輯低。
[0078]雖然通過(guò)示例性實(shí)施例描述了本發(fā)明，但是本發(fā)明不限于此。相反，所附權(quán)利要求應(yīng)該作廣義地解釋以包括本領(lǐng)域普通技術(shù)人員在不背離本發(fā)明的等價(jià)物的范圍的情況下可作出的本發(fā)明的其他變化例或?qū)嵤├?br> 【權(quán)利要求】
1.一種半導(dǎo)體存儲(chǔ)器，包括: 雙端口存儲(chǔ)陣列，具有被布置為多行和多列的多個(gè)交叉存取雙端口位單元，所述多個(gè)交叉存取雙端口位單元中的每一個(gè)都具有兩個(gè)交叉存取端口以針對(duì)所述交叉存取雙端口位單元讀出和寫(xiě)入一位或多位數(shù)據(jù)； 字線(xiàn)對(duì)，與所述雙端口存儲(chǔ)陣列的多個(gè)行中的至少一行相關(guān)，所述字線(xiàn)對(duì)被配置為傳輸行選擇信號(hào)對(duì)以啟動(dòng)該行中的一個(gè)或多個(gè)交叉存取雙端口位單元的一個(gè)或多個(gè)讀出和寫(xiě)入操作； 列選擇線(xiàn)對(duì)，與所述雙端口存儲(chǔ)陣列的多個(gè)列中的至少一列相關(guān)，所述列選擇線(xiàn)對(duì)被配置為傳輸列選擇信號(hào)對(duì)以在讀出和寫(xiě)入操作期間啟動(dòng)該列中的所述交叉存取雙端口位單元。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，還包括: 位線(xiàn)對(duì)，連接至所述多個(gè)交叉存取雙端口位單元的兩個(gè)交叉存取端口以針對(duì)所述交叉存取雙端口位單元讀出/寫(xiě)入一位或多位數(shù)據(jù)。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，其中: 所述交叉存取雙端口位單元的每一個(gè)交叉存取端口都包括一對(duì)晶體管。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體存儲(chǔ)器，其中: 所述交叉存取雙端口位單元的交叉存取端口被設(shè)置在與其上設(shè)置所述交叉存取雙端口位單元的其余部件的層分離的層上。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)器，其中: 所述交叉存取端口通過(guò)一個(gè)或多個(gè)層間通孔連接至形成在不同層上的所述交叉存取雙端口位單元的其他部件以形成三維(3D)結(jié)構(gòu)。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，其中: 所述交叉存取雙端口位單元的交叉存取端口連接至與所述交叉存取雙端口位單元的行相關(guān)的所述字線(xiàn)對(duì)。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，其中: 所述交叉存取雙端口位單元的交叉存取端口受到與所述交叉存取雙端口位單元的列相關(guān)的所述列選擇線(xiàn)對(duì)的控制。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器，其中: 當(dāng)行選擇信號(hào)為邏輯高時(shí)，啟用所述行選擇信號(hào)對(duì)中的每一個(gè)以選擇該行中所述交叉存取雙端口位單元的一個(gè)交叉存取端口。
9.一種半導(dǎo)體存儲(chǔ)器單元，包括: 鎖存器，用于在存儲(chǔ)器單元中存儲(chǔ)一位或多位數(shù)據(jù)； 交叉存取端口對(duì)，用于針對(duì)所述存儲(chǔ)器單元讀出和寫(xiě)入所述一位或多位數(shù)據(jù)； 所述交叉存取端口對(duì)連接至字線(xiàn)對(duì)，所述字線(xiàn)對(duì)被配置為在存儲(chǔ)器陣列中傳輸所述存儲(chǔ)器單元的行的行選擇信號(hào)對(duì)，并且，所述交叉存取端口對(duì)被列選擇線(xiàn)對(duì)控制，所述列選擇線(xiàn)對(duì)被配置為在針對(duì)所述存儲(chǔ)器單元的讀出或?qū)懭氩僮髌陂g，在所述存儲(chǔ)陣列中傳輸所述存儲(chǔ)器單元的列的列控制信號(hào)對(duì)。
10.一種對(duì)具有被布置為多行和多列的多個(gè)交叉存取雙端口位單元的雙端口存儲(chǔ)陣列實(shí)施的方法，包括: 啟用行選擇信號(hào)對(duì)以對(duì)雙端口存儲(chǔ)陣列的行中的一個(gè)或多個(gè)交叉存取雙端口位單元實(shí)施一個(gè)或多個(gè)讀出和寫(xiě)入操作，所述多個(gè)交叉存取雙端口位單元中的每一個(gè)都具有兩個(gè)交叉存取端口以進(jìn)行交叉存取雙端口位單元的讀出或?qū)懭氩僮鳎? 設(shè)置與第一交叉存取雙端口位單元相關(guān)的第一對(duì)列選擇信號(hào)，從而啟用所述第一交叉存取雙端口位單元的一個(gè)交叉存取端口； 通過(guò)啟用的交叉存取端口對(duì)所述第一交叉存取雙端口位單元實(shí)施寫(xiě)入操作，而不通過(guò)所述第一交叉存取雙端口位單元的另一個(gè)交叉存取端口實(shí)施任何讀出/寫(xiě)入操作。
【文檔編號(hào)】G11C11/413GK104425007SQ201310551997
【公開(kāi)日】2015年3月18日 申請(qǐng)日期:2013年11月8日 優(yōu)先權(quán)日:2013年8月30日
【發(fā)明者】詹偉閔, 林高正, 陳炎輝 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司