偵測電路及偵測方法
【專利摘要】本發(fā)明公開了一種針對頁緩沖器輸出端中的錯(cuò)誤計(jì)數(shù)問題的偵測電路及偵測方法，計(jì)數(shù)狀態(tài)電路在電性上會(huì)耦接至對應(yīng)的位狀態(tài)存儲(chǔ)器元件上，位狀態(tài)存儲(chǔ)器元件會(huì)選擇性的儲(chǔ)存耦接至一存儲(chǔ)器陣列的一位線上的位狀態(tài)。位錯(cuò)誤狀態(tài)是指至少為通過(PASS)以及錯(cuò)誤(FAIL)狀態(tài)之一。計(jì)數(shù)狀態(tài)電路依照順序會(huì)彼此電性耦接在一起?？刂七壿媱t依照所述順序產(chǎn)生計(jì)數(shù)狀態(tài)電路的運(yùn)行以決定儲(chǔ)存位狀態(tài)的存儲(chǔ)器元件的總數(shù)量。儲(chǔ)存位狀態(tài)的存儲(chǔ)器元件數(shù)量是指錯(cuò)誤位或是非錯(cuò)誤位的數(shù)目，依此可以幫助決定是否有太多的錯(cuò)誤以致無法通過錯(cuò)誤句柄來加以更正。
【專利說明】偵測電路及偵測方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明技術(shù)是用于頁緩沖器輸出端(page buffer output)，尤其是針對頁緩沖器輸出端中的錯(cuò)誤計(jì)數(shù)問題的偵測電路及偵測方法。

【背景技術(shù)】
[0002]隨著微縮技術(shù)的發(fā)展，存儲(chǔ)器元件中的隨機(jī)缺陷不斷的上升，比如說在一 NAND閃存陣列中的斷路的位線。這些缺陷可以通過備援單元加以修復(fù)，或是假使缺陷數(shù)量在編程或擦除操作過程中相對為有限的數(shù)量則可以忍受這些缺陷。若可以忍受這些缺陷存在，則在一頁的讀寫操作下，缺陷的數(shù)量應(yīng)該小于一頁ECC所能接受的數(shù)量，以使ECC在讀取操作時(shí)，可以修復(fù)因缺陷所造成的錯(cuò)誤，同時(shí)頁緩沖器會(huì)也可在編程或擦除操作過程中計(jì)數(shù)錯(cuò)誤位的數(shù)量。
[0003]圖1是一簡易電路圖，說明測量頁緩沖器輸出端中錯(cuò)誤訊息的數(shù)量。圖1所示的電路圖效能雖快但不精準(zhǔn)，原因如下:頁緩沖器輸出狀態(tài)栓鎖器(page buffer outputstatus latch)12、14、16、18、20和22指出是否對應(yīng)的頁緩沖器輸出狀態(tài)位具有一位狀態(tài)。在一個(gè)例子中，該位狀態(tài)指出一相對應(yīng)位線的錯(cuò)誤狀態(tài)，比如說至少為通過(PASS)以及錯(cuò)誤(FAIL)狀態(tài)之一。頁緩沖器輸出狀態(tài)栓鎖器12和22的位狀態(tài)為錯(cuò)誤(FAIL)狀態(tài)且輸出一高電平值。頁緩沖器輸出狀態(tài)栓鎖器14、16、18和20的位狀態(tài)為通過(PASS)狀態(tài)且輸出低電平值。頁緩沖器輸出狀態(tài)栓鎖值器被耦接至一對應(yīng)的錯(cuò)誤位偵測單元(FAIL BitDetection Unit, FBDU)。
[0004]錯(cuò)誤位偵測單元電路24、26、28、30、32和34會(huì)耦接至對應(yīng)的頁緩沖器輸出狀態(tài)栓鎖器12、14、16、18、20和22。一個(gè)錯(cuò)誤位偵測單元包含兩個(gè)串接的NMOS晶體管。在每個(gè)錯(cuò)誤位偵測單元中，兩個(gè)串接的NMOS晶體管其中的一晶體管的柵極會(huì)耦接至訊號VNC36，也就是可以開啟所有錯(cuò)誤位偵測單元電路24、26、28、30、32和34的訊號。在每一個(gè)錯(cuò)誤位偵測單元中，另一個(gè)串接的NMOS晶體管的柵極則耦接至對應(yīng)的頁緩沖器輸出狀態(tài)栓鎖器12、14、16、18、20和22 ;當(dāng)對應(yīng)的頁緩沖器輸出狀態(tài)栓鎖器的位狀態(tài)為錯(cuò)誤(FAIL)狀態(tài)時(shí)，該另一個(gè)串接的NMOS晶體管會(huì)被開啟，反之則會(huì)關(guān)閉。NMOS晶體管之外的晶體管也可以取代上述的NMOS晶體管。
[0005]供應(yīng)電壓VDD40提供電流(N+1/2) *1通過PMOS VPC38，其中N代表最大數(shù)量的錯(cuò)誤位，可用頁緩沖器輸出狀態(tài)栓鎖器數(shù)量來表示。某些情況N可以是最大數(shù)量的錯(cuò)誤位，且透過錯(cuò)誤修正碼方式來修復(fù)。對每一個(gè)具有錯(cuò)誤位狀態(tài)的頁緩沖器輸出狀態(tài)栓鎖器，對應(yīng)的錯(cuò)誤位偵測單元會(huì)流入電流I。頁緩沖器輸出狀態(tài)栓鎖器中有K個(gè)錯(cuò)誤位狀態(tài)，則會(huì)流入總電流K*I。供給和流入電流的差異是(N-K+1/2) *1，也就是流入NAND柵極42的DET輸入端的電流。
[0006]NAND柵極42也有另外一個(gè)EN輸入端和一個(gè)輸出端耦接至栓鎖器44且輸出通過(PASS)或是錯(cuò)誤(FAIL)。
[0007]輸出的方式如下:
[0008]K < (N+1/2)->通過(PASS)；
[0009]K > (N+1/2) - >錯(cuò)誤(FAIL)。
[0010]圖1所示電路其效能快速主要的原因乃是基于可以同步偵測頁緩沖器(pagebuffer)中所有頁緩沖器輸出狀態(tài)栓鎖器。但是其缺點(diǎn)包括:流入電流來自于電流鏡；晶體管參數(shù)的不匹配會(huì)對電流的精準(zhǔn)度造成影響；當(dāng)N大的時(shí)候，輸入于NAND柵的DET輸入端的介于通過(PASS)和錯(cuò)誤(FAIL)微小變化的電流會(huì)影響到偵測的準(zhǔn)確性。
[0011]圖2是一簡易電路圖說明透過二元搜尋法以偵測輸出頁緩沖器中的錯(cuò)誤發(fā)生的位置。圖2所示電路的精確度高但效能不快，原因如下:
[0012]每一個(gè)輸出頁緩沖狀態(tài)栓鎖器會(huì)耦接至圖2電路所對應(yīng)的錯(cuò)誤位偵測單元，錯(cuò)誤位偵測單元包括栓鎖器48且透過訊號SELECT52和訊號RESET50來設(shè)定狀態(tài)，然后利用訊號L0AD46來加載數(shù)據(jù)。所有FBDU電路會(huì)耦接至相同的DET輸出54。
[0013]訊號SELECT52是指譯碼地址訊號。假使地址選定，則訊號SELECT值為“H”;假使地址沒有被選定，則訊號SELECT值為” L”。
[0014]在第一步驟中，LOAD訊號值為"H"且錯(cuò)誤的狀態(tài)信息由對應(yīng)的輸出頁緩沖狀態(tài)位讀入到栓鎖器48。
[0015]第二步驟開始偵測位錯(cuò)誤狀態(tài)。首先會(huì)會(huì)選定地址，任何錯(cuò)誤的位會(huì)將DET訊號54拉到O。假使訊號54不等于1，則至少會(huì)存在一個(gè)錯(cuò)誤的狀態(tài)位。在二元搜尋法中，錯(cuò)誤的地址一旦被決定，錯(cuò)誤位偵測單元中的位狀態(tài)會(huì)被復(fù)位(RESET)且錯(cuò)誤計(jì)數(shù)值會(huì)增加。
[0016]最后，重復(fù)第二步驟直到?jīng)]有錯(cuò)誤發(fā)生。當(dāng)所有的地址都被選過后，DET訊號54會(huì)等于I。
[0017]因?yàn)閳D2所示的電路是以數(shù)字邏輯為基礎(chǔ)的方式去計(jì)算錯(cuò)誤狀態(tài)位，所以圖2所示的電路會(huì)有很好的精準(zhǔn)度。但是，對于具有N個(gè)尋址位(即有2N個(gè)地址)而言，基于二位搜尋法，每一個(gè)錯(cuò)誤的狀態(tài)位需要檢查N+1次，這是非常消耗時(shí)間的方式。
[0018]圖3為使用二元搜尋法以偵測頁緩沖器輸出的錯(cuò)誤位的地址的一程序的不同步驟的示意圖，圖中表示用以計(jì)算頁緩沖器輸出的錯(cuò)誤數(shù)量的級聯(lián)電路中在多個(gè)不同階段的存儲(chǔ)器單元的內(nèi)容以及級聯(lián)電路最后一級的輸出值。
[0019]具有栓鎖器的不同的錯(cuò)誤位偵測單元分別以列56、58、60、62、64、66、68和70來表示。栓鎖器會(huì)被對應(yīng)的頁緩沖器輸出狀態(tài)位設(shè)定初值。第一行72顯示列56和66的錯(cuò)誤位偵測單元被設(shè)定為錯(cuò)誤狀態(tài)但其他錯(cuò)誤位偵測單元?jiǎng)t否。
[0020]行74、76、78和80是用于栓鎖器的初始設(shè)定為一錯(cuò)誤狀態(tài)的第一個(gè)錯(cuò)誤位偵測單元的二元搜尋法步驟。在每一情況中，DET訊號等于0，所以錯(cuò)誤位是位于多個(gè)被選定的錯(cuò)誤位偵測單元中。在行82中，當(dāng)一個(gè)錯(cuò)誤位被偵測于列56時(shí)，列56的錯(cuò)誤位偵測單元栓鎖器會(huì)接收一復(fù)位(RESET)訊號。在以后的搜尋，列56的錯(cuò)誤位偵測單元將不會(huì)造成DET訊號等于O且錯(cuò)誤位的總數(shù)會(huì)增加I。
[0021]所述的用于具有一位錯(cuò)誤狀態(tài)的栓鎖器的錯(cuò)誤位偵測單元的二元搜尋法程序可持續(xù)進(jìn)行，因?yàn)榍耙粋€(gè)搜尋循環(huán)的結(jié)果為DET訊號等于O。行82顯示列66的錯(cuò)誤位偵測單元持有錯(cuò)誤狀態(tài)但其余的錯(cuò)誤位偵測單元?jiǎng)t否。
[0022]行86、88、90和92是用于次一個(gè)具有一位錯(cuò)誤狀態(tài)的栓鎖器的錯(cuò)誤位偵測單元的二元搜尋法步驟。在行86和90時(shí)，DET訊號等于0，所以錯(cuò)誤位會(huì)位于多個(gè)被選定的錯(cuò)誤位偵測單元中。在行88和92時(shí)，DET訊號等于1，所以錯(cuò)誤位不再位于多個(gè)被選定的錯(cuò)誤位偵測單元中，也就是說具有儲(chǔ)存錯(cuò)誤狀態(tài)栓鎖器的錯(cuò)誤位偵測單元會(huì)位于多個(gè)未被選定的錯(cuò)誤位偵測單元中。在行94時(shí)，一錯(cuò)誤位被加載到列66的錯(cuò)誤位偵測單元之后，列66中錯(cuò)誤位偵測單元的栓鎖器會(huì)接收一復(fù)位(RESET)訊號。在以后的搜尋，列66的錯(cuò)誤位偵測單元將不會(huì)造成DET訊號降為O且錯(cuò)誤位的總數(shù)量會(huì)增加I。
[0023]在行98中，所有被選定的錯(cuò)誤位偵測單元會(huì)再一次進(jìn)行最后一次的迭代運(yùn)算。因?yàn)镈ET = 1，所以沒有一個(gè)錯(cuò)誤位偵測單元中會(huì)有維持在錯(cuò)誤狀態(tài)的栓鎖器。總錯(cuò)誤位此時(shí)不再增加且維持在最后的錯(cuò)誤位偵測單元總數(shù)，其中每一錯(cuò)誤位偵測單元的栓鎖器的被初始設(shè)定為一錯(cuò)誤狀態(tài)。
[0024]圖2的電路是按照圖3的過程，雖然效能緩慢但是精準(zhǔn)。
[0025]快速而通過地量測頁緩沖器所輸出的錯(cuò)誤數(shù)量是一被需求的目標(biāo)。


【發(fā)明內(nèi)容】

[0026]本發(fā)明的一面向?yàn)橐粋蓽y電路，包括多個(gè)計(jì)數(shù)狀態(tài)電路和控制邏輯電路。
[0027]該多個(gè)計(jì)數(shù)狀態(tài)電路，耦接至多個(gè)位狀態(tài)存儲(chǔ)器元件中的相對應(yīng)的位狀態(tài)存儲(chǔ)器元件，該多個(gè)計(jì)數(shù)狀態(tài)電路彼此依一次序相互耦接。
[0028]該控制邏輯依該次序運(yùn)作該多個(gè)計(jì)數(shù)狀態(tài)電路以決定該多個(gè)位狀態(tài)存儲(chǔ)器元件的一總數(shù)量。
[0029]控制邏輯依該次序運(yùn)作該多個(gè)計(jì)數(shù)狀態(tài)電路以決定該多個(gè)位狀態(tài)存儲(chǔ)器元件的一總數(shù)量。
[0030]控制邏輯依該次序運(yùn)作該多個(gè)計(jì)數(shù)狀態(tài)電路以決定該多個(gè)位狀態(tài)存儲(chǔ)器元件的一總數(shù)量。
[0031 ] 本發(fā)明的一面向?yàn)橐淮鎯?chǔ)器電路，包括多個(gè)計(jì)數(shù)狀態(tài)電路和控制邏輯電路。
[0032]計(jì)數(shù)狀態(tài)電路會(huì)與對應(yīng)的位狀態(tài)存儲(chǔ)器元件耦接。位狀態(tài)存儲(chǔ)器元件儲(chǔ)存位線上的位狀態(tài)，用以顯示至少通過(PASS)以及錯(cuò)誤(FAIL)狀態(tài)之一。計(jì)數(shù)狀態(tài)電路會(huì)其他電路依序稱接在一起。
[0033]控制電路可以使計(jì)數(shù)狀態(tài)電路依序進(jìn)行運(yùn)作以決定具有儲(chǔ)存位狀態(tài)的存儲(chǔ)器元件的總數(shù)。儲(chǔ)存位狀態(tài)的存儲(chǔ)器元件的總數(shù)顯示出錯(cuò)誤的位和非錯(cuò)誤的位的數(shù)目，有助于決定是否需要錯(cuò)誤修正碼(Error Correction Code)以進(jìn)行錯(cuò)誤位的修復(fù)。
[0034]本發(fā)明的另一面向包含存儲(chǔ)器操作的方法。
[0035]此方法包含:以順序的方式運(yùn)行多個(gè)計(jì)數(shù)狀態(tài)電路以決定具有儲(chǔ)存存儲(chǔ)器陣列的多個(gè)位線其中一位線的位狀態(tài)的存儲(chǔ)器元件的總數(shù)，位狀態(tài)顯示至少通過(PASS)以及錯(cuò)誤(FAIL)狀態(tài)之一。多個(gè)計(jì)數(shù)狀態(tài)電路電性上會(huì)依序耦接在一起。
[0036]其中多個(gè)計(jì)數(shù)狀態(tài)電路分別接收來自耦接于存儲(chǔ)器陣列的該多個(gè)位線的多個(gè)位狀態(tài)存儲(chǔ)器元件中的相對應(yīng)的位狀態(tài)存儲(chǔ)器元件中的數(shù)據(jù)。
[0037]一個(gè)實(shí)施例進(jìn)一步包含了儲(chǔ)存有存儲(chǔ)器陣列輸出的頁緩沖器(Page buffer)。頁緩沖器裝置輸出位可提供位狀態(tài)給該多個(gè)存儲(chǔ)器元件其中一個(gè)存儲(chǔ)器元件。
[0038]在一個(gè)實(shí)施例中，計(jì)數(shù)狀態(tài)電路會(huì)有對應(yīng)的狀態(tài)計(jì)數(shù)存儲(chǔ)器元件。
[0039]對應(yīng)的狀態(tài)計(jì)數(shù)存儲(chǔ)器元件顯示出是否存儲(chǔ)器元件的位狀態(tài)已經(jīng)被加以計(jì)算。
[0040]在一個(gè)實(shí)施例中，對應(yīng)的狀態(tài)計(jì)數(shù)存儲(chǔ)器元件的初始內(nèi)容會(huì)被對應(yīng)的頁緩沖器輸出位所決定。舉例來說，假使緩沖器所對應(yīng)的緩沖器輸出位表示錯(cuò)誤狀態(tài)的位，那么對應(yīng)的狀態(tài)計(jì)數(shù)存儲(chǔ)器元件的初始內(nèi)容也表示錯(cuò)誤狀態(tài)的位。在一個(gè)實(shí)施例中，多個(gè)位狀態(tài)存儲(chǔ)器元件的一位狀態(tài)存儲(chǔ)器元件顯示一位線的至少通過(PASS)以及錯(cuò)誤(FAIL)狀態(tài)之一。
[0041]在一個(gè)實(shí)施例中，多個(gè)計(jì)數(shù)狀態(tài)電路中每一個(gè)皆包含一個(gè)位狀態(tài)存儲(chǔ)器元件。位狀態(tài)存儲(chǔ)器元件可以位于計(jì)數(shù)狀態(tài)電路之外，盡管會(huì)造成額外延遲的影響。
[0042]在一個(gè)實(shí)施例中，計(jì)數(shù)狀態(tài)電路的運(yùn)行過程是以依序前進(jìn)的方式達(dá)成，運(yùn)行過程會(huì)被多個(gè)計(jì)數(shù)狀態(tài)電路其中之一中斷，其中該計(jì)數(shù)狀態(tài)電路至少一相對應(yīng)的狀態(tài)計(jì)數(shù)存儲(chǔ)器元件的位狀態(tài)尚未被加總到儲(chǔ)存位狀態(tài)的存儲(chǔ)器元件的總數(shù)量內(nèi)。
[0043]在一個(gè)實(shí)施例中，在計(jì)數(shù)狀態(tài)電路依序進(jìn)行的過程中斷之后，且在進(jìn)行下一個(gè)計(jì)數(shù)的運(yùn)作之前，對應(yīng)的狀態(tài)計(jì)數(shù)存儲(chǔ)器元件內(nèi)容會(huì)被控制電路改變，也就是儲(chǔ)存于狀態(tài)計(jì)數(shù)至少一存儲(chǔ)器元件的位狀態(tài)已被加總到儲(chǔ)存位狀態(tài)的存儲(chǔ)器元件的總數(shù)量內(nèi)。因此，先前在循環(huán)計(jì)數(shù)過程中產(chǎn)生中斷的計(jì)數(shù)狀態(tài)電路不會(huì)在之后的循環(huán)計(jì)數(shù)過程中再產(chǎn)生中斷。
[0044]在一個(gè)實(shí)施例中，計(jì)數(shù)狀態(tài)電路按照順序運(yùn)作因沒有響應(yīng)任何狀態(tài)計(jì)數(shù)存儲(chǔ)器元件的位錯(cuò)誤狀態(tài)尚未被加總到儲(chǔ)存位狀態(tài)的存儲(chǔ)器元件的總數(shù)量內(nèi)而使得運(yùn)作成功，一個(gè)可能的原因是沒有狀態(tài)計(jì)數(shù)存儲(chǔ)器元件表示位狀態(tài)。另外一個(gè)可能的原因是就算有狀態(tài)計(jì)數(shù)存儲(chǔ)器元件表示位錯(cuò)誤狀態(tài)，先前的運(yùn)作造成計(jì)數(shù)狀態(tài)電路改變狀態(tài)計(jì)數(shù)存儲(chǔ)器元件的內(nèi)容以表示所有的狀態(tài)計(jì)數(shù)存儲(chǔ)器元件的位錯(cuò)誤狀態(tài)已被加總到儲(chǔ)存位錯(cuò)誤狀態(tài)的存儲(chǔ)器元件的總數(shù)量內(nèi)。
[0045]在一個(gè)實(shí)施例中，控制電路會(huì)使?fàn)顟B(tài)電路的計(jì)數(shù)運(yùn)作持續(xù)進(jìn)行直到?jīng)]有任何狀態(tài)計(jì)數(shù)存儲(chǔ)器元件的位狀態(tài)尚未被加總到儲(chǔ)存位狀態(tài)的存儲(chǔ)器元件的總數(shù)量內(nèi)。

【專利附圖】

【附圖說明】
[0046]圖1所示是一量測頁緩沖器輸出的錯(cuò)誤數(shù)量的簡易電路圖。
[0047]圖2所示是一透過二元搜尋法偵測頁緩沖器輸出錯(cuò)誤的位置的簡易電路圖。
[0048]圖3是一圖示說明透過二元搜尋法偵測頁緩沖器輸出錯(cuò)誤的位置，圖中表示用以計(jì)算頁緩沖器輸出的錯(cuò)誤數(shù)量的級聯(lián)電路中在多個(gè)不同階段的存儲(chǔ)器單元的內(nèi)容以及級聯(lián)電路最后一級的輸出值。
[0049]圖4是一簡易電路圖以說明頁緩沖器輸出的錯(cuò)誤位的數(shù)量。
[0050]圖5是一簡易方塊圖以說明計(jì)算頁緩沖器輸出的錯(cuò)誤的數(shù)量的級聯(lián)電路中的一階段。
[0051]圖6是一簡易電路圖是說明一耦接于圖5中計(jì)算頁緩沖器輸出的錯(cuò)誤數(shù)量的電路的最后一級電路的輸出端的電路。
[0052]圖7是一真值表說明圖5中級聯(lián)電路的該階段的多個(gè)變動(dòng)輸入所對應(yīng)的輸出。
[0053]圖8是一真值表說明存儲(chǔ)器元件內(nèi)容的改變以響應(yīng)圖5中級聯(lián)電路的該階段輸入輸出的狀態(tài)。
[0054]圖9是對應(yīng)圖4的電路圖計(jì)算頁緩沖器輸出的錯(cuò)誤數(shù)量的流程圖。
[0055]圖10是計(jì)算頁緩沖器輸出的錯(cuò)誤數(shù)量的操作步驟圖，圖中表示用以計(jì)算頁緩沖器輸出的錯(cuò)誤數(shù)量的級聯(lián)電路中在多個(gè)不同階段的存儲(chǔ)器單元的內(nèi)容以及級聯(lián)電路最后一級的輸出值。
[0056]圖11更詳盡的說明圖5計(jì)算頁緩沖器輸出的錯(cuò)誤的數(shù)量的級聯(lián)電路中的一階段的簡易電路。
[0057]圖12是說明將兩個(gè)圖11的電路耦接成一兩階層式串連電路以計(jì)算頁緩沖器輸出的錯(cuò)誤數(shù)量的一例。
[0058]圖13是說明圖12兩階層式串連電路的存儲(chǔ)器元件的內(nèi)容的一例。
[0059]圖14是說明圖12電路中的訊號時(shí)序圖。
[0060]圖15是圖11的另一替代電路以詳盡的說明圖5計(jì)算頁緩沖器輸出的錯(cuò)誤的數(shù)量的級聯(lián)電路中的一階段的簡易電路。
[0061]圖16是說明圖15電路中的訊號時(shí)序圖。
[0062]圖17是圖11中的通道柵(pass gate)的一替代電路的詳細(xì)電路圖。
[0063]圖18是一包含改良過的錯(cuò)誤位偵測單元的存儲(chǔ)器陣列或是計(jì)數(shù)狀態(tài)電路的集成電路的不意圖。
[0064]【符號說明】
[0065]111-115緩沖器輸出位
[0066]121-125位狀態(tài)存儲(chǔ)器元件
[0067]131-135位錯(cuò)誤狀態(tài)/通過位狀態(tài)
[0068]140 計(jì)數(shù)狀態(tài)電路序列/錯(cuò)誤位偵測單元
[0069]141-145計(jì)數(shù)狀態(tài)電路
[0070]151-155計(jì)數(shù)狀態(tài)存儲(chǔ)器元件
[0071]161-165位錯(cuò)誤狀態(tài)I被計(jì)數(shù)/沒有被計(jì)數(shù)
[0072]172控制電路
[0073]174計(jì)數(shù)器
[0074]176 具有位錯(cuò)誤狀態(tài)的頁緩沖器輸出位計(jì)數(shù)值
[0075]FBDU錯(cuò)誤位偵測單元

【具體實(shí)施方式】
[0076]圖4是一簡易電路圖以說明一計(jì)算頁緩沖器輸出位111、113和115的錯(cuò)誤數(shù)量的電路。
[0077]輸出位由存儲(chǔ)器陣列102的位線來讀取。頁緩沖器電路可透過一個(gè)驗(yàn)證電路(如美國專利7952958號的圖6)決定是否頁緩沖器輸出位111、113、和115被確認(rèn)為錯(cuò)誤狀態(tài)。頁緩沖器輸出位111、113和115的錯(cuò)誤狀態(tài)被儲(chǔ)存在對應(yīng)的位狀態(tài)存儲(chǔ)器元件121、123和125 中。
[0078]計(jì)數(shù)狀態(tài)電路141、143和145分別包含計(jì)數(shù)狀態(tài)存儲(chǔ)器元件151、153和155。計(jì)數(shù)狀態(tài)存儲(chǔ)器元件151、153和155分別儲(chǔ)存了位錯(cuò)誤狀態(tài)161、163和165。被計(jì)數(shù)或是沒有被計(jì)數(shù)的位錯(cuò)誤狀態(tài)161、163和165分別被設(shè)定為位錯(cuò)誤狀態(tài)或是通過位狀態(tài)131、133和135。隨著計(jì)數(shù)操作的進(jìn)行，每一個(gè)未被計(jì)算的位錯(cuò)誤狀態(tài)會(huì)被改成已被計(jì)算的位錯(cuò)誤狀態(tài)且具有位錯(cuò)誤狀態(tài)176的頁緩沖器輸出位計(jì)數(shù)值會(huì)被計(jì)數(shù)器174加I。每個(gè)未被計(jì)數(shù)的位錯(cuò)誤狀態(tài)被更改成已被計(jì)數(shù)的位錯(cuò)誤狀態(tài)之后，錯(cuò)誤位偵測單元或是計(jì)數(shù)狀態(tài)電路的順序會(huì)結(jié)束計(jì)算。整個(gè)過程由控制電路172來分配管理。
[0079]圖5是一簡易方塊圖以說明計(jì)算頁緩沖器輸出的錯(cuò)誤的數(shù)量的級聯(lián)電路中的一階段。
[0080]錯(cuò)誤位偵測單元180或是計(jì)數(shù)狀態(tài)電路180有一輸入訊號DETI182和一輸出訊號DET0184。錯(cuò)誤位偵測單元180儲(chǔ)存位錯(cuò)誤狀態(tài)被計(jì)入(通過)或是未被計(jì)入(錯(cuò)誤)186 ；這個(gè)位會(huì)在一開始偵測階段就儲(chǔ)存在栓鎖器之內(nèi)。多級的錯(cuò)誤位偵測單元會(huì)以串連方式耦接，每一個(gè)錯(cuò)誤位偵測單元會(huì)對應(yīng)各自的頁緩沖器輸出位。錯(cuò)誤位偵測單元中的輸出訊號DET0184會(huì)耦接至下一級錯(cuò)誤位偵測單元的輸入訊號端DETI182。最后一級的輸出訊號DETO是訊號DET。
[0081]當(dāng)位錯(cuò)誤狀態(tài)未被計(jì)入(錯(cuò)誤)時(shí)，開關(guān)會(huì)關(guān)閉且串接錯(cuò)誤位偵測單元的路徑也會(huì)關(guān)閉，這代表一未被計(jì)入的錯(cuò)誤位會(huì)使錯(cuò)誤位計(jì)數(shù)增加I。當(dāng)位錯(cuò)誤狀態(tài)為被計(jì)入(通過)時(shí)，開關(guān)會(huì)打開，而通過錯(cuò)誤位偵測單元串接的路徑的訊號則會(huì)持續(xù)進(jìn)行到下一級的錯(cuò)誤位偵測單元。
[0082]圖6是一簡易電路圖是說明一耦接于圖5中計(jì)算頁緩沖器輸出的錯(cuò)誤數(shù)量的電路的最后一級電路的輸出端的電路。
[0083]該串接電路最后一級錯(cuò)誤位偵測單元的輸出，即圖5所示的錯(cuò)誤位偵測單元，具有一輸出訊號(DET)，且當(dāng)作NAND柵的輸入端。另一個(gè)NAND柵的輸入端是一致能(enable:EN)訊號。NAND柵的輸出端則是耦接至一栓鎖器。
[0084]圖7是一真值表說明圖5中級聯(lián)電路的該階段的多個(gè)變動(dòng)輸入所對應(yīng)的輸出。
[0085]每一偵測操作會(huì)包含兩個(gè)步驟。圖7顯示DET訊號傳遞的第一個(gè)步驟。在此步驟，RESET訊號是OV且錯(cuò)誤位偵測單元保持先前的位狀態(tài)。第二步驟是錯(cuò)誤位偵測單元的復(fù)位(RESET)階段。在此步驟，具有錯(cuò)誤位的第一個(gè)錯(cuò)誤位偵測單元會(huì)被RESET。所有其他的錯(cuò)誤位偵測單元保持他們的位狀態(tài)。DET訊號的改變和傳遞會(huì)反復(fù)進(jìn)行直到具有位錯(cuò)誤狀態(tài)的第二個(gè)錯(cuò)誤位偵測單元。
[0086]對于儲(chǔ)存通過(PASS)位狀態(tài)的錯(cuò)誤位偵測單元，DETO輸出訊號會(huì)通過輸入訊號DETL.對于儲(chǔ)存錯(cuò)誤(FAIL)位狀態(tài)的錯(cuò)誤位偵測單元，輸出訊號DETO在第一步驟時(shí)即為
O0
[0087]圖8為第二步驟。當(dāng)RESET為高電平之后，儲(chǔ)存位錯(cuò)誤狀態(tài)(在第一步驟時(shí)，DETI=I)的第一個(gè)錯(cuò)誤位偵測單元被RESET，也就是把錯(cuò)誤(FAIL)更改成通過(PASS)狀態(tài)，且輸出訊號DETO會(huì)通過輸入訊號DETI。對其他錯(cuò)誤位偵測單元而言，位狀態(tài)是未改變的。
[0088]圖9是對應(yīng)圖4的電路圖計(jì)算頁緩沖器輸出的錯(cuò)誤數(shù)量的流程圖。
[0089]在188中，來自頁緩沖器輸出端的位錯(cuò)誤狀態(tài)被使用來初始化錯(cuò)誤位偵測單元的計(jì)數(shù)狀態(tài)電路。在190，第一個(gè)錯(cuò)誤位偵測單元的輸入端被設(shè)定為I。DET訊號鏈會(huì)因?yàn)槿魏我粋€(gè)錯(cuò)誤位偵測單元中的計(jì)數(shù)狀態(tài)電路儲(chǔ)存的未被計(jì)入的錯(cuò)誤位而中斷。在192，串接電路中的第一個(gè)錯(cuò)誤位偵測單元使得DET (即最后一級錯(cuò)誤位偵測單元的輸出端)為O且過程會(huì)持續(xù)到194。在194，錯(cuò)誤的位計(jì)數(shù)器會(huì)增加1，接著輸入訊號RESET = 1196，然后輸入訊號 RESET = 0198。
[0090]然而，假使串接電路上任何一個(gè)錯(cuò)誤位偵測單元的計(jì)數(shù)電路儲(chǔ)存位錯(cuò)誤狀態(tài)為通過(PASS)，則DET訊號鏈不會(huì)被阻斷。在192，串接電路中第一個(gè)錯(cuò)誤位偵測單元使得DET(最后一級錯(cuò)誤位偵測單元的輸出訊號)為1，且過程持續(xù)進(jìn)行到200"結(jié)束"。在196，至少一個(gè)錯(cuò)誤位偵測單元被復(fù)位訊號(reset signal)復(fù)位且錯(cuò)誤計(jì)數(shù)增加。DET訊號鏈被傳遞且終止在下一個(gè)具有錯(cuò)誤位訊息的錯(cuò)誤位偵測單元。這個(gè)過程會(huì)持續(xù)直DET(即最后一級錯(cuò)誤位偵測單元的輸出端)為I時(shí)。
[0091]因?yàn)榭梢哉_的計(jì)算錯(cuò)誤位計(jì)數(shù)使得本發(fā)明的計(jì)數(shù)運(yùn)算流程具有優(yōu)點(diǎn)，也就是計(jì)算一錯(cuò)誤位時(shí)可以有較少的運(yùn)作次數(shù)，對一錯(cuò)誤位也花較少的時(shí)間。因此，當(dāng)在編程驗(yàn)證(Program Verify)或擦除驗(yàn)證(Erase verify)操作時(shí),相同的時(shí)間下可以算出較多錯(cuò)誤位。
[0092]圖10是計(jì)算頁緩沖器輸出的錯(cuò)誤數(shù)量的操作步驟圖，圖中表示用以計(jì)算頁緩沖器輸出的錯(cuò)誤數(shù)量的級聯(lián)電路中在多個(gè)不同階段的存儲(chǔ)器單元的內(nèi)容以及級聯(lián)電路最后一級的輸出值。
[0093]具有栓鎖器的錯(cuò)誤位偵測單元被安排在每列202、204、206、208、210、212、214和216之中。位錯(cuò)誤狀態(tài)存儲(chǔ)器元件(如栓鎖器)被對應(yīng)的頁緩沖器輸出狀態(tài)位所設(shè)定。第一行218顯示列202和212中的錯(cuò)誤位偵測單元被初始設(shè)定為錯(cuò)誤狀態(tài)，而其他的錯(cuò)誤位偵測單元?jiǎng)t否。
[0094]行220、222、224、226、228和230是計(jì)算錯(cuò)誤位偵測單元迭代次數(shù)的步驟，其中錯(cuò)誤位偵測單元具有栓鎖器且初始值為錯(cuò)誤狀態(tài)。假使DET為1，則迭代計(jì)算持續(xù)進(jìn)行，若是DET為1，則迭代計(jì)數(shù)的運(yùn)作則暫停。
[0095]在一開始的迭代計(jì)算時(shí)220，列202的錯(cuò)誤位偵測單元會(huì)接收輸入訊號DETI為1，然后送出輸出訊號DETO為0，此輸出訊號會(huì)傳遞到串接電路最后一級錯(cuò)誤位偵測單元的輸出端。因?yàn)樽詈筝敵鯠ET = O,所以迭代計(jì)算的過程會(huì)持續(xù)進(jìn)行。列202的錯(cuò)誤位偵測單元內(nèi)容會(huì)被復(fù)位，所以之后的迭代步驟224，雖然列212的錯(cuò)誤位偵測單元仍然維持在錯(cuò)誤的狀態(tài)位但列202的錯(cuò)誤位偵測單元不再維持在錯(cuò)誤的狀態(tài)位。計(jì)數(shù)器中的錯(cuò)誤位會(huì)增加
1
[0096]在第二次的迭代計(jì)數(shù)226，列202的錯(cuò)誤位偵測單元會(huì)接收輸入訊號DETI = 1，且訊號會(huì)一直通過到列212的位置。列212的錯(cuò)誤位偵測單元會(huì)送出輸出訊號DET = O且通到串接電路最后一級錯(cuò)誤位偵測單元的輸出端。因?yàn)樽詈笠患壍妮敵鯠ET = O,所以迭代過程會(huì)持續(xù)進(jìn)行。列212中的錯(cuò)誤位偵測單元會(huì)被復(fù)位，所以之后的迭代計(jì)算228，列212中的錯(cuò)誤位偵測單元不再維持錯(cuò)誤的狀態(tài)位，且沒有錯(cuò)誤位偵測單元會(huì)維持位錯(cuò)誤狀態(tài)。計(jì)數(shù)器的錯(cuò)誤位會(huì)增加I。
[0097]在第三和最后的迭代230中，列202的錯(cuò)誤位偵測單元會(huì)接收輸入訊號DET = 1，且此訊號會(huì)傳遞會(huì)到串接電路中的最后一級錯(cuò)誤位偵測單元的輸出端。因?yàn)樽詈筝敵鲇嵦朌ET= 1，所以迭代過程會(huì)結(jié)束。計(jì)數(shù)器中錯(cuò)誤位的計(jì)算此時(shí)不再增加。
[0098]另一個(gè)實(shí)施例具有不同數(shù)量的錯(cuò)誤位偵測單元電路且以串接方式耦合在一起，通常但未必一定是2的乘冪或是2的倍數(shù)。
[0099]圖11更詳細(xì)說明圖5電路方塊中的電路圖，圖5電路則是以串接方式計(jì)數(shù)頁緩沖器輸出端中的錯(cuò)誤數(shù)量。
[0100]對應(yīng)的多級緩沖器輸出列可以分享單一的錯(cuò)誤位偵測單元。多個(gè)錯(cuò)誤位偵測單元?jiǎng)t以串連方式耦接在一起。
[0101]錯(cuò)誤位偵測單元一般而言包含三個(gè)部分，通道柵(pass gate),上栓鎖(upperlatch) 238 和下栓鎖(lower latch) 246。
[0102]通道柵236是主要的部分，其作用是當(dāng)作偵測上栓鎖238的內(nèi)容。假使偵測結(jié)果是錯(cuò)誤狀態(tài)，通道柵236會(huì)關(guān)閉且晶體管237傳遞結(jié)果O到下一級234。假使偵測的結(jié)果通過，則通道柵236會(huì)開啟且來自前一級232的訊號可以被傳遞到下一級234。
[0103]假使串接電路最后一級錯(cuò)誤位偵測單元具有輸出訊號為0，則錯(cuò)誤位的計(jì)數(shù)會(huì)增加I。結(jié)束偵測的周期之后，兩個(gè)輸入訊號(trc252，trc_2242)翻轉(zhuǎn)栓鎖器238和246的內(nèi)容。
[0104]上栓鎖238儲(chǔ)存來自緩沖器通過(PASS)以及錯(cuò)誤(FAIL)的訊息，此訊息可以控制通道柵236的開啟或是關(guān)閉。
[0105]假使只有上栓鎖238則翻轉(zhuǎn)訊號(flip signal)不只是對特定錯(cuò)誤位偵測單元中的上栓鎖238有作用，多級的錯(cuò)誤位偵測單元中的上栓鎖238皆會(huì)被翻轉(zhuǎn)。同樣地，下栓鎖246則控制同一個(gè)錯(cuò)誤位偵測單元。下栓鎖偵測來自前一級232的訊號。假使傳送訊號(trc_252, trc_2242)到達(dá)，則下栓鎖246訊號會(huì)先翻轉(zhuǎn)且開啟通往上栓鎖238訊號的路徑。TRC252會(huì)連接到晶體管250。晶體管250的柵極會(huì)耦合到前一級232，TRC242則會(huì)連接到晶體管244。晶體管244柵極端會(huì)耦接至下栓鎖246。RTS_b晶體管240和248分別復(fù)位上栓鎖238和下栓鎖246。Trc252和trc_2 242則是兩個(gè)非重疊的脈沖訊號，如圖14中310和312所示。
[0106]圖12表示一個(gè)兩級電路以254和256串連的例子。前一級的輸出端會(huì)耦接到下一級的輸入端。
[0107]圖13系一例子說明圖12中兩級存儲(chǔ)兀件串接一起時(shí)的內(nèi)名
[0108]單元一和單元二分別代表圖12中第一個(gè)錯(cuò)誤位偵測單元和第二個(gè)錯(cuò)誤位偵測單元。一個(gè)錯(cuò)誤位偵測單元不只是連接一個(gè)緩沖器，而是多個(gè)緩沖器。在一個(gè)實(shí)施例中，八個(gè)緩沖器共享一個(gè)錯(cuò)誤位偵測單元。當(dāng)N個(gè)緩沖器共享一個(gè)錯(cuò)誤位偵測單元時(shí)，同一時(shí)間，1/N錯(cuò)誤位計(jì)數(shù)可被偵測到。當(dāng)N個(gè)緩沖器中的一個(gè)被偵測到時(shí)，下一個(gè)緩沖器內(nèi)的通過(PASS)以及錯(cuò)誤(FAIL)會(huì)被加載。(Fbit[0:1]是代表加載訊號)。通過(PASS)和錯(cuò)誤(FAIL)則是代表栓鎖器的內(nèi)容。
[0109]圖14是圖12中訊號的時(shí)序圖。
[0110]訊號的時(shí)序分別有clk302、rst_b304、trc
[0111]310、trc_2 312、det_in (LI) 314、inter (Rl，L2) 316、det_out (R2)、LARl 320、PASS I322、LAR2 324和PASS2 326.這些訊號表示各節(jié)點(diǎn)電壓對時(shí)間的關(guān)系，如圖13所示。
[0112]訊號的周期包含三部分:復(fù)位(reset) 328、加載(load)330和偵測(detect)332。一開始的偵測階段時(shí)，rst_b304會(huì)復(fù)位電路和栓鎖器。加載330會(huì)通過加載電路將通過(PASS)以及錯(cuò)誤(FAIL)的信息加載。然后，數(shù)據(jù)(PASSI 322，PASS2326)=(通過(PASS),錯(cuò)誤(FAIL)) = (vdd, vss)。在加載數(shù)據(jù)后，det_in314開始偵訊訊號。在第一個(gè)單元中，數(shù)據(jù)值為通過(PASS)，所以通道柵被打開以讓DET訊號通過。
[0113]在第二個(gè)單元，因?yàn)橥ǖ罇抨P(guān)閉所以DET訊號會(huì)被阻斷，輸出端det_0ut318沒有訊號輸出。在此同時(shí)栓鎖翻轉(zhuǎn)訊號(trc310, trc_2312)開始每一頻率周期傳遞一脈沖。
[0114]當(dāng)偵測訊號開始進(jìn)入到第二單元(inter316)以及trc310訊號進(jìn)來時(shí)會(huì)使得下栓鎖訊號反轉(zhuǎn)。假如上栓鎖維持在“錯(cuò)誤(FAIL) ”的狀態(tài)，反轉(zhuǎn)的下栓鎖trc_2訊號312會(huì)使得上栓鎖反轉(zhuǎn)。trc310和trc_2312不會(huì)重疊以防止多級的錯(cuò)誤位偵測單元的上栓鎖訊號在同時(shí)間被反轉(zhuǎn)。
[0115]計(jì)數(shù)器的增加是根據(jù)每個(gè)訊號周期的det_0ut訊號。第二個(gè)錯(cuò)誤位偵測單元的上栓鎖反轉(zhuǎn)之后(PASS2 326變?yōu)镮)，DET訊號可以通過第二個(gè)錯(cuò)誤位偵測單元被傳遞到det_out318，并且fbit[0]偵測完成。
[0116]圖中的箭頭信號表示在trc和trc_2到達(dá)時(shí),栓鎖訊號被反轉(zhuǎn)。
[0117]圖15是圖11的另一替代電路以詳盡的說明圖5計(jì)算頁緩沖器輸出的錯(cuò)誤的數(shù)量的級聯(lián)電路中的一階段的簡易電路。
[0118]加載晶體管346會(huì)通過頁緩沖器的位錯(cuò)誤狀態(tài)以初始化栓鎖器344。載入晶體管346會(huì)和一晶體管串接，晶體管346的柵極耦接至輸入訊號DETI340和一個(gè)RESET晶體管348。三態(tài)的NAND柵極350有transfer TR和transferbar TRB訊號端以接收DETI340和栓鎖器344輸入訊號,輸出端則I禹接至栓鎖器352。栓鎖器352有一輸出端以輸出訊號DET0342。
[0119]圖16是一圖15電路圖中訊號對時(shí)間的關(guān)系。
[0120]多個(gè)軌跡是:TR350，TRB352,LAT354, LATB356, DETI358, 360, 362 和 DET0364。該多個(gè)軌跡顯示圖15中節(jié)點(diǎn)的電壓對時(shí)間的關(guān)系。節(jié)點(diǎn)360是RESET，結(jié)點(diǎn)362是PASS。操作的過程會(huì)與其他實(shí)施例中的描述大致相同。
[0121 ] 訊號TRB352是訊號TR350的互補(bǔ)。訊號LATAB356是訊號LAT354的互補(bǔ)。
[0122]操作過程如下所敘:第一步驟，傳遞DET訊號。DET訊號透過錯(cuò)誤位偵測單元被傳遞，在此步驟中，TR = 1，LAT = O和RESET = O。第二步驟，栓鎖DET訊號。DET訊號會(huì)被鎖定，在此步驟中，首先LAT= 1，然后TR = 0。第三步驟，復(fù)位錯(cuò)誤位偵測單元，在此步驟中，首先RESET = I以復(fù)位栓鎖器，然后RESET = O且LAT = O。
[0123]圖17是說明一可取代圖11中的通道柵的詳細(xì)電路圖。多個(gè)實(shí)施例是依靠連續(xù)耦接的通道柵依據(jù)緩沖器的錯(cuò)誤狀態(tài)是否有被計(jì)算以選擇性的傳遞一訊號。然而單單依靠通道柵可能會(huì)造成緩慢的電路效能。其他實(shí)施例使用一緩沖式核心電路以取代通道柵和復(fù)位晶體管。
[0124]圖17為使用一緩沖式核心電路的實(shí)施例，通路晶體管370是柵，前級晶體管368會(huì)捕捉前級的訊號，以及晶體管372P1會(huì)拉高下一級。晶體管372P1是緩沖晶體管以改進(jìn)電路效能。圖17的結(jié)構(gòu)取代圖11的通道柵的部分，其他部份則維持相同。
[0125]所述緩沖式電路比通道柵式多兩個(gè)以上的晶體管。結(jié)合通道柵式和緩沖式這兩種型式可以增進(jìn)效能。例如，圖11中通道柵式7和圖17的緩沖式I串接相連起來。在一實(shí)施例中，具有全通道柵式結(jié)構(gòu)的32級串接電路需30納秒將訊號由第一級傳遞到最后一級，然而，緩沖式和通道柵式以1:7的比例相接，傳遞時(shí)間可以降到5納秒。緩沖式和通道柵式之間的比例可以在其他實(shí)施例中加以更改。緩沖式雖較快速但卻使用較大的面積。
[0126]圖18是一包含存儲(chǔ)器陣列且改良過的錯(cuò)誤位偵測單元或計(jì)數(shù)狀態(tài)電路的集成電路的不意圖。
[0127]集成電路975包含三維存儲(chǔ)器陣列960。一行譯碼器961會(huì)耦接至多個(gè)地址線962且沿著存儲(chǔ)器陣列960編排。電路963包含一平面譯碼器和一行譯碼器。行譯碼器會(huì)耦接至到多個(gè)位線964且沿著存儲(chǔ)器陣列960的行和平面的方向編排以讀取來自于存儲(chǔ)器陣列960中元件的訊息。一平面譯碼器會(huì)耦接至多個(gè)存儲(chǔ)器陣列960的平面，透過CSL線將數(shù)據(jù)訊息寫入存儲(chǔ)器陣列中的元件?？偩€上的地址線會(huì)提供給電路963的平面譯碼器和列譯碼器，電路963包含一改良式頁緩沖器與本文所述的多個(gè)錯(cuò)誤位偵測單元，以及行譯碼器961。方塊區(qū)966中的感測放大器和數(shù)據(jù)輸入結(jié)構(gòu)會(huì)透過總線967耦接至電路963中。數(shù)據(jù)是透過集成電路975的輸入輸出端的數(shù)據(jù)導(dǎo)入線971或是從其他內(nèi)部及集成電路975外部的數(shù)據(jù)源導(dǎo)入方塊966區(qū)中的數(shù)據(jù)輸入結(jié)構(gòu)區(qū)。在另一實(shí)施例中，其他電路是包含于集成電路975中，例如一通用式的處理器或是特殊目的的應(yīng)用電路，或存儲(chǔ)器陣列所提供的系統(tǒng)SOC應(yīng)用。數(shù)據(jù)是透過數(shù)據(jù)輸出線972來提供，數(shù)據(jù)可從方塊966的感測放大器傳至集成電路975的輸入輸出端或到其他內(nèi)部或外部于集成電路975的目的地。
[0128]一實(shí)現(xiàn)于本例子中的控制器使用偏壓排列狀態(tài)機(jī)器969，可以控制來自方塊968區(qū)中供應(yīng)電壓的偏壓應(yīng)用，例如讀、寫、擦除、擦除確認(rèn)和寫入確認(rèn)電壓。在另一可替代的實(shí)施例中，控制器包含了一通用型的處理器，或許可應(yīng)于于相同的集成電路上以直行計(jì)算機(jī)程序來控制元件的操作。另有其他實(shí)施例，一包含特殊應(yīng)用的邏輯電路和一通用型式的處理器結(jié)合也許可應(yīng)用于控制器的實(shí)現(xiàn)。
[0129]不同的實(shí)施例被指向到一個(gè)一般性的位，此位具有偵測平行輸出的偵測結(jié)構(gòu)。
[0130]雖然本發(fā)明公開的參考范例或是實(shí)施例都是較優(yōu)選的，但是這些范例的目的乃是用于解釋說明，而非僅限于這些情況。可以設(shè)想到本領(lǐng)域的技術(shù)人員可以輕易的在本發(fā)明的精神和下面的權(quán)利技術(shù)要求范圍內(nèi)進(jìn)行修改和組合。
【權(quán)利要求】
1.一種偵測電路，包括: 多個(gè)計(jì)數(shù)狀態(tài)電路，耦接至多個(gè)位狀態(tài)存儲(chǔ)器元件中的相對應(yīng)的位狀態(tài)存儲(chǔ)器元件，該多個(gè)計(jì)數(shù)狀態(tài)電路彼此依一次序相互耦接；以及 控制邏輯電路，依該次序運(yùn)作該多個(gè)計(jì)數(shù)狀態(tài)電路以決定該多個(gè)位狀態(tài)存儲(chǔ)器元件的一總數(shù)量。
2.根據(jù)權(quán)利要求1所述的偵測電路，其中該多個(gè)計(jì)數(shù)狀態(tài)電路具有相對應(yīng)的多個(gè)計(jì)數(shù)狀態(tài)存儲(chǔ)器元件，該相對應(yīng)的計(jì)數(shù)狀態(tài)存儲(chǔ)器元件指出該多個(gè)位狀態(tài)存儲(chǔ)器元件中的位狀態(tài)是否被計(jì)算到儲(chǔ)存該位狀態(tài)的多個(gè)位狀態(tài)存儲(chǔ)器元件的總數(shù)量內(nèi)，該位狀態(tài)顯示耦接于該多個(gè)位狀態(tài)存儲(chǔ)器元件的該多個(gè)位線的相對應(yīng)的一位線的至少通過(PASS)以及錯(cuò)誤(FAIL)狀態(tài)之一。
3.根據(jù)權(quán)利要求1所述的偵測電路，其中，依該次序運(yùn)作該多個(gè)計(jì)數(shù)狀態(tài)電路的運(yùn)行過程被該多個(gè)計(jì)數(shù)狀態(tài)電路的一計(jì)數(shù)狀態(tài)電路中斷，該計(jì)數(shù)狀態(tài)電路具有一相對應(yīng)的計(jì)數(shù)狀態(tài)存儲(chǔ)器元件，該相對應(yīng)的計(jì)數(shù)狀態(tài)存儲(chǔ)器元件指出該多個(gè)位狀態(tài)存儲(chǔ)器元件中的至少一位狀態(tài)存儲(chǔ)器元件中的位狀態(tài)未被計(jì)算到儲(chǔ)存該位狀態(tài)的多個(gè)位狀態(tài)存儲(chǔ)器元件的總數(shù)量內(nèi)。
4.根據(jù)權(quán)利要求3所述的偵測電路，其中，該多個(gè)計(jì)數(shù)狀態(tài)電路的運(yùn)行過程被中斷之后，且在進(jìn)行下一個(gè)計(jì)數(shù)的運(yùn)作之前，該相對應(yīng)的計(jì)數(shù)狀態(tài)存儲(chǔ)器元件的內(nèi)容會(huì)被控制電路改變，以顯示該狀態(tài)計(jì)數(shù)存儲(chǔ)器元件其中的至少一個(gè)的位狀態(tài)已被計(jì)算到儲(chǔ)存該位狀態(tài)的該多個(gè)存儲(chǔ)器元件 的總數(shù)量內(nèi)。
5.根據(jù)權(quán)利要求1所述的偵測電路，其中，控制電路使得多個(gè)計(jì)數(shù)狀態(tài)電路可以依序進(jìn)行計(jì)數(shù)運(yùn)作，至少直到該多個(gè)計(jì)數(shù)狀態(tài)電路中沒有一個(gè)計(jì)數(shù)狀態(tài)電路其相對應(yīng)的計(jì)數(shù)狀態(tài)存儲(chǔ)器元件指出該多個(gè)位狀態(tài)存儲(chǔ)器元件中的一位狀態(tài)存儲(chǔ)器元件中的位狀態(tài)未被計(jì)算到儲(chǔ)存該位狀態(tài)的多個(gè)存儲(chǔ)器元件的總數(shù)量內(nèi)。
6.—種偵測方法,包括: 依一次序運(yùn)作多個(gè)計(jì)數(shù)狀態(tài)電路以決定在多個(gè)位狀態(tài)存儲(chǔ)器元件的一總數(shù)量，該多個(gè)計(jì)數(shù)狀態(tài)電路彼此依該次序相互耦接， 其中多個(gè)計(jì)數(shù)狀態(tài)電路分別接收來自多個(gè)位狀態(tài)存儲(chǔ)器元件中的相對應(yīng)的位狀態(tài)存儲(chǔ)器元件中的數(shù)據(jù)。
7.根據(jù)權(quán)利要求6所述的方法，更包括:通過該多個(gè)相對應(yīng)的計(jì)數(shù)狀態(tài)存儲(chǔ)器元件以指出是否該多個(gè)位狀態(tài)存儲(chǔ)器元件中的位狀態(tài)是否被計(jì)算到該多個(gè)位狀態(tài)存儲(chǔ)器元件的總數(shù)量內(nèi)，該位狀態(tài)顯示該多個(gè)位的至少通過(PASS)以及錯(cuò)誤(FAIL)狀態(tài)之一。
8.根據(jù)權(quán)利要求6所述的方法，更包括:中斷依該次序運(yùn)作該多個(gè)計(jì)數(shù)狀態(tài)電路的運(yùn)行過程，以回應(yīng)該多個(gè)計(jì)數(shù)狀態(tài)電路的一計(jì)數(shù)狀態(tài)電路，該計(jì)數(shù)狀態(tài)電路具有一相對應(yīng)的計(jì)數(shù)狀態(tài)存儲(chǔ)器元件，該相對應(yīng)的計(jì)數(shù)狀態(tài)存儲(chǔ)器元件指出該多個(gè)位狀態(tài)存儲(chǔ)器元件中的至少一位狀態(tài)存儲(chǔ)器元件中的位狀態(tài)未被計(jì)算到儲(chǔ)存該位狀態(tài)的多個(gè)存儲(chǔ)器元件的總數(shù)量內(nèi)。
9.根據(jù)權(quán)利要求8所述的方法，其中，該多個(gè)計(jì)數(shù)狀態(tài)電路的運(yùn)行過程被中斷之后，且在進(jìn)行下一個(gè)計(jì)數(shù)的運(yùn)作之前，該控制電路改變該相對應(yīng)的計(jì)數(shù)狀態(tài)存儲(chǔ)器元件的內(nèi)容以顯示該狀態(tài)計(jì)數(shù)存儲(chǔ)器元件其中的至少一個(gè)的位狀態(tài)已被計(jì)算到儲(chǔ)存該位狀態(tài)的該多個(gè)存儲(chǔ)器元件的總數(shù)量內(nèi)。
10.一種偵測電路,包括: 一裝置，用以依一次序運(yùn)作多個(gè)計(jì)數(shù)狀態(tài)電路以決定在多個(gè)位狀態(tài)存儲(chǔ)器元件的一總數(shù)量，該多個(gè)計(jì)數(shù)狀態(tài)電路彼此依該次序相互耦接， 其中多個(gè)計(jì)數(shù)狀態(tài)電路分別接收來自多個(gè)位狀態(tài)存儲(chǔ)器元件中的相對應(yīng)的位狀態(tài)存儲(chǔ)器元件中的 數(shù)據(jù)。
【文檔編號】G11C29/12GK104051023SQ201310556216
【公開日】2014年9月17日 申請日期:2013年11月11日 優(yōu)先權(quán)日:2013年3月11日
【發(fā)明者】楊宜山, 洪碩男, 洪俊雄 申請人:旺宏電子股份有限公司