存儲(chǔ)器裝置及降低讀取操作下位線上耦合噪聲的方法
【專利摘要】本發(fā)明公開了一種存儲(chǔ)器裝置及在存儲(chǔ)器裝置中降低讀取操作下位線上耦合噪聲的方法。存儲(chǔ)器裝置包括由耦接至位線上的多個(gè)存儲(chǔ)單元所組成的區(qū)塊。本方法包括對(duì)位線預(yù)充電位到一第一電位VPRE。本方法包括電流可以透過位線上的選定存儲(chǔ)單元導(dǎo)通至一個(gè)或多個(gè)耦接于一參考電壓的參考線。本方法包括防止因?yàn)槲痪€上的導(dǎo)通電流造成的電壓改變使位線上的電壓值超過介于一第一電壓電平與一第二電壓電平之間的范圍，其中該第二電壓電平低于該第一電壓電平但高于參考電壓。本方法包括讀取選定存儲(chǔ)單元內(nèi)的數(shù)據(jù)。
【專利說明】存儲(chǔ)器裝置及降低讀取操作下位線上耦合噪聲的方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明是有關(guān)一種非易失性存儲(chǔ)器技術(shù)，特別適合實(shí)現(xiàn)于高密度的閃存及降低讀 取操作下位線上耦合噪聲的方法。

【背景技術(shù)】
[0002] 集成電路中的存儲(chǔ)器裝置變得密度更高且速度更快。為了在存儲(chǔ)器陣列中的存 儲(chǔ)單元讀取數(shù)據(jù)，使用了多組感測放大器（sense amplifier)。大量的位線和數(shù)據(jù)線將存 儲(chǔ)單元和多組的感測放大器連接在一起。位線無法將存儲(chǔ)單元稱接至箝位電路（clamp circuit)，而數(shù)據(jù)線卻無法將箝位電路耦接至充電電路（charge circuit)以及感測放大 器。
[0003] 為了節(jié)省布局區(qū)域，位線和數(shù)據(jù)線都盡量放置得比較接近。位線和數(shù)據(jù)線之間或 是與結(jié)構(gòu)中其他的傳導(dǎo)路徑過于接近會(huì)產(chǎn)生偶合電容。NAND閃存在讀取操作時(shí)會(huì)透過存儲(chǔ) 單元的電流對(duì)位線和數(shù)據(jù)線之間的耦合電容進(jìn)行充放電。位線和數(shù)據(jù)線上的耦合噪聲則取 決于鄰近位線及數(shù)據(jù)線上的切換行為。
[0004] 希望可以減少讀取操作下位線和數(shù)據(jù)線的偶合噪聲。


【發(fā)明內(nèi)容】

[0005] 本發(fā)明提供一個(gè)存儲(chǔ)器裝置偵測數(shù)據(jù)的方法。存儲(chǔ)器裝置包括了由多個(gè)耦接至多 個(gè)位線的存儲(chǔ)器元件所組成的一個(gè)區(qū)塊。本方法包括預(yù)充位線至一第一電壓電平V PKE。本 方法包括使電流流經(jīng)位線上選定好的存儲(chǔ)單元導(dǎo)通至一個(gè)或多個(gè)耦接于一參考電壓的參 考線。本方法包括防止因?yàn)槲痪€上的導(dǎo)通電流造成的電壓改變使位線上的電壓值超過介于 一第一電壓電平與一第二電壓電平之間的范圍，其中該第二電壓電平低于該第一電壓電平 但高于參考電壓。本方法包括讀取選定存儲(chǔ)單元內(nèi)的數(shù)據(jù)。
[0006] 本發(fā)明的其他方面和優(yōu)點(diǎn)可以從底下圖樣的檢視、詳細(xì)的敘述和權(quán)利范圍來了 解。

【專利附圖】

【附圖說明】
[0007] 圖1是一個(gè)存儲(chǔ)器裝置，包括耦接至箝位電路以及存儲(chǔ)單元的位線，以及耦接至 箝位電路、充電電路和感測放大器的數(shù)據(jù)線。
[0008] 圖2是一個(gè)適合讀取操作一選定存儲(chǔ)單元的電路示意圖。
[0009] 圖3是說明電容和其相關(guān)位線的不意圖。
[0010] 圖4是一例子說明耦合電容在讀取操作過程中產(chǎn)生的耦合噪聲的時(shí)序圖。
[0011] 圖5是以一個(gè)操作圖2所示存儲(chǔ)器裝置的時(shí)序圖例子以減少讀取操作過程中的耦 合噪聲。
[0012] 圖6是一流程圖說明讀取NAND閃存數(shù)據(jù)的操作程序。
[0013] 圖7是一實(shí)施例中的存儲(chǔ)器裝置的簡化方塊圖。
[0014] 【符號(hào)說明】
[0015] 存儲(chǔ)單元 100-102
[0016] 箝位電路 103-105, Ml
[0017] 箝位晶體管 Ml
[0018] 感測放大器 109-111,240
[0019] 充電電路 120-122, M2
[0020] 控制電路 170,270
[0021] 參考電壓 VKEF
[0022] 預(yù)充電壓 VPKE
[0023] 感測電位 VSEN
[0024] 地址線 WL1，WLq-WL2
[0025] 位線 BLO, BL1，· · ·，BLn
[0026] 數(shù)據(jù)線 DLO, DL1，· · ·，DLn
[0027] 放大器 SAO, SA1，· · ·，SAn
[0028] 存儲(chǔ)單元 2〇0,2〇4
[0029] 位線 210
[0030] 串接式選定晶體管212
[0031] 觸墊 214
[0032] 垂直方向連接器 216
[0033] 全局位線 220
[0034] 串接選擇線 SSL218
[0035] 接地選擇線開關(guān) 206
[0036] 共源極線 CSL208
[0037] 電壓源 430
[0038] 集成電路 700
[0039] 寫入數(shù)據(jù)線 7〇5
[0040] 行譯碼器 770
[0041] 區(qū)塊 78〇
[0042] 輸出數(shù)據(jù)線 785
[0043] 數(shù)據(jù)多任務(wù)輸出器790
[0044] 輸出驅(qū)動(dòng)器 797

【具體實(shí)施方式】
[0045] 本發(fā)明實(shí)施例的詳細(xì)敘述可以參考圖示。實(shí)施例用于解釋本發(fā)明權(quán)利要求范圍的 內(nèi)容，但并不限定于此發(fā)明專利的范圍。此領(lǐng)域習(xí)知技藝的人將在以下的說明中了解到各 種等效的變化樣態(tài)。
[0046] 圖1是說明一存儲(chǔ)器元件或裝置，包括耦接至存儲(chǔ)單元和箝位電路的位線，以及 作為讀取數(shù)據(jù)節(jié)點(diǎn)且耦接至箝位電路、充電電路和感測放大器的數(shù)據(jù)線。存儲(chǔ)器裝置包括 一個(gè)以行列結(jié)構(gòu)（Row and Column)排列的多個(gè)存儲(chǔ)單元組成的區(qū)塊。存儲(chǔ)器裝置內(nèi)的區(qū) 塊包括直向向（Column)連接的多個(gè)位線（Bit lines),以及橫向（RoW)連接的多個(gè)地址線 (Word lines)。存儲(chǔ)器裝置包括了參考線及耦接至位線上的參考線。存儲(chǔ)器裝置包括充電 電路在響應(yīng)控制信號(hào)的要求時(shí)提供預(yù)充電壓到感測節(jié)點(diǎn)上。存儲(chǔ)器裝置包括位于感測數(shù) 據(jù)節(jié)點(diǎn)和位線之間且用于響應(yīng)箝位電位（clamp voltage)要求的箝位電路。存儲(chǔ)器裝置包 括一個(gè)控制器使得讀取操作時(shí)可以提供電壓于地址線及感測放大器。存儲(chǔ)器裝置包括電 路提供地址線電壓(wordline voltage)、控制訊號(hào)(control signal)和箝位電壓(clamp voltage)。
[0047] 存儲(chǔ)單元100-102在區(qū)塊內(nèi)位于各直向排列的位線上，其中電壓VBL會(huì)耦接至 所選擇的位線BL0，BL1, . . .，BLn。位線BL0，BL1, . . .，BLn會(huì)耦接至各自對(duì)應(yīng)的數(shù)據(jù)線 DL0，DL1，...，DLn，而數(shù)據(jù)線則當(dāng)作感測節(jié)點(diǎn)，用于感測緩沖緩存器之中的放大器SA0， SA1，. . . SAn。如說明所示，緩沖緩存器包括了充電電路120-122、箝位電路103-105以及 感測放大器SA0，SA1，. . . SAn，詳細(xì)的說明如下。在實(shí)施例的圖示中，共有n+1條位線BL0， BL1，· · ·，BLn和n+1條數(shù)據(jù)線DL0，DL1，· · ·，DLn在存儲(chǔ)器陣列之中。
[0048] 電容CBL會(huì)與每一條位線有相關(guān)性。電容CBL代表在讀取選定存儲(chǔ)單元時(shí)位線上 的總電容。電容CDL會(huì)與每一條數(shù)據(jù)線有相關(guān)。電容CDL代表讀取選定存儲(chǔ)單元時(shí)數(shù)據(jù)線 上的總電容。
[0049] 箝位電路103-105會(huì)與個(gè)別的位線BL0，BL1，· · ·，BLn和數(shù)據(jù)線DLO-DLn相接，如 圖1所示。箝位電路103包括了一個(gè)箝位電阻位于位線BL0之上。在本實(shí)施例中，箝位電 路103是一個(gè)于一疊接架構(gòu)中的η型通道M0S晶體管，其中，一源極端（source)透過導(dǎo)線 連接譯碼電路以和存儲(chǔ)單元連接，一漏極端（drain)耦接至作為感測節(jié)點(diǎn)的數(shù)據(jù)線DL0，以 及一柵極端耦接至箝位信號(hào)BLCLAMP。如圖所示，箝位電路103-105將柵極端耦接至信號(hào) BLCLAMP，也就是控制電路170的輸出端所提供的一個(gè)電壓。
[0050] 充電電路120-122分別與數(shù)據(jù)線DL0, DL1，· · · DLn連接。充電電路120包括了一 個(gè)η型通道的M0S晶體管，其源級(jí)端（source)與供應(yīng)電壓VDD連接,漏極端（drain)稱接至 數(shù)據(jù)線DL0，以與柵極端連到控制信號(hào)BLPRECHG。如圖所示，充電電路120-122的柵極端與 控制電路170的控制信號(hào)BLPRECHG的輸出端相連接。
[0051] 箝位電路104以及充電電路121在數(shù)據(jù)線DL1上的編排方式是相同的。同樣地， 箝位電路105和充電電路122在數(shù)據(jù)線DLn上的編排方式也是相同的。
[0052] 數(shù)據(jù)線DL0耦接至感測放大器109。同樣地，數(shù)據(jù)線DL1則耦接至感測放大器110。 在本實(shí)施例中，每一個(gè)感測放大器109-111都包括第二個(gè)輸入端，且耦接至參考電壓VKEF。 感測放大器109-111將原本儲(chǔ)存在存儲(chǔ)單元100-102內(nèi)的數(shù)據(jù)輸出。參考電壓VKEF可以通 過一參考用存儲(chǔ)單元來產(chǎn)生。在其他的實(shí)施例中，感測放大器可以是緩沖緩存器的一部分。
[0053] 在圖1中，控制訊號(hào)BLPRECHG、箝位訊號(hào)BLCLAMP和栓鎖訊號(hào)PBEN會(huì)耦接至控制 電路170，其目的是為了控制讀取操作時(shí)預(yù)充電位和讀取訊號(hào)的時(shí)序間隔。訊號(hào)BLPRECHG 和PBEN會(huì)分別耦接至充電電路120-122和感測放大器109-111以控制預(yù)充電壓于數(shù)據(jù)線 上，并調(diào)整時(shí)序使得感測放大器可以正確讀取數(shù)據(jù)節(jié)點(diǎn)上電位。通?？刂朴嵦?hào)BLPRECHG先 在數(shù)據(jù)節(jié)點(diǎn)上預(yù)充電位，而控制電路170則產(chǎn)生一個(gè)偏壓于箝位訊號(hào)BLCLAMP上以防止數(shù) 據(jù)節(jié)點(diǎn)的電壓超過所設(shè)定的目標(biāo)電位。在預(yù)充階段結(jié)束之后，控制訊號(hào)BLPRECHG則關(guān)閉充 電電路120-122，同時(shí)栓鎖訊號(hào)PBEN栓鎖一適當(dāng)時(shí)序區(qū)間，使得在感測節(jié)點(diǎn)上的電壓 可以反應(yīng)出選定存儲(chǔ)單元內(nèi)正確的數(shù)據(jù)。
[0054] 在讀取操作時(shí)的不同時(shí)序間隔，提供位于存儲(chǔ)器陣列中數(shù)據(jù)線DLO-DLn上箝位電 路103-105柵極端的箝位訊號(hào)BLCLAMP -個(gè)偏壓。同樣地，在讀取操做時(shí)的不同時(shí)序間隔， 提供位于存儲(chǔ)器陣列中數(shù)據(jù)線DLO-DLn上充電電路120-122柵極端的控制訊號(hào)BLPRECHG 一個(gè)電壓。
[0055] 圖2為選定存儲(chǔ)單元200中適合執(zhí)行讀取操作的電路示意圖。存儲(chǔ)單元200是在 存儲(chǔ)單元區(qū)塊中由位線210構(gòu)成的串接式NAND的一部分。這個(gè)串接式NAND也包括了存儲(chǔ) 單元202與存儲(chǔ)單元204。串接式選定晶體管212會(huì)將位線210透過接觸墊214與垂直方向 連接器216耦接至全局位線220。串接式選定晶體管212的柵極耦接至串接選擇線SSL218。 接地選擇線開關(guān)206則會(huì)將串接式NAND的第二個(gè)端點(diǎn)耦接至共源極線CSL208。選定存儲(chǔ) 單元200包括了一個(gè)耦接至區(qū)域位線210的漏極端（drain)，一個(gè)耦接至參考線（也就共源 極線CSL208的源級(jí)端），以及一個(gè)耦接至地址線WL1的柵極端。
[0056] 在緩沖暫存區(qū)中，全局位線220通過行譯碼（Column Decoder)電路（未圖標(biāo)）奉禹 接至偵測電路230。緩存器包括一個(gè)充電電路M2、一個(gè)箝位電路Ml以及一個(gè)基于栓鎖器設(shè) 計(jì)且耦接至數(shù)據(jù)線DL上感測節(jié)點(diǎn)的感測放大器240。訊號(hào)BLCLAMP、BLPRECHG和PBEN由 控制電路270所產(chǎn)生且耦接至緩存器，其目的在控制讀取操作時(shí)的時(shí)序和性能，也包括了 預(yù)充和讀取的時(shí)間間隔。
[0057] 充電電路M2具有一第一端耦接至數(shù)據(jù)線DL，一第二端耦接至電壓源（VDD)，以及一 柵極端耦接至訊號(hào)線BLPRECHG?？刂齐娐?70提供BLPRECHG訊號(hào)某一個(gè)電壓值和基于執(zhí) 行控制程序的時(shí)序間隔。
[0058] 箝位電路Ml會(huì)和全局位線220及數(shù)據(jù)線DL相連接。箝位訊號(hào)BLCLAMP耦接至鉗 位電路Ml的柵極端。控制電路270提供BLPRECHG訊號(hào)某一個(gè)電壓值和基于控制程序的時(shí) 序間隔。
[0059] -個(gè)啟動(dòng)晶體管M3被設(shè)置在介于數(shù)據(jù)線和以栓鎖設(shè)計(jì)為基礎(chǔ)的感測放大器240 之間。栓鎖訊號(hào)PBEN耦接至啟動(dòng)晶體管M3的柵極端?？刂齐娐?70則提供栓鎖訊號(hào)PBEN 某一電壓電平和基于控制程序的時(shí)序間隔，以讀取位于數(shù)據(jù)線DL上感測節(jié)點(diǎn)處的電壓值。
[0060] 充電電路M2因訊號(hào)BLPRECHG的控制可以提供電壓源VDD的電平到數(shù)據(jù)線DL上的 感測節(jié)點(diǎn)以啟動(dòng)選定存儲(chǔ)單元200的讀取功能。箝位電路Ml是位于數(shù)據(jù)線DL和位線BL 之間的感測節(jié)點(diǎn)。箝位電路Ml會(huì)限制位線BL上的電壓擺幅，是基于提供給箝位電路Ml上 柵極端的箝位訊號(hào)BLCLAMP。存儲(chǔ)器裝置包括了在讀取操作時(shí)，一電路提供給存儲(chǔ)單元200 柵極端地址線電壓V KEAD。這個(gè)提供VKEAD電壓的電路被稱為WL驅(qū)動(dòng)器。當(dāng)GSL206開啟的時(shí) 候，這個(gè)WL驅(qū)動(dòng)器可以透過選定存儲(chǔ)單元開啟位線BL上的電流。電容CBL代表當(dāng)讀取選 定存儲(chǔ)單元時(shí)圍繞在位線BL上周圍的總電容。電容CDL代表當(dāng)在讀取選定存儲(chǔ)單元時(shí)圍 繞在數(shù)據(jù)線DL上周圍的的總電容。
[0061] 圖3是一說明與位線相關(guān)的電容示意圖，例如電容代表考慮與其他每一條位線 在相關(guān)連下的位線總電容，如圖1所示。圖3所示，一電容介于擺放相近的位線（如Cc和 Cc2)和環(huán)繞位線的傳導(dǎo)結(jié)構(gòu)（如Ctop和Cbottom)之間。大部分與位線（如Bl(i))相關(guān)連 所形成的位電容可以由介于兩個(gè)相近的位線所得到，例如Cc介于位線B1 (i-2)和B1 (i-1) 之間，Cc介于位線Bl(i-l)and Bl(i)之間，Cc介于位線B1⑴和Bl(i+1)之間，Cc介于 位線Bl(i+1)和Bl(i+2)之間。介于兩條位線之間（如Bl(i-2)and Bl(i))的電容Cc2即 使被插入一位線（如Bl(i-l))仍會(huì)貢獻(xiàn)兩條位線之一（如Bl(i-2)or Bl(i))所感受的總 電容。同樣地，介于兩條位線之間（如Bl(i)and Bl(i+2))的電容Cc2即使被插入一位線 (如犯（1+1))仍會(huì)貢獻(xiàn)兩條位線之一（如犯（1)〇1'81(1+2))所感受的位線總電容。
[0062] 一位線由于相連的電容所產(chǎn)生的耦合噪聲決定于鄰近位線的切換行為，尤其在高 密度的存儲(chǔ)器電路之中。位線上電容間題可以發(fā)生于存儲(chǔ)單元和箝位電路之間的位線結(jié)構(gòu) 或是介于箝位電路和感測放大器之間的數(shù)據(jù)線上。
[0063] 圖4為一個(gè)在操作讀取過程中來自耦合電容所造成的耦合噪聲時(shí)序的分析例子。 在讀取操作的時(shí)候，控制訊號(hào)可以被事先安排好依序控制偏壓電路、地址線和其他存儲(chǔ)器 裝置中的電路，如圖4所示。舉例來說，箝位訊號(hào)BLCLAMP、控制訊號(hào)BLPRECHG和栓鎖訊號(hào) PBEN可以被用來控制時(shí)序區(qū)間和讀取操作時(shí)的電壓值。
[0064] 當(dāng)在時(shí)序區(qū)間T1時(shí)，控制訊號(hào)BLPRECHG被設(shè)定在一個(gè)足夠開啟充電電路M2(圖 2)的電壓電平，且箝位訊號(hào)BLCLAMP相對(duì)于參考電壓410則被設(shè)定在高于預(yù)充電壓V PKE的 電平（如VPKE+VT)以開啟箝位電路Ml (圖2)且預(yù)充位線BL至電壓VPKE。舉例來說，箝位訊 號(hào)BLCLAMP可以被設(shè)定在一高于預(yù)充電壓電平V PKE -個(gè)箝位電路Ml (如圖2)的臨界電壓 VT的電壓電平。數(shù)據(jù)線DL則透過M2被預(yù)充至電壓源VDD。串接選擇線（SSL)218被充電至 高電壓值以開啟串接線的開關(guān)（SSL switch)212。接地選擇線GSL則被設(shè)定在低電壓值以 關(guān)閉GSL開關(guān)206。在時(shí)序區(qū)間T1的時(shí)候，選定區(qū)域位線BL210被經(jīng)由箝位電路Ml的充電 電路M2預(yù)充至預(yù)充電壓V PKE。同時(shí)，多條鄰近位線（Neighbor BL)被充電電路與偶接于該 多條鄰近位線的箝位電路預(yù)充至預(yù)充電壓VPKE。
[0065] 在第二個(gè)時(shí)序區(qū)間T2時(shí)，耦接至未選定存儲(chǔ)單元202和204柵極端的地址線WL。 和WL 2 (及其他位于串接路徑上的地址線）會(huì)被充電至足夠的電壓VPASSK以開啟存儲(chǔ)單元202 和204,即使他們都是處于高臨界電壓的狀態(tài)。耦接至選定存儲(chǔ)單元200柵極端的地址線 WQ會(huì)被充電至電壓V_。當(dāng)選定存儲(chǔ)單元200處于一低臨界電壓時(shí)，V_電壓電平足夠開 啟存儲(chǔ)單元200,而當(dāng)選定存儲(chǔ)單元200處于一高臨界電壓時(shí)（假設(shè)一位的存儲(chǔ)單元），V KEAD 則無法開啟存儲(chǔ)單元。GSL開關(guān)206會(huì)被開啟以將串接式NAND接到參考電壓，例如位于串 接式NAND的源極側(cè)的一接地端，且SSL開關(guān)212仍會(huì)開啟著。
[0066] 在讀取過程的第二個(gè)時(shí)序區(qū)間T2時(shí)，地址線電壓（VKEAD)會(huì)透過選定存儲(chǔ)單元200 的地址線WL1啟動(dòng)位線BL210上的電流，造成數(shù)據(jù)線上的電壓會(huì)下降到漏極端參考電位，下 降的速率取決于選定存儲(chǔ)單元200的臨界電壓（threshold)。
[0067] 一個(gè)低電平，如參考電壓410的0V，透過箝位訊號(hào)BLCLAMP施加于箝位電路Ml的 柵極以關(guān)閉箝位電路?？刂朴嵦?hào)BLPRECHG在時(shí)間序列T1時(shí)會(huì)維持相同的電壓電平以保持 充電電路M2的開啟且保持?jǐn)?shù)據(jù)線DL的電位在電壓源V DD。電流在時(shí)序區(qū)間T2時(shí)會(huì)透過選 定存儲(chǔ)單元200對(duì)位線BL(如圖2210)進(jìn)行放電，然而選定存儲(chǔ)單元200的柵極端則會(huì)透 過地址線（如圖2WL1)偏壓在電平V KEAD。
[0068] 如果位于特定的位線BL(如圖2210)上的選擇定存儲(chǔ)單元（如圖2200)是一個(gè)具 有高臨界電壓的裝置，且相鄰或附近位線（Neighbor BL)上的存儲(chǔ)單元也為高臨界電壓的 存儲(chǔ)單元，那么位線上經(jīng)由存儲(chǔ)單元從VPKE開始放電的速率會(huì)相對(duì)比較緩慢，如圖中第二個(gè) 時(shí)序區(qū)間T2的實(shí)線所示。
[0069] 如果相鄰或是附近的鄰近位線上（Neighbor BL)存儲(chǔ)單元是低臨界電壓裝置，則 該鄰近位線會(huì)放電至低電壓，接近接地電平或是0V。因此，相鄰或附近位線上的電壓擺幅會(huì) 介于預(yù)充電位V PKE和低電位間，且會(huì)耦合到特定位線上（也就是圖2的210)，造成位線BL 上比較高的放電速率，如圖第二時(shí)序區(qū)間T2內(nèi)的虛線所示，因此造成位線上電壓電平下降 420。此電壓電平下降420會(huì)導(dǎo)致在使用高臨界電壓存儲(chǔ)單元時(shí)的讀取誤差。
[0070] 當(dāng)位于時(shí)序區(qū)間T3時(shí)，控制訊號(hào)BLPRECHG被設(shè)定于一低電壓值以關(guān)閉M2(圖2)， 以使數(shù)據(jù)線被充電至約電壓源V DD(430)。同時(shí)，一高于感測電位VSEN的電壓電平（如VSEN+V T) 會(huì)被施加于箝位訊號(hào)BLCLAMP以限制箝位電路Ml偏壓在VSEN+VT。感測電平V SEN會(huì)低于預(yù) 充電位VPKE。假使位線BL的電位高于VSEN，則箝位電路Ml會(huì)維持關(guān)閉且數(shù)據(jù)線DL則維持預(yù) 充電的狀態(tài)（430-431)。假使因?yàn)檫x定存儲(chǔ)單元為低臨界電壓，會(huì)使位線BL電位放電至低 于V SEN，則數(shù)據(jù)線也會(huì)放電至位線。位線上相對(duì)比較低的電壓，如介于0V和VSEN之間，也會(huì) 轉(zhuǎn)移到數(shù)據(jù)線DL上。
[0071] 位線上由于電容耦合效應(yīng)造成的高放電速率，如圖第二時(shí)序區(qū)間T2的虛線所示， 會(huì)持續(xù)到下去直到第三個(gè)時(shí)序區(qū)間結(jié)束，此時(shí)位線上的低電壓電平為440。位線BL上的低 電壓電平440在時(shí)序區(qū)間T3結(jié)束時(shí)會(huì)造成數(shù)據(jù)線DL上產(chǎn)生一低電平450。時(shí)序區(qū)間T2內(nèi) 由于電容耦合造成的壓降420會(huì)增加時(shí)序區(qū)間T3內(nèi)的壓降460。
[0072] 在第四個(gè)時(shí)序區(qū)間T4時(shí)，啟動(dòng)晶體管M3(圖2)會(huì)因拴鎖訊號(hào)PBEN而開啟，然而 選定接地線GSL則被設(shè)定在低電位值以關(guān)閉GSL開關(guān)206,且箝位訊號(hào)BLCLAMP則設(shè)定在低 電位值以關(guān)閉位線（如210)的電流，如此一來當(dāng)位線上電流被關(guān)閉時(shí)，以栓鎖設(shè)計(jì)為基礎(chǔ) 的感測放大器240 (或緩存器）可以感測是否感測節(jié)點(diǎn)上的電壓高于或是低于感測電位VSEN 附近的跳變點(diǎn)（Trip Point)。然而，基于電容耦合影響，對(duì)高臨界電壓的存儲(chǔ)單元，位線上 的電壓降460會(huì)造成感測放大器（或緩存器）（如240)的讀取誤差。
[0073] 圖5是說明圖2中讀取存儲(chǔ)器時(shí)減少耦合噪聲的時(shí)序圖的一例子，存儲(chǔ)器中的控 制電路270被安排產(chǎn)生時(shí)序訊號(hào)以控制偏壓電路、地址線以及其他存儲(chǔ)器裝置中的電路， 如圖5所示。
[0074] 一旦開始讀取操作，箝位訊號(hào)BLCLAMP、控制訊號(hào)BLPRECHG以及栓鎖訊號(hào)PBEN會(huì) 產(chǎn)生控制時(shí)序和電壓電平的訊號(hào)。
[0075] 在第一個(gè)時(shí)序區(qū)間時(shí)，控制訊號(hào)BLPRECHG設(shè)定在一個(gè)足以開啟充電電路M2(圖 2)的電壓，箝位訊號(hào)BLCLAMP相對(duì)于參考電位510,設(shè)定為一高于一第一電平V PKE的電壓值 (例如VPKE+VT)以開啟箝位電路Ml (圖2)且預(yù)充位線BL達(dá)到電壓位準(zhǔn)VPKE。舉例來說，箝 位訊號(hào)BLCLAMP可以被設(shè)定為一高于一第一電平V PKE -個(gè)箝位電路臨界電壓VT的電壓電平 (如圖2)。數(shù)據(jù)線DL則透過充電電路M2被預(yù)充到電壓源VDD。串接選擇線（SSL) 218被充 電至高電平值以開啟串接選擇線開關(guān)（SSL switch) 212。接地選擇線GSL被設(shè)定到一個(gè)低 電壓電平以關(guān)閉206。因此，在時(shí)序區(qū)間T1間，選定位線BL210利用充電電路M2且透過箝 位電路Ml被充電至第一級(jí)電平V PKE。
[0076] 在時(shí)序區(qū)間T2時(shí)，未被選到的存儲(chǔ)單元202和204的地址線WU和WL2 (和其他串 接路徑上的地址線）會(huì)充電至電壓VPASSK，使得存儲(chǔ)單元202和204可以開啟，即使他們都具 有高臨界電壓的狀態(tài)。耦接至選定存儲(chǔ)單元200的地址線WQ會(huì)被充電至電壓值V KEAD。當(dāng) 選定存儲(chǔ)單元200的臨界電壓低時(shí)，VKEAD的電壓值足夠開啟選定存儲(chǔ)單元200,但當(dāng)其臨界 電壓太大時(shí)卻不足以開啟選定存儲(chǔ)單元200。GSL開關(guān)206會(huì)開啟使得整條串接線可以耦 接至參考電壓，如串接線源極端接地電平，同時(shí)SSL開關(guān)212維持開啟的狀態(tài)。
[0077] 在時(shí)序區(qū)間T2中，讀取操作所需的地址電壓（VKEAD)會(huì)透過選定存儲(chǔ)單元（如200) 上的地址線（如WLJ來使位線BL上的電流進(jìn)行放電，其放電速取決于選定存儲(chǔ)單元（200) 的臨界電壓。當(dāng)箝位電路Ml柵極端訊號(hào)BLCLAMP的電壓（V KEEP+VT)高于一第二電平VKEEP時(shí) 可以防止位線上的放電造成其電壓電平低于該第二電平V KEEP。該第二電平VKEEP電壓值會(huì)低 于該第一電平VPKE但會(huì)高于源極端的參考電壓，該源極端的參考電壓與參考電壓510可以 相同。舉例來說，訊號(hào)BLCLAMP可以被設(shè)定為一高于該第二電平V KEEP -個(gè)箝位電路臨界電 壓\的電壓電平（如圖2)。位線BL(如圖2的210)透過箝位電路Ml以避免被放電至一 低于該第二電平V KEEP的電壓電平。
[0078] 如果選定存儲(chǔ)單元200是高臨界電壓的裝置，位線210透過選定存儲(chǔ)單元從該第 一電平V PKE進(jìn)行放電的速率會(huì)相對(duì)緩慢。如果臨界電壓夠高，那么電流放電的速率就會(huì)更 加緩慢，則當(dāng)時(shí)序區(qū)間T2結(jié)束時(shí)，位線上的電壓仍維持在該第一電平V PKE附近。如果選定 存儲(chǔ)單元200的臨界電壓較低，位線210透過選定存儲(chǔ)單元從該第一電平VPKE進(jìn)行放電至 該第二電平V KEEP的速率會(huì)比較快，也許會(huì)在第二去時(shí)序區(qū)間結(jié)束時(shí)就達(dá)到該第二電平VKEEP 的電壓值。
[0079] 在存儲(chǔ)器裝置中，存儲(chǔ)單元會(huì)呈現(xiàn)高臨界電壓分布和低臨界電壓分布，選定存儲(chǔ) 單元的臨界電壓值則可能介于高臨界電壓和低臨界電壓之間。當(dāng)電流透過選定存儲(chǔ)單元將 位線電壓由該第一電平V PKE放電到至一第三電平VSEN，若存儲(chǔ)單元的臨界電壓VT較高則放 電速率相對(duì)緩慢，而臨界電壓較低的時(shí)候，則放電速率相對(duì)會(huì)較快。本技術(shù)的實(shí)施例中，基 于臨界電壓的分布情況會(huì)決定該第三電平V SEN設(shè)定的大小，所以具有高臨界電壓的存儲(chǔ)單 元的位線被放電至一不低于該第三電平VSEN的電壓。
[0080] 在時(shí)序區(qū)間T3時(shí)，控制訊號(hào)BLPRECHG被設(shè)定在低電平以關(guān)閉充電電路M2(如圖 2)，使數(shù)據(jù)線充電至約電壓源V DD。一高于該第三電平VSEN的電壓（如VSEN+VT)被施加于箝 位訊號(hào)BLCLAMP上，以關(guān)閉從位線到感測節(jié)點(diǎn)上的電流，此位線上的電壓會(huì)高于該第三電 平V SEN，當(dāng)位線上的電壓低于該第三電平VSEN時(shí)，位線到感測節(jié)點(diǎn)上的電流路經(jīng)會(huì)導(dǎo)通。如 果位線BL電位維持在介于V PKE和VSEN之間，則箝位晶體管Ml會(huì)保持關(guān)閉。如果位線因?yàn)檫x 定存儲(chǔ)單元在低臨界電壓而造成放電，則電壓電平V KEEP會(huì)轉(zhuǎn)移到數(shù)據(jù)線DL上。舉例來說， 箝位訊號(hào)BLCLAMP可以被施加一高于該第三電平VSEN -個(gè)箝位電路臨界電壓VT的電壓電平 (圖2)。該第三電平VSEN是低于該第一電平V PKE且高于該第二電平VKEEP。
[0081] 如果選定存儲(chǔ)單元200具有高臨界電壓，則位線210可能在時(shí)序區(qū)間T2的過程中 不會(huì)放電而保持該第一電平V PKE，而數(shù)據(jù)線DL在時(shí)序T3會(huì)維持與時(shí)序T2相同的電位。如 果選擇存儲(chǔ)單元具有低臨界電壓，則位線210可能會(huì)在時(shí)序T2中由該第一電平V PKE降低到 該第二電平VKEEP，且流經(jīng)箝位電路Ml的電流將使數(shù)據(jù)線DL放電使其電位到達(dá)該第二電平 VKEEP附近，如圖中時(shí)序T3的虛線所示。
[0082] 在時(shí)序T4階段，訊號(hào)PBEN啟動(dòng)晶體管M3 (如圖2)而接地選擇線（GSL)被設(shè)定在 低電平以關(guān)閉GSL206,同時(shí)訊號(hào)BLCLAMP設(shè)定在低電平以關(guān)閉位線（210)上的電流，如此以 栓鎖為基礎(chǔ)的感測放大器240(或緩存器）可以讀取是否感測節(jié)點(diǎn)上的電壓是高于或低于 一在該第三電平V SEN附近的跳變點(diǎn)的電壓。感測放大器的臨界偏壓或是跳變點(diǎn)的電壓可以 被設(shè)定在接近VSEN附近。
[0083] 就目前的技術(shù)而言，位線BL (210)上最大的電壓擺幅是（VPKE-VKEEP)，也就是介于高 臨界電壓所設(shè)定的該第一電平V PKE和低臨界電壓所設(shè)定的該第二電平VKEEP。然而較早之前 的技術(shù)，時(shí)序區(qū)間T2到T4時(shí)，電流流經(jīng)低臨界電壓的選定存儲(chǔ)單元，放電效應(yīng)會(huì)造成位線 上的電壓低到0V(也就是源極端的參考電壓），如圖虛線所示，也就是最大的電壓擺幅幾乎 是V PKE也就是位線在時(shí)序區(qū)間T1時(shí)被充電的電壓值。
[0084] 在訊號(hào)讀取過程中，如果某特定位線上被選定的單元具有高臨界電壓，而其相鄰 或附近的位線上具有的比較低的臨界電壓，那么這些相鄰或附近的位線上電壓的擺幅會(huì)耦 合到這個(gè)特定的位線上。這樣的耦合噪聲會(huì)造成讀取錯(cuò)誤或減少讀取正確訊號(hào)的容忍邊 際。如本文所述，位線上和數(shù)據(jù)線上在讀取操作的時(shí)候可以通過將最大的電壓擺幅從乂^減 少到（v PKE-vKEEP)以降低耦合噪聲。
[0085] 參考圖2和圖5,底下的表為本文內(nèi)電壓值的范例，用以說明本文內(nèi)所述的內(nèi)容。 如本文所述，該第三電平V SEN低于該第一電平VPKE且高于該第二電平VKEEP。如表上所不，V KEEP 可為〇. 5V所以最大的電壓擺幅可以被減少0. 5V。
[0086]

【權(quán)利要求】
1. 一種用于讀取存儲(chǔ)器裝置感測數(shù)據(jù)的方法，該存儲(chǔ)器裝置包括一具有耦接于多條位 線的多個(gè)存儲(chǔ)單元的區(qū)塊，該方法包括： 預(yù)充該多條位線至一第一電壓電平VPKE; 令電流流經(jīng)該多條位線上選定的存儲(chǔ)單元至耦接于一參考電壓的至少一參考線； 防止該位線上的一電壓超過介于該第一電壓電平VPKE與一第二電壓電平VKEEP之間的范 圍，其中該第二電壓電平低于該第一電壓電平但高于該參考電壓；以及 感測選定存儲(chǔ)單元中的數(shù)據(jù)。
2. 根據(jù)權(quán)利要求1所述的方法，其中，包括使用一耦接至該多條位線的箝位電路，以限 制該位線的電壓在該第二電壓電平VKEEP。
3. 根據(jù)權(quán)利要求1所述的方法，其中，該感測選定存儲(chǔ)單元中的數(shù)據(jù)報(bào)括： 關(guān)閉預(yù)充電； 箝制電流由具有高于該第三電壓電平的位線流至稱接于該選定的存儲(chǔ)單元的感測節(jié) 點(diǎn)；以及 當(dāng)該位線的電壓低于該第三電壓電平時(shí)，導(dǎo)通該位線至該感測節(jié)點(diǎn)間的電流。
4. 一種感測閃存裝置數(shù)據(jù)的方法，該閃存裝置包括一具有多個(gè)耦接于多個(gè)位線和參考 線之間的存儲(chǔ)單元串的區(qū)塊，其中，一存儲(chǔ)單元串由多個(gè)存儲(chǔ)單元串接而成，該方法包括 ： 施加一讀取偏壓至多條地址線中的一選定地址線以及施加一參考電壓至該多個(gè)存儲(chǔ) 單元串的源極端； 在一讀取的時(shí)序區(qū)間，集成該多個(gè)位線上的電流以建立該多個(gè)位線的一感測電壓； 在集成電流時(shí)，限制該感測電壓在一最小電壓電平之上，該最小的電壓電平大于該參 考電壓；以及 讀取感測電壓值。
5. 根據(jù)權(quán)利要求4所述的方法，包括施加一大于感測電壓的充電電壓于感測節(jié)點(diǎn)以限 制感測電壓，以及使用介于位線和感測節(jié)點(diǎn)之間的箝位電路以限制位線上電壓在該最小的 電壓電平，藉此，當(dāng)感測電壓大于該最小電平時(shí)，位于位線和感測節(jié)點(diǎn)間的電流會(huì)被箝制， 而當(dāng)感測電壓小于該最小電平的時(shí)候，位于位線和感測節(jié)點(diǎn)間的電流則會(huì)開啟。
6. -種存儲(chǔ)器裝置，包括： 一耦接至一多條位線的多個(gè)存儲(chǔ)單元的區(qū)塊； 一耦接至該區(qū)塊的該多條位線的至少一參考線，其中，該區(qū)塊的一存儲(chǔ)單元包括一耦 接于該多條位線其中的一條位線的漏極端以及一耦接至該參考線的源極端； 至少一充電電路用以提供一個(gè)預(yù)充電壓至耦接于該多條位線的多個(gè)感測節(jié)點(diǎn)； 耦接于該多個(gè)感測節(jié)點(diǎn)的多個(gè)感測放大器；以及 一控制器，用以設(shè)定該多條位線至一第一電壓電平VPKE#及當(dāng)該多條位線上的多個(gè)選 定存儲(chǔ)器單元導(dǎo)通電流至耦接于一參考電壓的該至少一參考線時(shí)，用以防止該多條位線的 一電壓超過介于該第一電平vPKE與一第二電平V KEEP之間的范圍，其中該第二電壓電平VKEEP 低于該第一電壓電平vPKE但高于該參考電壓。
7. 根據(jù)權(quán)利要求6所述的存儲(chǔ)器裝置，其中該控制器包括位于該多個(gè)感測節(jié)點(diǎn)與該多 條位線的位線中間的箝位電路，其中箝位電路響應(yīng)箝位電壓，且該控制器被設(shè)定以限制該 位線的電壓在該第二電壓電平V KEEP。
8. 根據(jù)權(quán)利要求7所述的存儲(chǔ)器裝置，其中該控制器進(jìn)一步包括： 關(guān)閉充電電路；以及 設(shè)定箝位電路于一第三電壓電平（VSEN+VT)，其中當(dāng)位線電壓高于該第三電壓電平時(shí)， 箝制電流從位線流至感測節(jié)點(diǎn)，以及當(dāng)位線電壓低于該第三電平時(shí)，電流會(huì)由位線流至感 測節(jié)點(diǎn)。
9. 根據(jù)權(quán)利要求6所述的存儲(chǔ)器裝置，該感測放大器被設(shè)定以決定是否感測節(jié)點(diǎn)上的 電壓高于或是低于接近該第三電壓電平的跳變點(diǎn)。
10. 根據(jù)權(quán)利要求6所述的存儲(chǔ)器裝置，其中該控制器被設(shè)定在開啟該充電電路前，將 該多條位線中的一些位線放電至該參考電壓。
【文檔編號(hào)】G11C16/06GK104051008SQ201310574886
【公開日】2014年9月17日 申請(qǐng)日期:2013年11月14日 優(yōu)先權(quán)日:2013年3月11日
【發(fā)明者】洪碩男, 洪繼宇 申請(qǐng)人:旺宏電子股份有限公司