可編程存儲(chǔ)單元的制作方法
【專利摘要】本實(shí)用新型涉及可編程存儲(chǔ)單元。一種可編程存儲(chǔ)單元，包括：基板，包括原生摻雜注入?yún)^(qū)；厚氧化物隔離件晶體管，設(shè)置在所述原生摻雜注入?yún)^(qū)內(nèi)的所述基板上；可編程薄氧化物抗熔絲，設(shè)置在與所述厚氧化物隔離件晶體管的第一側(cè)相鄰的所述基板上并位于所述基板的所述原生摻雜注入?yún)^(qū)內(nèi)；以及第一厚氧化物存取晶體管和第二厚氧化物存取晶體管，設(shè)置在所述基板上，所述第一厚氧化物存取晶體管設(shè)置在所述厚氧化物隔離件晶體管的第二側(cè)與所述第二厚氧化物存取晶體管之間。隔離件晶體管的橫向距離降低了可能改變斷裂部位的位置的影響，從而增加可編程存儲(chǔ)單元的IV特性的均勻性。此外，第二厚氧化物存取晶體管的增設(shè)提供增加電壓保護(hù)的好處。
【專利說明】可編程存儲(chǔ)單元
【技術(shù)領(lǐng)域】
[0001]本申請主要涉及存儲(chǔ)設(shè)備，更具體地，涉及一次性可編程(OTP)存儲(chǔ)單元。
【背景技術(shù)】
[0002]數(shù)據(jù)存儲(chǔ)領(lǐng)域包括易失性存儲(chǔ)器和非易失性存儲(chǔ)器。當(dāng)從易失性存儲(chǔ)器電路上移除電源時(shí)，易失性存儲(chǔ)器會(huì)丟失所存儲(chǔ)的信息。非易失性存儲(chǔ)器即使在移除電源之后，也會(huì)保留所存儲(chǔ)的信息。某些非易失性存儲(chǔ)器設(shè)計(jì)允許重新編程，而其他設(shè)計(jì)僅允許一次性編程。
[0003]一次性可編程(OTP)存儲(chǔ)器表示一種非易失性存儲(chǔ)器，該非易失性存儲(chǔ)器通常通過打開熔絲以創(chuàng)建高阻抗連接或通過永久閉合抗熔絲以創(chuàng)建低阻抗連接來一次性編程。抗熔絲可以通過施加高電壓以破壞抗熔絲并創(chuàng)建低阻抗連接而被編程。
[0004]利用抗熔絲的OTP存儲(chǔ)單元繼編程之后可以表現(xiàn)出不可預(yù)測且寬的IV(電流-電壓)特性，因?yàn)榭谷劢z斷裂部位位置可能隨設(shè)備的不同而不同。因此，需要一種表現(xiàn)出改進(jìn)可預(yù)測性和改進(jìn)IV特性的OTP存儲(chǔ)單元。
實(shí)用新型內(nèi)容
[0005]根據(jù)本實(shí)用新型的一個(gè)方面，提供了一種可編程存儲(chǔ)單元，包括:基板，包括原生摻雜注入?yún)^(qū)；厚氧化物隔離件晶體管，設(shè)置在所述原生摻雜注入?yún)^(qū)內(nèi)的所述基板上；可編程薄氧化物抗熔絲，設(shè)置在與所述厚氧化物隔離件晶體管的第一側(cè)相鄰的所述基板上并位于所述基板的所述原生摻雜注入?yún)^(qū)內(nèi)；以及第一厚氧化物存取晶體管和第二厚氧化物存取晶體管，設(shè)置在所述基板上，所述第一厚氧化物存取晶體管設(shè)置在所述厚氧化物隔離件晶體管的第二側(cè)與所述第二厚氧化物存取晶體管之間。
[0006]其中，所述第一厚氧化物晶體管和所述第二厚氧化物晶體管設(shè)置在所述原生摻雜注入?yún)^(qū)外的所述基板上。
[0007]其中，所述第一厚氧化物晶體管和所述第二厚氧化物晶體管設(shè)置在所述基板的已受過標(biāo)準(zhǔn)閾值電壓注入處理的區(qū)域上。
[0008]其中，所述基板的除所述原生摻雜注入?yún)^(qū)之外的區(qū)域已受過標(biāo)準(zhǔn)閾值電壓注入處理。
[0009]其中，所述第一厚氧化物存取晶體管的漏極區(qū)用作所述厚氧化物隔離件晶體管的源極區(qū)。
[0010]其中，所述第一厚氧化物存取晶體管的源極區(qū)用作所述第二厚氧化物存取晶體管的漏極區(qū)。
[0011]其中，所述原生摻雜注入?yún)^(qū)的邊緣形成在所述第一厚氧化物存取晶體管的漏極區(qū)中。
[0012]其中，所述厚氧化物隔離件晶體管的柵極和所述抗熔絲并聯(lián)耦接至第一輸入端。
[0013]其中，所述第一厚氧化物存取晶體管的柵極和所述第二厚氧化物存取晶體管的柵極分別連接至第二輸入端和第三輸入端。
[0014]其中，所述可編程薄氧化物抗熔絲的氧化層具有第一厚度；以及所述厚氧化物隔離件晶體管、所述第一厚氧化物存取晶體管和所述第二厚氧化物存取晶體管中的每一個(gè)的氧化層具有大于所述第一厚度的第二厚度。
[0015]根據(jù)本實(shí)用新型的又一個(gè)方面，提供了一種可編程存儲(chǔ)單元，包括:可編程薄氧化物抗熔絲，具有第一端和第二端；厚氧化物隔離件晶體管，連接至所述可編程薄氧化物抗熔絲的所述第一端和所述第二端；第一厚氧化物存取晶體管，經(jīng)由第一擴(kuò)散區(qū)連接至所述厚氧化物隔離件晶體管；以及第二厚氧化物存取晶體管，經(jīng)由第二擴(kuò)散區(qū)連接至所述第一厚氧化物存取晶體管，其中，所述可編程薄氧化物抗熔絲和所述厚氧化物隔離件晶體管具有與所述第一厚氧化物存取晶體管和所述第二厚氧化物存取晶體管不同的摻雜濃度。
[0016]其中，所述可編程薄氧化物抗熔絲和所述厚氧化物隔離件晶體管被原生摻雜。
[0017]其中，所述第一厚氧化物存取晶體管和所述第二厚氧化物存取晶體管被摻雜從而具有標(biāo)準(zhǔn)閾值電壓特性。
[0018]其中，所述第一擴(kuò)散區(qū)用作所述厚氧化物隔離件晶體管的源極區(qū)和所述第一厚氧化物隔離件晶體管的漏極區(qū)。
[0019]其中，所述第二擴(kuò)散區(qū)用作所述第一厚氧化物存取晶體管的源極區(qū)和所述第二厚氧化物存取晶體管的漏極區(qū)。
[0020]其中，所述可編程存儲(chǔ)單元進(jìn)一步包括用作所述第二厚氧化物存取晶體管的源極區(qū)的第三擴(kuò)散區(qū)。
[0021]其中:所述可編程薄氧化物抗熔絲的氧化層具有第一厚度；以及所述厚氧化物隔離件晶體管、所述第一厚氧化物存取晶體管和所述第二厚氧化物存取晶體管中的每一個(gè)的氧化層具有大于所述第一厚度的第二厚度。
[0022]根據(jù)本實(shí)用新型的另一方面，提供了一種可編程存儲(chǔ)單元，包括:可編程薄氧化物抗熔絲，連接至厚氧化物隔離件晶體管，所述可編程薄氧化物抗熔絲包括具有第一厚度的第一氧化層；第一厚氧化物存取晶體管，連接至所述厚氧化物隔離件晶體管；以及第二厚氧化物存取晶體管，連接至所述第一厚氧化物存取晶體管，其中，所述厚氧化物隔離件晶體管、所述第一厚氧化物存取晶體管和所述第二厚氧化物存取晶體管各自包括具有大于所述第一厚度的第二厚度的第二氧化層，其中，所述可編程薄氧化物抗熔絲和所述厚氧化物隔離件晶體管被原生摻雜，并且所述第一厚氧化物存取晶體管和所述第二厚氧化物存取晶體管被摻雜從而具有標(biāo)準(zhǔn)閾值電壓特性。
[0023]其中，所述可編程存儲(chǔ)單元利用多個(gè)電壓來編程，所述多個(gè)電壓包括:編程電壓，施加至所述可編程薄氧化物抗熔絲和所述厚氧化物隔離件晶體管；第一電源電壓，施加至所述第一厚氧化物存取晶體管；第二電源電壓，施加至所述第二厚氧化物存取晶體管，所述編程電壓大于所述第一電源電壓，并且所述第一電源電壓大于所述第二電源電壓；以及接地電壓，施加至所述第二厚氧化物存取晶體管的源極區(qū)。
[0024]其中，所述可編程存儲(chǔ)單元利用多個(gè)電壓來讀取，所述多個(gè)電壓包括:讀取電壓，施加至所述可編程薄氧化物抗熔絲和所述厚氧化物隔離件晶體管；電源電壓，施加至所述第一厚氧化物存取晶體管和所述第二厚氧化物存取晶體管，其中，所述讀取電壓小于所述電源電壓；接地電壓，施加至所述第二厚氧化物存取晶體管的源極區(qū)；以及其中，所述可編程薄氧化物抗熔絲處的電壓電位被測量并與所施加的讀取電壓進(jìn)行比較。
[0025]隔離件晶體管的橫向距離降低了可能改變斷裂部位的位置的影響，從而增加可編程存儲(chǔ)單元的IV特性的均勻性。此外，第二厚氧化物存取晶體管的增設(shè)提供增加電壓保護(hù)的好處。
【專利附圖】

【附圖說明】
[0026]并入本文并形成本說明書的一部分的附圖示出了本實(shí)用新型的實(shí)施方式，并且與描述一起進(jìn)一步用來闡述實(shí)施方式的原理并使相關(guān)技術(shù)的技術(shù)人員能夠作出并使用所述實(shí)施方式。
[0027]圖1示出了傳統(tǒng)OTP存儲(chǔ)單元電路。
[0028]圖2示出了傳統(tǒng)OTP存儲(chǔ)單元截面。
[0029]圖3示出了根據(jù)本實(shí)用新型的示例性實(shí)施方式的示例性O(shè)TP存儲(chǔ)單元電路。
[0030]圖4示出了根據(jù)本實(shí)用新型的示例性實(shí)施方式的示例性O(shè)TP存儲(chǔ)單元截面。
[0031]圖5示出了根據(jù)本實(shí)用新型的示例性實(shí)施方式的示例性O(shè)TP存儲(chǔ)單元截面。
[0032]圖6示出了根據(jù)本實(shí)用新型的示例性實(shí)施方式的示例性O(shè)TP存儲(chǔ)單元電路。
[0033]圖7示出了根據(jù)本實(shí)用新型的示例性實(shí)施方式的示例性O(shè)TP存儲(chǔ)單元電路。
[0034]將參照附圖對本實(shí)用新型的實(shí)施方式進(jìn)行描述。元件首次出現(xiàn)的附圖通常用對應(yīng)參考編號(hào)最左邊的數(shù)字表示。
【具體實(shí)施方式】
[0035]在以下描述中，許多具體細(xì)節(jié)被闡述，以提供本實(shí)用新型實(shí)施方式的透徹理解。然而，對本領(lǐng)域技術(shù)人員來說顯而易見的是，可以實(shí)施包括本文描述的實(shí)施方式的結(jié)構(gòu)、系統(tǒng)和方法的實(shí)施方式而不需要這些具體細(xì)節(jié)中的一種或多種。
[0036]本公開涉及一次性可編程(OTP)存儲(chǔ)器，更具體地涉及包括抗熔絲和一個(gè)或多個(gè)存取晶體管的OTP存儲(chǔ)單元。在未編程的狀態(tài)下，抗熔絲為防止電流流過抗熔絲和存取晶體管的開路。當(dāng)被編程時(shí)，存儲(chǔ)單元的抗熔絲斷裂，從而通過斷裂部位在抗熔絲和一個(gè)或多個(gè)存取晶體管中形成導(dǎo)電通路。
[0037]圖1示出了一次性可編程(OTP)存儲(chǔ)單元100的傳統(tǒng)電路。存儲(chǔ)單元100可以包括列線108 (C0L)、可編程薄氧化物抗熔絲112、厚氧化物隔離件晶體管116、厚氧化物存取晶體管114和行線110(R0W)。存儲(chǔ)單元100基于抗熔絲112的狀態(tài)存儲(chǔ)一個(gè)比特的信息。存儲(chǔ)單元100的狀態(tài)基于抗熔絲112是“被編程”(例如，抗熔絲112已經(jīng)斷裂)或是“未編程”(例如，抗熔絲112尚未斷裂且保持開路)。存儲(chǔ)單元100被制造為處于未編程狀態(tài)并且只可以編程一次。即，一旦編程，存儲(chǔ)單元100就無法恢復(fù)到未編程狀態(tài)。
[0038]存儲(chǔ)單元100可以通過將編程電壓經(jīng)由列線108施加給抗熔絲112和隔離件晶體管116的柵極，并將電源電壓經(jīng)由行線110施加給存取晶體管114的柵極來編程。存取晶體管114的柵極上的電源電壓降低了存取晶體管114的源-漏阻抗，從而將抗熔絲112通過存取晶體管114耦接至地面。
[0039]編程電壓是幅值足夠大以當(dāng)列線拉至接地時(shí)使抗熔絲112斷裂的電壓，并且例如可以是大于5V的電壓。出于討論目的，編程電壓例如大約可以為5.4V。施加給存取晶體管114的柵極的電源電壓例如大約可以為1.8V。施加的電壓不應(yīng)限于此，且在不背離本實(shí)用新型的精神和范圍的情況下可以是對相關(guān)領(lǐng)域的技術(shù)人員來說顯而易見的任意電壓，所述任意電壓使得存儲(chǔ)單元100的編程而不會(huì)導(dǎo)致?lián)p壞存儲(chǔ)單元100和/或任意相鄰存儲(chǔ)單元。即，編程電壓必須具有足夠幅值以便在通過列線108施加時(shí)使抗熔絲112斷裂，但不可以具有導(dǎo)致相鄰存儲(chǔ)單元的抗熔絲斷裂的幅值。類似地，讀取電壓在讀取操作期間通過列線108施加時(shí)不可以具有足夠大以使相鄰存儲(chǔ)單元的抗熔絲斷裂的幅值。
[0040]隔離件晶體管116的柵極上的編程電壓降低了存取晶體管114的漏極與抗熔絲112之間的阻抗。電源電壓是置于存取晶體管114的柵極上的電壓，其降低了存取晶體管114的源-漏阻抗。結(jié)果，抗熔絲112分別通過隔離件晶體管116和存取晶體管114耦接至地面。抗熔絲112上產(chǎn)生的電壓電位足以使抗熔絲112斷裂，從而將抗熔絲112置于低阻抗?fàn)顟B(tài)(例如，編程狀態(tài))下。
[0041]存儲(chǔ)單元100可以通過將讀取電壓經(jīng)由列線108施加給抗熔絲112和隔離件晶體管116的柵極，并將電源電壓經(jīng)由行線110施加給存取晶體管114的柵極來讀取。存取晶體管114的柵極上的電源電壓降低了存取晶體管114的源-漏阻抗。類似地，隔離件晶體管116的柵極上的讀取電壓降低了隔離件晶體管116的阻抗。編程后的抗熔絲112由此通過隔離件晶體管116和存取晶體管114耦接至地面。讀取電壓例如大約可以為1.1-1.4V。然而，讀取電壓不應(yīng)限于此，且在不背離本實(shí)用新型的精神和范圍的情況下可以是對相關(guān)領(lǐng)域的技術(shù)人員來說顯而易見的任意電壓，所述任意電壓可以導(dǎo)致對存儲(chǔ)單元100進(jìn)行讀取而不會(huì)不導(dǎo)致?lián)p壞存儲(chǔ)單元100和/或任意相鄰存儲(chǔ)單元且不會(huì)在不使抗熔絲112斷裂。
[0042]如果抗熔絲112未被編程(例如，抗熔絲112為開路)，并且因?yàn)榭谷劢z112上所得的讀取電壓電位在讀取過程中不足以使抗熔絲112斷裂，列線108將保持在讀取電壓電位，從而指示未編程狀態(tài)。相反，如果抗熔絲112已經(jīng)被編程，則列線108將通過隔離件晶體管116和存取晶體管114拉至接地。因此，列線108上的電位將充分降至讀取電壓以下以指示編程狀態(tài)。具體地，列線108上的電位將降至隔離件晶體管116的切換閾值，在一個(gè)示例性實(shí)施方式中，該切換閾值大約可以為0.7V。
[0043]圖2示出了可以由圖1中所示的OTP存儲(chǔ)單元100的電路表示的傳統(tǒng)OTP存儲(chǔ)單元200的截面圖。
[0044]存儲(chǔ)單元200可以包括列線208(C0L)、可編程薄氧化物抗熔絲212、厚氧化物隔離件晶體管216、厚氧化物存取晶體管214和行線210 (ROff)0這些元件分別對應(yīng)于圖1中的存儲(chǔ)單元100中的列線108、可編程薄氧化物抗熔絲112、厚氧化物隔離件晶體管116、厚氧化物存取晶體管114和行線110?？删幊瘫⊙趸锟谷劢z212、厚氧化物隔離件晶體管216和厚氧化物存取晶體管214可以形成在基板202上。存儲(chǔ)單元200還可以包括源極區(qū)224和漏極區(qū)222，源極區(qū)224和漏極區(qū)222是形成在基板202內(nèi)的擴(kuò)散區(qū)。
[0045]如圖2所示，抗熔絲212可以靠近(例如，大致接近)隔離件晶體管216的一側(cè)，而存取晶體管214的漏極區(qū)222可以靠近隔離件晶體管116的相對側(cè)。尤其是，漏極區(qū)222可以是存取晶體管214的漏極并且還可以是隔離件晶體管216的源極。
[0046]在本實(shí)用新型的示例性實(shí)施方式中，抗熔絲212包括基板202上的多晶硅層230和薄氧化層232。薄氧化層232可以具有例如大約20埃(A)的厚度。
[0047]在本實(shí)用新型的示例性實(shí)施方式中，隔離件晶體管216包括多晶硅柵極234、厚氧化層236和漏極區(qū)222。厚氧化層236可以具有例如大約40-70 A的厚度。值得注意的是，薄氧化層232明顯比厚氧化層236薄，并因此被設(shè)計(jì)為在編程電壓(例如，5V)下斷裂，而氧化層236保持完好無損。此外，柵極234和厚氧化層236設(shè)置在基板202上，而漏極區(qū)222是基板202中的擴(kuò)散區(qū)。
[0048]在本實(shí)用新型的示例性實(shí)施方式中，存取晶體管214包括多晶硅柵極226、厚氧化層228、源極區(qū)224和漏極區(qū)222。多晶硅柵極226和厚氧化層228形成在基板202上，而源極區(qū)224和漏極區(qū)222是基板202中的擴(kuò)散區(qū)。此外，厚氧化層228可以具有例如大約
40-70 A的厚度。
[0049]雖然上述示例性實(shí)施方式的層230、柵極234和柵極226被描述成多晶硅，但不限于此材料，因?yàn)榭梢允褂迷诓槐畴x本實(shí)用新型的精神和范圍的情況下對相關(guān)領(lǐng)域的技術(shù)人員來說顯而易見的不同材料。在上述示例性實(shí)施方式中，基板202可以包括硅。然而，基板202的組成不限于硅且可以使用在不背離本實(shí)用新型的精神和范圍的情況下對相關(guān)領(lǐng)域的技術(shù)人員來說顯而易見的不同基板材料。
[0050]圖3示出了根據(jù)本實(shí)用新型的示例性實(shí)施方式的一次性可編程(OTP)存儲(chǔ)單元300的示例性電路。存儲(chǔ)單元300類似于圖1中所示的存儲(chǔ)單元100，并且包括第二厚氧化物存取晶體管342。第二厚氧化物存取晶體管342為存儲(chǔ)單元300提供額外電壓保護(hù)的好處。
[0051]存儲(chǔ)單元300可以包括列線308(C0L)、可編程薄氧化物抗熔絲312、厚氧化物隔離件晶體管316、第一厚氧化物存取晶體管314、第二厚氧化物存取晶體管342、行線310(R0W)和輸入端340。存儲(chǔ)單元300基于抗熔絲312的狀態(tài)存儲(chǔ)一個(gè)比特的信息。存儲(chǔ)單元300的狀態(tài)基于抗熔絲312是“編程”(例如，抗熔絲312已經(jīng)斷裂)或是“未編程”(例如，抗熔絲312尚未斷裂且保持開路)。存儲(chǔ)單元300被制造為處于未編程狀態(tài)并且只可以編程一次。即，一旦編程，存儲(chǔ)單元300就無法恢復(fù)到未編程狀態(tài)。
[0052]存儲(chǔ)單元300可以通過將編程電壓經(jīng)由列線308施加給抗熔絲312和隔離件晶體管316的柵極，將第一電源電壓經(jīng)由行線310施加給第一厚氧化物存取晶體管314的柵極并將第二電源電壓經(jīng)由輸入端340施加給第二厚氧化物存取晶體管342的柵極來編程。編程電壓是幅值足夠大以當(dāng)列線308拉至接地時(shí)使抗熔絲312斷裂的電壓，并且例如可以是大于5V的電壓。出于討論目的，編程電壓例如大約可以為5.4V。施加給第一厚氧化物存取晶體管314的柵極的第一電源電壓例如大約為3.6V。施加給第二厚氧化物存取晶體管342的柵極的第二電源電壓例如大約為1.8V。施加的電壓不應(yīng)限于此，且在不背離本實(shí)用新型的精神和范圍的情況下可以是對相關(guān)領(lǐng)域的技術(shù)人員來說顯而易見的任意電壓，所述任意電壓可以導(dǎo)致對存儲(chǔ)單元300進(jìn)行編程而不會(huì)導(dǎo)致?lián)p壞存儲(chǔ)單元300和/或任意相鄰存儲(chǔ)單元。即，編程電壓必須具有足夠幅值以便在通過列線308施加時(shí)使抗熔絲312斷裂，但不可以具有導(dǎo)致相鄰存儲(chǔ)單元的抗熔絲斷裂的幅值。類似地，讀取電壓在讀取操作期間通過列線308施加時(shí)不可以具有足夠大以使相鄰存儲(chǔ)單元的抗熔絲斷裂的幅值。
[0053]隔離件晶體管316的柵極上的編程電壓充分導(dǎo)通晶體管并由此降低存取晶體管314的漏極與抗熔絲312之間的阻抗。置于第一和第二厚氧化物存取晶體管314和342的柵極上的電源電壓充分導(dǎo)通晶體管并由此降低第一和第二厚氧化物存取晶體管314和342的源-漏阻抗。結(jié)果，抗熔絲312通過隔離件晶體管316，并通過第一和第二厚氧化物存取晶體管314和342耦接至地面。抗熔絲312上的所得電壓電位足以使抗熔絲312斷裂，從而將抗熔絲312置于低阻抗?fàn)顟B(tài)(例如，編程狀態(tài))下。
[0054]存儲(chǔ)單元300可以通過將例如大約1.1V至1.4V的讀取電壓施加給抗熔絲312，并將第二電源電壓(例如，1.8V)分別經(jīng)由行線310和輸入端340施加給第一和第二厚氧化物存取晶體管314和342而被讀取。第一和第二厚氧化物存取晶體管314和342的柵極上的電源電壓充分導(dǎo)通晶體管并由此分別降低存取晶體管314和342的源-漏阻抗。類似地，隔離件晶體管316的柵極上的讀取電壓降低了隔離件晶體管316的阻抗。編程后的抗熔絲312由此通過隔離件晶體管316和存取晶體管314和342耦接至地面。
[0055]如果抗熔絲312未被編程(例如，抗熔絲312為開路)，并且因?yàn)榭谷劢z312上的所得讀取電壓電位在讀取過程中不足以使抗熔絲312斷裂，列線308將保留在所施加的電壓電位(例如，1.1V至1.4V)，由此指示未編程狀態(tài)。相反，如果抗熔絲312已經(jīng)被編程，則列線308將通過隔離件晶體管316和存取晶體管314和342被拉至接地。因此，列線308上的電位將充分降至施加的讀取電壓以下以指示編程狀態(tài)。具體地，列線308上的電位將降至隔離件晶體管316的切換閾值，在一個(gè)示例性實(shí)施方式中，該切換閾值大約可以為0.7V。
[0056]圖4示出了本實(shí)用新型的示例性實(shí)施方式中的可以由圖3中所示的OTP存儲(chǔ)單元300的示例性電路表示的示例性O(shè)TP存儲(chǔ)單元400的截面圖。
[0057]存儲(chǔ)單元400可以包括列線408(C0L)、可編程薄氧化物抗熔絲412、厚氧化物隔離件晶體管416、第一厚氧化物存取晶體管414、第二厚氧化物存取晶體管442、行線410(R0W)和輸入端440。存儲(chǔ)單元400基于抗熔絲412的狀態(tài)存儲(chǔ)一個(gè)比特的信息。這些元件分別對應(yīng)于圖3中的存儲(chǔ)單元300中的列線308、可編程薄氧化物抗熔絲312、厚氧化物隔離件晶體管316、第一厚氧化物存取晶體管314、第二厚氧化物存取晶體管342、行線310和輸入端340?？删幊瘫⊙趸锟谷劢z412、厚氧化物隔離件晶體管416和第一和第二厚氧化物存取晶體管414和442可以形成在基板402上。存儲(chǔ)單元400還可以包括源極/漏極區(qū)422，424和448，源極/漏極區(qū)422，424和448是形成在基板202內(nèi)的擴(kuò)散區(qū)。
[0058]如圖4所示，抗熔絲412可以靠近(例如，大致接近)隔離件晶體管416的一側(cè)，而第一厚氧化物存取晶體管414的漏極區(qū)422可以靠近隔離件晶體管416的相對側(cè)。尤其是，漏極區(qū)422可以用作存取晶體管414的漏極并且還可以用作隔離件晶體管416的源極。第一厚氧化物存取晶體管414可以相對于隔離件晶體管416靠近漏極區(qū)422的相對側(cè)，而第一厚氧化物存取晶體管414的源極區(qū)424可以靠近厚氧化物存取晶體管414的相對側(cè)。尤其是，源極區(qū)424可以用作第一厚氧化物存取晶體管414的源極并且還可以用作第二厚氧化物存取晶體管442的漏極。第二厚氧化物存取晶體管442的源極區(qū)448可以相對于厚氧化物存取晶體管442的漏極區(qū)424靠近厚氧化物存取晶體管442的相對側(cè)。
[0059]在本實(shí)用新型的示例性實(shí)施方式中，抗熔絲412包括形成在基板402上的多晶硅層430和薄氧化層432。薄氧化層432可以具有例如大約20埃(Λ )的厚度。
[0060]在本實(shí)用新型的示例性實(shí)施方式中，隔離件晶體管416包括多晶硅柵極434、厚氧化層436和漏極區(qū)422。厚氧化層436可以具有例如大約40-70 A的厚度。此外，多晶硅柵極434和厚氧化層436形成在基板402上，而源極區(qū)422是基板402中的擴(kuò)散區(qū)。[0061]在本實(shí)用新型的示例性實(shí)施方式中，第一厚氧化物存取晶體管414包括多晶硅柵極426、厚氧化層428、源極區(qū)424和漏極區(qū)422。多晶硅柵極426和厚氧化層428形成在基板402上，而源極區(qū)424和漏極區(qū)422是基板402中的擴(kuò)散區(qū)。此外，厚氧化層428可以具
有例如大約40-70 A的厚度。
[0062]在本實(shí)用新型的示例性實(shí)施方式中，第二厚氧化物存取晶體管442包括多晶硅柵極444、厚氧化層446、漏極區(qū)424和源極區(qū)448。多晶硅柵極444和厚氧化層446形成在基板402上，而漏極424和源極448是基板402中的擴(kuò)散區(qū)。此外,厚氧化層446可以具有例
如大約40-70 A的厚度。
[0063]雖然上述示例性實(shí)施方式的層430、柵極434、柵極426和柵極444包括多晶硅，但不限于此材料，且可以使用在不背離本實(shí)用新型的精神和范圍的情況下對相關(guān)領(lǐng)域的技術(shù)人員來說顯而易見的不同材料。在上述示例性實(shí)施方式中，基板402可以包括硅。然而，基板402的組成不限于硅且可以使用在不背離本實(shí)用新型的精神和范圍的情況下對相關(guān)領(lǐng)域的技術(shù)人員來說顯而易見的不同基板材料。
[0064]通過將隔離件晶體管416插入抗熔絲412與第一厚氧化物存取晶體管414之間有益地使存儲(chǔ)單元400的編程實(shí)例的IV (電流-電壓)特性更均勻。隔離件晶體管416確保薄氧化層432的斷裂部位與漏極區(qū)422之間的最小距離。不管斷裂部位是出現(xiàn)在薄氧化層432的一側(cè)450上還是相對于隔離件晶體管416出現(xiàn)在薄氧化層432的相對側(cè)452上，由隔離件晶體管416強(qiáng)加的至漏極區(qū)422的額外緩沖距離明顯降低了由此產(chǎn)生的斷裂部位的位置的影響，并因此增加編程存儲(chǔ)單元400的IV特性的均勻性。換句話說，隔離件晶體管416的橫向距離降低了可能改變斷裂部位的位置的影響。此外，第二厚氧化物存取晶體管442的增設(shè)提供增加電壓保護(hù)的好處。IV特性和電壓保護(hù)的改善會(huì)導(dǎo)致存儲(chǔ)單元400的編程確定性和壽命增加。
[0065]圖5示出了根據(jù)本實(shí)用新型的示例性實(shí)施方式的示例性O(shè)TP存儲(chǔ)單元500的截面圖。OTP存儲(chǔ)單元500類似于存儲(chǔ)單元400,但包括原生摻雜區(qū)域(Natively-doped region)550。
[0066]除了原生摻雜區(qū)域550之外，存儲(chǔ)單元500還可以包括列線508 (C0L)、可編程薄氧化物抗熔絲512、厚氧化物隔離件晶體管516、第一厚氧化物存取晶體管514、第二厚氧化物存取晶體管542、行線510 (ROW)和輸入端540。這些元件分別對應(yīng)于圖4中的列線408、可編程薄氧化物抗熔絲412、厚氧化物隔離件晶體管416、第一厚氧化物存取晶體管414、第二厚氧化物存取晶體管442、行線410和輸入端440。因此，已經(jīng)省略這些類似元件的描述。
[0067]原生摻雜區(qū)域550是基板502的覆蓋有原生注入掩膜的區(qū)域，并因此沒有受到通常對基板502執(zhí)行的注入處理的區(qū)域(例如，原生摻雜區(qū)域550是基板502的非摻雜區(qū)域)。換句話說，原生摻雜區(qū)域550可以是基板502的非摻雜區(qū)域，而基板502的未覆蓋有原生注入掩膜的區(qū)域受到了注入處理(即，這些其他區(qū)域是摻雜區(qū)域)。原生摻雜區(qū)域550位于基板502的其上形成有可編程薄氧化物抗熔絲512和厚氧化物隔離件晶體管516的區(qū)域中下方。即，可編程薄氧化物抗熔絲512和厚氧化物隔離件晶體管516設(shè)置在基板502的原生摻雜區(qū)域550上。更具體地，可編程薄氧化物抗熔絲512和厚氧化物隔離件晶體管516設(shè)置在基板502的表面上，以便位于由原生摻雜區(qū)域550限定的區(qū)域“印記(footprint)”之內(nèi)。如圖5所示，原生摻雜區(qū)域550可以延伸超過基板502的在可編程薄氧化物抗熔絲512和厚氧化物隔離件晶體管516正下方的區(qū)域。例如，原生摻雜區(qū)域550可以延伸為包括漏極522的一部分。另外地或可選地，原生摻雜區(qū)域550可以延伸為包括基板502的超過與厚氧化物隔離件晶體管516相對的可編程薄氧化物抗熔絲512的一側(cè)的部分，如邊緣552所示。
[0068]基板502的沒有包括在原生摻雜區(qū)域550中的區(qū)域可以利用標(biāo)準(zhǔn)閾值電壓注入過程來摻雜，在不背離本實(shí)用新型的精神和范圍的情況下這對相關(guān)領(lǐng)域的技術(shù)人員來說是顯而易見的。例如，基板502的沒有包括早原生摻雜區(qū)域550中的區(qū)域可以進(jìn)行摻雜注入處理，從而為這些區(qū)域產(chǎn)生標(biāo)準(zhǔn)閾值電壓特性。
[0069]通過包括原生摻雜區(qū)域550有益地使存儲(chǔ)單元500的編程實(shí)例的IV (電流-電壓)特性更均勻。具體地，原生摻雜區(qū)域550，及其設(shè)置，提供存儲(chǔ)單元500的更均勻的閾值和反向擊穿電壓。
[0070]圖6示出了在本實(shí)用新型的示例性實(shí)施方式中受到編程處理的包括示例性O(shè)TP存儲(chǔ)器601的示例性O(shè)TP存儲(chǔ)單元陣列600。存儲(chǔ)單元601類似于圖3至圖5中所示的示例性存儲(chǔ)單元，其包括第二厚氧化物存取晶體管(例如，圖5的第二厚氧化物存取晶體管542)。要注意的是，為了便于示出，抗熔絲612和隔離件晶體管616在圖6中被表示為單個(gè)組件612/616。
[0071]在編程操作期間，施加給存儲(chǔ)單元陣列內(nèi)的每個(gè)存儲(chǔ)單元的各個(gè)組件的電壓的組合，或缺少電壓，確定當(dāng)前編程存儲(chǔ)單元。例如，為了編程存儲(chǔ)單元陣列的存儲(chǔ)單元601，編程電壓(例如，大約5.4V)通過列線608施加給隔離件晶體管616的柵極和抗熔絲612，第一電源電壓(例如，大約3.6V)通過行線610施加給第一厚氧化物存取晶體管614的柵極，第二電源電壓(大約1.8V)通過輸入端640施加給第二厚氧化物存取晶體管642的柵極，并且第二厚氧化物存取晶體管642的源極648被拉至接地。
[0072]要注意的是，存儲(chǔ)單元陣列600的與存儲(chǔ)單元601位于同一行內(nèi)的其他存儲(chǔ)單元也將具有施加給其各個(gè)隔離件晶體管和抗熔絲的相似電壓，以及至其各個(gè)第一和第二厚氧化物存取晶體管的相似電壓。然而，編程行中的這些其他存儲(chǔ)單元沒有受到編程處理，原因是其各個(gè)第二厚氧化物存取晶體管的源極被拉至第二電源電壓(例如，1.8V)而不是被拉至接地。
[0073]類似地，與存儲(chǔ)單元601同一行中的各個(gè)存儲(chǔ)單元的每一個(gè)的第二厚氧化物存取晶體管的源極也將被拉至接地。然而，編程列中的這些其他存儲(chǔ)單元沒有受到編程處理，原因是在這些存儲(chǔ)單元的每一個(gè)中，隔離件晶體管的柵極、抗熔絲、第一厚氧化物存取晶體管的柵極和第二厚氧化物存取晶體管的柵極被拉至接地而不是拉至編程電壓和電源電壓。
[0074]圖7示出了在本實(shí)用新型的示例性實(shí)施方式中受到讀取操作的包括示例性O(shè)TP存儲(chǔ)單元701的示例性O(shè)TP存儲(chǔ)單元陣列700。存儲(chǔ)單元701類似于圖3至圖6中所示的示例性存儲(chǔ)單元，其包括第二厚氧化物存取晶體管。要注意的是，為了便于示出，抗熔絲712和隔離件晶體管716在圖7中被表示為單個(gè)組件712/716。
[0075]在讀取操作期間，施加給存儲(chǔ)單元陣列內(nèi)的每個(gè)存儲(chǔ)單元的各個(gè)組件的電壓的組合，或缺少電壓，確定當(dāng)前讀取存儲(chǔ)單元。例如，為了讀取存儲(chǔ)單元陣列的存儲(chǔ)單元701，讀取電壓(例如，大約1.1V至1.4V)通過列線708施加給隔離件晶體管716的柵極和抗熔絲712，第二電源電壓(例如，大約1.8V)通過行線710施加給第一厚氧化物存取晶體管714的柵極并通過輸入端740施加給第二厚氧化物存取晶體管742的柵極，并且第二厚氧化物存取晶體管742的源極748被拉至接地。
[0076]要注意的是，存儲(chǔ)單元陣列700的與存儲(chǔ)單元701位于同一行內(nèi)的其他存儲(chǔ)單元也將具有施加給其各個(gè)隔離件晶體管和抗熔絲的相似電壓，以及至其各個(gè)第一和第二厚氧化物存取晶體管的相似電壓。然而，讀取行中的這些其他存儲(chǔ)單元沒有被讀取，原因是其各個(gè)第二厚氧化物存取晶體管的源極被拉至第二電源電壓(例如，1.8V)而不是被拉至接地。
[0077]類似地，與存儲(chǔ)單元700同一行中的各個(gè)存儲(chǔ)單元的每一個(gè)的第二厚氧化物存取晶體管的源極也將拉至接地。然而，讀取列中的這些其他存儲(chǔ)單元沒有被讀取，原因是在這些存儲(chǔ)單元的每一個(gè)的隔離件晶體管的柵極、抗熔絲、第一厚氧化物存取晶體管的柵極和第二厚氧化物存取晶體管的柵極被拉至接地而不是被拉至讀取電壓和電源電壓。此外，如圖7所示，讀取行中的沒有被讀取的存儲(chǔ)單元也可以具有施加給第一厚氧化物存取晶體管的柵極的第二電源電壓，同時(shí)第二晶體管的柵極被拉至接地(例如，第二存取晶體管斷開)。
[0078]上文在示出了實(shí)現(xiàn)指定功能及其關(guān)系的功能構(gòu)建塊的幫助下對本實(shí)用新型進(jìn)行了描述。為了便于描述，本文任意限定了功能構(gòu)建塊的范圍。只要適當(dāng)執(zhí)行指定功能及其關(guān)系就可以限定替代范圍。
[0079]在說明書中對“一個(gè)實(shí)施方式”、“某一實(shí)施方式”、“不例性實(shí)施方式”的參考表明所描述的實(shí)施方式可以包括特定特征、結(jié)構(gòu)或特性，但每個(gè)實(shí)施方式不一定包括所述特定特征、結(jié)構(gòu)或特性。此外，這樣措辭不一定參考相同實(shí)施方式。此外，當(dāng)結(jié)合實(shí)施方式描述特定特征、結(jié)構(gòu)或特性時(shí)，提出在本領(lǐng)域技術(shù)人員的知識(shí)范圍內(nèi)以便結(jié)合其他實(shí)施方式來影響此特征、結(jié)構(gòu)或特性，無論是否明確描述。
[0080]實(shí)施方式可以在硬件(例如，電路)、固件、軟件或其任意組合中被實(shí)現(xiàn)。實(shí)施方式還可以實(shí)現(xiàn)為存儲(chǔ)在機(jī)器可讀介質(zhì)上的指令，所述指令可以由一個(gè)或多個(gè)處理器讀取并執(zhí)行。機(jī)器可讀介質(zhì)可以包括存儲(chǔ)或傳輸呈機(jī)器(例如計(jì)算設(shè)備)可讀的形式的信息的任何機(jī)構(gòu)。例如，機(jī)器可讀介質(zhì)可以包括只讀存儲(chǔ)器(ROM)、隨機(jī)存取存儲(chǔ)器(RAM)、磁盤存儲(chǔ)介質(zhì)、光學(xué)存儲(chǔ)介質(zhì)、閃存設(shè)備、電、光、聲或其他形式的傳播信號(hào)(例如，載波、紅外線信號(hào)、數(shù)字信號(hào)等)等。此外，固件、軟件、例程、指令在本文中可以被描述成執(zhí)行某些操作。然而，應(yīng)理解，這樣的描述僅僅是為了方便起見，這樣的操作實(shí)際上是由計(jì)算設(shè)備、處理器、控制器或執(zhí)行固件、軟件、例程、指令等的其他設(shè)備引起的。此外，實(shí)現(xiàn)變更中的任意實(shí)現(xiàn)變更可以由通用計(jì)算機(jī)來執(zhí)行。
[0081]本文描述的示例性實(shí)施方式用于說明目的，而不是限制性的。其他示例性實(shí)施方式是可能的，且在本實(shí)用新型的精神和范圍內(nèi)可以對示例性實(shí)施方式進(jìn)行修改。因此，本說明書并不意味著限制本實(shí)用新型或權(quán)利要求。此外，僅根據(jù)以下權(quán)利要求及其等同物來確定本實(shí)用新型的范圍。
[0082]示例性實(shí)施方式的前述【具體實(shí)施方式】揭示本實(shí)用新型的一般性，使得在不背離本實(shí)用新型的精神和范圍的情況下，可以通過應(yīng)用相關(guān)領(lǐng)域的技術(shù)人員的知識(shí)，對各種應(yīng)用比如示例性實(shí)施方式進(jìn)行輕易的修改和/或改動(dòng)，而無需進(jìn)行不合理的實(shí)驗(yàn)。因此，根據(jù)本文提出的教義和指導(dǎo)，這樣的改動(dòng)和修改的目的在該含義和多個(gè)示例性實(shí)施方式的等同物之內(nèi)。應(yīng)理解，本文的措辭或術(shù)語的目的是描述，而不是限制，因此本說明書的術(shù)語或措辭必須由相關(guān)領(lǐng)域的技術(shù)人員根據(jù)本文的教義進(jìn)行解釋。
[0083]結(jié)論
[0084]應(yīng)理解，【具體實(shí)施方式】部分(而不是摘要部分)旨在用于對權(quán)利要求進(jìn)行解釋。摘要部分可以描述一個(gè)或多個(gè)示例性實(shí)施方式，但并不是所有示例性實(shí)施方式，因此，并非旨在以任何方式對本實(shí)用新型和所附權(quán)利要求進(jìn)行限制。
[0085]對相關(guān)領(lǐng)域的技術(shù)人員來說顯而易見的是，在不背離本實(shí)用新型的精神和范圍的情況下，在本實(shí)用新型中，可以對形式和細(xì)節(jié)進(jìn)行各種改變。因此，本實(shí)用新型不應(yīng)限于上述示例性實(shí)施方式中的任何一個(gè)，而僅根據(jù)以下權(quán)利要求及其等同物進(jìn)行限定。
【權(quán)利要求】
1.一種可編程存儲(chǔ)單元，包括:基板，包括原生摻雜注入?yún)^(qū)；厚氧化物隔離件晶體管，設(shè)置在所述原生摻雜注入?yún)^(qū)內(nèi)的所述基板上；可編程薄氧化物抗熔絲，設(shè)置在與所述厚氧化物隔離件晶體管的第一側(cè)相鄰的所述基板上并位于所述基板的所述原生摻雜注入?yún)^(qū)內(nèi)；以及第一厚氧化物存取晶體管和第二厚氧化物存取晶體管，設(shè)置在所述基板上，所述第一厚氧化物存取晶體管設(shè)置在所述厚氧化物隔離件晶體管的第二側(cè)與所述第二厚氧化物存取晶體管之間。
2.根據(jù)權(quán)利要求1所述的可編程存儲(chǔ)單元，其特征在于，所述第一厚氧化物晶體管和所述第二厚氧化物晶體管設(shè)置在所述原生摻雜注入?yún)^(qū)外的所述基板上。
3.根據(jù)權(quán)利要求2所述的可編程存儲(chǔ)單元，其特征在于，所述第一厚氧化物晶體管和所述第二厚氧化物晶體管設(shè)置在所述基板的已受過標(biāo)準(zhǔn)閾值電壓注入處理的區(qū)域上。
4.根據(jù)權(quán)利要求1所述的可編程存儲(chǔ)單元，其特征在于，所述基板的除所述原生摻雜注入?yún)^(qū)之外的區(qū)域已受過標(biāo)準(zhǔn)閾值電壓注入處理。
5.根據(jù)權(quán)利要求1所述的可編程存儲(chǔ)單元，其特征在于，所述第一厚氧化物存取晶體管的漏極區(qū)用作所述厚氧化物隔離件晶體管的源極區(qū)。
6.根據(jù)權(quán)利要求5所述的可編程存儲(chǔ)單元，其特征在于，所述第一厚氧化物存取晶體管的源極區(qū)用作所述第二厚氧化物存取晶體管的漏極區(qū)。
7.根據(jù)權(quán)利要求5所述的可編程存儲(chǔ)單元，其特征在于，所述原生摻雜注入?yún)^(qū)的邊緣形成在所述第一厚氧化物存取晶體管的漏極區(qū)中。
8.根據(jù)權(quán)利要求1所述的可編程存儲(chǔ)單元，其特征在于，所述厚氧化物隔離件晶體管的柵極和所述抗熔絲并聯(lián)耦接至第一輸入端。
9.一種可編程存儲(chǔ)單元,包括:可編程薄氧化物抗熔絲，具有第一端和第二端；厚氧化物隔離件晶體管，連接至所述可編程薄氧化物抗熔絲的所述第一端和所述第二端；第一厚氧化物存取晶體管，經(jīng)由第一擴(kuò)散區(qū)連接至所述厚氧化物隔離件晶體管；以及第二厚氧化物存取晶體管，經(jīng)由第二擴(kuò)散區(qū)連接至所述第一厚氧化物存取晶體管，其中，所述可編程薄氧化物抗熔絲和所述厚氧化物隔離件晶體管具有與所述第一厚氧化物存取晶體管和所述第二厚氧化物存取晶體管不同的摻雜濃度。
10.一種可編程存儲(chǔ)單元,包括:可編程薄氧化物抗熔絲，連接至厚氧化物隔離件晶體管，所述可編程薄氧化物抗熔絲包括具有第一厚度的第一氧化層；第一厚氧化物存取晶體管，連接至所述厚氧化物隔離件晶體管；以及第二厚氧化物存取晶體管，連接至所述第一厚氧化物存取晶體管，其中，所述厚氧化物隔離件晶體管、所述第一厚氧化物存取晶體管和所述第二厚氧化物存取晶體管各自包括具有大于所述第一厚度的第二厚度的第二氧化層，其中，所述可編程薄氧化物抗熔絲和所述厚氧化物隔離件晶體管被原生摻雜，并且所述第一厚氧化物存取晶體管和所述第二厚氧化物存取晶體管被摻雜從而具有標(biāo)準(zhǔn)閾值電壓特性。
【文檔編號(hào)】G11C17/16GK203456098SQ201320555215
【公開日】2014年2月26日 申請日期:2013年9月6日 優(yōu)先權(quán)日:2012年9月10日
【發(fā)明者】喬納森·斯密特, 羅伊·米爾頓·卡爾森, 陸勇, 歐文·海因斯 申請人:美國博通公司