用于在具有多個(gè)存儲(chǔ)狀態(tài)的非易失性存儲(chǔ)單元中執(zhí)行操作的設(shè)備和方法
【專利摘要】公開了用于在具有多個(gè)存儲(chǔ)狀態(tài)的非易失性存儲(chǔ)單元中執(zhí)行操作的設(shè)備和方法。一種方法是用于在配置為存儲(chǔ)多達(dá)N+1個(gè)位的非易失性存儲(chǔ)單元中對N個(gè)位進(jìn)行編程的方法，其中N是大于零的整數(shù)。用于編程的方法包括將N位數(shù)據(jù)編程到所述非易失性存儲(chǔ)單元中。用于編程的方法還包括將作為所述N位數(shù)據(jù)的邏輯函數(shù)的額外數(shù)據(jù)位編程到所述非易失性存儲(chǔ)單元中。所述非易失性存儲(chǔ)單元被配置為提供用于位存儲(chǔ)的2N+1個(gè)閾值電壓范圍，且根據(jù)所述邏輯函數(shù)：i)所述2N+1個(gè)閾值電壓范圍中的第一組2N個(gè)閾值電壓范圍用于存儲(chǔ)所述N位數(shù)據(jù)；以及ii)與所述第一組交替的剩余的第二組2N個(gè)閾值電壓范圍未被使用。
【專利說明】用于在具有多個(gè)存儲(chǔ)狀態(tài)的非易失性存儲(chǔ)單元中執(zhí)行操作 的設(shè)備和方法
[0001] 相關(guān)申請的交叉引用
[0002] 本申請要求于2013年3月13日提交的標(biāo)題為"APPARATUS AND METHODS FOR CARRYING OUT OPERATIONS IN A NON-VOLATILE MEMORY CELL HAVING MULTIPLE MEMORY STATES"的美國專利申請13/799, 765和于2012年6月22日提 交的且標(biāo)題為 "METHOD, DEVICE, APPARATUS, AND SYSTEMS FOR STORING DATA IN A MULTIPLE-BIT-PER-CELL(MBC)FLASH"的美國臨時(shí)專利申請61/663, 081的優(yōu)先權(quán)，這兩個(gè) 專利申請通過引用全部被并入本文。

【背景技術(shù)】
[0003] 非易失性計(jì)算機(jī)存儲(chǔ)器是能夠在沒有能量被供應(yīng)到存儲(chǔ)器時(shí)保留所存儲(chǔ)的信息 的電子存儲(chǔ)器。非易失性閃存使用多個(gè)存儲(chǔ)單元來將信息存儲(chǔ)為電荷。存儲(chǔ)單元可被配置 為例如NAND閃存或N0R閃存，其在利用大體類似的存儲(chǔ)單元時(shí)具有不同的內(nèi)部配置且在操 作上稍微不同。
[0004] NAND閃存可被配置為所謂的單電平單元（SLC)，其中單個(gè)二進(jìn)制數(shù)字（位）存儲(chǔ) 在包括浮柵晶體管的存儲(chǔ)單元中，浮柵晶體管可被配置在代表所存儲(chǔ)的信息的單個(gè)位的兩 個(gè)分立閾值電壓電平之一中。NAND閃存也可被配置為多電平單元（MLC)，其中兩個(gè)或更多 個(gè)位被存儲(chǔ)為四個(gè)或更多個(gè)分立閾值電壓電平。
[0005] 雖然今天制造的許多NAND閃存裝置被配置為在單元中存儲(chǔ)多個(gè)位，但依然存在 一些應(yīng)用，對于這些應(yīng)用而言在每個(gè)單元中的單個(gè)位存儲(chǔ)是有利的。為了將多個(gè)位存儲(chǔ)在 單元中，多個(gè)閾值電壓范圍被規(guī)定，且這些電壓范圍通常比在每單元單個(gè)位存儲(chǔ)器中的電 壓范圍被更緊密地間隔開。因此，每單元多個(gè)位存儲(chǔ)器更容易遭受由于感測噪聲、單元間干 擾和電荷損失而導(dǎo)致的錯(cuò)誤。此外，每單元多個(gè)位存儲(chǔ)器通常具有較低的持久性，該持久 性以可被成功地執(zhí)行的編程和擦除（P/E)周期的數(shù)量表達(dá)。例如，每單元單個(gè)位存儲(chǔ)器可 允許大約100000個(gè)P/E周期，而每單元多個(gè)位存儲(chǔ)器只可允許大約5000個(gè)或更少的P/E 周期。
[0006] 被配置為每單元單個(gè)位或每單元多個(gè)位存儲(chǔ)器的NAND閃存可具有相同的基本設(shè) 計(jì)，且僅在制造的最后階段中例如通過金屬掩膜或引線鍵合操作來將存儲(chǔ)器配置用于每單 元單個(gè)位或每單元多個(gè)位。為每單元單個(gè)位操作配置的NAND閃存將通常具有使用相同的 制造技術(shù)實(shí)現(xiàn)并具有相同的硅面積的每單元多個(gè)位存儲(chǔ)器的存儲(chǔ)容量的大約一半或更少。 另一方面，每單元多個(gè)位存儲(chǔ)器的當(dāng)前制造量遠(yuǎn)遠(yuǎn)超過每單元單個(gè)位存儲(chǔ)器，且基于每位 價(jià)格的每單元單個(gè)位存儲(chǔ)器的成本明顯高于每單元多個(gè)位存儲(chǔ)器的成本。


【發(fā)明內(nèi)容】

[0007] 根據(jù)本發(fā)明的一個(gè)方面，提供了用于在配置為存儲(chǔ)多達(dá)N+1個(gè)位的非易失性存儲(chǔ) 單元中對N個(gè)位進(jìn)行編程的方法，其中N是大于零的整數(shù)。該方法包括將N位數(shù)據(jù)編程到 所述非易失性存儲(chǔ)單元中。該方法還包括將作為所述N位數(shù)據(jù)的邏輯函數(shù)的額外數(shù)據(jù)位編 程到所述非易失性存儲(chǔ)單元中。所述非易失性存儲(chǔ)單元被配置為提供用于位存儲(chǔ)的2N+1個(gè) 閾值電壓范圍，且根據(jù)所述邏輯函數(shù)：i)所述2 N+1個(gè)閾值電壓范圍中的第一組2Nf閾值電 壓范圍用于存儲(chǔ)所述N位數(shù)據(jù)；以及ii)與所述第一組交替的剩余的第二組2 N個(gè)閾值電壓 范圍未被使用。
[0008] 根據(jù)本發(fā)明的另一方面，提供了包括多個(gè)非易失性存儲(chǔ)單元的存儲(chǔ)器裝置。非易 失性存儲(chǔ)單元的每個(gè)非易失性存儲(chǔ)單元被配置為提供用于位存儲(chǔ)的2 N+1個(gè)閾值電壓范圍， 其中N是大于零的整數(shù)。所述2N+1個(gè)閾值電壓范圍包括擦除電壓范圍和多個(gè)編程電壓范 圍。所述多個(gè)編程電壓范圍包括與所述擦除電壓范圍相鄰的第一編程電壓范圍和多個(gè)較高 的編程電壓范圍。所述非易失性存儲(chǔ)單元被配置為存儲(chǔ)多達(dá)N+1個(gè)位，且存儲(chǔ)器裝置被配 置為：a)將N位數(shù)據(jù)編程到所述非易失性存儲(chǔ)單元中；以及b)將作為所述N位數(shù)據(jù)的邏輯 函數(shù)的額外數(shù)據(jù)位編程到所述非易失性存儲(chǔ)單元中。根據(jù)邏輯函數(shù)：i)所述2 N+1個(gè)閾值電 壓范圍中的第一組2Nf閾值電壓范圍用于存儲(chǔ)所述N位數(shù)據(jù)；以及ii)與所述第一組交替 的剩余的第二組2 N個(gè)閾值電壓范圍未被使用。
[0009] 根據(jù)本發(fā)明的另一方面，提供了在具有多個(gè)非易失性存儲(chǔ)單元的存儲(chǔ)器裝置中執(zhí) 行的方法。非易失性存儲(chǔ)單元中的每個(gè)非易失性存儲(chǔ)單元具有由包括擦除電壓范圍、第一 編程電壓范圍、第二編程電壓范圍和第三編程電壓范圍的各個(gè)閾值電壓范圍定義的多個(gè)存 儲(chǔ)狀態(tài)。第一編程電壓范圍相鄰于擦除電壓范圍，且第二編程電壓范圍在第一編程電壓范 圍和第三編程電壓范圍之間。當(dāng)在兩位存儲(chǔ)模式中操作所述非易失性存儲(chǔ)單元時(shí)，通過執(zhí) 行第一階段編程以編程兩位數(shù)據(jù)中的第一位并執(zhí)行第二階段編程以編程兩位數(shù)據(jù)中的第 二位來存儲(chǔ)兩位數(shù)據(jù)。當(dāng)在一位存儲(chǔ)模式中操作所述非易失性存儲(chǔ)單元時(shí)，通過下列操作 來存儲(chǔ)單個(gè)數(shù)據(jù)位：如果所述單個(gè)數(shù)據(jù)位是數(shù)據(jù)"1"，則以升高單元閾值電壓兩次以達(dá)到 所述第二編程電壓范圍的方式執(zhí)行所述第一階段編程和第二階段編程，且如果所述單個(gè)數(shù) 據(jù)位是數(shù)據(jù)"0"，則將所述單元閾值電壓保持在所述擦除電壓范圍。
[0010] 根據(jù)本發(fā)明的另一方面，提供了在包括非易失性存儲(chǔ)器裝置的系統(tǒng)中執(zhí)行的方 法。該方法包括從所述非易失性存儲(chǔ)器裝置的非易失性存儲(chǔ)單元順序地讀取N位中間讀數(shù) 據(jù)，其中N是大于1的整數(shù)。該方法還包括向邏輯電路的N個(gè)輸入端提供N位中間讀數(shù)據(jù)。 該方法還包括從邏輯電路的N-1個(gè)輸出端輸出N-1位最終讀數(shù)據(jù)。
[0011] 根據(jù)本發(fā)明的另一方面，提供了包括存儲(chǔ)器裝置的系統(tǒng)。存儲(chǔ)器裝置包括多個(gè)非 易失性存儲(chǔ)單元。存儲(chǔ)器裝置被配置為從至少一個(gè)非易失性存儲(chǔ)單元順序地讀取N位中間 讀數(shù)據(jù)，其中N是大于1的整數(shù)。該系統(tǒng)還包括外部控制器，其包括邏輯電路。外部控制器 配置成從存儲(chǔ)器裝置接收N位中間讀數(shù)據(jù)，并向邏輯電路的N個(gè)輸入端提供N位中間讀數(shù) 據(jù)。外部控制器還配置成從邏輯電路的N-1個(gè)輸出端輸出N-1位最終讀數(shù)據(jù)。
[0012] 根據(jù)本發(fā)明的另一方面，提供了存儲(chǔ)器裝置。存儲(chǔ)器裝置包括存儲(chǔ)陣列，其包括多 個(gè)非易失性存儲(chǔ)單元。存儲(chǔ)器裝置還包括通信地耦合到存儲(chǔ)陣列的邏輯電路。存儲(chǔ)器裝置 配置成從至少一個(gè)非易失性存儲(chǔ)單元順序地讀取N位中間讀數(shù)據(jù)，其中N是大于1的整數(shù)。 存儲(chǔ)器裝置還配置成向邏輯電路的N個(gè)輸入端輸入N位中間讀數(shù)據(jù)，并從邏輯電路的N-1 個(gè)輸出端輸出N-1位最終讀數(shù)據(jù)。
[0013] 根據(jù)本發(fā)明的另一方面，提供了用于將輸入數(shù)據(jù)存儲(chǔ)在具有多個(gè)存儲(chǔ)狀態(tài)的非易 失性存儲(chǔ)單元中的方法，所述多個(gè)存儲(chǔ)狀態(tài)提供用于存儲(chǔ)多于一位數(shù)據(jù)的單元容量，所述 多個(gè)存儲(chǔ)狀態(tài)由包括擦除電壓范圍和多個(gè)編程電壓范圍的各個(gè)閾值電壓范圍定義。該方法 涉及接收具有小于單元容量的至少一位的輸入數(shù)據(jù)，根據(jù)輸入數(shù)據(jù)使用小于單元容量的至 少一位來編程存儲(chǔ)單元，使得至少一個(gè)額外的位不用于存儲(chǔ)輸入數(shù)據(jù)。該方法還涉及對輸 入數(shù)據(jù)執(zhí)行邏輯函數(shù)以生成恢復(fù)數(shù)據(jù)，恢復(fù)數(shù)據(jù)可操作來使兩個(gè)相鄰定位的編程電壓范圍 與單個(gè)存儲(chǔ)狀態(tài)相關(guān)聯(lián)，以及將恢復(fù)數(shù)據(jù)編程到至少一個(gè)額外的位中。
[0014] 根據(jù)本發(fā)明的另一方面，提供了存儲(chǔ)器設(shè)備。設(shè)備包括多個(gè)非易失性存儲(chǔ)單元，每 個(gè)非易失性存儲(chǔ)單元具有提供用于存儲(chǔ)多于一位數(shù)據(jù)的單元容量的多個(gè)存儲(chǔ)狀態(tài)，所述多 個(gè)存儲(chǔ)狀態(tài)由包括擦除電壓范圍和多個(gè)編程電壓范圍的各個(gè)閾值電壓范圍定義。存儲(chǔ)器配 置成通過根據(jù)所述輸入數(shù)據(jù)使用小于所述單元容量的至少一位來編程所述存儲(chǔ)單元，來存 儲(chǔ)具有小于所述單元容量的至少一位的輸入數(shù)據(jù)，使得至少一個(gè)額外的位不用于存儲(chǔ)所述 輸入數(shù)據(jù)。存儲(chǔ)器還包括邏輯電路，其被配置為對所述輸入數(shù)據(jù)執(zhí)行邏輯函數(shù)以生成恢復(fù) 數(shù)據(jù)，所述恢復(fù)數(shù)據(jù)能夠操作來使兩個(gè)相鄰定位的編程電壓范圍與單個(gè)存儲(chǔ)狀態(tài)相關(guān)聯(lián)， 所述恢復(fù)數(shù)據(jù)被編程到所述至少一個(gè)額外的位中。
[0015] 當(dāng)結(jié)合附圖閱讀本發(fā)明的特定實(shí)施方式的下面的描述時(shí)，本發(fā)明的其它方面和特 征將對本領(lǐng)域中的普通技術(shù)人員變得明顯。

【專利附圖】

【附圖說明】
[0016] 現(xiàn)在將作為例子參考附圖：
[0017] 圖1是非易失性存儲(chǔ)單元的示意圖；
[0018] 圖2是包含圖1所示的存儲(chǔ)單元的存儲(chǔ)塊的示意圖；
[0019] 圖3是包含圖2所示的存儲(chǔ)塊的存儲(chǔ)器裝置的方框圖；
[0020] 圖4是包含圖3的存儲(chǔ)器裝置的系統(tǒng)的方框圖；
[0021] 圖5是基于閾值電壓的存儲(chǔ)單元的數(shù)量的分布的圖形描述；
[0022] 圖6是基于閾值電壓的存儲(chǔ)單元的數(shù)量的分布的另一圖形描述；
[0023] 圖7是根據(jù)示例的用于編程和讀取存儲(chǔ)單元的過程流程圖；
[0024] 圖8是針對圖7所示的過程示例的基于閾值電壓的存儲(chǔ)單元的數(shù)量的分布的圖形 描述；
[0025] 圖9是根據(jù)本發(fā)明的實(shí)施方式的用于編程存儲(chǔ)單元的過程流程圖；
[0026] 圖10是針對圖9所示的過程實(shí)施方式的基于閾值電壓的存儲(chǔ)單元的數(shù)量的分布 的圖形描述；
[0027] 圖11是針對圖9所示的過程實(shí)施方式的基于閾值電壓的存儲(chǔ)單元的數(shù)量的分布 的另一圖形描述；
[0028] 圖12是用于讀取根據(jù)圖9的過程存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)的過程流程圖；
[0029] 圖13是用于實(shí)現(xiàn)根據(jù)圖9的過程的可選實(shí)施方式的電壓范圍的圖形描述；
[0030] 圖14是用于實(shí)現(xiàn)根據(jù)圖9的過程的可選實(shí)施方式的電壓范圍的另一圖形描述；
[0031] 圖15是用于讀取根據(jù)圖13和14的可選實(shí)施方式存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)的過 程；
[0032] 圖16是用于將三位數(shù)據(jù)存儲(chǔ)在單個(gè)存儲(chǔ)單元中的電壓范圍的圖形描述；
[0033] 圖17是用于讀取根據(jù)圖16的實(shí)施方式存儲(chǔ)的兩位數(shù)據(jù)的真值表；
[0034] 圖18是用于實(shí)現(xiàn)圖17的真值表的組合邏輯電路實(shí)施方式的示意圖；
[0035] 圖19是用于根據(jù)圖17的本發(fā)明的實(shí)施方式將數(shù)據(jù)存儲(chǔ)在存儲(chǔ)單元中的真值表；
[0036] 圖20是用于實(shí)現(xiàn)圖19的真值表的組合邏輯電路實(shí)施方式的示意圖；
[0037] 圖21是用于根據(jù)圖16-20所示的實(shí)施方式將數(shù)據(jù)存儲(chǔ)在存儲(chǔ)單元中的編程過程 的流程圖；
[0038] 圖22是用于根據(jù)圖16-20所示的實(shí)施方式從存儲(chǔ)單元讀取數(shù)據(jù)的過程的流程 圖；
[0039] 圖23是根據(jù)本發(fā)明的另一實(shí)施方式用于從存儲(chǔ)單元讀取數(shù)據(jù)的過程；以及
[0040] 圖24是根據(jù)圖23的實(shí)施方式用于存儲(chǔ)兩位數(shù)據(jù)的電壓范圍的圖形描述。

【具體實(shí)施方式】
[0041] 參考圖1，在100概括性地示出非易失性存儲(chǔ)單元的例子。存儲(chǔ)單元100包括p型 襯底102,該p型襯底102具有源極104、漏極106和穿過襯底在源極和漏極之間延伸的溝 道108。存儲(chǔ)單元100還包括控制柵極110和浮動(dòng)?xùn)艠O112。浮動(dòng)?xùn)艠O112布置在控制柵 極110和襯底102之間，并被氧化物層114和116隔離。
[0042] 為了配置存儲(chǔ)單元100,相對高的電壓被施加到控制柵極110,同時(shí)將源極104和 漏極106保持在地電位處。這個(gè)操作（被稱為"編程"）使溝道108中的電荷載子隧穿氧化 物層116并被俘獲在浮動(dòng)?xùn)艠O112上，從而建立由于隔離氧化物層114和116而被維持很 長時(shí)間的電荷。
[0043] 讀取存儲(chǔ)單元100涉及將較低的讀電壓施加到控制柵極110。在浮動(dòng)?xùn)艠O112上 的電荷部分地抵消由讀電壓引起的電場，且浮動(dòng)?xùn)艠O112的電荷狀態(tài)可通過在讀電壓所 建立的條件下檢測電流是否流經(jīng)溝道來測試溝道108的傳導(dǎo)性來確定。浮動(dòng)?xùn)艠O112上的 電荷通常與單元閾值電壓V t相關(guān)聯(lián)，且如果Vt小于Vri，則溝道108應(yīng)傳導(dǎo)電流。然而如果 單元閾值電壓V t大于V#則溝道108將不傳導(dǎo)電流。溝道傳導(dǎo)可由感測放大器（未示出） 檢測，該感測放大器還可包括用于鎖存從存儲(chǔ)單元100讀取的數(shù)據(jù)的邏輯電路。
[0044] 為了將單個(gè)二進(jìn)制數(shù)字（位）存儲(chǔ)在存儲(chǔ)單元100中，浮動(dòng)?xùn)艠O112被充電以實(shí) 現(xiàn)閾值電壓差（閾值電壓V t)，其取決于從控制柵極110到浮動(dòng)?xùn)艠O112和從浮動(dòng)?xùn)艠O112 到溝道108的電容。當(dāng)浮動(dòng)?xùn)艠O112未被充電時(shí)，閾值電壓V t將通常是負(fù)的，其對應(yīng)于是 兩個(gè)規(guī)定閾值電壓范圍中的第一個(gè)的擦除電壓范圍，并通常被分配給數(shù)據(jù)"1"。通過在存儲(chǔ) 單元上執(zhí)行編程操作，存儲(chǔ)單元100可被配置為落在編程電壓范圍內(nèi)的閾值電壓v t，該編程 電壓范圍為兩個(gè)規(guī)定閾值電壓范圍中的第二個(gè)。編程操作通常涉及將編程電壓v_施加到 控制柵極110,而將襯底102、源極104和漏極106保持在地電位處，同時(shí)如上所述通過測試 溝道108的傳導(dǎo)性來定期地檢測在浮動(dòng)?xùn)艠O112上的積聚的電荷。編程因此涉及連續(xù)的充 電周期，并且每個(gè)充電周期后面是感測周期。當(dāng)在浮動(dòng)?xùn)艠O112上的積聚的電荷落在被分 配到期望數(shù)據(jù)狀態(tài)（例如數(shù)據(jù)"〇"）的規(guī)定編程電壓范圍內(nèi)時(shí)，編程被停止。
[0045] 通常，將存儲(chǔ)單元100配置在擦除狀態(tài)中發(fā)生在作用于多個(gè)存儲(chǔ)單元上的擦除操 作中，其將每個(gè)單元重置到數(shù)據(jù)" 1"。因此，當(dāng)輸入數(shù)據(jù)" 1"被接收以用于存儲(chǔ)在存儲(chǔ)單元 100中時(shí)，閾值電壓Vt應(yīng)在擦除電壓范圍內(nèi)，而當(dāng)輸入數(shù)據(jù)"0"被接收到時(shí)，單元被編程以 將閾值電壓vt移動(dòng)到編程電壓范圍中。當(dāng)期望將輸入數(shù)據(jù)"1"存儲(chǔ)在已經(jīng)被編程（即，數(shù) 據(jù)"〇"）的存儲(chǔ)單元100中時(shí)，單元連同多個(gè)其它存儲(chǔ)單元必須首先在擦除操作中被擦除。
[0046] 在圖1中的120處示出表示存儲(chǔ)單元的示意性符號。也可實(shí)現(xiàn)具有氮化硅或硅納 米晶體電荷陷阱的存儲(chǔ)單元的可選配置來代替圖1所示的浮柵存儲(chǔ)單元1〇〇。
[0047] 在一個(gè)例子中，存儲(chǔ)單元可連接在串中以形成存儲(chǔ)塊，其一部分在圖2中的200處 被示出。存儲(chǔ)塊200包括在NAND串202中將源極串聯(lián)連接到漏極的多個(gè)存儲(chǔ)單元100 (在 本例中是32個(gè)存儲(chǔ)單元）。存儲(chǔ)塊200包括地選擇晶體管204,其具有連接到公共源極線 220 (CSL)的源極和連接到NAND串202中的第一存儲(chǔ)單元206的源極的漏極。存儲(chǔ)塊200 還包括串選擇晶體管208,其具有連接到位線222 (BL。）的漏極和連接到NAND串202中的第 一存儲(chǔ)單元210的漏極的源極。NAND串202中的每個(gè)存儲(chǔ)單元具有連接到單元的控制柵 極的字線（WL)。地選擇晶體管204的控制柵極連接到地選擇線224 (GSL)，且串選擇晶體管 208的控制柵極連接到串選擇線226 (SSL)。
[0048] 在所示例子中，存儲(chǔ)塊200包括具有位線228 (BQ)并與NAND串202共享相應(yīng)的 字線WL0-WL31的第二NAND串212。地選擇線224和串選擇線226也與NAND串202共享。 存儲(chǔ)塊200將通常包括用于實(shí)現(xiàn)期望字節(jié)長度的多個(gè)NAND串。在圖2中，另外的NAND串 214和216被示為連接到相應(yīng)的位線BLm和BL jt)也可包括額外的NAND串以用于錯(cuò)誤管理 功能，例如存儲(chǔ)由用于校正在例如讀數(shù)據(jù)中的錯(cuò)誤的ECC引擎使用的糾錯(cuò)碼（ECC)?？赏ㄟ^ 將串選擇信號施加到串選擇線226并通過將適當(dāng)?shù)碾妷菏┘拥降剡x擇線224、字線和位線 BU-Bh來寫入數(shù)據(jù)的字節(jié)或字或從存儲(chǔ)器的頁面讀取數(shù)據(jù)的字節(jié)或字，如上面結(jié)合圖1所 示的存儲(chǔ)單元100描述的。
[0049] 在存儲(chǔ)塊200中的連接到公共字線的存儲(chǔ)單元100通常被稱為存儲(chǔ)器的"頁面"， 且存儲(chǔ)塊200將因此包括存儲(chǔ)器的32個(gè)頁面。在所示例子中，存儲(chǔ)塊200是j個(gè)字節(jié)寬乘 32個(gè)頁面。將數(shù)據(jù)編程到存儲(chǔ)塊200和從存儲(chǔ)塊200讀取數(shù)據(jù)在頁面范圍基礎(chǔ)上發(fā)生，而 存儲(chǔ)單元的擦除通常在塊范圍基礎(chǔ)上發(fā)生，即，塊中的所有單元在塊范圍擦除操作中被一 起擦除。部分塊擦除也是可能的，如在標(biāo)題為"Partial Block Erase Architecture for Flash Memory"的Kim的美國專利號7, 804, 718中所公開的。
[0050] 在其它例子中，存儲(chǔ)單元100可包含在與例如如圖2所示的NAND串配置不同的存 儲(chǔ)器配置中。例如，如在圖1中的100處概括性地示出的多個(gè)存儲(chǔ)單元也可配置成提供N0R 閃存或存儲(chǔ)器的其它配置。
[0051] 參考圖3,在300示意性示出了存儲(chǔ)器裝置。存儲(chǔ)器裝置300包括布置在存儲(chǔ)陣列 302中的多個(gè)存儲(chǔ)塊200。存儲(chǔ)器裝置300還包括具有輸入/輸出接口 306的控制器304， 輸入/輸出接口 306提供在存儲(chǔ)器和在圖4中示出的系統(tǒng)311的外部控制器309之間的接 口功能。外部控制器可以是用于控制存儲(chǔ)器裝置300的操作的任何適當(dāng)?shù)难b置，例如存儲(chǔ) 器控制器或處理器。
[0052] 再次參考圖3,存儲(chǔ)器裝置300還包括在控制器304和存儲(chǔ)陣列302之間的互連 308?；ミB308可包括用于在陣列302中的存儲(chǔ)塊200和控制器304 (例如行解碼器、字線、 位線、列解碼器、頁面緩沖器和感測放大器）之間進(jìn)行互連的多個(gè)常規(guī)存儲(chǔ)器元件。控制器 304控制存儲(chǔ)器裝置300的功能，例如執(zhí)行在輸入/輸出端306上接收的命令、將在輸入/ 輸出端處接收的數(shù)據(jù)編程到存儲(chǔ)陣列302、從存儲(chǔ)陣列302讀取數(shù)據(jù)、將數(shù)據(jù)提供到輸入/ 輸出端306以及從存儲(chǔ)塊200擦除數(shù)據(jù)。
[0053] 當(dāng)存儲(chǔ)單元被編程時(shí)，閾值電壓Vt可具有在編程電壓范圍內(nèi)的一系列值中的任一 個(gè)。因此，在存儲(chǔ)塊200和存儲(chǔ)器裝置300內(nèi)的在同一電壓范圍中編程的不同存儲(chǔ)單元100 之間將存在閾值電壓V t的變化。參考圖5,在350處用圖形示出存儲(chǔ)器（例如存儲(chǔ)器裝置 300)的基于閾值電壓Vt的存儲(chǔ)單元100的數(shù)量的分布。在每個(gè)存儲(chǔ)塊200中，存儲(chǔ)單元 100中的一些將處于擦除狀態(tài)中，并由于在浮動(dòng)?xùn)艠O112上的殘留電荷的小差異，相應(yīng)的閾 值電壓V t分布在擦除電壓范圍352上。
[0054] 在這種情況下，擦除電壓范圍352包括在范圍的電壓下限（Vel)和范圍的電壓上限 (VJ之間的閾值電壓V t。在統(tǒng)計(jì)上，在擦除狀態(tài)中的較大數(shù)量的存儲(chǔ)單元100會(huì)具有朝著 擦除電壓范圍352的中心的閾值電壓Vt，因而形成圖5所示的分布。在這種情況下，擦除電 壓范圍352包括在V el和Veh之間的負(fù)電壓，且具有在這個(gè)范圍內(nèi)的閾值電壓的單元被用來 表示數(shù)據(jù)"1"。
[0055] 在編程期間，通過使負(fù)電荷積聚在浮動(dòng)?xùn)艠O112上來從擦除電壓范圍352內(nèi)增加 存儲(chǔ)單元的閾值電壓V t，直到閾值電壓在編程電壓范圍354內(nèi)為止。編程電壓范圍354包 括在范圍的電壓下限（Vpl)和范圍的電壓上限（V ph)之間的閾值電壓Vt。在這種情況下，編 程電壓范圍包括在Vpl和V ph之間的正電壓，且在這個(gè)范圍內(nèi)的閾值電壓Vt被用來表示數(shù)據(jù) "0"。
[0056] 讀取存儲(chǔ)單元的存儲(chǔ)狀態(tài)通常涉及施加在Veh和Vpl之間的讀電壓V ri以及測試溝 道傳導(dǎo)。對于圖5所示的情況，這可涉及將0伏的讀電壓Vri施加到位線并將0伏的電壓施 加到正被讀取的頁面的字線。電壓也被施加到NAND串（圖2中的202、212、214、216)中的 其它存儲(chǔ)單元100的所有字線以使這些存儲(chǔ)單元的溝道傳導(dǎo)。如果在這些條件下NAND串 傳導(dǎo)，則正被讀取的存儲(chǔ)單元具有在擦除電壓范圍352內(nèi)的閾值電壓V t，且該單元因此在已 擦除狀態(tài)中以及數(shù)據(jù)" 1"被讀取。如果AND串不傳導(dǎo)，則正被讀取的單元具有在編程電壓 范圍354內(nèi)的閾值電壓Vt，且單元因此在編程狀態(tài)中（即，數(shù)據(jù)"0"被讀?。?。對于只為兩 個(gè)存儲(chǔ)狀態(tài)配置的存儲(chǔ)單元，在電壓范圍352和354之間的間隔相對大，并提供相應(yīng)地寬的 讀余量用于存儲(chǔ)單元的可靠讀取，即使特定單元的閾值電壓漂移到電壓范圍352和354的 外部。
[0057] 電壓范圍352和354的上限和下限通常被選擇為在將存儲(chǔ)單元編程和擦除所花費(fèi) 的時(shí)間和單元中的數(shù)據(jù)存儲(chǔ)的余量之間的折衷。雖然在電壓范圍352和354之間的較大間 隔潛在地提供提高的余量用于更可靠的存儲(chǔ)，但將存儲(chǔ)單元編程和擦除所花費(fèi)的時(shí)間增加 了，因?yàn)樵诟?dòng)?xùn)艠O112上的電荷的較大積聚是較大的間隔所需的?；貋韰⒖紙D3,存儲(chǔ)器 裝置300的控制器304包括用于配置電壓范圍352和354的一組閾值電壓范圍310。這組 閾值電壓范圍310可包括存儲(chǔ)在控制器的存儲(chǔ)器區(qū)域中的V 6l、V6h、Vpl和Vph的值，存儲(chǔ)器區(qū) 域用于存儲(chǔ)操作算法和/或配置參數(shù)?？蛇x地，可以通過例如金屬掩膜或引線鍵合在制造 期間在控制器304中硬編碼電壓范圍310。用于編程存儲(chǔ)單元100的電壓范圍352和354 因此可沿著V t軸移動(dòng)和/或變寬或變窄，或者在制造時(shí)的配置步驟中，或者通過將配置存 儲(chǔ)在控制器304的代碼存儲(chǔ)設(shè)備中。
[0058] 如圖5所示的電壓范圍352和354的配置實(shí)現(xiàn)單個(gè)位在每個(gè)存儲(chǔ)單元中的存儲(chǔ)。 存儲(chǔ)器裝置300可以可選地配置成在每個(gè)存儲(chǔ)單元中實(shí)現(xiàn)多個(gè)存儲(chǔ)狀態(tài)，因而實(shí)現(xiàn)在每個(gè) 單元中的數(shù)據(jù)的多個(gè)位的存儲(chǔ)。通過將存儲(chǔ)單元的浮動(dòng)?xùn)艠O112編程到在多個(gè)編程電壓范 圍之一內(nèi)的閾值電壓Vt來提供多個(gè)存儲(chǔ)狀態(tài)。多個(gè)編程電壓范圍可由存儲(chǔ)在控制器304中 的一組閾值電壓范圍310規(guī)定。
[0059] 參考圖6,在380處用圖形示出了用于將兩位數(shù)據(jù)存儲(chǔ)在每個(gè)存儲(chǔ)單元中的基于 閾值電壓V t的單元的數(shù)量的分布。每個(gè)單元的閾值電壓Vt落在多個(gè)編程電壓范圍384和 擦除電壓范圍382中的一個(gè)內(nèi)。多個(gè)編程電壓范圍384包括相鄰于擦除電壓范圍382的第 一編程電壓范圍386和兩個(gè)更高的編程電壓范圍388和390。電壓范圍382、386、388和390 代表四個(gè)可能的存儲(chǔ)狀態(tài)，其中單元可被編程以存儲(chǔ)兩位數(shù)據(jù)?？梢允褂脦追N不同的編碼 方案將四個(gè)存儲(chǔ)狀態(tài)分配到四個(gè)可能的數(shù)據(jù)位組合"11"、"1〇"、"〇1"和"〇〇"。在圖6中示 出一個(gè)可能的編碼方案，其中擦除電壓范圍與數(shù)據(jù)"11"相關(guān)聯(lián)，第一編程電壓范圍386與 數(shù)據(jù)"10"相關(guān)聯(lián)，且較高的編程電壓范圍388和390分別與數(shù)據(jù)"01"和"00"相關(guān)聯(lián)?？?選的編碼方案可不同地分配多個(gè)編程電壓范圍384,同時(shí)仍然將擦除電壓范圍382分配給 數(shù)據(jù)" 11"。每個(gè)存儲(chǔ)單元可因此用于存儲(chǔ)數(shù)據(jù)的下頁面位和數(shù)據(jù)的上頁面位。
[0060] 在存儲(chǔ)器設(shè)備（例如存儲(chǔ)器裝置300)中，存儲(chǔ)單元100通常具有在擦除電壓范 圍382內(nèi)的初始電壓閾值V t。此外，本領(lǐng)域中的技術(shù)人員將認(rèn)識(shí)到，對于非易失性存儲(chǔ)單元 (例如NAND型存儲(chǔ)單元或N0R型存儲(chǔ)單元），可通過離子注入來調(diào)節(jié)初始電壓閾值V t。NAND 和N0R存儲(chǔ)單元都具有存儲(chǔ)電子的浮動(dòng)?xùn)艠O。浮動(dòng)?xùn)艠O的空（即，無電子）的單元狀態(tài)一 般被設(shè)置為擦除狀態(tài)。類似地，相應(yīng)于浮動(dòng)?xùn)艠O中的電子的單元狀態(tài)是編程狀態(tài)。由于在 NAND和N0R存儲(chǔ)器中的單元結(jié)構(gòu)，已擦除單元的V t在NAND存儲(chǔ)單元中是負(fù)的而在N0R存 儲(chǔ)單元中是正的。再次，已擦除單元Vt可通過離子注入被調(diào)節(jié)為負(fù)的或正的。
[0061] 仍然參考圖6,對數(shù)據(jù)的最低有效位進(jìn)行編程涉及對浮動(dòng)?xùn)艠O112充電以將單元 的閾值電壓配置在第一編程電壓范圍386中，使得最低有效位從"1"改變到"0"。為了對較 高階的位進(jìn)行編程，如果存儲(chǔ)單元被配置在擦除電壓范圍382中，則浮動(dòng)?xùn)艠O112被充電以 將單元閾值電壓V t配置在編程電壓范圍388內(nèi)。如果單元已經(jīng)被配置在第一編程電壓范 圍386中，則浮動(dòng)?xùn)艠O112被充電以將單元電壓配置在較高編程電壓范圍390中。
[0062] 可通過將一系列讀電壓Vri施加到存儲(chǔ)單元的位線來讀取根據(jù)圖6所示的編碼方 案存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)，如之前在本文中所描述的。對于圖6所示的編碼方案，讀取較 高階的位需要僅僅單個(gè)讀電壓％的施加，如果溝道傳導(dǎo)，則指示存儲(chǔ)單元被配置在第一編 程電壓范圍386或擦除電壓范圍382內(nèi)。在這種情況下，較高階的位被讀作數(shù)據(jù)"1"。
[0063] 讀取最低有效位需要讀電壓％、Vi和V2的施加，如果溝道傳導(dǎo)在電壓％處出現(xiàn)，則 存儲(chǔ)單元被配置為在第一編程電壓范圍386或擦除電壓范圍382內(nèi)的閾值電壓V t，并且需 要以電壓％進(jìn)行進(jìn)一步讀取來確定最低有效位。如果溝道在讀電壓％處傳導(dǎo)，則存儲(chǔ)單元 被配置在擦除電壓范圍382內(nèi)，且最低有效數(shù)據(jù)位是"1"。如果溝道傳導(dǎo)不在電壓％處出 現(xiàn)，則存儲(chǔ)單元被配置為在兩個(gè)較高編程電壓范圍388或390中的任一個(gè)內(nèi)的閾值電壓V t， 且需要以電壓V2進(jìn)行進(jìn)一步讀取來確定最低有效位。如果溝道在V2處傳導(dǎo)，則存儲(chǔ)單元被 配置在編程電壓范圍388內(nèi)，且最低有效數(shù)據(jù)位被讀作數(shù)據(jù)"1"。讀取最低有效位因此需要 在電壓'和V 2的每個(gè)處測試溝道傳導(dǎo)。
[0064] 可為存儲(chǔ)器裝置300 (在圖3中示出）中的僅僅特定的存儲(chǔ)塊200或?yàn)榇鎯?chǔ)器中 的所有存儲(chǔ)塊實(shí)現(xiàn)用于存儲(chǔ)數(shù)據(jù)的多個(gè)位的圖6所示的電壓范圍配置。存儲(chǔ)單元100和存 儲(chǔ)塊200的物理配置可以是實(shí)質(zhì)上類似的，而不論是存儲(chǔ)數(shù)據(jù)的單個(gè)位還是多個(gè)位?？赏?過控制器304中的變化（例如通過改變這組閾值電壓范圍310并通過改變與讀操作實(shí)現(xiàn)相 關(guān)的算法）來實(shí)現(xiàn)該配置。
[0065] 在圖7中的400處概括性地示出了用于根據(jù)實(shí)施例對存儲(chǔ)單元進(jìn)行編程和讀取的 過程流程圖。用于根據(jù)該實(shí)施例對存儲(chǔ)單元進(jìn)行編程的電壓范圍在圖8中的430處概括性 地示出并包括擦除電壓閾值432和多個(gè)編程電壓范圍434。多個(gè)編程電壓范圍434包括相 鄰于擦除電壓范圍的第一編程電壓范圍436和多個(gè)較高的編程電壓范圍438和440。在圖 8中規(guī)定的電壓范圍大體對應(yīng)于在圖6中示出的電壓范圍，且存儲(chǔ)單元因此具有用于存儲(chǔ) 兩位數(shù)據(jù)的已配置容量。用于將四個(gè)存儲(chǔ)狀態(tài)分配給可能的數(shù)據(jù)位組合的編碼方案也大體 對應(yīng)于圖6中所示的編碼方案。第一編程電壓范圍436與編程存儲(chǔ)單元中的最低有效位相 關(guān)聯(lián)，而多個(gè)較高的編程電壓范圍438和440與編程存儲(chǔ)單元中的較高階的位相關(guān)聯(lián)。 [0066] 過程400在塊402開始，其中存儲(chǔ)單元處于擦除狀態(tài)。過程400在塊404繼續(xù)，這 時(shí)存儲(chǔ)單元接收到用于在單元中編程的輸入數(shù)據(jù)。在存儲(chǔ)單元的容量是兩位數(shù)據(jù)的這個(gè)示 例實(shí)施例中，輸入數(shù)據(jù)包括單個(gè)數(shù)據(jù)位。過程400然后在塊406繼續(xù)，其中輸入數(shù)據(jù)的單個(gè) 位被編程到上頁面中。因此，如果輸入數(shù)據(jù)是" 1"，則存儲(chǔ)單元的閾值電壓Vt保持在擦除電 壓范圍432中。然而，如果輸入數(shù)據(jù)是"0"，則存儲(chǔ)單元的閾值電壓V t移動(dòng)到編程電壓范圍 438中，如圖8中的箭頭442所指示的。第一編程電壓范圍436因此保持未被使用，且存儲(chǔ) 在存儲(chǔ)單元中的輸入數(shù)據(jù)由在擦除電壓范圍432或編程電壓范圍438中的存儲(chǔ)單元的配置 來指示。在本例中，編程電壓范圍440也保持未被使用。
[0067] 輸入數(shù)據(jù)的單個(gè)位被存儲(chǔ)在處于編程電壓范圍438中的存儲(chǔ)單元中。這提供在用 于存儲(chǔ)輸入數(shù)據(jù)的單個(gè)位的電壓范圍432和438之間的較大間隔。此外，因?yàn)榫幊屉妷悍?圍440也沒有被使用，因此存儲(chǔ)單元的編程時(shí)間也減小了，這是因?yàn)樵诟?dòng)?xùn)艠O112上的電 荷只需要向上移動(dòng)到中間編程電壓范圍438而不到較高的編程電壓范圍440。由于浮動(dòng)?xùn)?極112的充電，編程較高的編程電壓范圍440與在存儲(chǔ)單元上的較大應(yīng)力相關(guān)，且避免這個(gè) 電壓范圍的使用潛在地增加了存儲(chǔ)單元在不可靠的存儲(chǔ)變成問題之前可經(jīng)受的編程周期 的數(shù)量。
[0068] 再次參考圖7,現(xiàn)在描述過程400的讀取過程。讀取過程通常涉及將一系列讀電壓 施加到存儲(chǔ)單元的相應(yīng)位線。在塊452,通過施加單個(gè)讀電壓 ' 來讀取上頁面，如果溝 道傳導(dǎo)，則指示存儲(chǔ)單元具有被配置在擦除電壓范圍438或第一編程電壓范圍436內(nèi)的閾 值電壓Vt。因?yàn)榈谝痪幊屉妷悍秶?36未被使用，在電壓Vi處（或在％和Vi之間的某個(gè) 地方的可選電壓處，如果MLC閃存裝置將被如此定制）的單次讀取應(yīng)在技術(shù)上足以區(qū)分開 在擦除電壓范圍432和編程電壓范圍438內(nèi)的已配置閾值電壓V t。然而，在一些例子中，例 如當(dāng)過程400在標(biāo)準(zhǔn)MLC閃存裝置中實(shí)現(xiàn)而沒有與內(nèi)部裝置操作有關(guān)的某些讀取定制時(shí)， 讀取過程在塊454繼續(xù)，其中如上面結(jié)合圖6所述的通過施加讀電壓'和V 2來讀取下 頁面，用于讀取存儲(chǔ)在單元中的數(shù)據(jù)的最低有效位。
[0069] 讀取過程然后在塊456繼續(xù)，其中確定來自存儲(chǔ)單元的中間讀數(shù)據(jù)是否是數(shù)據(jù) "11"，在這種情況下，在塊458,單元被確定為明確地被配置在擦除電壓范圍432中，且輸出 數(shù)據(jù)（最終讀數(shù)據(jù)）因此是數(shù)據(jù)"1"。然而如果在塊456來自存儲(chǔ)單元的中間讀數(shù)據(jù)是數(shù) 據(jù)"10"、"01"或"00"（S卩，不是數(shù)據(jù)"11"），則在塊460,單元的輸出數(shù)據(jù)（最終讀數(shù)據(jù)） 的單個(gè)位被確定為"0"。
[0070] 通常，擦除電壓范圍432比多個(gè)編程電壓范圍434寬。此外，因?yàn)椴脸隣顟B(tài)相應(yīng) 于在存儲(chǔ)單元的浮動(dòng)?xùn)艠O112上不具有電荷，因此電荷泄漏不再是個(gè)問題，且在擦除電壓 范圍432中的閾值電壓V t不太可能漂移，因而提供了在擦除狀態(tài)中的單元的提高的讀取余 量。這就是說，本領(lǐng)域中的技術(shù)人員將認(rèn)識(shí)到，已擦除的單元可由于在相鄰單元中的編程干 擾而得到電子；然而在任何情況下都有在擦除電壓范圍432內(nèi)的單元電壓V t漂移或被干擾 的相應(yīng)地較低的概率。雖然根據(jù)過程400用于將單個(gè)位存儲(chǔ)在存儲(chǔ)單元中的編程時(shí)間小于 圖6的兩位存儲(chǔ)情況，但讀取時(shí)間保持相同。
[0071] 可以預(yù)期到在過程400中的另外變化。例如，所示塊的順序不需要必須確切地如 所示的（更一般地，對于下文討論的任何流程圖，關(guān)于所示塊的順序的相同陳述都適用）。 例如設(shè)想下頁面的讀?。▔K454)可出現(xiàn)在上頁面的讀取（塊452)之前。
[0072] 作為另外變化的另一例子，即使在具有如前面描述的讀取定制的MLC閃存裝置 中，可能存在其中裝置仍然讀取下頁面的情況，例如在單元的閾值電壓V t漂移到 ' 之下的 情況下。在這樣的實(shí)例中，塊454因此便于確定單元的最初編程的閾值電壓Vt是否已經(jīng)漂 移到 ' 之下或V2之上。由于隨著時(shí)間的過去在存儲(chǔ)單元的浮動(dòng)?xùn)艠O112上的電荷泄漏，在 單元的閾值電壓V t中的漂移可能出現(xiàn)。此外，當(dāng)存儲(chǔ)塊200(在圖2中示出）的存儲(chǔ)單元 被讀取時(shí)，在NAND串202中的未選擇的單元被配置成傳導(dǎo)，這可引起在這些單元的浮動(dòng)?xùn)?極112上的所存儲(chǔ)的電荷中的小變化。由于來自正被編程的相鄰單元的電容耦合，被稱為 讀取干擾的這個(gè)效應(yīng)也可引起在存儲(chǔ)單元的閾值電壓V t中的變化。
[0073] 如上面提到的，例如在圖2中示出的NAND存儲(chǔ)塊可以以頁面進(jìn)行布置，每個(gè)頁面 可通過相應(yīng)的字線來尋址。當(dāng)每存儲(chǔ)單元存儲(chǔ)多個(gè)位時(shí)，通常使用術(shù)語"下頁面"和"上頁 面"。這些頁面中的每一個(gè)可被視為用于存儲(chǔ)數(shù)據(jù)的單獨(dú)存儲(chǔ)位置，即使這些頁面存儲(chǔ)在相 同物理單元中。存儲(chǔ)器裝置300的控制器304可配置為提供對上頁面和下頁面的訪問，以 用于編程和讀取操作，這允許用戶訪問這些頁面，通常好像它們是存儲(chǔ)器的物理頁面一樣。
[0074] 參考圖9,在500處概括性地示出根據(jù)本發(fā)明的實(shí)施方式的用于編程存儲(chǔ)單元的 過程流程圖。根據(jù)本發(fā)明的實(shí)施方式的用于編程存儲(chǔ)單元的電壓范圍在圖10中的530處 概括性地示出，并包括擦除電壓范圍532和多個(gè)編程電壓范圍534。編程電壓范圍534包括 相鄰于擦除電壓范圍532的第一編程電壓范圍536和多個(gè)較高的編程電壓范圍538和540。 在這個(gè)實(shí)施方式中的存儲(chǔ)單元也具有用于存儲(chǔ)兩位數(shù)據(jù)的已配置容量。電壓范圍538和 540的編碼與圖8所示的例子相反。較高的編程電壓范圍538和540然而仍然與存儲(chǔ)單元 中的上頁面編程相關(guān)聯(lián)。
[0075] 過程500在塊502開始，其中存儲(chǔ)單元處于擦除狀態(tài)。過程在塊504繼續(xù)，存儲(chǔ)單 元接收輸入數(shù)據(jù)，其在本例中是具有兩位容量的單元的單個(gè)位。過程接著在塊506繼續(xù)，其 中第一階段編程發(fā)生。更具體地，輸入數(shù)據(jù)的單個(gè)位被編程到下頁面中。參考圖10,如果 輸入數(shù)據(jù)是" 1"，則存儲(chǔ)單元的閾值電壓Vt保持在擦除電壓范圍532內(nèi)，而如果輸入數(shù)據(jù)是 "〇"，則閾值電壓V t移動(dòng)到第一編程電壓范圍536中。
[0076] 再次參考圖9,過程然后在塊508繼續(xù)，其中第二階段編程出現(xiàn)。更具體地，額外數(shù) 據(jù)位然后被編程到上頁面中。額外數(shù)據(jù)位是輸入數(shù)據(jù)的所述單個(gè)位的邏輯函數(shù)。特別是， 該邏輯函數(shù)對于本例是額外數(shù)據(jù)位等于數(shù)據(jù)的所述單個(gè)位。
[0077] 參考圖11，如果輸入數(shù)據(jù)是"1"，則存儲(chǔ)單元的閾值電壓Vt保持在擦除電壓范圍 532內(nèi)。然而，如果輸入數(shù)據(jù)是"0"，則在塊506之后閾值電壓V t將在第一編程電壓范圍536 內(nèi)。在這種情況下，閾值電壓Vt然后向上移動(dòng)到編程電壓范圍538中。上頁面和下頁面因 此都根據(jù)輸入數(shù)據(jù)的相同的單個(gè)位被編程，且電壓范圍532和538用于存儲(chǔ)輸入數(shù)據(jù)的單 個(gè)位。電壓范圍536和540保持未被使用。
[0078] 在這個(gè)實(shí)施方式中，需要由圖10和圖11表示的兩個(gè)連續(xù)編程步驟，且編程將因此 相應(yīng)地比對圖6-7中所示的第一例子慢。然而，因?yàn)樽罡呔幊屉妷悍秶?40保持未被使用， 因此與圖6所示的多位存儲(chǔ)的例子相比，仍然有在編程時(shí)間上的減小。
[0079] 參考圖12,在550處概括性地示出了用于讀取存儲(chǔ)在根據(jù)過程500編程的存儲(chǔ)單 元中的數(shù)據(jù)的過程。在塊552,通過施加單個(gè)讀電壓％來讀取上頁面，如果溝道傳導(dǎo)，則指 示存儲(chǔ)單元具有配置在擦除電壓范圍538或第一編程電壓范圍536內(nèi)的閾值電壓V t。過程 550在塊554繼續(xù)，其中也通過施加讀電壓Vc^PV2來讀取下頁面。對于在圖10和11中示 出的編碼方案，不是必須在電壓 ' 處讀取，因?yàn)榈谝痪幊屉妷悍秶?36和較高的編程電壓 范圍538都具有"0"的已分配的最低有效位；然而如果過程550在沒有與內(nèi)部裝置操作有 關(guān)的某些讀取定制的標(biāo)準(zhǔn)MLC閃存裝置中實(shí)現(xiàn)，則預(yù)期這樣的MLC閃存裝置將在所有電壓 %、'和V 2處自動(dòng)讀取以得到下頁面數(shù)據(jù)。排除上文提到的對標(biāo)準(zhǔn)MLC閃存裝置的考慮，在 V2處的讀取應(yīng)足以明確地確定存儲(chǔ)在單元中的數(shù)據(jù)是否具有"0"的最低有效位（編程電壓 范圍536或538)或"1"（編程電壓范圍540)，且因此在電壓 ' 處的讀取在所有實(shí)例中是 不必要的。
[0080] 過程550然后在塊556繼續(xù)，其中確定來自存儲(chǔ)單元的中間讀數(shù)據(jù)是否是數(shù)據(jù) " 11"，在這種情況下，在塊558,單元明確地被確定為被配置在擦除電壓范圍532中，且最終 讀數(shù)據(jù)因此是數(shù)據(jù)"1"。然而如果在塊556,來自存儲(chǔ)單元的中間讀數(shù)據(jù)是數(shù)據(jù)"10"、"00" 或"01"（即，不是數(shù)據(jù)"11"），則在塊560,單元的輸出數(shù)據(jù)（最終讀數(shù)據(jù)）的單個(gè)位被確 定為"0"。
[0081] 與在圖9中相同的過程500也可用于根據(jù)本發(fā)明的另一實(shí)施方式編程存儲(chǔ)單元。 在圖13中的600和圖14中的620處示出這個(gè)實(shí)施方式的電壓范圍。參考圖13,擦除電壓 范圍602大體相應(yīng)于圖9中的擦除電壓范圍532。然而，在這個(gè)實(shí)施方式中，為了下頁面編 程的目的來定義臨時(shí)編程電壓范圍604。臨時(shí)編程電壓范圍604比本文之前描述的編程電 壓范圍寬，并可由于所允許的閾值電壓V t的較大范圍而相對快地被編程。根據(jù)本發(fā)明的這 個(gè)實(shí)施方式的存儲(chǔ)單元的上頁面編程的一組電壓范圍在圖14中示出并包括多個(gè)編程電壓 范圍606。多個(gè)編程電壓范圍606包括與擦除電壓范圍602相鄰的第一編程電壓范圍608 和多個(gè)較高的編程電壓范圍610和612。
[0082] 回來參考圖9,在過程500的塊506,如果數(shù)據(jù)是" 1"，則存儲(chǔ)單元的閾值電壓Vt保 持在圖13所示的擦除電壓范圍602內(nèi)。如果輸入數(shù)據(jù)是"0"，則閾值電壓V t移動(dòng)到臨時(shí)編 程電壓范圍604內(nèi)。過程500在塊508繼續(xù)，其中輸入數(shù)據(jù)的單個(gè)位接著被編程到上頁面 內(nèi)。再次參考圖14,如果輸入數(shù)據(jù)是"1"，則存儲(chǔ)單元的閾值電壓V t保持在擦除電壓范圍 602內(nèi)。然而如果輸入數(shù)據(jù)是"0"，則在塊506之后閾值電壓Vt將在臨時(shí)編程電壓范圍604 內(nèi)，且閾值電壓V t然后向上移動(dòng)到較高的編程電壓范圍610中。就像以前一樣，第一編程 電壓范圍608和較高的編程電壓范圍612未被使用。下頁面和上頁面都根據(jù)輸入數(shù)據(jù)的相 同的單個(gè)位被編程，且電壓范圍602和610用于存儲(chǔ)輸入數(shù)據(jù)的單個(gè)位。
[0083] 參考圖15,在630處概括性地示出了根據(jù)這個(gè)實(shí)施方式用于讀取存儲(chǔ)在存儲(chǔ)單元 中的數(shù)據(jù)的過程。在塊632,通過施加讀電壓V2來讀取上頁面，如果溝道傳導(dǎo)，則指示存儲(chǔ) 單元具有被配置在擦除電壓范圍602、第一編程電壓范圍608或編程電壓范圍610之一內(nèi)的 閾值電壓V t。讀取上頁面還涉及施加讀電壓％，如果溝道傳導(dǎo)，則指示存儲(chǔ)單元具有被配置 在擦除電壓范圍602內(nèi)的閾值電壓V t。因此，在擦除電壓范圍602或編程電壓范圍612內(nèi) 的閾值電壓Vt對應(yīng)于較高階的數(shù)據(jù)位"1"，而在編程電壓范圍608或610中的任一個(gè)內(nèi)的 閾值電壓V t對應(yīng)于較高階的數(shù)據(jù)位"0"。
[0084] 過程630在塊634繼續(xù)，其中通過施加讀電壓％來讀取下頁面，該讀電壓足以明 確地確定存儲(chǔ)在單元中的數(shù)據(jù)是否具有"〇"的最低有效位（編程電壓范圍610或612)或 "1"（編程電壓范圍608)。如前面討論的，可在標(biāo)準(zhǔn)MLC閃存裝置的情況下始終執(zhí)行在所有 電壓處的讀取。
[0085] 過程然后在塊636繼續(xù)，其中確定來自存儲(chǔ)單元的中間讀數(shù)據(jù)是否是數(shù)據(jù)"11"， 在這種情況下，在塊638,單元明確地被確定為被配置在擦除電壓范圍602中，且所存儲(chǔ)的 位因此是數(shù)據(jù)" 1"。然而如果在塊636,來自存儲(chǔ)單元的中間讀數(shù)據(jù)是數(shù)據(jù)"01"、"00"或 "10"（即，不是數(shù)據(jù)"11"）則在塊640單元的輸出數(shù)據(jù)（最終讀數(shù)據(jù)）的單個(gè)位被確定為 "0"。
[0086] 對具有用于存儲(chǔ)兩位的容量的存儲(chǔ)單元描述了上述實(shí)施方式。在其它實(shí)施方式 中，存儲(chǔ)單元的編程電壓范圍可配置成允許存儲(chǔ)多于兩位。參考圖16,在680處概括性地示 出了用于將三位數(shù)據(jù)存儲(chǔ)在單個(gè)存儲(chǔ)單元中的電壓范圍。電壓范圍包括擦除電壓范圍682 和多個(gè)編程電壓范圍684。多個(gè)編程電壓范圍684包括第一編程電壓范圍686和較高的編 程電壓范圍688、690、692、694、696和698。當(dāng)使用存儲(chǔ)單元來存儲(chǔ)三位數(shù)據(jù)時(shí)，編程電壓 684將被使用。為了在存儲(chǔ)單元中只存儲(chǔ)兩位，編程電壓范圍688、692和696可被使用，而 編程電壓范圍686、690、694和698可保持未被使用，因而提供較大的余量用于可靠的數(shù)據(jù) 存儲(chǔ)和讀取。
[0087] 在存儲(chǔ)單元中，隨著時(shí)間的過去在浮動(dòng)?xùn)艠O112上的電荷泄漏可使單元閾值電壓 Vt漂移到緊鄰的較低電壓范圍中，特別是在較高的溫度下。在本發(fā)明的另一實(shí)施方式中，具 有用于存儲(chǔ)三位數(shù)據(jù)的已配置容量的存儲(chǔ)單元可用于兩位輸入數(shù)據(jù)的可靠存儲(chǔ)。仍然參考 圖16,在這個(gè)實(shí)施方式中，電壓范圍686和688都與兩位輸出數(shù)據(jù)"01"（被指示在699處） 相關(guān)聯(lián)，且因此如果在編程電壓范圍688中編程的單元的閾值電壓漂移到 ' 之下時(shí)，則讀 輸出數(shù)據(jù)將不改變。類似地，電壓范圍690和692與兩位輸出數(shù)據(jù)"00"相關(guān)聯(lián)，且電壓范 圍694和696與兩位輸出數(shù)據(jù)"10"相關(guān)聯(lián)。
[0088] 在圖17中的750處示出了根據(jù)本發(fā)明的這個(gè)實(shí)施方式用于讀取輸出數(shù)據(jù)的真值 表。參考圖17,該真值表750將三位所存儲(chǔ)的數(shù)據(jù)752映射到兩位輸出數(shù)據(jù)754。所存儲(chǔ) 的數(shù)據(jù)752包括下頁面位（L)、中頁面位（M)和上頁面位（U)，且輸出數(shù)據(jù)754包括位X和 Y。當(dāng)讀取存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)時(shí)，如果存儲(chǔ)單元的閾值電壓V t在較低的未使用的編 程電壓范圍（在圖16中示出）內(nèi)被讀取，則單元的兩位輸出數(shù)據(jù)被解釋為相應(yīng)于相鄰的較 高編程電壓范圍。在表700的第一行中，代表所存儲(chǔ)的數(shù)據(jù)"111"的擦除電壓范圍682因 此映射到輸出數(shù)據(jù)"11"。在真值表750中，與相鄰的一對編程電壓范圍相關(guān)聯(lián)的所存儲(chǔ)的 數(shù)據(jù)的每個(gè)被映射到兩位輸出數(shù)據(jù)值。使用卡諾圖以從真值表750得到X和Y的布爾表達(dá) 式產(chǎn)生了下式：

【權(quán)利要求】
1. 一種用于在配置為存儲(chǔ)多達(dá)N+1個(gè)位的非易失性存儲(chǔ)單元中對N個(gè)位進(jìn)行編程的方 法，其中N是大于零的整數(shù)，所述方法包括： a) 將N位數(shù)據(jù)編程到所述非易失性存儲(chǔ)單元中；以及 b) 將作為所述N位數(shù)據(jù)的邏輯函數(shù)的額外數(shù)據(jù)位編程到所述非易失性存儲(chǔ)單元中，以 及 所述非易失性存儲(chǔ)單元被配置為提供用于位存儲(chǔ)的2N+1個(gè)閾值電壓范圍，且根據(jù)所述 邏輯函數(shù)：i)所述2N+1個(gè)閾值電壓范圍中的第一組2Nf閾值電壓范圍用于存儲(chǔ)所述N位數(shù) 據(jù)；以及ii)與所述第一組交替的剩余的第二組2N個(gè)閾值電壓范圍未被使用。
2. 如權(quán)利要求1所述的方法，其中N是1，且所述2N+1個(gè)閾值電壓范圍包括擦除電壓范 圍以及第一編程電壓范圍、第二編程電壓范圍和第三編程電壓范圍，所述第一編程電壓范 圍高于并相鄰于所述擦除電壓范圍，所述第二編程電壓范圍高于并相鄰于所述第一編程電 壓范圍，以及所述第三編程電壓范圍高于并相鄰于所述第二編程電壓范圍，以及所述第一 組2Nf閾值電壓范圍包括所述擦除電壓范圍和所述第二編程電壓范圍，以及剩余的一組2n個(gè)閾值電壓范圍包括所述第一編程電壓范圍和所述第三編程電壓范圍。
3. 如權(quán)利要求1所述的方法，其中N是1，且所述將N位數(shù)據(jù)編程到所述非易失性存儲(chǔ) 單元中包括執(zhí)行下頁面編程，且所述額外數(shù)據(jù)位的編程包括上頁面編程。
4. 如權(quán)利要求1所述的方法，其中N是2,且所述將N位數(shù)據(jù)編程到所述非易失性存儲(chǔ) 單元中包括執(zhí)行下頁面編程和中頁面編程，且所述額外數(shù)據(jù)位的編程包括上頁面編程。
5. 如權(quán)利要求4所述的方法，其中所述非易失性存儲(chǔ)單元中的所述N位數(shù)據(jù)的邏輯函 數(shù)是下頁面數(shù)據(jù)和中頁面數(shù)據(jù)的"同或"函數(shù)。
6. 如權(quán)利要求1所述的方法，其中所述將N位數(shù)據(jù)編程到所述非易失性存儲(chǔ)單元中包 括執(zhí)行下頁面編程，且在所述下頁面編程期間當(dāng)數(shù)據(jù)" 1"被編程時(shí)使用臨時(shí)的編程電壓范 圍。
7. -種存儲(chǔ)器裝置，包括： 多個(gè)非易失性存儲(chǔ)單元，所述非易失性存儲(chǔ)單元中的每個(gè)非易失性存儲(chǔ)單元被配置為 提供用于位存儲(chǔ)的2N+1個(gè)閾值電壓范圍，其中N是大于零的整數(shù)，所述2N+1個(gè)閾值電壓范圍 包括擦除電壓范圍和多個(gè)編程電壓范圍，所述多個(gè)編程電壓范圍包括與所述擦除電壓范圍 相鄰的第一編程電壓范圍和多個(gè)較高的編程電壓范圍，且所述非易失性存儲(chǔ)單元被配置為 存儲(chǔ)多達(dá)N+1個(gè)位，以及 所述存儲(chǔ)器裝置被配置為： a) 將N位數(shù)據(jù)編程到所述非易失性存儲(chǔ)單元中；以及 b) 將作為所述N位數(shù)據(jù)的邏輯函數(shù)的額外數(shù)據(jù)位編程到所述非易失性存儲(chǔ)單元中，以 及 根據(jù)所述邏輯函數(shù)：i)所述2N+1個(gè)閾值電壓范圍中的第一組2Nf閾值電壓范圍用于存 儲(chǔ)所述N位數(shù)據(jù)；以及ii)與所述第一組交替的剩余的第二組2N個(gè)閾值電壓范圍未被使用。
8. 如權(quán)利要求7所述的存儲(chǔ)器裝置，其中N是1，且所述2N+1個(gè)閾值電壓范圍包括擦除 電壓范圍以及第一編程電壓范圍、第二編程電壓范圍和第三編程電壓范圍，所述第一編程 電壓范圍高于并相鄰于所述擦除電壓范圍，所述第二編程電壓范圍高于并相鄰于所述第一 編程電壓范圍，以及所述第三編程電壓范圍高于并相鄰于所述第二編程電壓范圍，以及所 述第一組2Nf閾值電壓范圍包括所述擦除電壓范圍和所述第二編程電壓范圍，以及剩余的 一組2N個(gè)閾值電壓范圍包括所述第一編程電壓范圍和所述第三編程電壓范圍。
9. 如權(quán)利要求7所述的存儲(chǔ)器裝置，其中N是1，且當(dāng)所述存儲(chǔ)器裝置將N位數(shù)據(jù)編程 到所述非易失性存儲(chǔ)單元中時(shí)，包括執(zhí)行下頁面編程，以及當(dāng)所述存儲(chǔ)器裝置編程所述額 外數(shù)據(jù)位時(shí)，包括上頁面編程。
10. 如權(quán)利要求7所述的存儲(chǔ)器裝置，其中N是2,且當(dāng)所述存儲(chǔ)器裝置將N位數(shù)據(jù)編 程到所述非易失性存儲(chǔ)單元中時(shí)，包括執(zhí)行下頁面編程和中頁面編程，以及當(dāng)所述存儲(chǔ)器 裝置編程所述額外數(shù)據(jù)位時(shí)，包括上頁面編程。
11. 如權(quán)利要求10所述存儲(chǔ)器裝置，其中所述非易失性存儲(chǔ)單元中的所述N位數(shù)據(jù)的 邏輯函數(shù)是下頁面數(shù)據(jù)和中頁面數(shù)據(jù)的"同或"函數(shù)。
12. 如權(quán)利要求7所述的存儲(chǔ)器裝置，其中當(dāng)所述存儲(chǔ)器裝置將N位數(shù)據(jù)編程到所述非 易失性存儲(chǔ)單元中時(shí)，包括執(zhí)行下頁面編程，以及在所述下頁面編程期間當(dāng)數(shù)據(jù)"1"被編程 時(shí)使用臨時(shí)的編程電壓范圍。
13. 如權(quán)利要求7到12中的任一項(xiàng)所述的存儲(chǔ)器裝置，其中所述多個(gè)非易失性存儲(chǔ)單 元是NAND閃存單元。
14. 一種在具有多個(gè)非易失性存儲(chǔ)單元的存儲(chǔ)器裝置中執(zhí)行的方法，所述非易失性存 儲(chǔ)單元中的每個(gè)非易失性存儲(chǔ)單元具有由包括擦除電壓范圍、第一編程電壓范圍、第二編 程電壓范圍和第三編程電壓范圍的各個(gè)閾值電壓范圍定義的多個(gè)存儲(chǔ)狀態(tài),所述第一編程 電壓范圍相鄰于所述擦除電壓范圍，且所述第二編程電壓范圍在所述第一編程電壓范圍和 所述第三編程電壓范圍之間，且所述方法包括： 當(dāng)在兩位存儲(chǔ)模式中操作所述非易失性存儲(chǔ)單元時(shí)，通過下列操作來存儲(chǔ)兩位數(shù)據(jù)： 執(zhí)行第一階段編程以編程兩位數(shù)據(jù)中的第一位；以及 執(zhí)行第二階段編程以編程兩位數(shù)據(jù)中的第二位；以及 當(dāng)在一位存儲(chǔ)模式中操作所述非易失性存儲(chǔ)單元時(shí)，通過下列操作來存儲(chǔ)單個(gè)數(shù)據(jù) 位： 如果所述單個(gè)數(shù)據(jù)位是數(shù)據(jù)"1"，則以升高單元閾值電壓兩次以達(dá)到所述第二編程電 壓范圍的方式執(zhí)行所述第一階段編程和第二階段編程，且如果所述單個(gè)數(shù)據(jù)位是數(shù)據(jù)"0"， 則將所述單元閾值電壓保持在所述擦除電壓范圍。
15. 如權(quán)利要求14所述的方法，其中所述第一階段編程是下頁面編程，而所述第二階 段編程是上頁面編程。
16. 如權(quán)利要求14或15所述的方法，其中所述非易失性存儲(chǔ)單元是NAND閃存單元。
17. -種在包括非易失性存儲(chǔ)器裝置的系統(tǒng)中執(zhí)行的方法，所述方法包括： a) 從所述非易失性存儲(chǔ)器裝置的非易失性存儲(chǔ)單元順序地讀取N位中間讀數(shù)據(jù)，其中 N是大于1的整數(shù)； b) 向邏輯電路的N個(gè)輸入端提供所述N位中間讀數(shù)據(jù)；以及 c) 從所述邏輯電路的N-1個(gè)輸出端輸出N-1位最終讀數(shù)據(jù)。
18. 如權(quán)利要求17所述的方法，其中N是2。
19. 如權(quán)利要求18所述的方法，其中只有當(dāng)所述中間讀數(shù)據(jù)是"11"時(shí)，從所述邏輯電 路輸出的所述最終讀數(shù)據(jù)才是" 1"。
20. 如權(quán)利要求17所述的方法，其中N是3。
21. 如權(quán)利要求20所述的方法，其中a)只有當(dāng)所述中間讀數(shù)據(jù)是"111"時(shí)，從所述邏 輯電路輸出的所述最終讀數(shù)據(jù)才是"11" ;b)只有當(dāng)所述中間讀數(shù)據(jù)是"011"或"001"時(shí)， 從所述邏輯電路輸出的所述最終讀數(shù)據(jù)才是"01";以及c)只有當(dāng)所述中間讀數(shù)據(jù)是" 101" 或" 100"時(shí)，從所述邏輯電路輸出的所述最終讀數(shù)據(jù)才是"00"。
22. -種系統(tǒng)，包括： 存儲(chǔ)器裝置，所述存儲(chǔ)器裝置包括多個(gè)非易失性存儲(chǔ)單元，且所述存儲(chǔ)器裝置被配置 為從至少一個(gè)非易失性存儲(chǔ)單元順序地讀取N位中間讀數(shù)據(jù)，其中N是大于1的整數(shù)；以及 外部控制器，其包括邏輯電路，所述外部控制器被配置為： a) 從所述存儲(chǔ)器裝置接收所述N位中間讀數(shù)據(jù)； b) 向所述邏輯電路的N個(gè)輸入端提供所述N位中間讀數(shù)據(jù)；以及 c) 從所述邏輯電路的N-1個(gè)輸出端輸出N-1位最終讀數(shù)據(jù)。
23. 如權(quán)利要求22所述的系統(tǒng)，其中N是2。
24. 如權(quán)利要求23所述的系統(tǒng)，其中只有當(dāng)所述中間讀數(shù)據(jù)是" 11"時(shí)，所述最終讀數(shù) 據(jù)才是"1"。
25. 如權(quán)利要求22所述的系統(tǒng)，其中N是3。
26. 如權(quán)利要求25所述的系統(tǒng)，其中a)只有當(dāng)所述中間讀數(shù)據(jù)是"111"時(shí)，所述最 終讀數(shù)據(jù)才是"11"山）只有當(dāng)所述中間讀數(shù)據(jù)是"011"或"001"時(shí)，所述最終讀數(shù)據(jù)才是 "01"；以及c)只有當(dāng)所述中間讀數(shù)據(jù)是"101"或"100"時(shí)，所述最終讀數(shù)據(jù)才是"00"。
27. -種存儲(chǔ)器裝置，包括： 存儲(chǔ)陣列，其包括多個(gè)非易失性存儲(chǔ)單元；以及 邏輯電路，其通信地耦合到所述存儲(chǔ)陣列，以及 所述存儲(chǔ)器裝置被配置為： 從至少一個(gè)非易失性存儲(chǔ)單元順序地讀取N位中間讀數(shù)據(jù)，其中N是大于1的整數(shù)； 向所述邏輯電路的N個(gè)輸入端輸入所述N位中間讀數(shù)據(jù)；以及 從所述邏輯電路的N-1個(gè)輸出端輸出N-1位最終讀數(shù)據(jù)。
28. 如權(quán)利要求27所述的存儲(chǔ)器裝置，其中N是2。
29. 如權(quán)利要求28所述的存儲(chǔ)器裝置，其中只有當(dāng)所述中間讀數(shù)據(jù)是" 11"時(shí)，所述最 終讀數(shù)據(jù)才是"1"。
30. 如權(quán)利要求27所述的存儲(chǔ)器裝置，其中N是3。
31. 如權(quán)利要求30所述的存儲(chǔ)器裝置，其中a)只有當(dāng)所述中間讀數(shù)據(jù)是"111"時(shí)，所 述最終讀數(shù)據(jù)才是"ll";b)只有當(dāng)所述中間讀數(shù)據(jù)是"011"或"001"時(shí)，所述最終讀數(shù)據(jù)才 是"01"；以及c)只有當(dāng)所述中間讀數(shù)據(jù)是"101"或"100"時(shí)，所述最終讀數(shù)據(jù)才是"00"。
32. 如權(quán)利要求27到31中的任一項(xiàng)所述的存儲(chǔ)器裝置，其中所述多個(gè)非易失性存儲(chǔ)單 元是NAND閃存單元。
33. -種用于將輸入數(shù)據(jù)存儲(chǔ)在具有多個(gè)存儲(chǔ)狀態(tài)的非易失性存儲(chǔ)單元中的方法，所 述多個(gè)存儲(chǔ)狀態(tài)提供用于存儲(chǔ)多于一位數(shù)據(jù)的單元容量，所述多個(gè)存儲(chǔ)狀態(tài)由包括擦除電 壓范圍和多個(gè)編程電壓范圍的各個(gè)閾值電壓范圍定義，所述方法包括： 接收具有小于所述單元容量的至少一位的輸入數(shù)據(jù)； 根據(jù)所述輸入數(shù)據(jù)使用小于所述單元容量的至少一位來編程所述存儲(chǔ)單元，使得至少 一個(gè)額外的位不用于存儲(chǔ)所述輸入數(shù)據(jù)； 對所述輸入數(shù)據(jù)執(zhí)行邏輯函數(shù)以生成恢復(fù)數(shù)據(jù)，所述恢復(fù)數(shù)據(jù)能夠操作來使兩個(gè)相鄰 定位的編程電壓范圍與單個(gè)存儲(chǔ)狀態(tài)相關(guān)聯(lián)；以及 將所述恢復(fù)數(shù)據(jù)編程到所述至少一個(gè)額外的位中。
34. -種存儲(chǔ)器設(shè)備，包括： 多個(gè)非易失性存儲(chǔ)單元，每個(gè)非易失性存儲(chǔ)單元具有提供用于存儲(chǔ)多于一位數(shù)據(jù)的單 元容量的多個(gè)存儲(chǔ)狀態(tài)，所述多個(gè)存儲(chǔ)狀態(tài)由包括擦除電壓范圍和多個(gè)編程電壓范圍的各 個(gè)閾值電壓范圍定義； 所述存儲(chǔ)器被配置為通過根據(jù)所述輸入數(shù)據(jù)使用小于所述單元容量的至少一位來編 程所述存儲(chǔ)單元，來存儲(chǔ)具有小于所述單元容量的至少一位的輸入數(shù)據(jù)，使得至少一個(gè)額 外的位不用于存儲(chǔ)所述輸入數(shù)據(jù)；以及 邏輯電路，其被配置為對所述輸入數(shù)據(jù)執(zhí)行邏輯函數(shù)以生成恢復(fù)數(shù)據(jù)，所述恢復(fù)數(shù)據(jù) 能夠操作來使兩個(gè)相鄰定位的編程電壓范圍與單個(gè)存儲(chǔ)狀態(tài)相關(guān)聯(lián)，所述恢復(fù)數(shù)據(jù)被編程 到所述至少一個(gè)額外的位中。
【文檔編號】G11C16/10GK104395965SQ201380032997
【公開日】2015年3月4日 申請日期:2013年6月21日 優(yōu)先權(quán)日:2012年6月22日
【發(fā)明者】P·吉利厄姆, 金鎮(zhèn)祺 申請人:考文森智財(cái)管理公司