靜態(tài)隨機(jī)存取存儲器的自適應(yīng)性數(shù)據(jù)保持電壓調(diào)節(jié)系統(tǒng)的制作方法
【專利摘要】本發(fā)明關(guān)于一種靜態(tài)隨機(jī)存取存儲器的自適應(yīng)性數(shù)據(jù)保持電壓調(diào)節(jié)系統(tǒng),其包括有一電源供應(yīng)單元、一用以監(jiān)控靜態(tài)隨機(jī)存取存儲器的靜態(tài)噪聲容限的數(shù)據(jù)保持電壓監(jiān)控單元、一用以產(chǎn)生數(shù)據(jù)損失信號的數(shù)據(jù)損失檢測單元,以及一接收數(shù)據(jù)損失信號,并分別產(chǎn)生重整信號與開啟信號的動態(tài)調(diào)整控制單元;其中,數(shù)據(jù)保持電壓監(jiān)控單元包括有一掛載多個存儲單元的數(shù)據(jù)保持電壓監(jiān)控電路、一用以將數(shù)據(jù)保持電壓監(jiān)控電路重置的重置信號產(chǎn)生電路,以及一根據(jù)漏電流產(chǎn)生相對應(yīng)的噪聲偏壓,并用以調(diào)整數(shù)據(jù)保持電壓監(jiān)控電路反應(yīng)速度的適應(yīng)性變異控制電路。根據(jù)本發(fā)明的系統(tǒng),存儲器可在不造成數(shù)據(jù)損失的同時降低漏電流。
【專利說明】靜態(tài)隨機(jī)存取存儲器的自適應(yīng)性數(shù)據(jù)保持電壓調(diào)節(jié)系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種靜態(tài)隨機(jī)存取存儲器的自適應(yīng)性數(shù)據(jù)保持電壓調(diào)節(jié)系統(tǒng),尤其是指一種通過電源柵控(power gating)技巧來達(dá)到降低虛擬供應(yīng)電壓的系統(tǒng)。
【背景技術(shù)】
[0002]靜態(tài)隨機(jī)存取存儲器應(yīng)用于現(xiàn)有的多種數(shù)據(jù)存儲的用途,一般是由三個功能單元所組合而成:即存儲單元陣列(SRAM Cell Array)、周邊電路(例如有地址解碼電路/Ypass電路、放大器電路、寫入電路等)以及I / O接口電路;其中存儲單元陣列(SRAM CellArray)的最基本單位為一存儲單元,可為兩個負(fù)載PMOS晶體管(load transistor)、兩個驅(qū)動NMOS 晶體管(driving transistor),以及兩個存取NMOS 晶體管(access transistor)所構(gòu)成,這些存儲單元是以陣列形式排列成存儲單元陣列;再者,由于能源意識的抬頭,低功耗設(shè)計已是電子產(chǎn)品(例如為可攜式移動裝置、無線感測器網(wǎng)絡(luò)或生醫(yī)電子系統(tǒng)等)不可或缺的設(shè)計重點,而內(nèi)部的靜態(tài)隨機(jī)存取存儲器往往占據(jù)系統(tǒng)芯片最大的面積,且其漏電流功耗亦為系統(tǒng)靜態(tài)功率消耗的最大來源。
[0003]因此,為了減少待機(jī)模式(standby mode)時的漏電流功耗,降低供應(yīng)電壓(supplyvoltage)至數(shù)據(jù)保持電壓(Data Retent1n Voltage, DRV)為一有效且常見的方法;上述數(shù)據(jù)保持電壓為能保持靜態(tài)隨機(jī)存取存儲器內(nèi)的數(shù)據(jù)的最小正常操作電壓,而在此電壓下的靜態(tài)隨機(jī)存取存儲器單元(SRAM Cell),其靜態(tài)噪聲容限(Static Noise Margin, SNM)等于零;然而,在先進(jìn)工藝的設(shè)計,數(shù)據(jù)保持電壓會隨著嚴(yán)重的工藝變異而變大,使得調(diào)降電壓的機(jī)制以及漏電流功耗降低的可能性受到挑戰(zhàn);再者,數(shù)據(jù)保持電壓的變異也較舊工藝來得大,為了迎合最差情況,整體靜態(tài)隨機(jī)存取存儲器單元需處于較高的數(shù)據(jù)保持電壓,造成漏電流功率消耗降不下來;舉例而言,由于受到工藝變異、電壓變動及溫度變化(PVTvariat1n)的影響,每個靜態(tài)隨機(jī)存取存儲器單元的數(shù)據(jù)保持電壓都不盡相同,為了能讓靜態(tài)隨機(jī)存取存儲器所有的數(shù)據(jù)在調(diào)降正常操作電壓(VDD scaling)下都保持住,其正常操作電壓必須高于整個靜態(tài)隨機(jī)存取存儲器單元最大的數(shù)據(jù)保持電壓,然而,在設(shè)計階段時,并無法知道芯片當(dāng)下的狀態(tài),所以在設(shè)計時必須考量最差情況(worst case)來決定等待模式(standby)的正常操作電壓,導(dǎo)致整體靜態(tài)隨機(jī)存取存儲器單元需處于較高的數(shù)據(jù)保持電壓,不僅造成漏電流功率消耗降不下來,且存儲器運作時其最差情況出現(xiàn)的機(jī)率非常小,意即在大部分的情況下,等待模式的正常操作電壓是可以再調(diào)降的。
[0004]請參閱中國臺灣公開第201037720號“集成電路架構(gòu)”的發(fā)明專利,提供一種集成電路架構(gòu),包括:一主動電源供應(yīng)線;一數(shù)據(jù)保持電源供應(yīng)線;以及一第一存儲器宏與一第二存儲器宏,連接至主動電源供應(yīng)線與數(shù)據(jù)保持電源供應(yīng)線,其中第一存儲器宏與第二存儲器宏各包括:一存儲器晶體結(jié)構(gòu)陣列;一開關(guān),用以切換存儲器晶體結(jié)構(gòu)陣列,而使其連接至主動電源供應(yīng)線,或使其連接至數(shù)據(jù)保持電源供應(yīng)線;以及一低漏電流模式控制腳位,耦接至開關(guān),其中開關(guān)用以依據(jù)低漏電流模式控制腳位上的一信號將主動電源供應(yīng)線與數(shù)據(jù)保持電源供應(yīng)線連接至存儲器晶體結(jié)構(gòu)陣列;借此,數(shù)據(jù)保持電源供應(yīng)電壓可由電壓產(chǎn)生器產(chǎn)生,且電壓產(chǎn)生器是在存儲器宏的外部,使得電壓產(chǎn)生器可設(shè)計成復(fù)雜電路,而使其本身大體不受工藝、電壓、或溫度(process-voltage-temperature, PVT)變動的影響,存儲器可在不犧牲其數(shù)據(jù)保持力的同時降低漏電流;然而上述用以降低漏電流功率消耗的技術(shù)實際實施運作時,其電壓產(chǎn)生器需以直流轉(zhuǎn)直流電源轉(zhuǎn)換器(dc-dc converter)或線性調(diào)節(jié)器(linear regulator)等電壓轉(zhuǎn)換器(voltage converter)來產(chǎn)生等待模式的正常操作電壓,而該電壓產(chǎn)生器的轉(zhuǎn)換效率(efficiency)并非理想,需考量其對整體系統(tǒng)額外產(chǎn)生的功率消耗以及轉(zhuǎn)換的時間,而正常操作電壓的降低會導(dǎo)致電壓產(chǎn)生器的轉(zhuǎn)換效率也跟著降低,進(jìn)而造成功率的損失,且轉(zhuǎn)換電壓所需的時間也較長,以整體系統(tǒng)的角度來看,并無法達(dá)到較佳漏電流功耗降低的目的;此外,上述的現(xiàn)有技術(shù)通過提供對PVT變動不敏感的外部的數(shù)據(jù)保持電源供應(yīng)電壓,使得存儲器可在不犧牲其數(shù)據(jù)保持力的同時降低漏電流,其在等待模式所決定的正常操作電壓為固定值,當(dāng)有隨著時間變化的變異(例如電壓變動或溫度變化等),造成數(shù)據(jù)保持電壓的改變時,并無法對其變動做動態(tài)的調(diào)整適應(yīng);因此,需要其他可克服上述現(xiàn)有技術(shù)缺點的系統(tǒng)。
【發(fā)明內(nèi)容】
[0005]發(fā)明人鑒于上述現(xiàn)有靜態(tài)隨機(jī)存取存儲器因漏電流功耗造成系統(tǒng)靜態(tài)功率的大量消耗缺失,于是乃本著孜孜不倦的精神,并通過其豐富的專業(yè)知識及多年的實務(wù)經(jīng)驗所輔佐,而加以改善,并據(jù)此研創(chuàng)出本發(fā)明。
[0006]本發(fā)明的主要目的為提供一種無須使用電壓轉(zhuǎn)換器,通過電源柵控技巧來達(dá)到降低靜態(tài)隨機(jī)存取存儲器虛擬供應(yīng)電壓的目的,并根據(jù)PVT變異動態(tài)調(diào)整數(shù)據(jù)保持電壓至對應(yīng)的大小,積極地降低靜態(tài)隨機(jī)存取存儲器在等待模式的漏電流功耗,而其通過閉回路的動態(tài)調(diào)整機(jī)制使得虛擬供應(yīng)電壓能夠維持在數(shù)據(jù)保持電壓,達(dá)到不造成數(shù)據(jù)損失的情況下,具有更大的漏電流功耗降低。
[0007]本發(fā)明的技術(shù)解決方案是提供一種靜態(tài)隨機(jī)存取存儲器的自適應(yīng)性數(shù)據(jù)保持電壓調(diào)節(jié)系統(tǒng),該系統(tǒng)包括有:
[0008]一電源供應(yīng)單元,其包括有相互連接的主電源晶體管與次電源晶體管,且該次電源晶體管的尺寸大小不大于該主電源晶體管,該電源供應(yīng)單元用以提供靜態(tài)隨機(jī)存取存儲器的電壓;
[0009]一數(shù)據(jù)保持電壓監(jiān)控單元,其用以監(jiān)控靜態(tài)隨機(jī)存取存儲器的靜態(tài)噪聲容限,該數(shù)據(jù)保持電壓監(jiān)控單元包括有一掛載該靜態(tài)隨機(jī)存取存儲器的多個存儲單元的數(shù)據(jù)保持電壓監(jiān)控電路,且每一存儲單元的第一節(jié)點與第二節(jié)點分別連接起來、一用以將該數(shù)據(jù)保持電壓監(jiān)控電路重置的重置信號產(chǎn)生電路,以及一根據(jù)漏電流產(chǎn)生相對應(yīng)的噪聲偏壓,并用以調(diào)整數(shù)據(jù)保持電壓監(jiān)控電路反應(yīng)速度的適應(yīng)性變異控制電路;
[0010]一數(shù)據(jù)損失檢測單元,其分別與該第一節(jié)點與該第二節(jié)點連接,當(dāng)其電壓反轉(zhuǎn)時,產(chǎn)生一數(shù)據(jù)損失信號;以及
[0011]一動態(tài)調(diào)整控制單元,其接收該數(shù)據(jù)損失信號,并分別產(chǎn)生一重整信號至該重置信號產(chǎn)生電路,以及一開啟信號至該次電源晶體管。
[0012]本發(fā)明的特點是:
[0013]本發(fā)明提出的一種靜態(tài)隨機(jī)存取存儲器的自適應(yīng)性數(shù)據(jù)保持電壓調(diào)節(jié)系統(tǒng)包括有一電源供應(yīng)單元、一數(shù)據(jù)保持電壓監(jiān)控單元、一數(shù)據(jù)損失檢測單元,以及一動態(tài)調(diào)整控制單元;其中電源供應(yīng)單元包括有相互連接的主電源晶體管與次電源晶體管,用以提供靜態(tài)隨機(jī)存取存儲器的電壓,其中次電源晶體管的尺寸大小不大于主電源晶體管,且次電源晶體管在操作模式時關(guān)閉,而在等待模式且有動態(tài)調(diào)整需求時打開;而數(shù)據(jù)保持電壓監(jiān)控單元用以監(jiān)控靜態(tài)隨機(jī)存取存儲器的靜態(tài)噪聲容限,該數(shù)據(jù)保持電壓監(jiān)控單元包括有一掛載靜態(tài)隨機(jī)存取存儲器的多個存儲單元的數(shù)據(jù)保持電壓監(jiān)控電路、一用以將數(shù)據(jù)保持電壓監(jiān)控電路重置的重置信號產(chǎn)生電路,以及一根據(jù)漏電流產(chǎn)生相對應(yīng)的噪聲偏壓,并用以調(diào)整數(shù)據(jù)保持電壓監(jiān)控電路反應(yīng)速度的適應(yīng)性變異控制電路,其中漏電流是因PVT變異所造成,且上述的每一存儲單元其第一節(jié)點與第二節(jié)點分別連接起來,以便平均隨機(jī)變異的影響;數(shù)據(jù)損失檢測單元則分別與第一節(jié)點與第二節(jié)點連接,當(dāng)其電壓反轉(zhuǎn)時,用以產(chǎn)生一數(shù)據(jù)損失信號;動態(tài)調(diào)整控制單元用以接收上述的數(shù)據(jù)損失信號,并分別產(chǎn)生一重整信號至重置信號產(chǎn)生電路,以及一開啟信號至次電源晶體管;借此,可通過電源柵控技巧來達(dá)到降低虛擬供應(yīng)電壓的目的,并根據(jù)PVT變異動態(tài)調(diào)整數(shù)據(jù)保持電壓至對應(yīng)的大小,以積極地降低靜態(tài)隨機(jī)存取存儲器在等待模式的漏電流功耗。
[0014]在本發(fā)明的一實施例中,適應(yīng)性變異控制電路進(jìn)一步包括有一掛載靜態(tài)隨機(jī)存取存儲器的多個存儲單元的動態(tài)偏壓產(chǎn)生電路,以及一接收噪聲偏壓的變異漂移注入電路,動態(tài)偏壓產(chǎn)生電路用以監(jiān)控PVT變異并產(chǎn)生相對應(yīng)的噪聲偏壓至變異漂移注入電路;借此,可動態(tài)調(diào)整數(shù)據(jù)保持電壓監(jiān)控電路的反應(yīng)速度,達(dá)到不造成數(shù)據(jù)損失的情況下,完成閉回路的動態(tài)調(diào)整機(jī)制。
[0015]在本發(fā)明的一實施例中,數(shù)據(jù)保持電壓監(jiān)控單元相較于靜態(tài)隨機(jī)存取存儲器多了至少10mV的噪聲容限,意即其數(shù)據(jù)保持電壓會高于靜態(tài)隨機(jī)存取存儲器至少10mV,以保證靜態(tài)隨機(jī)存取存儲器數(shù)據(jù)的安全性。
[0016]在本發(fā)明的一實施例中,數(shù)據(jù)損失檢測單元可例如為現(xiàn)有的威爾森電流鏡位準(zhǔn)轉(zhuǎn)換器,且數(shù)據(jù)損失檢測單元于檢測到第一節(jié)點與第二節(jié)點電壓發(fā)生反轉(zhuǎn)時,產(chǎn)生數(shù)據(jù)損失信號并經(jīng)由動態(tài)調(diào)整控制單元發(fā)出開啟信號造成次電源晶體管的開啟,使得第三節(jié)點電壓提升,并使重置信號產(chǎn)生電路重置數(shù)據(jù)保持電壓監(jiān)控單元以讓其重新監(jiān)控靜態(tài)隨機(jī)存取存儲器的靜態(tài)噪聲容限。
[0017]在本發(fā)明的一實施例中,重置信號產(chǎn)生電路可為將第一節(jié)點拉至與第三節(jié)點等電位,而將第二節(jié)點拉至地電位。
[0018]在本發(fā)明的一實施例中,數(shù)據(jù)保持電壓監(jiān)控電路掛載靜態(tài)隨機(jī)存取存儲器的存儲單元的數(shù)目等同于該存儲單元的行(row)數(shù)目。
[0019]本發(fā)明的優(yōu)點是:
[0020]1.本發(fā)明的自適應(yīng)性數(shù)據(jù)保持電壓調(diào)節(jié)系統(tǒng)通過電源柵控技巧來達(dá)到降低虛擬供應(yīng)電壓的目的,并根據(jù)PVT變異動態(tài)調(diào)整數(shù)據(jù)保持電壓至對應(yīng)的大小,積極地降低靜態(tài)隨機(jī)存取存儲器在等待模式的漏電流功耗。
[0021]2.本發(fā)明的適應(yīng)性變異控制電路利用“動態(tài)偏壓”機(jī)制,通過與靜態(tài)隨機(jī)存取存儲器的存儲單元相同的漏電流感應(yīng)器來監(jiān)控PVT變異對漏電流的影響,將此結(jié)果轉(zhuǎn)換成一噪聲偏壓,當(dāng)漏電流愈大時,產(chǎn)生的噪聲偏壓愈大,以動態(tài)調(diào)整數(shù)據(jù)保持電壓監(jiān)控電路的反應(yīng)速度,達(dá)到不造成數(shù)據(jù)損失的情況下,完成閉回路的動態(tài)調(diào)整機(jī)制。
[0022]3.本發(fā)明適用于靜態(tài)隨機(jī)存取存儲器的自適應(yīng)性數(shù)據(jù)保持電壓調(diào)節(jié)系統(tǒng),無須使用電壓轉(zhuǎn)換器,故以系統(tǒng)上的考量而言,能夠大幅降低操作所需的成本付出。
【專利附圖】
【附圖說明】
[0023]圖1:本發(fā)明自適應(yīng)性數(shù)據(jù)保持電壓調(diào)節(jié)系統(tǒng)應(yīng)用于靜態(tài)隨機(jī)存取存儲器的電性關(guān)系配置方塊圖。
[0024]圖2:本發(fā)明較佳實施例的數(shù)據(jù)保持電壓監(jiān)控單元電路圖。
[0025]圖3:本發(fā)明較佳實施例的數(shù)據(jù)損失檢測單元電路圖。
[0026]圖4:本發(fā)明較佳實施例的動態(tài)調(diào)整控制單元電路圖。
[0027]圖5:本發(fā)明較佳實施例的各信號波形示意圖。
[0028]符號說明:
[0029]I 靜態(tài)隨機(jī)存取存儲器11 存儲單元
[0030]2 自適應(yīng)性數(shù)據(jù)保持電壓調(diào)節(jié)系統(tǒng)21 電源供應(yīng)單元
[0031]211主電源晶體管212次電源晶體管
[0032]22 數(shù)據(jù)保持電壓監(jiān)控單元221數(shù)據(jù)保持電壓監(jiān)控電路
[0033]222重置信號產(chǎn)生電路223適應(yīng)性變異控制電路
[0034]2231動態(tài)偏壓產(chǎn)生電路2232變異漂移注入電路
[0035]2233漏電流感應(yīng)器23 數(shù)據(jù)損失檢測單元
[0036]24 動態(tài)調(diào)整控制單元31、32、33 PMOS晶體管
[0037]41,42 NMOS 晶體管51、52、53、54 反向器
[0038]Q 第一節(jié)點QB第二節(jié)點
[0039]Varray第三節(jié)點Loss數(shù)據(jù)損失信號
[0040]Refresh重整信號Dbias噪聲偏壓
[0041]Pswitch 開啟信號
【具體實施方式】
[0042]本發(fā)明的目的及其電路設(shè)計功能上的優(yōu)點,將依據(jù)以下圖面所示的電路圖,配合具體實施例予以說明,使審查委員能對本發(fā)明有更深入且具體的了解。
[0043]首先,請參閱圖1所示,其為本發(fā)明的自適應(yīng)性數(shù)據(jù)保持電壓調(diào)節(jié)系統(tǒng)應(yīng)用于靜態(tài)隨機(jī)存取存儲器的電性關(guān)系配置方塊圖,其包括有:
[0044]一電源供應(yīng)單元21,其包括有相互連接的主電源晶體管211與次電源晶體管212,用以提供靜態(tài)隨機(jī)存取存儲器I的電壓;其中,次電源晶體管212的尺寸大小不大于主電源晶體管211,于一實施例中主電源晶體管211與次電源晶體管212可例如為PMOS晶體管,且次電源晶體管212于操作模式時(active mode)關(guān)閉,而在等待模式(standby mode)且有動態(tài)調(diào)整需求時打開;
[0045]一數(shù)據(jù)保持電壓監(jiān)控單元22(DRV Monitor Cell),用以監(jiān)控靜態(tài)隨機(jī)存取存儲器的靜態(tài)噪聲容限(Static Noise Margin,SNM),其包括有一掛載靜態(tài)隨機(jī)存取存儲器I的多個存儲單元11 (memory cell)的數(shù)據(jù)保持電壓監(jiān)控電路221、一用以將數(shù)據(jù)保持電壓監(jiān)控電路221重置的重置信號產(chǎn)生電路222,以及一根據(jù)漏電流產(chǎn)生相對應(yīng)的噪聲偏壓Dbias,并用以調(diào)整數(shù)據(jù)保持電壓監(jiān)控電路221反應(yīng)速度的適應(yīng)性變異控制電路223 ;請一并參閱圖2所示,于本實施例中,數(shù)據(jù)保持電壓監(jiān)控電路221掛載128個靜態(tài)隨機(jī)存取存儲器I的存儲單元11,然而掛載存儲單元11的數(shù)量是根據(jù)靜態(tài)隨機(jī)存取存儲器I的結(jié)構(gòu)而不同,可為256或512或1024個,在此并不限定,其原則為數(shù)據(jù)保持電壓監(jiān)控電路221掛載靜態(tài)隨機(jī)存取存儲器I的存儲單元11的數(shù)目等同于存儲單元11的行數(shù)目;且上述每一存儲單元11的第一節(jié)點Q與第二節(jié)點QB分別連接起來,以便平均隨機(jī)變異(random variat1n)的影響;其中,上述的漏電流是因工藝、電壓、溫度(Process Voltage Temperature, PVT)變異所造成;再者,重置信號產(chǎn)生電路222用以將第一節(jié)點Q拉至與第三節(jié)點Vamy (虛擬供應(yīng)電壓)等電位,而將第二節(jié)點QB拉至地電位;在此值得注意的是,為了要保證靜態(tài)隨機(jī)存取存儲器I數(shù)據(jù)的安全性,數(shù)據(jù)保持電壓監(jiān)控單元22相較于靜態(tài)隨機(jī)存取存儲器I多了至少10mV的噪聲容限(Noise Margin);然而在此值得注意的,10mV的噪聲容限僅為一較佳的具體實施例,熟此技藝者當(dāng)知道上述的噪聲容限并非一定要大于10mV,小于亦有可能,并不會影響本發(fā)明的實施;其原則為數(shù)據(jù)保持電壓監(jiān)控單元22的數(shù)據(jù)保持電壓高于靜態(tài)隨機(jī)存取存儲器I的數(shù)據(jù)保持電壓即可;
[0046]—數(shù)據(jù)損失檢測單元23 (Data Loss Detector),其分別與第一節(jié)點Q與第二節(jié)點QB連接,當(dāng)其電壓反轉(zhuǎn)時,產(chǎn)生一數(shù)據(jù)損失信號Loss ;請一并參閱圖3所示,數(shù)據(jù)損失檢測單元23可例如為現(xiàn)有的威爾森電流鏡位準(zhǔn)轉(zhuǎn)換器(Wilson Current Mirror levelshifter),因數(shù)據(jù)保持電壓監(jiān)控單元22會反映當(dāng)?shù)谌?jié)點Vamy靠近數(shù)據(jù)保持電壓時的情況,因此數(shù)據(jù)保持電壓監(jiān)控單元22中的第一節(jié)點Q與第二節(jié)點QB會是靠近數(shù)據(jù)保持電壓的值,此值遠(yuǎn)低于正常操作供應(yīng)電壓值,然而數(shù)據(jù)損失檢測單元23的輸出是連接至動態(tài)調(diào)整控制單元24,而動態(tài)調(diào)整控制單元24則操作在高于數(shù)據(jù)保持電壓的值,因此數(shù)據(jù)損失檢測單元23就需要具有位準(zhǔn)轉(zhuǎn)換的功能;于本實施例中,數(shù)據(jù)損失檢測單元23是由兩個以柵極相互連接的PMOS晶體管31、32、兩個以源極相互連接并接地的NMOS晶體管41、42、一分別以源極和漏極與PMOS晶體管31以及NMOS晶體管41連接的PMOS晶體管33,以及與PMOS晶體管32、33和NMOS晶體管42連接的兩反向器51、52所構(gòu)成;其中NMOS晶體管42、41的柵極分別連接第一節(jié)點Q與第二節(jié)點QB ;在此值得注意的是,上述所述的數(shù)據(jù)損失檢測單元23僅為一較佳的具體實施例,其亦可以S.N.Wooters等人于2010年在IEEE Trans,on Circuits and Systems II:Express Briefs,第 57 期,第 290 ?294 頁中所揭露的型一(Type I)和型二(Type II)兩種現(xiàn)有的位準(zhǔn)轉(zhuǎn)換器(level converter)或文獻(xiàn)中所提出的位準(zhǔn)轉(zhuǎn)換器等效置換,該文獻(xiàn)在此全部以引用的方式并入本文中,且因所產(chǎn)生的功效與技術(shù)上的優(yōu)點皆與其相同,應(yīng)視為數(shù)據(jù)損失檢測單元23的等效變化或修飾;此外,數(shù)據(jù)損失檢測單元23于檢測到第一節(jié)點Q與第二節(jié)點QB電壓發(fā)生反轉(zhuǎn)時,產(chǎn)生數(shù)據(jù)損失信號Loss并經(jīng)由動態(tài)調(diào)整控制單元24發(fā)出開啟信號Pswiteh造成次電源晶體管212的開啟,使得第三節(jié)點Vamy電壓提升,并使重置信號產(chǎn)生電路222重置數(shù)據(jù)保持電壓監(jiān)控單元22以讓其重新監(jiān)控靜態(tài)隨機(jī)存取存儲器I的靜態(tài)噪聲容限;以及
[0047]一動態(tài)調(diào)整控制單元24 (Regulating Controller),其接收數(shù)據(jù)損失信號Loss,并分別產(chǎn)生一重整信號Refresh至重置信號產(chǎn)生電路222,以及一開啟信號Pswiteh至次電源晶體管212 ;其中,請參閱圖4所示,動態(tài)調(diào)整控制單元24可以簡單的邏輯電路圖具體實施,且亦可作多種變化或修飾該實施例,熟悉此項技藝人士可作的明顯替換與修飾,仍將并入于本發(fā)明所主張的專利范圍之內(nèi)。
[0048]此外,請再參閱圖2所示,上述的適應(yīng)性變異控制電路223進(jìn)一步包括有一掛載靜態(tài)隨機(jī)存取存儲器I的多個存儲單元11的動態(tài)偏壓產(chǎn)生電路2231,以及一接收噪聲偏壓Dbias的變異漂移注入電路2232,動態(tài)偏壓產(chǎn)生電路2231用以監(jiān)控因PVT變異所造成的漏電流,并進(jìn)而產(chǎn)生相對應(yīng)的噪聲偏壓Dbias至變異漂移注入電路2232,其方式是通過漏電流感應(yīng)器2233來監(jiān)控PVT變異對漏電流的影響,將此結(jié)果轉(zhuǎn)換成一噪聲偏壓Dbias并傳送至變異漂移注入電路2232,當(dāng)漏電流愈大時,產(chǎn)生的噪聲偏壓Dbias愈大,使得數(shù)據(jù)保持電壓監(jiān)控電路221加快反應(yīng)速度,反之漏電流愈小則噪聲偏壓Dbias越小,借此達(dá)到不造成數(shù)據(jù)損失的情況下,完成閉回路的動態(tài)調(diào)整機(jī)制;再者,上述的動態(tài)偏壓產(chǎn)生電路2231是以高電位電源Vddh(例如1.2V)驅(qū)動,而重置信號產(chǎn)生電路222、適應(yīng)性變異控制電路223、數(shù)據(jù)損失檢測單元23,以及動態(tài)調(diào)整控制單元24皆是以低電位電源Vm(例如0.6V)驅(qū)動。
[0049]根據(jù)上述的靜態(tài)隨機(jī)存取存儲器I的自適應(yīng)性數(shù)據(jù)保持電壓調(diào)節(jié)系統(tǒng)2于實施使用時,當(dāng)芯片使能信號CEN為High時,主電源晶體管211打開,靜態(tài)隨機(jī)存取存儲器I處于操作模式,此時自適應(yīng)性數(shù)據(jù)保持電壓調(diào)節(jié)系統(tǒng)2不動作;而當(dāng)芯片使能信號CEN為Low時,主電源晶體管211關(guān)閉,靜態(tài)隨機(jī)存取存儲器I轉(zhuǎn)換至等待模式,此時靜態(tài)隨機(jī)存取存儲器I的漏電流會將第三節(jié)點Vmay的電壓往下拉,進(jìn)而達(dá)到降低虛擬供應(yīng)電壓(亦即Varray)的功效,當(dāng)電壓下降至數(shù)據(jù)保持電壓時,第一節(jié)點Q及第二節(jié)點QB反轉(zhuǎn),導(dǎo)致數(shù)據(jù)損失信號Loss被產(chǎn)生,此時開啟信號Pswitah切換為Low,以將次電源晶體管212打開,進(jìn)而對第三節(jié)點Vmay充電;當(dāng)?shù)谌?jié)點Vmay的電壓上升至轉(zhuǎn)態(tài)點(安全電壓)時,開啟信號Pswitch切換為High,將次電源晶體管212關(guān)閉,并產(chǎn)生重整信號Refresh為High,以對數(shù)據(jù)保持電壓監(jiān)控電路221做重置動作;在此值得注意的,動態(tài)調(diào)整控制單元24的反向器53、54是設(shè)計成偏移(skew)反向器,而反向器53、54的轉(zhuǎn)態(tài)點電壓值可例如為大于低電位電源VDDl一半的數(shù)值,用來作為第三節(jié)點Vamy被次電源晶體管212充電時的安全電壓范圍;當(dāng)數(shù)據(jù)保持電壓監(jiān)控電路221重置完成后,數(shù)據(jù)損失信號Ltjss降下為Lot,并轉(zhuǎn)換重整信號Refresh為Low,關(guān)閉重置動作,而第三節(jié)點Vamy電壓又因為靜態(tài)隨機(jī)存取存儲器I的漏電流而被往下拉,如此周而復(fù)始形成了一個周期動作,請參閱圖5所示,為本發(fā)明較佳實施例的各信號波形示意圖;值得注意的是,上述的動作原理于次電源晶體管212關(guān)閉后至數(shù)據(jù)損失信號Loss切換為Low之間,若數(shù)據(jù)損失信號Loss尚未切換至Low,而第三節(jié)點Vmay又已經(jīng)下降至數(shù)據(jù)保持電壓時,此時是將開啟信號Pswitah切換為Low,并將次電源晶體管212再度打開,對第三節(jié)點Vamy充電,這個動作可以確保第三節(jié)點Vmay在數(shù)據(jù)損失信號Loss切換的時間差內(nèi)不會低于數(shù)據(jù)保持電壓,以防數(shù)據(jù)產(chǎn)生讀寫錯誤。
[0050]由上述的靜態(tài)隨機(jī)存取存儲器的自適應(yīng)性數(shù)據(jù)保持電壓調(diào)節(jié)系統(tǒng)的實施說明可知,本發(fā)明具有以下優(yōu)點:
[0051]1.本發(fā)明的自適應(yīng)性數(shù)據(jù)保持電壓調(diào)節(jié)系統(tǒng)通過電源柵控技巧來達(dá)到降低虛擬供應(yīng)電壓的目的,并根據(jù)PVT變異動態(tài)調(diào)整數(shù)據(jù)保持電壓至對應(yīng)的大小,積極地降低靜態(tài)隨機(jī)存取存儲器在等待模式的漏電流功耗。
[0052]2.本發(fā)明的適應(yīng)性變異控制電路利用“動態(tài)偏壓”機(jī)制,通過與靜態(tài)隨機(jī)存取存儲器的存儲單元相同的漏電流感應(yīng)器來監(jiān)控PVT變異對漏電流的影響,將此結(jié)果轉(zhuǎn)換成一噪聲偏壓,當(dāng)漏電流愈大時,產(chǎn)生的噪聲偏壓愈大,以動態(tài)調(diào)整數(shù)據(jù)保持電壓監(jiān)控電路的反應(yīng)速度,達(dá)到不造成數(shù)據(jù)損失的情況下,完成閉回路的動態(tài)調(diào)整機(jī)制。
[0053]3.本發(fā)明適用于靜態(tài)隨機(jī)存取存儲器的自適應(yīng)性數(shù)據(jù)保持電壓調(diào)節(jié)系統(tǒng),無須使用電壓轉(zhuǎn)換器,故以系統(tǒng)上的考量而言,能夠大幅降低操作所需的成本付出。
【權(quán)利要求】
1.一種靜態(tài)隨機(jī)存取存儲器的自適應(yīng)性數(shù)據(jù)保持電壓調(diào)節(jié)系統(tǒng),其特征在于,所述系統(tǒng)包括有: 一電源供應(yīng)單元,其包括有相互連接的主電源晶體管與次電源晶體管,且該次電源晶體管的尺寸大小不大于該主電源晶體管,該電源供應(yīng)單元用以提供靜態(tài)隨機(jī)存取存儲器的電壓; 一數(shù)據(jù)保持電壓監(jiān)控單元,其用以監(jiān)控靜態(tài)隨機(jī)存取存儲器的靜態(tài)噪聲容限,該數(shù)據(jù)保持電壓監(jiān)控單元包括有一掛載該靜態(tài)隨機(jī)存取存儲器的多個存儲單元的數(shù)據(jù)保持電壓監(jiān)控電路,且每一存儲單元的第一節(jié)點與第二節(jié)點分別連接起來、一用以將該數(shù)據(jù)保持電壓監(jiān)控電路重置的重置信號產(chǎn)生電路,以及一根據(jù)漏電流產(chǎn)生相對應(yīng)的噪聲偏壓,并用以調(diào)整數(shù)據(jù)保持電壓監(jiān)控電路反應(yīng)速度的適應(yīng)性變異控制電路; 一數(shù)據(jù)損失檢測單元,其分別與該第一節(jié)點與該第二節(jié)點連接,當(dāng)其電壓反轉(zhuǎn)時,產(chǎn)生一數(shù)據(jù)損失信號;以及 一動態(tài)調(diào)整控制單元,其接收該數(shù)據(jù)損失信號,并分別產(chǎn)生一重整信號至該重置信號產(chǎn)生電路,以及一開啟信號至該次電源晶體管。
2.根據(jù)權(quán)利要求1所述的靜態(tài)隨機(jī)存取存儲器的自適應(yīng)性數(shù)據(jù)保持電壓調(diào)節(jié)系統(tǒng),其特征在于,該漏電流是因工藝、電壓、溫度變異所造成。
3.根據(jù)權(quán)利要求2所述的靜態(tài)隨機(jī)存取存儲器的自適應(yīng)性數(shù)據(jù)保持電壓調(diào)節(jié)系統(tǒng),其特征在于,該適應(yīng)性變異控制電路包括有一掛載該靜態(tài)隨機(jī)存取存儲器的多個存儲單元的動態(tài)偏壓產(chǎn)生電路,以及一接收該噪聲偏壓的變異漂移注入電路,動態(tài)偏壓產(chǎn)生電路監(jiān)控PVT變異并產(chǎn)生相對應(yīng)的噪聲偏壓至該變異漂移注入電路。
4.根據(jù)權(quán)利要求1所述的靜態(tài)隨機(jī)存取存儲器的自適應(yīng)性數(shù)據(jù)保持電壓調(diào)節(jié)系統(tǒng),其特征在于,該次電源晶體管于操作模式時關(guān)閉,而在等待模式且有動態(tài)調(diào)整需求時打開。
5.根據(jù)權(quán)利要求1所述的靜態(tài)隨機(jī)存取存儲器的自適應(yīng)性數(shù)據(jù)保持電壓調(diào)節(jié)系統(tǒng),其特征在于,該數(shù)據(jù)保持電壓監(jiān)控單元相較于靜態(tài)隨機(jī)存取存儲器增加至少10mV的噪聲容限。
6.根據(jù)權(quán)利要求1所述的靜態(tài)隨機(jī)存取存儲器的自適應(yīng)性數(shù)據(jù)保持電壓調(diào)節(jié)系統(tǒng),其特征在于,該數(shù)據(jù)損失檢測單元檢測到該第一節(jié)點與該第二節(jié)點電壓發(fā)生反轉(zhuǎn)時,該數(shù)據(jù)損失信號產(chǎn)生并經(jīng)由該動態(tài)調(diào)整控制單元發(fā)出該開啟信號造成該次電源晶體管開啟,使得第三節(jié)點電壓提升,并使該重置信號產(chǎn)生電路重置該數(shù)據(jù)保持電壓監(jiān)控單元讓其重新監(jiān)控該靜態(tài)隨機(jī)存取存儲器的靜態(tài)噪聲容限。
7.根據(jù)權(quán)利要求1所述的靜態(tài)隨機(jī)存取存儲器的自適應(yīng)性數(shù)據(jù)保持電壓調(diào)節(jié)系統(tǒng),其特征在于,該數(shù)據(jù)損失檢測單元為威爾森電流鏡位準(zhǔn)轉(zhuǎn)換器。
8.根據(jù)權(quán)利要求1所述的靜態(tài)隨機(jī)存取存儲器的自適應(yīng)性數(shù)據(jù)保持電壓調(diào)節(jié)系統(tǒng),其特征在于,該重置信號產(chǎn)生電路將第一節(jié)點拉至與第三節(jié)點等電位,而將第二節(jié)點拉至地電位。
9.根據(jù)權(quán)利要求1所述的靜態(tài)隨機(jī)存取存儲器的自適應(yīng)性數(shù)據(jù)保持電壓調(diào)節(jié)系統(tǒng),其特征在于,該數(shù)據(jù)保持電壓監(jiān)控電路掛載該靜態(tài)隨機(jī)存取存儲器的存儲單元的數(shù)目等同于該存儲單元的行數(shù)目。
【文檔編號】G11C11/413GK104517638SQ201410003005
【公開日】2015年4月15日 申請日期:2014年1月3日 優(yōu)先權(quán)日:2013年9月27日
【發(fā)明者】邱瀝毅, 黃啟睿, 吳冠麟 申請人:邱瀝毅