半導(dǎo)體器件及其操作方法
【專利摘要】一種半導(dǎo)體存儲(chǔ)器件包括：存儲(chǔ)器單元；頁(yè)緩沖器，所述頁(yè)緩沖器包括第一開(kāi)關(guān)器件和第二開(kāi)關(guān)器件以及第一感測(cè)鎖存單元和第二感測(cè)鎖存單元，第一開(kāi)關(guān)器件和第二開(kāi)關(guān)器件共同耦接到經(jīng)由位線與存儲(chǔ)器單元耦接的感測(cè)節(jié)點(diǎn)，第一感測(cè)鎖存單元和第二感測(cè)鎖存單元分別經(jīng)由第一開(kāi)關(guān)器件和第二開(kāi)關(guān)器件與感測(cè)節(jié)點(diǎn)耦接；以及控制邏輯，所述控制邏輯適用于在驗(yàn)證操作期間當(dāng)存儲(chǔ)器單元的閾值電壓經(jīng)由位線反映在感測(cè)節(jié)點(diǎn)上時(shí)分別將第一感測(cè)信號(hào)和第二感測(cè)信號(hào)傳送至第一開(kāi)關(guān)器件和第二開(kāi)關(guān)器件。第一開(kāi)關(guān)器件和第二開(kāi)關(guān)器件分別響應(yīng)于第一感測(cè)信號(hào)和第二感測(cè)信號(hào)而導(dǎo)通或關(guān)斷，以及由第一感測(cè)鎖存單元和第二感測(cè)鎖存單元來(lái)感測(cè)數(shù)據(jù)。
【專利說(shuō)明】半導(dǎo)體器件及其操作方法
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求2013年6月21日提交的申請(qǐng)?zhí)枮?0-2013-0071660的韓國(guó)專利申請(qǐng)的優(yōu)先權(quán)，其全部?jī)?nèi)容通過(guò)引用合并于此。

【技術(shù)領(lǐng)域】
[0003]本發(fā)明的各個(gè)實(shí)施例涉及電子器件，且更具體而言涉及半導(dǎo)體存儲(chǔ)器件。

【背景技術(shù)】
[0004]半導(dǎo)體存儲(chǔ)器件是利用由例如硅(Si)、鍺(Ge)、砷化鎵(GaAs)或磷化銦(InP)制成的半導(dǎo)體來(lái)實(shí)現(xiàn)的存儲(chǔ)器件。半導(dǎo)體存儲(chǔ)器件可以分類為易失性存儲(chǔ)器件和非易失性存儲(chǔ)器件。
[0005]易失性存儲(chǔ)器件在電源切斷時(shí)不能保持儲(chǔ)存的數(shù)據(jù)。易失性存儲(chǔ)器件的例子可以包括靜態(tài)RAM (SRAM)、動(dòng)態(tài)RAM (DRAM)和同步DRAM (SDRAM)。非易失性存儲(chǔ)器件不管電源開(kāi)/關(guān)條件如何都可以保持儲(chǔ)存的數(shù)據(jù)。非易失性存儲(chǔ)器件的例子包括只讀存儲(chǔ)器(ROM)、屏蔽式ROM (MR0M)、可編程ROM (PROM)、可擦除可編程ROM (EPR0M)、電可擦除可編程ROM(EEPR0M)、快閃存儲(chǔ)器、相變隨機(jī)存取存儲(chǔ)器(PRAM)、磁性RAM (MRAM)、阻變RAM (RRAM)、以及鐵電RAM (FRAM)0快閃存儲(chǔ)器可以分類為NOR型存儲(chǔ)器和NAND型存儲(chǔ)器。


【發(fā)明內(nèi)容】

[0006]本發(fā)明的示例性實(shí)施例涉及具有改善的速度的半導(dǎo)體存儲(chǔ)器件、操作所述半導(dǎo)體存儲(chǔ)器件的方法、具有所述半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)系統(tǒng)、以及具有所述半導(dǎo)體存儲(chǔ)器件的計(jì)算系統(tǒng)。
[0007]根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例，一種半導(dǎo)體存儲(chǔ)器件可以包括:存儲(chǔ)器單元；頁(yè)緩沖器，所述頁(yè)緩沖器包括第一開(kāi)關(guān)器件和第二開(kāi)關(guān)器件以及第一感測(cè)鎖存單元和第二感測(cè)鎖存單元，所述第一開(kāi)關(guān)器件和所述第二開(kāi)關(guān)器件共同耦接到經(jīng)由位線與所述存儲(chǔ)器單元耦接的感測(cè)節(jié)點(diǎn)，所述第一感測(cè)鎖存單元和所述第二感測(cè)鎖存單元分別經(jīng)由所述第一開(kāi)關(guān)器件和所述第二開(kāi)關(guān)器件與所述感測(cè)節(jié)點(diǎn)耦接；以及控制邏輯，所述控制邏輯適用于在驗(yàn)證操作期間當(dāng)所述存儲(chǔ)器單元的閾值電壓經(jīng)由所述位線反映在所述感測(cè)節(jié)點(diǎn)上時(shí)，分別將第一感測(cè)信號(hào)和第二感測(cè)信號(hào)傳送至所述第一開(kāi)關(guān)器件和所述第二開(kāi)關(guān)器件。所述第一開(kāi)關(guān)器件和所述第二開(kāi)關(guān)器件分別響應(yīng)于所述第一感測(cè)信號(hào)和所述第二感測(cè)信號(hào)而導(dǎo)通或關(guān)斷，以及由所述第一感測(cè)鎖存單元和所述第二感測(cè)鎖存單元來(lái)感測(cè)數(shù)據(jù)。
[0008]根據(jù)本發(fā)明的一個(gè)實(shí)施例，一種操作半導(dǎo)體存儲(chǔ)器件的方法可以包括以下步驟:對(duì)與存儲(chǔ)器單元耦接的位線預(yù)充電；將所述存儲(chǔ)器單元的閾值電壓反映在所述位線上；以及當(dāng)所述位線的電壓被傳送至感測(cè)節(jié)點(diǎn)時(shí)，將多個(gè)感測(cè)信號(hào)傳送至耦接在所述感測(cè)節(jié)點(diǎn)與感測(cè)鎖存單元之間的多個(gè)開(kāi)關(guān)器件。所述多個(gè)開(kāi)關(guān)器件響應(yīng)于所述多個(gè)感測(cè)信號(hào)而分別導(dǎo)通或關(guān)斷，以及將數(shù)據(jù)傳送至所述感測(cè)鎖存單元。
[0009]根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例，一種存儲(chǔ)系統(tǒng)可以包括:半導(dǎo)體存儲(chǔ)器件；以及控制器，所述控制器適用于控制所述半導(dǎo)體存儲(chǔ)器件，其中所述半導(dǎo)體存儲(chǔ)器件可以包括:存儲(chǔ)器單元；頁(yè)緩沖器，所述頁(yè)緩沖器包括第一開(kāi)關(guān)器件和第二開(kāi)關(guān)器件以及第一感測(cè)鎖存單元和第二感測(cè)鎖存單元，所述第一開(kāi)關(guān)器件和所述第二開(kāi)關(guān)器件共同耦接到經(jīng)由位線與所述存儲(chǔ)器單元耦接的感測(cè)節(jié)點(diǎn)，所述第一感測(cè)鎖存單元和所述第二感測(cè)鎖存單元分別經(jīng)由所述第一開(kāi)關(guān)器件和所述第二開(kāi)關(guān)器件與所述感測(cè)節(jié)點(diǎn)耦接；以及控制邏輯，所述控制邏輯適用于在驗(yàn)證操作期間當(dāng)所述存儲(chǔ)器單元的閾值電壓經(jīng)由所述位線反映在所述感測(cè)節(jié)點(diǎn)上時(shí)，分別將第一感測(cè)信號(hào)和第二感測(cè)信號(hào)傳送至所述第一開(kāi)關(guān)器件和所述第二開(kāi)關(guān)器件。所述第一開(kāi)關(guān)器件和所述第二開(kāi)關(guān)器件分別響應(yīng)于所述第一感測(cè)信號(hào)和所述第二感測(cè)信號(hào)而導(dǎo)通或關(guān)斷，以及由所述第一感測(cè)鎖存單元和所述第二感測(cè)鎖存單元來(lái)鎖存數(shù)據(jù)。
[0010]根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例，一種計(jì)算系統(tǒng)可以包括:半導(dǎo)體存儲(chǔ)器件，其中所述半導(dǎo)體存儲(chǔ)器件包括:存儲(chǔ)器單元；頁(yè)緩沖器，所述頁(yè)緩沖器包括第一開(kāi)關(guān)器件和第二開(kāi)關(guān)器件以及第一感測(cè)鎖存單元和第二感測(cè)鎖存單元，所述第一開(kāi)關(guān)器件和所述第二開(kāi)關(guān)器件共同耦接到經(jīng)由位線與所述存儲(chǔ)器單元耦接的感測(cè)節(jié)點(diǎn)，所述第一感測(cè)鎖存單元和所述第二感測(cè)鎖存單元分別經(jīng)由所述第一開(kāi)關(guān)器件和所述第二開(kāi)關(guān)器件與所述感測(cè)節(jié)點(diǎn)耦接；以及控制邏輯，所述控制邏輯適用于在驗(yàn)證操作期間當(dāng)所述存儲(chǔ)器單元的閾值電壓經(jīng)由所述位線反映在所述感測(cè)節(jié)點(diǎn)上時(shí)，分別將第一感測(cè)信號(hào)和第二感測(cè)信號(hào)傳送至所述第一開(kāi)關(guān)器件和所述第二開(kāi)關(guān)器件，其中所述第一開(kāi)關(guān)器件和所述第二開(kāi)關(guān)器件分別響應(yīng)于所述第一感測(cè)信號(hào)和所述第二感測(cè)信號(hào)而導(dǎo)通或關(guān)斷，以及由所述第一感測(cè)鎖存單元和所述第二感測(cè)鎖存單元來(lái)鎖存數(shù)據(jù)。

【專利附圖】

【附圖說(shuō)明】
[0011]圖1是說(shuō)明半導(dǎo)體存儲(chǔ)器件的框圖。
[0012]圖2是說(shuō)明圖1所示的存儲(chǔ)塊的電路圖。
[0013]圖3是說(shuō)明半導(dǎo)體存儲(chǔ)器件的編程操作的流程圖。
[0014]圖4是說(shuō)明當(dāng)每存儲(chǔ)器單元儲(chǔ)存一個(gè)比特時(shí)的閾值電壓分布的圖。
[0015]圖5是說(shuō)明當(dāng)每存儲(chǔ)器單元儲(chǔ)存兩個(gè)比特時(shí)的閾值電壓分布的圖。
[0016]圖6是說(shuō)明根據(jù)本發(fā)明的一個(gè)實(shí)施例的頁(yè)緩沖器的框圖。
[0017]圖7是說(shuō)明根據(jù)本發(fā)明的一個(gè)實(shí)施例的驗(yàn)證操作的時(shí)序圖。
[0018]圖8和圖9是詳細(xì)說(shuō)明圖7所示的驗(yàn)證操作的電路圖。
[0019]圖10是說(shuō)明根據(jù)本發(fā)明的一個(gè)實(shí)施例的驗(yàn)證操作的時(shí)序圖。
[0020]圖11和圖12是詳細(xì)說(shuō)明圖10所示的驗(yàn)證操作的電路圖。
[0021]圖13是說(shuō)明根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件的框圖。
[0022]圖14是說(shuō)明圖13所示的頁(yè)緩沖器的框圖。
[0023]圖15是說(shuō)明包括圖1所示的半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)系統(tǒng)的框圖。
[0024]圖16是說(shuō)明圖15所示的存儲(chǔ)系統(tǒng)的應(yīng)用的一個(gè)實(shí)例的框圖。
[0025]圖17是說(shuō)明包括圖16所示的存儲(chǔ)系統(tǒng)的計(jì)算系統(tǒng)的框圖。

【具體實(shí)施方式】
[0026]下面將參照附圖詳細(xì)描述本發(fā)明的各個(gè)實(shí)施例。提供附圖是為了使本領(lǐng)域普通技術(shù)人員能夠根據(jù)本發(fā)明的示例性實(shí)施例來(lái)實(shí)現(xiàn)和利用本發(fā)明。在本公開(kāi)中，附圖標(biāo)記在本發(fā)明的各個(gè)附圖和實(shí)施例中直接對(duì)應(yīng)于相似編號(hào)的部分。
[0027]附圖并不一定按比例繪制，并且在一些實(shí)例中，可能放大比例，以便清楚地圖示實(shí)施例的特征。
[0028]另外，“連接/耦接”表示一個(gè)部件與另一部件直接耦接，或者經(jīng)由其它部件間接耦接。在本說(shuō)明書中，只要不在句中特意提及，單數(shù)形式可以包括復(fù)數(shù)形式。另外，本說(shuō)明書中所使用的“包括/包含”或者“包括有/包含有”表示存在或加入一個(gè)或更多個(gè)部件、步驟、操作和元件。
[0029]圖1是說(shuō)明半導(dǎo)體存儲(chǔ)器件的框圖。
[0030]參見(jiàn)圖1，半導(dǎo)體存儲(chǔ)器件100可以包括存儲(chǔ)器單元陣列110、行譯碼器120、電壓發(fā)生器130、讀取和寫入電路140、控制邏輯150、以及全局緩沖器160。
[0031 ] 存儲(chǔ)器單元陣列110可以包括多個(gè)存儲(chǔ)塊BLKl至BLKz。存儲(chǔ)塊BLKl至BLKz可以經(jīng)由行線RL與行譯碼器120耦接，以及可以經(jīng)由位線BLl至BLm與讀取和寫入電路140耦接。存儲(chǔ)塊BLKl至BLKz中的每個(gè)可以包括多個(gè)存儲(chǔ)器單元。根據(jù)一個(gè)實(shí)施例，存儲(chǔ)塊BLKl的存儲(chǔ)器單元可以是非易失性存儲(chǔ)器單元。
[0032]行譯碼器120、電壓發(fā)生器130、讀取和寫入電路140、控制邏輯150和全局緩沖器160可以操作為外圍電路以驅(qū)動(dòng)存儲(chǔ)器單元陣列110。
[0033]行譯碼器120可以經(jīng)由行線RL與存儲(chǔ)器單元陣列110耦接。控制邏輯150可以控制行譯碼器120。行譯碼器120可以經(jīng)由控制邏輯150來(lái)接收地址ADDR。
[0034]半導(dǎo)體存儲(chǔ)器件100的編程可以利用頁(yè)為單元來(lái)執(zhí)行。在編程期間輸入至存儲(chǔ)器件100的地址ADDR可以包括塊地址和行地址。
[0035]行譯碼器120可以對(duì)輸入的地址ADDR中的塊地址譯碼。行譯碼器120可以響應(yīng)于譯碼的塊地址而從存儲(chǔ)塊BLKl至BLKz中選擇一個(gè)。
[0036]行譯碼器120可以對(duì)輸入的地址ADDR中的行地址譯碼，以在選中的存儲(chǔ)塊中選擇一個(gè)字線。行譯碼器120可以將來(lái)自電壓發(fā)生器130的編程電壓施加給選中的字線，以及將來(lái)自電壓發(fā)生器130的編程通過(guò)電壓施加給未選中的字線。
[0037]行譯碼器120可以包括地址緩沖器、塊譯碼器以及行譯碼器。
[0038]電壓發(fā)生器130可以由控制邏輯150來(lái)控制。電壓發(fā)生器130可以利用提供給半導(dǎo)體存儲(chǔ)器件100的外部電源電壓來(lái)產(chǎn)生內(nèi)部電源電壓。例如，電壓發(fā)生器130可以通過(guò)調(diào)節(jié)外部電源電壓來(lái)產(chǎn)生內(nèi)部電源電壓。內(nèi)部電源電壓可以作為半導(dǎo)體存儲(chǔ)器件100的操作電壓而施加給行譯碼器120、讀取和寫入電路140、控制邏輯150以及全局緩沖器160。
[0039]另外，電壓發(fā)生器130可以利用外部電源電壓或內(nèi)部電源電壓來(lái)產(chǎn)生多種電壓。根據(jù)一個(gè)實(shí)施例，電壓發(fā)生器130可以包括接收內(nèi)部電源電壓的多個(gè)泵浦電容器，通過(guò)經(jīng)由控制邏輯150的控制來(lái)選擇性地激活所述多個(gè)泵浦電容器而產(chǎn)生多種電壓。例如，電壓發(fā)生器130可以在編程操作期間產(chǎn)生編程電壓，以及具有比編程電壓更低的電壓電平的編程通過(guò)電壓。產(chǎn)生的電壓可以施加給行譯碼器120。
[0040]讀取和寫入電路140可以經(jīng)由位線BLl至BLm與存儲(chǔ)器單元陣列110耦接。讀取和寫入電路140可以包括多個(gè)頁(yè)緩沖器PBl至PBm。頁(yè)緩沖器PBl至PBm可以由控制邏輯150來(lái)控制。
[0041]在編程操作期間，頁(yè)緩沖器PBl至PBm可以從全局緩沖器160接收數(shù)據(jù)DATA、儲(chǔ)存數(shù)據(jù)DATA、以及響應(yīng)于數(shù)據(jù)DATA而對(duì)與選中的字線耦接的存儲(chǔ)器單元編程。
[0042]控制邏輯150可以從全局緩沖器160接收命令CMD和地址ADDR?？刂七壿?50可以將接收的地址ADDR傳送至行譯碼器120。此外，控制邏輯150可以響應(yīng)于接收的命令CMD而控制行譯碼器120、電壓發(fā)生器130、讀取和寫入電路140以及全局緩沖器160。
[0043]全局緩沖器160可以與讀取和寫入電路140以及控制邏輯150耦接。全局緩沖器160可以由控制邏輯150來(lái)控制。全局緩沖器160可以從外部接收命令CMD、地址ADDR和數(shù)據(jù)DATA。全局緩沖器160可以將命令CMD傳送至控制邏輯150以及將數(shù)據(jù)DATA傳送至讀取和寫入電路140。全局緩沖器160可以經(jīng)由控制邏輯150將地址ADDR傳送至行譯碼器120，或者可以直接將地址ADDR傳送至行譯碼器120。
[0044]圖2是說(shuō)明圖1所示的存儲(chǔ)塊的電路圖。圖2圖示存儲(chǔ)塊BLKl作為一個(gè)實(shí)例。
[0045]參見(jiàn)圖2，存儲(chǔ)塊BLKl可以包括第一至第m單元串CSl至CSm。第一至第m單元串CSl至CSm可以分別與第一至第m位線BLl至BLm f禹接。第一至第m單元串CSl至CSm可以與公共源極線CSL、源極選擇線SSL、第一至第η字線WLl至WLn以及漏極選擇線DSL耦接。
[0046]單元串CSl至CSm中的每個(gè)可以包括源極選擇晶體管SST、彼此串聯(lián)耦接的存儲(chǔ)器單元Ml至Mn、以及漏極選擇晶體管DST。源極選擇晶體管SST可以與源極選擇線SSL耦接。第一至第η存儲(chǔ)器單元Ml至Mn可以分別與第一至第η字線WLl至WLn耦接。漏極選擇晶體管DST可以與漏極選擇線DSL耦接。源極選擇晶體管SST的源極可以與公共源極線CSL耦接。漏極選擇晶體管DST的漏極可與相對(duì)應(yīng)的位線耦接。
[0047]源極選擇線SSL、第一至第η字線WLl至WLn以及漏極選擇線DSL可以被包括在圖1所示的行線RL中。源極選擇線SSL、第一至第η字線WLl至WLn以及漏極選擇線DSL可以由行譯碼器120來(lái)控制。公共源極線CSL可以由例如控制邏輯150來(lái)控制。
[0048]圖3是說(shuō)明半導(dǎo)體存儲(chǔ)器件的編程操作的流程圖。
[0049]參見(jiàn)圖2和圖3，可以在步驟SllO執(zhí)行編程操作。例如，可以將具有高電壓電平的編程電壓施加給選中的字線，例如WL2，可以將編程通過(guò)電壓施加給未選中的字線，例如WLl、WL3至WLn，可以將電源電壓施加給源極選擇線SSL，以及可以將接地電壓施加給漏極選擇線DSL。
[0050]頁(yè)緩沖器PBl至PBm可以響應(yīng)于圖1中所示的要編程的數(shù)據(jù)DATA而分別控制第一至第m位線BLl至BLm?？梢詫⒕幊探闺妷豪珉娫措妷菏┘又僚c保持閾值電壓的存儲(chǔ)器單元或編程禁止單元耦接的位線。可以將比編程禁止電壓更低的特定電壓施加至與增加閾值電壓的存儲(chǔ)器單元(在下文中，稱作編程使能單元)耦接的位線。
[0051]可以在步驟S120執(zhí)行驗(yàn)證操作。首先，可以對(duì)位線BLl至BLm預(yù)充電?？梢允┘与娫措妷褐猎礃O選擇線SSL和漏極選擇線DSL，使得源極選擇晶體管SST和漏極選擇晶體管DST可以導(dǎo)通?？梢允┘幽繕?biāo)電壓至選中的字線并且可以施加驗(yàn)證通過(guò)電壓至未選中的字線。存儲(chǔ)器單元或與選中的字線耦接的選中的存儲(chǔ)器單元可以由其閾值電壓來(lái)導(dǎo)通或關(guān)斷。存儲(chǔ)器單元或與未選中的字線耦接的未選中的存儲(chǔ)器單元可以由驗(yàn)證通過(guò)電壓來(lái)導(dǎo)通。位線BLl至BLm的電壓可以根據(jù)選中的存儲(chǔ)器單元是導(dǎo)通還是關(guān)斷來(lái)改變。頁(yè)緩沖器PBl至PBm可以感測(cè)位線BLl至BLm的電壓變化并且將感測(cè)結(jié)果傳送至控制邏輯150。
[0052]參見(jiàn)步驟S130，控制邏輯150可以重復(fù)步驟SllO和S120，直至存儲(chǔ)器單元的閾值電壓達(dá)到目標(biāo)電壓。
[0053]圖4是說(shuō)明當(dāng)每存儲(chǔ)器單元儲(chǔ)存一個(gè)比特時(shí)的閾值電壓分布的圖。
[0054]橫軸表示存儲(chǔ)器單元的閾值電壓，豎軸表示存儲(chǔ)器單元的數(shù)目。
[0055]參見(jiàn)圖4，當(dāng)編程完成時(shí)，存儲(chǔ)器單元可以具有擦除狀態(tài)E或電壓比目標(biāo)電壓TV高的編程狀態(tài)P。存儲(chǔ)器單元在被執(zhí)行編程之前可以具有擦除狀態(tài)E。隨著重復(fù)編程操作(圖3所示的S110)，編程禁止單元可以具有擦除狀態(tài)E，編程使能單元可以具有編程狀態(tài)P。
[0056]每編程操作可以執(zhí)行兩次驗(yàn)證操作。換言之，可以通過(guò)將臨界電壓CV施加至選中的字線來(lái)執(zhí)行第一驗(yàn)證操作，以及可以通過(guò)將目標(biāo)電壓TV施加給選中的字線來(lái)執(zhí)行第二驗(yàn)證操作。因此，可以檢測(cè)具有小于臨界電壓CV的閾值電壓的編程使能單元、具有介于臨界電壓CV與目標(biāo)電壓TV之間的閾值電壓的編程使能單元、以及具有大于目標(biāo)電壓TV的閾值電壓的編程使能單元。
[0057]在后續(xù)的編程操作中，可以將編程使能電壓施加至具有小于臨界電壓CV的閾值電壓的編程使能單元的位線。另外，可以將介于編程使能電壓與編程禁止電壓之間的電壓施加至具有介于臨界電壓CV與目標(biāo)電壓TV之間的閾值電壓的編程使能單元的位線。另外，可以將編程禁止電壓施加至具有大于目標(biāo)電壓TV的閾值電壓的編程使能單元的位線。
[0058]當(dāng)如上所述執(zhí)行編程時(shí)，編程使能單元的閾值電壓可以不過(guò)度增加，使得編程完成之后的編程狀態(tài)P的分布寬度可以變窄，因而讀取余量可以增加。
[0059]上文參照?qǐng)D4描述的編程操作可以應(yīng)用于使每存儲(chǔ)器單元儲(chǔ)存兩個(gè)比特的編程操作。
[0060]圖5是說(shuō)明當(dāng)每存儲(chǔ)器單元儲(chǔ)存兩個(gè)比特時(shí)的閾值電壓分布的圖。
[0061]參見(jiàn)圖5,可以利用第一臨界電壓CVl和第一目標(biāo)電壓TVl來(lái)對(duì)要編程到第一編程狀態(tài)Pl的編程使能單元執(zhí)行驗(yàn)證操作；可以利用第二臨界電壓CV2和第二目標(biāo)電壓TV2來(lái)對(duì)要編程到第二編程狀態(tài)P2的編程使能單元執(zhí)行驗(yàn)證操作；可以利用第三臨界電壓CV3和第三目標(biāo)電壓TV3來(lái)對(duì)要編程到第三編程狀態(tài)P3的編程使能單元執(zhí)行驗(yàn)證操作。由于沒(méi)有比第三編程狀態(tài)P3更高的編程狀態(tài)，因此可以利用第三目標(biāo)電壓TV3來(lái)對(duì)要編程到第三編程狀態(tài)P3的編程使能單元執(zhí)行單個(gè)驗(yàn)證操作。
[0062]在后續(xù)的編程操作中，可以基于感測(cè)結(jié)果而將編程使能電壓、介于編程使能電壓與編程禁止電壓之間的電壓、或者編程禁止電壓施加至位線BLl至BLm。
[0063]根據(jù)上述的編程操作，每個(gè)狀態(tài)的分布寬度可以變窄，而用于編程的時(shí)間可能由于執(zhí)行驗(yàn)證操作的過(guò)多次數(shù)而增加。例如，在每存儲(chǔ)器單元儲(chǔ)存一個(gè)比特的編程操作中，單個(gè)編程操作可能需要兩次驗(yàn)證操作，而在每存儲(chǔ)器單元儲(chǔ)存兩個(gè)比特的編程操作中，單個(gè)編程操作可能需要五次或更多次驗(yàn)證操作。在每存儲(chǔ)器單元儲(chǔ)存更多個(gè)比特的編程操作中，單個(gè)編程操作可能需要更多次驗(yàn)證操作。因此，需要減少執(zhí)行驗(yàn)證操作的次數(shù)。
[0064]圖6是說(shuō)明根據(jù)本發(fā)明的一個(gè)實(shí)施例的頁(yè)緩沖器的框圖。圖6示出頁(yè)緩沖器PBl作為一個(gè)實(shí)例。
[0065]參見(jiàn)圖6，頁(yè)緩沖器PBl可以包括晶體管Tl、第一開(kāi)關(guān)器件SWl和第二開(kāi)關(guān)器件SW2、第一感測(cè)鎖存單元SLATl和第二感測(cè)鎖存單元SLAT2、正常鎖存單元NLAT、預(yù)充電單元210、以及開(kāi)關(guān)單元220。頁(yè)緩沖器PBl可以包括一個(gè)以上的正常鎖存單元。
[0066]第一晶體管Tl可以是NMOS晶體管，且可以耦接在位線BLl與感測(cè)節(jié)點(diǎn)SO之間。第一晶體管Tl可以響應(yīng)于連接信號(hào)CS而導(dǎo)通。連接信號(hào)CS可以從圖1所示的控制邏輯150接收。
[0067]根據(jù)本發(fā)明的一個(gè)實(shí)施例，第一開(kāi)關(guān)器件SWl和第二開(kāi)關(guān)器件SW2可以分別布置在感測(cè)節(jié)點(diǎn)SO與第一感測(cè)鎖存單元SLATl和第二感測(cè)鎖存單元SLAT2之間。第一開(kāi)關(guān)器件Sffl和第二開(kāi)關(guān)器件SW2可以分別與第一感測(cè)鎖存單元SLATl和第二感測(cè)鎖存單元SLAT2的第一鎖存節(jié)點(diǎn)LNl和第二鎖存節(jié)點(diǎn)LN2耦接。
[0068]第一開(kāi)關(guān)器件SWl和第二開(kāi)關(guān)器件SW2可以分別包括第二晶體管T2和第三晶體管T3。第二晶體管T2和第三晶體管T3可以分別響應(yīng)于具有不同電壓的第一感測(cè)信號(hào)SSl和第二感測(cè)信號(hào)SS2而操作。第一感測(cè)信號(hào)SSl和第二感測(cè)信號(hào)SS2可以從控制邏輯150接收。
[0069]在驗(yàn)證操作期間，當(dāng)相應(yīng)的存儲(chǔ)器單元的閾值電壓分別經(jīng)由位線BLl反映在感測(cè)節(jié)點(diǎn)SO上時(shí)，第一感測(cè)信號(hào)SSl和第二感測(cè)信號(hào)SS2可以被使能，且因而可以具有不同的電壓電平。
[0070]第一感測(cè)鎖存單元SLATl和第二感測(cè)鎖存單元SLAT2可以分別與第一開(kāi)關(guān)器件Sffl和第二開(kāi)關(guān)器件SW2耦接。第一感測(cè)鎖存單元SLATl和第二感測(cè)鎖存單元SLAT2可以分別包括第一鎖存器LATl和第二鎖存器LAT2。第一鎖存器LATl和第二鎖存器LAT2可以分別響應(yīng)于第一使能信號(hào)ENl和第二使能信號(hào)EN2而被激活或被去激活。第一使能信號(hào)ENl和第二使能信號(hào)EN2可以從控制邏輯150接收。
[0071]當(dāng)使能信號(hào)ENl和EN2中的每個(gè)被使能時(shí)，無(wú)論相應(yīng)的感測(cè)鎖存單元與感測(cè)節(jié)點(diǎn)SO的電連接如何，相應(yīng)的感測(cè)鎖存單元都可以保持內(nèi)部?jī)?chǔ)存的數(shù)據(jù)。另一方面，當(dāng)使能信號(hào)ENl和EN2中的每個(gè)被禁止時(shí)，相應(yīng)的感測(cè)鎖存單元可以根據(jù)相應(yīng)的感測(cè)鎖存單元與感測(cè)節(jié)點(diǎn)SO的電連接來(lái)儲(chǔ)存改變的數(shù)據(jù)。
[0072]在驗(yàn)證操作期間，具有邏輯值“高”的初始數(shù)據(jù)可以儲(chǔ)存在第一鎖存節(jié)點(diǎn)LNl和第二鎖存節(jié)點(diǎn)LN2中。假設(shè)感測(cè)節(jié)點(diǎn)SO是第二晶體管T2和第三晶體管T3的源極的節(jié)點(diǎn)。
[0073]第二晶體管T2可以由比第一感測(cè)信號(hào)SSl的電壓減去第二晶體管T2的閾值電壓所獲得的電壓更小的感測(cè)節(jié)點(diǎn)SO的電壓來(lái)導(dǎo)通。當(dāng)?shù)谝皇鼓苄盘?hào)ENl被禁止時(shí)，第一鎖存節(jié)點(diǎn)LNl的電荷可以放電到感測(cè)節(jié)點(diǎn)S0，且第一鎖存節(jié)點(diǎn)LNl的邏輯值可以變成“低”。第二晶體管T2可以由比第一感測(cè)信號(hào)SSl的電壓減去第二晶體管T2的閾值電壓所獲得的電壓更大的感測(cè)節(jié)點(diǎn)SO的電壓來(lái)關(guān)斷。
[0074]第三晶體管T3可以由比第二感測(cè)信號(hào)SS2的電壓減去第三晶體管T3的閾值電壓所獲得的電壓更小的感測(cè)節(jié)點(diǎn)SO的電壓來(lái)導(dǎo)通。當(dāng)?shù)诙鼓苄盘?hào)EN2被禁止時(shí)，第二鎖存節(jié)點(diǎn)LN2的邏輯值可以響應(yīng)于感測(cè)節(jié)點(diǎn)SO的電壓而變成“低”。第三晶體管T3可以由比第二感測(cè)信號(hào)SS2的電壓減去第三晶體管T3的閾值電壓所獲得的電壓更大的感測(cè)節(jié)點(diǎn)SO的電壓來(lái)關(guān)斷。
[0075]響應(yīng)于控制邏輯150的控制，第一感測(cè)鎖存單元SLATl和第二感測(cè)鎖存單元SLAT2所感測(cè)的數(shù)據(jù)可以經(jīng)由開(kāi)關(guān)單元220而傳送至控制邏輯150。
[0076]正常鎖存單元NLAT可以耦接在感測(cè)節(jié)點(diǎn)SO與開(kāi)關(guān)單元220之間。在半導(dǎo)體存儲(chǔ)器件100的編程操作期間，正常鎖存單元NLAT可以經(jīng)由開(kāi)關(guān)單元220從圖1所示的全局緩沖器160接收數(shù)據(jù)。正常鎖存單元NLAT可以接收?qǐng)D1所示的要編程到選中的存儲(chǔ)器單元中的數(shù)據(jù)之中的要編程到與位線BLl耦接的存儲(chǔ)器單元中的數(shù)據(jù)。
[0077]預(yù)充電單元210可以包括PMOS型的第四晶體管T4。第四晶體管T4可以耦接在電源節(jié)點(diǎn)VCC與感測(cè)節(jié)點(diǎn)SO之間。第四晶體管T4可以響應(yīng)于預(yù)充電信號(hào)PCS而導(dǎo)通。預(yù)充電信號(hào)PCS可以從控制邏輯150接收。
[0078]開(kāi)關(guān)單元220可以與第一感測(cè)鎖存單元SLATl和第二感測(cè)鎖存單元SLAT2以及正常鎖存單元NLAT耦接。開(kāi)關(guān)單元220可以在控制邏輯150的控制下將數(shù)據(jù)從全局緩沖器160傳送至正常鎖存單元NLAT以及將數(shù)據(jù)從感測(cè)鎖存單元SLATl和SLAT2傳送至控制邏輯150。
[0079]圖7是說(shuō)明根據(jù)本發(fā)明的一個(gè)實(shí)施例的驗(yàn)證操作的時(shí)序圖。
[0080]圖8和圖9是詳細(xì)說(shuō)明圖7所示的驗(yàn)證操作的電路圖。
[0081]參見(jiàn)圖7至圖9，可以在第一時(shí)段Tl期間對(duì)位線BLl預(yù)充電。連接信號(hào)CS可以增加至比第一電壓Vl更大的電壓，第一感測(cè)信號(hào)SSl可以增加至第一電壓VI。第一使能信號(hào)ENl和第二使能信號(hào)EN2中的每個(gè)可以具有邏輯值“高”的使能狀態(tài)。由于第一鎖存節(jié)點(diǎn)LNl在初始狀態(tài)具有邏輯值“高”，因此第一鎖存節(jié)點(diǎn)LNl的電荷可以經(jīng)由感測(cè)節(jié)點(diǎn)SO而傳送至位線BLl。換言之，感測(cè)節(jié)點(diǎn)SO的電壓可以增加至第一電壓Vl減去T2和T3的Vth或閾值電壓而獲得的電壓，且可以因具有高電壓的連接信號(hào)CS而經(jīng)由第一晶體管Tl將感測(cè)節(jié)點(diǎn)SO的電壓傳送至位線BL1。由于第一使能信號(hào)ENl和第二使能信號(hào)EN2中的每個(gè)具有使能狀態(tài)，因此第一鎖存節(jié)點(diǎn)LNl和第二鎖存節(jié)點(diǎn)LN2中的每個(gè)可以保持邏輯值“高”。
[0082]位線BLl可以經(jīng)由感測(cè)節(jié)點(diǎn)SO從第一鎖存節(jié)點(diǎn)LNl接收電荷并且被預(yù)充電(圖8所示的“a”)。
[0083]根據(jù)一個(gè)實(shí)施例，位線BLl可以經(jīng)由感測(cè)節(jié)點(diǎn)SO從第二鎖存節(jié)點(diǎn)LN2接收電荷。根據(jù)該實(shí)施例，第二感測(cè)信號(hào)SS2可以在第一時(shí)段Tl期間增加至第一電壓Vl。根據(jù)一個(gè)實(shí)施例，位線BLl可以經(jīng)由感測(cè)節(jié)點(diǎn)SO從第一鎖存節(jié)點(diǎn)LNl和第二鎖存節(jié)點(diǎn)LN2接收電荷。第一感測(cè)信號(hào)SSl和第二感測(cè)信號(hào)SS2可以在第一時(shí)段Tl期間增加至第一電壓VI。
[0084]可以在第二時(shí)段T2期間執(zhí)行評(píng)估。連接信號(hào)CS和第一感測(cè)信號(hào)SSl可以具有接地電壓。可以通過(guò)將例如電源電壓施加至源極選擇線SSL來(lái)導(dǎo)通源極選擇晶體管SST。舉例而言，可以將圖4所示的目標(biāo)電壓TV施加給選中的字線WL_SEL。選中的存儲(chǔ)器單元的導(dǎo)通電壓可以取決于與選中的字線WL_SEL、例如WLl耦接的選中的存儲(chǔ)器單元的閾值電壓與目標(biāo)電壓TV之間的差。預(yù)充電至位線BLl的電荷可以根據(jù)選中的存儲(chǔ)器單元的導(dǎo)通而經(jīng)由源極選擇晶體管SST放電(圖8所示的“b”)。盡管在圖7中未示出，但是可以將驗(yàn)證通過(guò)電壓施加至未選中的字線、例如WL2至WLn，以及可以將電源電壓施加至漏極選擇線，使得與未選中的字線耦接的存儲(chǔ)器單元可以導(dǎo)通。
[0085]在第三時(shí)段T3期間連接信號(hào)CS可以增加至比第一電壓Vl更大的電壓。位線BLl的電壓可以傳送至感測(cè)節(jié)點(diǎn)S0。出于說(shuō)明的目的，如圖7所示，源極選擇線SSL的電壓可以保持在電源電壓，選中的字線WL_SEL的電壓可以保持在目標(biāo)電壓。在一個(gè)實(shí)例中，可以將接地電壓施加至源極選擇線SSL和選中的字線WL_SEL。
[0086]第一感測(cè)信號(hào)SSl可以增加至第二電壓V2。第二感測(cè)信號(hào)SS2可以增加至第二電壓V2減去預(yù)定的電壓而獲得的第三電壓(V2-dV)。換言之，第一感測(cè)信號(hào)SSl的電壓可以大于第二感測(cè)信號(hào)SS2的電壓。
[0087]第一使能信號(hào)ENl和第二使能信號(hào)EN2可以被禁止為邏輯值“低”。第一感測(cè)鎖存單元SLATl和第二感測(cè)鎖存單元SLAT2可以根據(jù)第一感測(cè)鎖存單元SLATl和第二感測(cè)鎖存單元SLT2與感測(cè)節(jié)點(diǎn)SO的電連接而儲(chǔ)存改變的數(shù)據(jù)。
[0088]根據(jù)本發(fā)明的一個(gè)實(shí)施例，第二晶體管T2和第三晶體管T3可以同時(shí)感測(cè)感測(cè)節(jié)點(diǎn)SO的電壓，并且分別將數(shù)據(jù)傳送至第一感測(cè)鎖存單元SLATl和第二感測(cè)鎖存單元SLAT2。
[0089]這將在下文詳細(xì)描述。
[0090]比第三電壓(V2_dV)減去Vth所獲得的電壓更低的感測(cè)節(jié)點(diǎn)SO的電壓可以將第二晶體管T2和第三晶體管T3 二者導(dǎo)通。第一鎖存節(jié)點(diǎn)LNl和第二鎖存節(jié)點(diǎn)LN2中的每個(gè)的邏輯值可以變成“低”。換言之，選中的存儲(chǔ)器單元可以比目標(biāo)電壓TV低得多。例如，選中的存儲(chǔ)器單元可以被確定為具有低于臨界電壓CV的閾值電壓。
[0091]在此實(shí)例中，在后續(xù)編程操作期間可以將編程使能電壓施加至位線BL1。
[0092]比第二電壓V2減去Vth所獲得的電壓低且比第三電壓(V2_dV)減去Vth所獲得的電壓高的感測(cè)節(jié)點(diǎn)SO的電壓可以將第二晶體管T2導(dǎo)通而將第三晶體管T3關(guān)斷。第一鎖存節(jié)點(diǎn)LNl的邏輯值可以變?yōu)椤暗汀?，而第二鎖存節(jié)點(diǎn)LN2的邏輯值可以保持“高”。具體而言，選中的存儲(chǔ)器單元可以被確定為具有高于圖4所示的臨界電壓CV而低于圖4所示的目標(biāo)電壓TV的閾值電壓。
[0093]在此實(shí)例中，在后續(xù)編程操作期間可以將介于編程使能電壓與編程禁止電壓之間的電壓施加給位線BLl。
[0094]當(dāng)感測(cè)節(jié)點(diǎn)SO的電壓比第二電壓V2減去Vth所獲得的電壓大時(shí)，第二晶體管T2和第三晶體管T3都可以關(guān)斷，第一鎖存節(jié)點(diǎn)LNl和第二鎖存節(jié)點(diǎn)LN2可以保持邏輯值“高”。具體而言，選中的存儲(chǔ)器單元可以被確定為具有圖4所示的編程狀態(tài)P。
[0095]換言之，選中的存儲(chǔ)器單元可以具有大于目標(biāo)電壓TV的閾值電壓。在后續(xù)的編程操作期間，可以將編程禁止電壓施加給位線BL1。
[0096]結(jié)果，位線BLl的電壓可以傳送至感測(cè)節(jié)點(diǎn)S0，且第一開(kāi)關(guān)器件SWl和第二開(kāi)關(guān)器件SW2可以同時(shí)感測(cè)感測(cè)節(jié)點(diǎn)SO的電壓并且將數(shù)據(jù)傳送至感測(cè)鎖存單元SLATl和SLAT2(圖9所示的“c”)，這帶來(lái)與經(jīng)由臨界電壓CV和目標(biāo)電壓TV的兩次驗(yàn)證操作相同的效果。
[0097]在第四時(shí)段T4期間，第一使能信號(hào)ENl和第二使能信號(hào)EN2可以被使能為邏輯值“高”。因此，第一感測(cè)鎖存單元SLATl和第二感測(cè)鎖存單元SLAT2可以鎖存?zhèn)魉偷臄?shù)據(jù)。
[0098]連接信號(hào)CS以及第一感測(cè)信號(hào)SSl和第二感測(cè)信號(hào)SS2可以改變?yōu)榻拥仉妷?。感測(cè)節(jié)點(diǎn)SO可以放電。
[0099]根據(jù)本發(fā)明的一個(gè)實(shí)施例，頁(yè)緩沖器PBl可以包括耦接在感測(cè)節(jié)點(diǎn)SO與第一感測(cè)鎖存單元SLATl和第二感測(cè)鎖存單元SLAT2之間的開(kāi)關(guān)器件SWl和SW2。此外，在驗(yàn)證操作期間，當(dāng)存儲(chǔ)器單元的閾值電壓經(jīng)由位線BLl反映在感測(cè)節(jié)點(diǎn)SO上時(shí)，可以提供第一感測(cè)信號(hào)SSl和第二感測(cè)信號(hào)SS2以便分別控制開(kāi)關(guān)器件SWl和SW2?？梢栽趩蝹€(gè)評(píng)估之后同時(shí)執(zhí)行兩個(gè)感測(cè)操作，這帶來(lái)與執(zhí)行兩次驗(yàn)證操作相同的效果。結(jié)果，半導(dǎo)體存儲(chǔ)器件100的編程速度可以改善。
[0100]圖10是說(shuō)明根據(jù)本發(fā)明的一個(gè)實(shí)施例的驗(yàn)證操作的時(shí)序圖。
[0101]圖11和圖12是詳細(xì)說(shuō)明圖10所示的驗(yàn)證操作的電路圖。
[0102]參見(jiàn)圖10，可以采用與圖7所示的方式大體相同的方式來(lái)控制所有的信號(hào)，除了連接信號(hào)CS和第一感測(cè)信號(hào)SSl之外。因此，將省略詳細(xì)描述。
[0103]連接信號(hào)CS在第一時(shí)段Tl期間可以具有第一電壓VI。盡管圖10中未示出，但是預(yù)充電信號(hào)PCS可以被使能為具有邏輯值“低”。第一感測(cè)信號(hào)SSl可以在第一時(shí)段Tl期間保持在接地電壓。
[0104]因此，如圖11所示，位線BLl可以經(jīng)由預(yù)充電單元210和感測(cè)節(jié)點(diǎn)SO而從電源節(jié)點(diǎn)VCC預(yù)充電(圖11所示的“d”)。位線BLl可以響應(yīng)于具有第一電壓Vl的連接信號(hào)CS而從第一電壓Vl增加到第一電壓Vl減去第一晶體管Tl的閾值電壓所獲得的電壓。
[0105]隨后，可以執(zhí)行評(píng)估，使得預(yù)充電到位線BLl的電荷可以根據(jù)選中的存儲(chǔ)器單元的導(dǎo)通而經(jīng)由源極選擇晶體管SST放電(圖11所示的“e”)。此外，位線BLl的電壓可以傳送到感測(cè)節(jié)點(diǎn)S0，第一開(kāi)關(guān)器件SWl和第二開(kāi)關(guān)器件SW2可以同時(shí)感測(cè)感測(cè)節(jié)點(diǎn)SO的電壓，并且可以將相應(yīng)數(shù)據(jù)傳送至第一感測(cè)鎖存單元SLATl和第二感測(cè)鎖存單元SLAT2(圖12所示的“f”)。
[0106]圖13是說(shuō)明根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件的框圖。
[0107]參見(jiàn)圖13，半導(dǎo)體存儲(chǔ)器件300可以包括存儲(chǔ)器單元陣列310、行譯碼器320、電壓發(fā)生器330、讀取和寫入電路340、控制邏輯350以及全局緩沖器360。
[0108]讀取和寫入電路340中所包括的多個(gè)頁(yè)緩沖器331至33R可以經(jīng)由偶數(shù)位線BLel至BleR以及奇數(shù)位線BLol至BloR而與存儲(chǔ)器單元陣列310耦接。頁(yè)緩沖器331至33R中的每個(gè)可以經(jīng)由單個(gè)偶數(shù)位線和單個(gè)奇數(shù)位線的對(duì)而與存儲(chǔ)器單元陣列310耦接。
[0109]圖14是說(shuō)明圖13所示的頁(yè)緩沖器的框圖。圖14示出頁(yè)緩沖器331作為一個(gè)實(shí)例。
[0110]參見(jiàn)圖14，頁(yè)緩沖器331可以包括晶體管Tl、第一開(kāi)關(guān)器件SWl和第二開(kāi)關(guān)器件SW2、第一感測(cè)鎖存單元SLATl和第二感測(cè)鎖存單元SLAT2、至少一個(gè)正常鎖存單元NLAT、預(yù)充電單元410、開(kāi)關(guān)單元420、以及位線選擇單元430。
[0111]本發(fā)明也可以涵蓋偶-奇位線結(jié)構(gòu)。換言之，頁(yè)緩沖器331可以包括與偶數(shù)位線BLel和奇數(shù)位線BLol耦接的位線選擇單元430。在驗(yàn)證操作期間，位線選擇單元430可以在偶數(shù)位線BLel和奇數(shù)位線BLol之間選擇并且將選中的位線與晶體管Tl電連接。此外，可以根據(jù)參照?qǐng)D7至圖9所描述的實(shí)施例和參照?qǐng)D10至圖12所描述的實(shí)施例來(lái)執(zhí)行驗(yàn)證操作。
[0112]圖15是說(shuō)明包括圖1所示的半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)系統(tǒng)的框圖。
[0113]參見(jiàn)圖15，存儲(chǔ)系統(tǒng)1000可以包括半導(dǎo)體存儲(chǔ)器件100和控制器1200。
[0114]半導(dǎo)體存儲(chǔ)器件100可以采用與上面參照?qǐng)D1或圖13所描述的方式相同的方式來(lái)配置和操作。因此，將省略其詳細(xì)描述。
[0115]控制器1200可以與主機(jī)和半導(dǎo)體存儲(chǔ)器件100耦接。控制器1200可以響應(yīng)于來(lái)自主機(jī)的請(qǐng)求而訪問(wèn)半導(dǎo)體存儲(chǔ)器件100。例如，存儲(chǔ)器控制器1200可以控制半導(dǎo)體存儲(chǔ)器件100的讀取、寫入、擦除和后臺(tái)操作?？刂破?200可以提供半導(dǎo)體存儲(chǔ)器件100與主機(jī)之間的接口。控制器1200可以驅(qū)動(dòng)用于控制半導(dǎo)體存儲(chǔ)器件100的固件。
[0116]控制器1200可以包括隨機(jī)存取存儲(chǔ)器(RAM)1210、處理單元1220、主機(jī)接口 1230、存儲(chǔ)器接口 1240、以及糾錯(cuò)碼(ECC)模塊1250。RAM1210可以操作為下列至少一種:處理單元1220的操作存儲(chǔ)器、存儲(chǔ)器件100與主機(jī)之間的高速緩存存儲(chǔ)器、半導(dǎo)體存儲(chǔ)器件100與主機(jī)之間的緩沖存儲(chǔ)器。處理單元1220可以控制控制器1200的一般操作。
[0117]主機(jī)接口 1230可以包括用于主機(jī)與控制器1200之間的數(shù)據(jù)交換的協(xié)議。根據(jù)本發(fā)明的一個(gè)實(shí)施例，控制器1200可以配置為經(jīng)由各種接口協(xié)議中的一種而與主機(jī)通信，所述各種接口協(xié)議包括:通用串行總線(USB )協(xié)議、多媒體卡(MMC)協(xié)議、外圍部件互聯(lián)(PCI)協(xié)議、PC1-快速(PC1-E)協(xié)議、高級(jí)技術(shù)附件(ATA)協(xié)議、串行-ATA協(xié)議、并行-ATA協(xié)議、小型計(jì)算機(jī)小型接口(SCSI)協(xié)議、增強(qiáng)型小型硬盤接口(ESDI)協(xié)議、集成驅(qū)動(dòng)電子設(shè)備(IDE)協(xié)議、以及私人協(xié)議。
[0118]存儲(chǔ)器接口 1240可以包括用于與半導(dǎo)體存儲(chǔ)器件100通信的協(xié)議。例如，存儲(chǔ)器接口 1240可以包括諸如NAND接口和NOR接口的快閃接口中的至少一種。
[0119]ECC模塊1250可以利用糾錯(cuò)碼(ECC)來(lái)檢測(cè)來(lái)自半導(dǎo)體存儲(chǔ)器件100的數(shù)據(jù)中的錯(cuò)誤。
[0120]控制器1200和半導(dǎo)體存儲(chǔ)器件100可以集成到單個(gè)半導(dǎo)體器件中。在一個(gè)示例性實(shí)施例中，控制器1200和半導(dǎo)體存儲(chǔ)器件100可以集成到單個(gè)半導(dǎo)體器件中以形成存儲(chǔ)卡。例如，控制器1200和半導(dǎo)體存儲(chǔ)器件100可以集成到單個(gè)半導(dǎo)體器件中以形成PC卡(個(gè)人計(jì)算機(jī)存儲(chǔ)卡國(guó)際協(xié)會(huì)，PCMCIA)、緊湊式快閃(CF)卡、智能媒體卡(SM或SMC)、記憶棒、多媒體卡(MMC、RS-MMC 或 MMCmicro)、SD 卡(SD、miniSD、microSD 或 SDHC)、或者通用快閃存儲(chǔ)(UFS)。
[0121]控制器1200和半導(dǎo)體存儲(chǔ)器件100可以集成到單個(gè)半導(dǎo)體器件中以形成半導(dǎo)體驅(qū)動(dòng)器(固態(tài)驅(qū)動(dòng)器SSD)。半導(dǎo)體驅(qū)動(dòng)器(SSD)可以包括配置成在半導(dǎo)體存儲(chǔ)器中儲(chǔ)存數(shù)據(jù)的儲(chǔ)存設(shè)備。當(dāng)存儲(chǔ)系統(tǒng)1000用作半導(dǎo)體驅(qū)動(dòng)器(SSD)時(shí)，可以顯著改善與存儲(chǔ)系統(tǒng)1000耦接的主機(jī)的操作速度。
[0122]在另一個(gè)實(shí)例中，存儲(chǔ)系統(tǒng)1000可以用作諸如計(jì)算機(jī)、超移動(dòng)PC (UMPC)、工作站、上網(wǎng)本、個(gè)人數(shù)字助理(PDA)、便攜式計(jì)算機(jī)、平板電腦、無(wú)線電話、移動(dòng)電話、智能電話、電子書、便攜式多媒體播放器(PMP)、便攜式游戲機(jī)、導(dǎo)航設(shè)備、黑匣子(black box)、數(shù)碼相機(jī)、三維(3D)電視、數(shù)字音頻錄音機(jī)、數(shù)字音頻播放器、數(shù)字圖像錄制機(jī)、數(shù)字圖像播放器、數(shù)字視頻錄像機(jī)、數(shù)字視頻播放器這樣的電子設(shè)備的各種部件之一，用作用于在無(wú)線環(huán)境中發(fā)送/接收信息的設(shè)備，用作用于家庭網(wǎng)絡(luò)的各種電子設(shè)備之一，用作用于計(jì)算機(jī)網(wǎng)絡(luò)的各種電子設(shè)備之一，用作用于遠(yuǎn)程信息網(wǎng)絡(luò)的各種電子設(shè)備之一，用作RFID設(shè)備和/或用于計(jì)算系統(tǒng)的各種設(shè)備之一等。
[0123]在一個(gè)示例性實(shí)施例中，半導(dǎo)體存儲(chǔ)器件100或存儲(chǔ)系統(tǒng)1000可以采用各種方式來(lái)封裝。例如，在一些實(shí)施例中，半導(dǎo)體存儲(chǔ)器件100或存儲(chǔ)系統(tǒng)1000可以使用以下各種方法來(lái)封裝，諸如:封裝上封裝(PoP )、球柵陣列(BGA)、芯片級(jí)封裝(CSP )、塑料引線芯片載體(PLCC)、塑料雙列直插式封裝(PDIP)、華夫包式裸片(a die in waffle pack)、晶圓形式裸片(a die in wafer form)、板上芯片(COB)、陶瓷雙列直插式封裝(CERDIP)、塑料度量四方扁平封裝(MQFP)、薄型四方扁平封裝(TQFP)、小外型(S0IC)、收縮型小外型封裝(SS0P)、薄型小外型封裝(TSOP )、薄型四方扁平封裝(TQFP )、系統(tǒng)級(jí)封裝(SIP )、多芯片封裝(MCP )、晶圓級(jí)制造封裝(WFP)、和/或晶圓級(jí)處理層疊封裝(WSP)等。
[0124]圖16是說(shuō)明圖15所示的存儲(chǔ)系統(tǒng)的應(yīng)用的一個(gè)實(shí)例的框圖。
[0125]參見(jiàn)圖16，存儲(chǔ)系統(tǒng)2000可以包括半導(dǎo)體存儲(chǔ)器件2100和控制器2200。半導(dǎo)體存儲(chǔ)器件2100可以包括多個(gè)半導(dǎo)體存儲(chǔ)芯片。半導(dǎo)體存儲(chǔ)芯片可以劃分為多個(gè)組。
[0126]圖16示出分別經(jīng)由第一至第k通道CHl至CHk與控制器220通信的多個(gè)組。每個(gè)存儲(chǔ)芯片可以采用與上面參照?qǐng)D1描述的半導(dǎo)體存儲(chǔ)器件100大體相同的方式來(lái)配置和操作。
[0127]每個(gè)組可以經(jīng)由單個(gè)公共通道與控制器2200通信?？刂破?200可以采用與上面參照?qǐng)D15描述的控制器1200大體相同的方式來(lái)配置，并且可以控制半導(dǎo)體存儲(chǔ)器件2100的多個(gè)存儲(chǔ)芯片。
[0128]圖16示出與單個(gè)通道耦接的多個(gè)半導(dǎo)體存儲(chǔ)芯片。然而，存儲(chǔ)系統(tǒng)2000可以修改成使得單個(gè)半導(dǎo)體存儲(chǔ)器芯片可以與單個(gè)通道耦接。
[0129]圖17是說(shuō)明包括圖16所示的存儲(chǔ)系統(tǒng)的計(jì)算系統(tǒng)的框圖。
[0130]參見(jiàn)圖17，計(jì)算系統(tǒng)3000可以包括中央處理單元3100、隨機(jī)存取存儲(chǔ)器(RAM)3200、用戶接口 3300、電源3400、系統(tǒng)總線3500以及存儲(chǔ)系統(tǒng)2000。
[0131]存儲(chǔ)系統(tǒng)2000可以經(jīng)由系統(tǒng)總線3500而與中央處理單元3100、RAM3200、用戶接口 3300和電源3400電耦接。由中央處理單元3100處理的或經(jīng)由用戶接口 3300提供的數(shù)據(jù)可以儲(chǔ)存在存儲(chǔ)系統(tǒng)2000中。
[0132]圖17示出經(jīng)由控制器2200與系統(tǒng)總線3500耦接的半導(dǎo)體存儲(chǔ)器件2100。然而，半導(dǎo)體存儲(chǔ)器件2100可以與系統(tǒng)總線3500直接耦接?？梢杂芍醒胩幚韱卧?100和RAM3200來(lái)執(zhí)行控制器2200的功能。
[0133]圖17示出上面參照?qǐng)D16描述的存儲(chǔ)系統(tǒng)2000。然而，可以用參照?qǐng)D15描述的存儲(chǔ)系統(tǒng)1000來(lái)替代存儲(chǔ)系統(tǒng)2000。在一個(gè)示例性實(shí)施例中，計(jì)算系統(tǒng)3000可以分別包括上面參照?qǐng)D15和圖16描述的存儲(chǔ)系統(tǒng)1000和2000。
[0134]根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供了具有改進(jìn)的速度的半導(dǎo)體存儲(chǔ)器件及其操作方法、具有所述半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)系統(tǒng)和具有所述半導(dǎo)體存儲(chǔ)器件的計(jì)算系統(tǒng)。
[0135]通過(guò)以上實(shí)施例可以看出，本申請(qǐng)?zhí)峁┝艘韵碌募夹g(shù)方案。
[0136]1.一種半導(dǎo)體存儲(chǔ)器件，包括:
[0137]存儲(chǔ)器單元；
[0138]頁(yè)緩沖器，所述頁(yè)緩沖器包括:第一開(kāi)關(guān)器件和第二開(kāi)關(guān)器件，共同耦接到經(jīng)由位線與所述存儲(chǔ)器單元耦接的感測(cè)節(jié)點(diǎn)；以及第一感測(cè)鎖存單元和第二感測(cè)鎖存單元，分別經(jīng)由所述第一開(kāi)關(guān)器件和所述第二開(kāi)關(guān)器件與所述感測(cè)節(jié)點(diǎn)耦接；以及
[0139]控制邏輯，所述控制邏輯適用于:在驗(yàn)證操作期間，當(dāng)所述存儲(chǔ)器單元的閾值電壓經(jīng)由所述位線反映在所述感測(cè)節(jié)點(diǎn)上時(shí)，分別將第一感測(cè)信號(hào)和第二感測(cè)信號(hào)傳送至所述第一開(kāi)關(guān)器件和所述第二開(kāi)關(guān)器件，
[0140]其中，所述第一開(kāi)關(guān)器件和所述第二開(kāi)關(guān)器件分別響應(yīng)于所述第一感測(cè)信號(hào)和所述第二感測(cè)信號(hào)而導(dǎo)通或關(guān)斷，以及由所述第一感測(cè)鎖存單元和所述第二感測(cè)鎖存單元來(lái)感測(cè)數(shù)據(jù)。
[0141]2.如技術(shù)方案I所述的半導(dǎo)體存儲(chǔ)器件，其中，所述第一感測(cè)鎖存單元和所述第二感測(cè)鎖存單元分別響應(yīng)于所述第一感測(cè)信號(hào)和所述第二感測(cè)信號(hào)而感測(cè)第一比特和第二比特。
[0142]3.如技術(shù)方案2所述的半導(dǎo)體存儲(chǔ)器件，其中，在所述驗(yàn)證操作后續(xù)的編程操作期間，響應(yīng)于所述第一比特和所述第二比特而將編程使能電壓、編程禁止電壓、或介于所述編程使能電壓與所述編程禁止電壓之間的電壓施加給所述位線。
[0143]4.如技術(shù)方案3所述的半導(dǎo)體存儲(chǔ)器件，其中，當(dāng)所述第一比特和所述第二比特中的每個(gè)具有第一邏輯值時(shí)，將所述編程使能電壓施加給所述位線，
[0144]當(dāng)所述第一比特具有所述第一邏輯值而所述第二比特具有第二邏輯值時(shí)，將介于所述編程使能電壓與所述編程禁止電壓之間的電壓施加給所述位線，以及
[0145]當(dāng)所述第一比特和所述第二比特中的每個(gè)具有所述第二邏輯值時(shí)，將所述編程禁止電壓施加給所述位線。
[0146]5.如技術(shù)方案I所述的半導(dǎo)體存儲(chǔ)器件，其中，在所述驗(yàn)證操作期間，所述位線經(jīng)由所述感測(cè)節(jié)點(diǎn)而被預(yù)充電有從所述第一感測(cè)鎖存單元和所述第二感測(cè)鎖存單元中的至少一個(gè)傳送來(lái)的電荷。
[0147]6.如技術(shù)方案I所述的半導(dǎo)體存儲(chǔ)器件，其中，所述頁(yè)緩沖器還包括:預(yù)充電單元，所述預(yù)充電單元耦接在電源節(jié)點(diǎn)與所述感測(cè)節(jié)點(diǎn)之間，并且
[0148]在所述驗(yàn)證操作期間，所述位線經(jīng)由所述感測(cè)節(jié)點(diǎn)而被預(yù)充電有從所述預(yù)充電單元傳送來(lái)的電荷。
[0149]7.如技術(shù)方案I所述的半導(dǎo)體存儲(chǔ)器件，其中，所述控制邏輯適用于進(jìn)一步將第一使能信號(hào)和第二使能信號(hào)分別傳送至所述第一感測(cè)鎖存單元和所述第二感測(cè)鎖存單元。
[0150]8.如技術(shù)方案7所述的半導(dǎo)體存儲(chǔ)器件，其中，當(dāng)所述第一使能信號(hào)和所述第二使能信號(hào)被禁止時(shí)，所述數(shù)據(jù)被傳送至所述第一感測(cè)鎖存單元和所述第二感測(cè)鎖存單元。
[0151]9.如技術(shù)方案8所述的半導(dǎo)體存儲(chǔ)器件，其中，當(dāng)所述第一使能信號(hào)和所述第二使能信號(hào)被使能時(shí)，傳送至所述第一感測(cè)鎖存單元和所述第二感測(cè)鎖存單元的數(shù)據(jù)被保持。
[0152]10.如技術(shù)方案I所述的半導(dǎo)體存儲(chǔ)器件，其中，所述第一開(kāi)關(guān)器件響應(yīng)于所述第一感測(cè)信號(hào)的電壓而將所述感測(cè)節(jié)點(diǎn)的電壓傳送至所述第一感測(cè)鎖存單元，所述第二開(kāi)關(guān)器件響應(yīng)于所述第二感測(cè)信號(hào)而將所述感測(cè)節(jié)點(diǎn)的電壓傳送至所述第二感測(cè)鎖存單元。
[0153]11.一種操作半導(dǎo)體存儲(chǔ)器件的方法，所述方法包括以下步驟:
[0154]對(duì)與存儲(chǔ)器單元耦接的位線預(yù)充電；
[0155]將所述存儲(chǔ)器單元的閾值電壓反映在所述位線上；以及
[0156]當(dāng)所述位線的電壓被傳送至感測(cè)節(jié)點(diǎn)時(shí)，將多個(gè)感測(cè)信號(hào)傳送至耦接在所述感測(cè)節(jié)點(diǎn)與感測(cè)鎖存單元之間的多個(gè)開(kāi)關(guān)器件，
[0157]其中，響應(yīng)于所述多個(gè)感測(cè)信號(hào)而分別導(dǎo)通或關(guān)斷所述多個(gè)開(kāi)關(guān)器件，以及將數(shù)據(jù)傳送至所述感測(cè)鎖存單元。
[0158]12.如技術(shù)方案11所述的方法，其中，對(duì)所述位線預(yù)充電的步驟包括:經(jīng)由所述感測(cè)節(jié)點(diǎn)而從所述感測(cè)鎖存單元中的一個(gè)或更多個(gè)提供電荷至所述位線。
[0159]13.如技術(shù)方案11所述的方法，其中，對(duì)所述位線預(yù)充電的步驟包括:經(jīng)由所述感測(cè)節(jié)點(diǎn)而通過(guò)與所述感測(cè)節(jié)點(diǎn)耦接的預(yù)充電單元來(lái)提供電荷至所述位線。
[0160]14.如技術(shù)方案11所述的方法，還包括:將多個(gè)使能信號(hào)傳送至所述感測(cè)鎖存單元，
[0161]其中，所述感測(cè)鎖存單元響應(yīng)于所述多個(gè)使能信號(hào)而被去激活。
[0162]15.如技術(shù)方案14所述的方法，其中，當(dāng)所述多個(gè)使能信號(hào)被禁止時(shí)，將數(shù)據(jù)傳送至所述感測(cè)鎖存單元。
[0163]16.如技術(shù)方案15所述的方法，其中，當(dāng)所述多個(gè)使能信號(hào)被使能時(shí)，保持傳送至所述感測(cè)鎖存單元的數(shù)據(jù)。
[0164]17.如技術(shù)方案11所述的方法，還包括:在編程操作期間，響應(yīng)于傳送至所述感測(cè)鎖存單元的數(shù)據(jù)而將編程使能電壓、編程禁止電壓、或介于所述編程使能電壓與所述編程禁止電壓之間的電壓施加至所述位線。
[0165]18.如技術(shù)方案11所述的方法，其中，所述多個(gè)感測(cè)信號(hào)具有不同的電壓。
[0166]19.一種存儲(chǔ)系統(tǒng)，包括:
[0167]半導(dǎo)體存儲(chǔ)器件；以及
[0168]控制器，所述控制器適用于控制所述半導(dǎo)體存儲(chǔ)器件，
[0169]其中，所述半導(dǎo)體存儲(chǔ)器件包括:
[0170]存儲(chǔ)器單元；
[0171]頁(yè)緩沖器，所述頁(yè)緩沖器包括:第一開(kāi)關(guān)器件和第二開(kāi)關(guān)器件，共同耦接到經(jīng)由位線與所述存儲(chǔ)器單元耦接的感測(cè)節(jié)點(diǎn)；以及第一感測(cè)鎖存單元和第二感測(cè)鎖存單元，分別經(jīng)由所述第一開(kāi)關(guān)器件和所述第二開(kāi)關(guān)器件與所述感測(cè)節(jié)點(diǎn)耦接；以及
[0172]控制邏輯，所述控制邏輯適用于:在驗(yàn)證操作期間，當(dāng)所述存儲(chǔ)器單元的閾值電壓經(jīng)由所述位線反映在所述感測(cè)節(jié)點(diǎn)上時(shí)，分別將第一感測(cè)信號(hào)和第二感測(cè)信號(hào)傳送至所述第一開(kāi)關(guān)器件和所述第二開(kāi)關(guān)器件，
[0173]其中，所述第一開(kāi)關(guān)器件和所述第二開(kāi)關(guān)器件分別響應(yīng)于所述第一感測(cè)信號(hào)和所述第二感測(cè)信號(hào)而導(dǎo)通或關(guān)斷，以及由所述第一感測(cè)鎖存單元和所述第二感測(cè)鎖存單元來(lái)鎖存數(shù)據(jù)。
[0174]20.—種計(jì)算系統(tǒng)，包括:
[0175]半導(dǎo)體存儲(chǔ)器件，
[0176]其中，所述半導(dǎo)體存儲(chǔ)器件包括:
[0177]存儲(chǔ)器單元；
[0178]頁(yè)緩沖器，所述頁(yè)緩沖器包括:第一開(kāi)關(guān)器件和第二開(kāi)關(guān)器件，共同耦接到經(jīng)由位線與所述存儲(chǔ)器單元耦接的感測(cè)節(jié)點(diǎn)；以及第一感測(cè)鎖存單元和第二感測(cè)鎖存單元，分別經(jīng)由所述第一開(kāi)關(guān)器件和所述第二開(kāi)關(guān)器件與所述感測(cè)節(jié)點(diǎn)耦接；以及
[0179]控制邏輯，所述控制邏輯適用于:在驗(yàn)證操作期間，當(dāng)所述存儲(chǔ)器單元的閾值電壓經(jīng)由所述位線反映在所述感測(cè)節(jié)點(diǎn)上時(shí)，分別將第一感測(cè)信號(hào)和第二感測(cè)信號(hào)傳送至所述第一開(kāi)關(guān)器件和所述第二開(kāi)關(guān)器件，
[0180]其中，所述第一開(kāi)關(guān)器件和所述第二開(kāi)關(guān)器件分別響應(yīng)于所述第一感測(cè)信號(hào)和所述第二感測(cè)信號(hào)而導(dǎo)通或關(guān)斷，以及由所述第一感測(cè)鎖存單元和所述第二感測(cè)鎖存單元來(lái)鎖存數(shù)據(jù)。
【權(quán)利要求】
1.一種半導(dǎo)體存儲(chǔ)器件，包括: 存儲(chǔ)器單元； 頁(yè)緩沖器，所述頁(yè)緩沖器包括:第一開(kāi)關(guān)器件和第二開(kāi)關(guān)器件，共同耦接到經(jīng)由位線與所述存儲(chǔ)器單元耦接的感測(cè)節(jié)點(diǎn)；以及第一感測(cè)鎖存單元和第二感測(cè)鎖存單元，分別經(jīng)由所述第一開(kāi)關(guān)器件和所述第二開(kāi)關(guān)器件與所述感測(cè)節(jié)點(diǎn)耦接；以及 控制邏輯，所述控制邏輯適用于:在驗(yàn)證操作期間，當(dāng)所述存儲(chǔ)器單元的閾值電壓經(jīng)由所述位線反映在所述感測(cè)節(jié)點(diǎn)上時(shí)，分別將第一感測(cè)信號(hào)和第二感測(cè)信號(hào)傳送至所述第一開(kāi)關(guān)器件和所述第二開(kāi)關(guān)器件， 其中，所述第一開(kāi)關(guān)器件和所述第二開(kāi)關(guān)器件分別響應(yīng)于所述第一感測(cè)信號(hào)和所述第二感測(cè)信號(hào)而導(dǎo)通或關(guān)斷，以及由所述第一感測(cè)鎖存單元和所述第二感測(cè)鎖存單元來(lái)感測(cè)數(shù)據(jù)。
2.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中，所述第一感測(cè)鎖存單元和所述第二感測(cè)鎖存單元分別響應(yīng)于所述第一感測(cè)信號(hào)和所述第二感測(cè)信號(hào)而感測(cè)第一比特和第二比特。
3.如權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器件，其中，在所述驗(yàn)證操作后續(xù)的編程操作期間，響應(yīng)于所述第一比特和所述第二比特而將編程使能電壓、編程禁止電壓、或介于所述編程使能電壓與所述編程禁止電壓之間的電壓施加給所述位線。
4.如權(quán)利要求3所述的半導(dǎo)體存儲(chǔ)器件，其中，當(dāng)所述第一比特和所述第二比特中的每個(gè)具有第一邏輯值時(shí)，將所述編程使能電壓施加給所述位線， 當(dāng)所述第一比特具有所述第一邏輯值而所述第二比特具有第二邏輯值時(shí)，將介于所述編程使能電壓與所述編程禁止電壓之間的電壓施加給所述位線，以及 當(dāng)所述第一比特和所述第二比特中的每個(gè)具有所述第二邏輯值時(shí)，將所述編程禁止電壓施加給所述位線。
5.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中，在所述驗(yàn)證操作期間，所述位線經(jīng)由所述感測(cè)節(jié)點(diǎn)而被預(yù)充電有從所述第一感測(cè)鎖存單元和所述第二感測(cè)鎖存單元中的至少一個(gè)傳送來(lái)的電荷。
6.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中，所述頁(yè)緩沖器還包括:預(yù)充電單元，所述預(yù)充電單元耦接在電源節(jié)點(diǎn)與所述感測(cè)節(jié)點(diǎn)之間，并且 在所述驗(yàn)證操作期間，所述位線經(jīng)由所述感測(cè)節(jié)點(diǎn)而被預(yù)充電有從所述預(yù)充電單元傳送來(lái)的電荷。
7.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中，所述控制邏輯適用于進(jìn)一步將第一使能信號(hào)和第二使能信號(hào)分別傳送至所述第一感測(cè)鎖存單元和所述第二感測(cè)鎖存單元。
8.如權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)器件，其中，當(dāng)所述第一使能信號(hào)和所述第二使能信號(hào)被禁止時(shí)，所述數(shù)據(jù)被傳送至所述第一感測(cè)鎖存單元和所述第二感測(cè)鎖存單元。
9.如權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)器件，其中，當(dāng)所述第一使能信號(hào)和所述第二使能信號(hào)被使能時(shí)，傳送至所述第一感測(cè)鎖存單元和所述第二感測(cè)鎖存單元的數(shù)據(jù)被保持。
10.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中，所述第一開(kāi)關(guān)器件響應(yīng)于所述第一感測(cè)信號(hào)的電壓而將所述感測(cè)節(jié)點(diǎn)的電壓傳送至所述第一感測(cè)鎖存單元，所述第二開(kāi)關(guān)器件響應(yīng)于所述第二感測(cè)信號(hào)而將所述感測(cè)節(jié)點(diǎn)的電壓傳送至所述第二感測(cè)鎖存單元。
【文檔編號(hào)】G11C7/22GK104240749SQ201410003652
【公開(kāi)日】2014年12月24日 申請(qǐng)日期:2014年1月3日 優(yōu)先權(quán)日:2013年6月21日
【發(fā)明者】樸成濟(jì) 申請(qǐng)人:愛(ài)思開(kāi)海力士有限公司