用于減小非易失性存儲(chǔ)器的尺寸的方法和系統(tǒng)的制作方法
【專(zhuān)利摘要】本發(fā)明涉及用于減小非易失性存儲(chǔ)器的尺寸的方法和系統(tǒng)。實(shí)施例涉及包括多個(gè)非易失性存儲(chǔ)器元件的系統(tǒng)和方法，其中至少兩個(gè)非易失性存儲(chǔ)器元件的集合每個(gè)共享一個(gè)選擇元件，所述選擇元件用于選擇非易失性存儲(chǔ)器元件的集合中特定的一個(gè)的非易失性存儲(chǔ)器元件中的一個(gè)用于讀取操作或編程操作。
【專(zhuān)利說(shuō)明】用于減小非易失性存儲(chǔ)器的尺寸的方法和系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本公開(kāi)一般地涉及用于在集成電路中減小電子可編程非易失性存儲(chǔ)器的尺寸并且尤其是嵌入式閃存(諸如熱源極三層多晶娃(hot source triple poly, HS3P)閃存)的物理尺寸的方法和系統(tǒng)。
【背景技術(shù)】
[0002]目前，當(dāng)使用針對(duì)具有低于40nm的柵極長(zhǎng)度的集成電路的制造技術(shù)時(shí)，縮小eNVM模塊變得越來(lái)越困難。一方面，操作嵌入式非易失性存儲(chǔ)器的電壓通常不可以在實(shí)質(zhì)程度上減小，即使嵌入式非易失性存儲(chǔ)器中的最小特征尺寸減小到低于40nm。這導(dǎo)致eNVM模塊的主要外圍部分也不可以縮小。因此，減小嵌入式非易失性存儲(chǔ)器的尺寸和隨之的復(fù)雜性的主要潛力目前走向幾個(gè)基本的限制。
[0003]限制之一起因于以下事實(shí):用于生產(chǎn)嵌入式非易失性存儲(chǔ)器的CMOS制造技術(shù)也可能最終達(dá)到它們的集成密度限制。進(jìn)一步的限制可能由存儲(chǔ)器單元內(nèi)的物理限制(即存儲(chǔ)器單元限制)設(shè)置，存儲(chǔ)器單元內(nèi)的物理限制歸因于存儲(chǔ)器單元中的有源器件的擊穿可靠性和耦合比率限制。
[0004]因此，這些限制可能導(dǎo)致嵌入式非易失性存儲(chǔ)器的總體存儲(chǔ)容量就要求的芯片面積而言可能太低或成本太高。然而，對(duì)機(jī)動(dòng)車(chē)電子控制單元(ECU)的嵌入式存儲(chǔ)器內(nèi)的存儲(chǔ)容量的不斷增加的需求以及機(jī)動(dòng)車(chē)工業(yè)的高度競(jìng)爭(zhēng)的市場(chǎng)結(jié)構(gòu)要求可以克服上面的限制。

【發(fā)明內(nèi)容】

[0005]提供了用于減小非易失性存儲(chǔ)器的尺寸的方法和系統(tǒng)，基本如在附圖的至少一個(gè)中示出和/或連同附圖的至少一個(gè)描述的，如在權(quán)利要求中更完整地闡述的。
[0006]根據(jù)參考附圖做出的后面的詳細(xì)描述，實(shí)施例的進(jìn)一步的特征和優(yōu)點(diǎn)將變得顯而易見(jiàn)。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0007]附圖被包括以提供對(duì)本說(shuō)明書(shū)的進(jìn)一步理解以及被合并到本說(shuō)明書(shū)中并且構(gòu)成本說(shuō)明書(shū)的部分。附圖涉及示例和實(shí)施例并且與描述一起用于解釋本公開(kāi)的原理。其它實(shí)施例和實(shí)施例的許多預(yù)期的優(yōu)點(diǎn)將被容易地意識(shí)到，因?yàn)樗鼈兺ㄟ^(guò)參考后面的詳細(xì)描述而
變得更好理解。
[0008]圖1a示出了基于作為非易失性存儲(chǔ)器元件的浮置柵極晶體管的兩個(gè)常規(guī)相鄰非易失性存儲(chǔ)器單元的示意圖，其中每個(gè)存儲(chǔ)器單元包括其自身的選擇晶體管用于針對(duì)讀取或編程操作選擇存儲(chǔ)器單元的浮置柵極晶體管。
[0009]圖1b示出了基于作為非易失性存儲(chǔ)器元件的浮置柵極晶體管的根據(jù)實(shí)施例的單個(gè)雙比特非易失性存儲(chǔ)器單元的示意圖，其中存儲(chǔ)器單元包括用于針對(duì)讀取或編程操作選擇存儲(chǔ)器單元的浮置柵極晶體管之一的單個(gè)選擇晶體管。因?yàn)閳D1b中的存儲(chǔ)器單元的實(shí)施例包括兩個(gè)浮置柵極晶體管的兩個(gè)控制柵極(2CG)和單個(gè)選擇晶體管的單個(gè)選擇柵極(1SG)，存儲(chǔ)器單元還可以被稱(chēng)為2CG1SG存儲(chǔ)器單元。
[0010]圖2a示出了根據(jù)實(shí)施例的2CG1SG存儲(chǔ)器單元的示意圖，其中針對(duì)兩個(gè)示例性偏置情況的電壓緊靠2CG1SG存儲(chǔ)器單元的相應(yīng)的端子示出，針對(duì)兩者的偏置情況:在第一或左備選方式中經(jīng)由左控制柵極(CGL)讀取左浮置柵極晶體管的非易失性存儲(chǔ)器內(nèi)容，以及在第二或右備選方式中經(jīng)由右控制柵極(CGR)讀取右浮置柵極晶體管的非易失性存儲(chǔ)器內(nèi)容。
[0011]圖2b示出了根據(jù)實(shí)施例的2CG1SG存儲(chǔ)器單元的示意圖，其中針對(duì)兩個(gè)示例性偏置情況的電壓緊靠2CG1SG存儲(chǔ)器單元的相應(yīng)的端子示出，針對(duì)兩者的偏置情況:在第一或左備選方式中經(jīng)由左控制柵極(CGL)編程左浮置柵極晶體管的非易失性存儲(chǔ)器內(nèi)容，以及在第二或右備選方式中經(jīng)由右控制柵極(CGR)編程右浮置柵極晶體管的非易失性存儲(chǔ)器內(nèi)容。
[0012]圖2c示出了根據(jù)實(shí)施例的2CG1SG存儲(chǔ)器單元的示意圖，其中針對(duì)一個(gè)示例性偏置情況的電壓緊靠2CG1SG存儲(chǔ)器單元的相應(yīng)的端子示出，偏置情況針對(duì):經(jīng)由左控制柵極(CGL)擦除左浮置柵極晶體管的非易失性存儲(chǔ)器內(nèi)容以及同時(shí)經(jīng)由右控制柵極(CGR)擦除右浮置柵極晶體管的非易失性存儲(chǔ)器內(nèi)容。
[0013]圖3a示出了 2CG1SG存儲(chǔ)器單元的陣列的示意圖，其中每個(gè)2CG1SG存儲(chǔ)器單元可以放置在虛擬地機(jī)構(gòu)中并且到共享比特或源極線的每個(gè)觸點(diǎn)可以在四個(gè)2CG1SG存儲(chǔ)器單元之間共享。
[0014]圖3b示出了 2CG1SG存儲(chǔ)器單元的陣列的可能的布局，其中每個(gè)2CG1SG存儲(chǔ)器單元可以放置在虛擬地機(jī)構(gòu)中并且到共享比特或源極線的每個(gè)觸點(diǎn)可以在四個(gè)2CG1SG存儲(chǔ)器單元之間共享。
[0015]圖4示出了用于非易失性存儲(chǔ)器內(nèi)容的補(bǔ)數(shù)感測(cè)的根據(jù)實(shí)施例的2CG1SG存儲(chǔ)器單元的示意圖。在示出的實(shí)施例中，僅2CG1SG存儲(chǔ)器單元的右浮置柵極晶體管可以用于存儲(chǔ)實(shí)際數(shù)據(jù)而2CG1SG存儲(chǔ)器單元的左浮置柵極晶體管可以用于存儲(chǔ)作為本地參考的相應(yīng)的反轉(zhuǎn)數(shù)據(jù)。即依賴(lài)于存儲(chǔ)在右浮置柵極晶體管中的數(shù)據(jù)的值，左浮置柵極晶體管可以保持被擦除或可以被編程。
[0016]圖5a示出了根據(jù)實(shí)施例的2CG1SG存儲(chǔ)器單元的示意圖，其中復(fù)制功能被啟動(dòng)以將非易失性存儲(chǔ)器內(nèi)容反轉(zhuǎn)地從右浮置柵極晶體管復(fù)制到左側(cè)浮置柵極晶體管。
[0017]圖5b示出了根據(jù)實(shí)施例的2CG1SG存儲(chǔ)器單元的示意圖，其中在右浮置柵極晶體管在擦除狀態(tài)中的情況中，到右浮置柵極晶體管的控制柵極的合適的偏置電壓可以引起針對(duì)左浮置柵極晶體管的編程電流。
[0018]圖5c示出了根據(jù)實(shí)施例的2CG1SG存儲(chǔ)器單元的示意圖，其中右浮置柵極晶體管的編程狀態(tài)可以抑制針對(duì)左浮置柵極晶體管的編程電流，使得左浮置柵極晶體管可以保持在擦除狀態(tài)中。
[0019]圖6示出了用于在多個(gè)非易失性存儲(chǔ)器單元的每個(gè)中管理兩比特信息的方法的實(shí)施例的流程圖，其中每個(gè)非易失性存儲(chǔ)器單元包括第一浮置柵極晶體管、第二浮置柵極晶體管和選擇晶體管?！揪唧w實(shí)施方式】
[0020]在后面中，出于說(shuō)明的目的，將參考作為用于機(jī)動(dòng)車(chē)應(yīng)用的嵌入式非易失性存儲(chǔ)器(eNVM)的閃存來(lái)描述本發(fā)明。然而，本發(fā)明不被這樣限制并且可以連同減小任何其它類(lèi)型的非易失性存儲(chǔ)器的尺寸來(lái)發(fā)現(xiàn)其應(yīng)用。
[0021]在后面的詳細(xì)描述中參考附圖，附圖形成本公開(kāi)的部分并且在附圖中通過(guò)圖示的方式示出了具體實(shí)施例。要理解的是，在不脫離本公開(kāi)的范圍的情況下，可以利用其它實(shí)施例并且可以做出結(jié)構(gòu)的或其它的改變。因此，后面的詳細(xì)描述不是以限制的意義做出，并且本公開(kāi)的范圍由所附的權(quán)利要求限定。
[0022]本公開(kāi)的實(shí)施例可以包括共享一個(gè)選擇元件(例如選擇晶體管)的兩個(gè)存儲(chǔ)器堆或存儲(chǔ)器元件(例如浮置柵極晶體管)，所述選擇元件用于選擇兩個(gè)存儲(chǔ)器堆中的一個(gè)用于讀取或編程。在實(shí)施例中，存儲(chǔ)器元件的偏置可以?xún)H由每個(gè)存儲(chǔ)器單元的兩個(gè)多功能線(例如共享的比特線或源極線(在后面為共享比特或源極線))來(lái)提供。針對(duì)在40nm的特征尺寸的存儲(chǔ)器單元，這可以導(dǎo)致存儲(chǔ)器單元等價(jià)縮小近似80%。
[0023]用于在單個(gè)存儲(chǔ)器單元中存儲(chǔ)兩個(gè)比特的尺寸中的這個(gè)減小的示例可以通過(guò)將圖1a中的常規(guī)HS3P存儲(chǔ)器單元陣列的兩個(gè)存儲(chǔ)器單元與在虛擬地配置中的HS3P存儲(chǔ)器單元陣列中的根據(jù)實(shí)施例的2CG1SG存儲(chǔ)器單元相比較來(lái)看見(jiàn)。其中，圖1a示出了具有第一浮置柵極晶體管111的第一常規(guī)HS3P閃存單元110，第一浮置柵極晶體管111以其漏極連接到第一存儲(chǔ)器單元110的第一比特線115。第一浮置柵極晶體管111的柵極可以連接到第一控制柵極線113。第一浮置柵極晶體管111的源極連接到第一存儲(chǔ)器單元110的第一選擇晶體管112的漏極。第一選擇晶體管112的柵極連接到第一選擇柵極線114。第一選擇晶體管112的源極進(jìn)而連接到第一存儲(chǔ)器單元110和相鄰的第二存儲(chǔ)器單元120的公共源極線120a。第二存儲(chǔ)器單元120包括其自身的第二選擇晶體管122，第二選擇晶體管122也連接到公共源極線120a。第二選擇晶體管122的柵極連接到第二選擇柵極線124。第二選擇晶體管124的漏極連接到第二存儲(chǔ)器單元120的第二浮置柵極晶體管121的源極。此夕卜，第二浮置柵極晶體管121的柵極連接到第二控制柵極線123。最后，第二浮置柵極晶體管121以其漏極連接到第二存儲(chǔ)器單元120的第二比特線125。
[0024]與以上的相反，圖1b示出了基于作為非易失性存儲(chǔ)器元件的浮置柵極晶體管的根據(jù)實(shí)施例的單個(gè)雙比特非易失性存儲(chǔ)器單元在先前提到的2CG1SG配置中的示意圖。不同于圖1a中的兩個(gè)常規(guī)HS3P閃存單元110和120，圖1b中示出的2CG1SG存儲(chǔ)器單元130可以包括單個(gè)選擇晶體管135b來(lái)選擇第一浮置柵極晶體管131或第二浮置柵極晶體管139中的一個(gè)用于讀取操作或編程操作。出于該目的，2CG1SG存儲(chǔ)器單元130的選擇晶體管135b可以以其漏極連接到第一浮置柵極晶體管131的源極并且以其源極連接到第二浮置柵極晶體管139的漏極。第一浮置柵極晶體管131的漏極進(jìn)而可以連接到2CG1SG存儲(chǔ)器單元130的第一共享比特或源極線134，而第二浮置柵極晶體管139的源極可以連接到第二共享比特或源極線136。第一浮置柵極晶體管131的柵極可以連接到第一控制柵極線132，第二浮置柵極晶體管139的柵極可以連接到第二控制柵極線138，并且選擇晶體管135b的柵極可以連接到公共選擇柵極線135a。這樣，可以共享單個(gè)選擇晶體管135b用于管理，例如訪問(wèn)或操控存儲(chǔ)在第一浮置柵極晶體管131和第二浮置柵極晶體管139中的非易失性存儲(chǔ)器內(nèi)容。[0025]在后面中，將描述圖2a到2c系列。這些圖示出了針對(duì)讀取、編程或擦除雙比特2CG1SG存儲(chǔ)器單元230的第一浮置柵極晶體管231和第二浮置柵極晶體管239的示例性偏置情況。在這點(diǎn)上，圖2a示出了 2CG1SG存儲(chǔ)器單元230的示意圖。如示出的，這個(gè)存儲(chǔ)器單元的結(jié)構(gòu)可以對(duì)應(yīng)于圖1b中的2CG1SG存儲(chǔ)器單元130的結(jié)構(gòu)，其中用展示相同的兩個(gè)最右數(shù)字的參考號(hào)碼指定對(duì)應(yīng)的項(xiàng)目。
[0026]在圖2a的實(shí)施例中，針對(duì)讀取2CG1SG存儲(chǔ)器單元230的兩個(gè)示例性偏置情況的電壓緊靠2CG1SG存儲(chǔ)器單元230的相應(yīng)的端子示出。在兩種情況中，可以供應(yīng)4V的電壓給選擇柵極線235a以選擇第一浮置柵極晶體管231或第二浮置柵極晶體管239中的一個(gè)用于讀取。此外，第一浮置柵極晶體管231、選擇晶體管235b和第二浮置柵極晶體管239的基體端子可以被偏置在OV。然后，首先，在第一或左備選方式中，示出了針對(duì)經(jīng)由左控制柵極(CGL)讀取左浮置柵極晶體管231的非易失性存儲(chǔ)器內(nèi)容的示例性偏置情況。在這個(gè)第一偏置情況中，可以在左控制柵極線232處供應(yīng)3V的第一讀取電壓，而在右控制柵極線238處可以供應(yīng)5V的第二讀取電壓。在這個(gè)情況中，圖2a中的左共享比特或源極線234可以用作源極線，可以對(duì)該源極線供應(yīng)OV的第一源極電壓，而如圖2a中示出的，右共享比特或源極線236可以用作比特線，可以對(duì)該比特線供應(yīng)1.2V的第一比特線電壓。如上面描述的那樣被偏置，依賴(lài)于存儲(chǔ)在左或第一浮置柵極晶體管231中的并且通過(guò)左浮置柵極晶體管231的浮置柵極的電荷的出現(xiàn)所代表的2CG1SG存儲(chǔ)器單元230的非易失性存儲(chǔ)器內(nèi)容的非易失性存儲(chǔ)器內(nèi)容的第一比特，2CG1SG存儲(chǔ)器單元230的非易失性存儲(chǔ)器內(nèi)容的第一比特可以被讀取并且信號(hào)發(fā)送到2CG1SG存儲(chǔ)器單元230的外部，這是通過(guò)從比特線236汲取電流或者未從比特線236汲取電流。
[0027]在這個(gè)實(shí)施例中，可以在右控制柵極線238處供應(yīng)5V的增加的第二讀取電壓以抑制右或第二浮置柵極晶體管239對(duì)讀取電流的寄生影響以及因此對(duì)讀取電流窗口的收縮。如技術(shù)人員清楚的，圖2a以及隨后的圖2b和2c中示出的電壓偏置條件僅展現(xiàn)了讀取、編程或擦除2CG1SG存儲(chǔ)器單元230的可能的偏置條件的示例。
[0028]其次，在第二或右備選方式中，圖2a示出了針對(duì)經(jīng)由右控制柵極(CGR)讀取右浮置柵極晶體管239的非易失性存儲(chǔ)器內(nèi)容的示例性偏置情況。在這個(gè)第二偏置情況中，在左控制柵極線232處可以供應(yīng)5V的第三讀取電壓，而在右控制柵極線238處可以供應(yīng)3V的第四讀取電壓。在這個(gè)情況中，圖2a中的左共享比特或源極線234可以用作比特線，可以對(duì)該比特線供應(yīng)1.2V的第二比特線電壓，而如圖2a中示出的，右共享比特或源極線236可以用作源極線，可以對(duì)該源極線供應(yīng)OV的第二源極線電壓。如上面描述的那樣被偏置，依賴(lài)于存儲(chǔ)在右或第二浮置柵極晶體管239中的并且通過(guò)右浮置柵極晶體管239的浮置柵極的電荷的出現(xiàn)所代表的2CG1SG存儲(chǔ)器單元230的非易失性存儲(chǔ)器內(nèi)容的第二比特，2CG1SG存儲(chǔ)器單元230的非易失性存儲(chǔ)器內(nèi)容的第二比特可以被讀取并且信號(hào)發(fā)送到2CG1SG存儲(chǔ)器單元230的外部，這是通過(guò)從比特線234汲取電流或者未從比特線234汲取電流。
[0029]在圖2b的實(shí)施例中，針對(duì)編程2CG1SG存儲(chǔ)器單元230的兩個(gè)示例性偏置情況的電壓緊靠2CG1SG存儲(chǔ)器單元230的相應(yīng)的端子示出。在兩種情況中，可以供應(yīng)2V的電壓給選擇柵極線235a以選擇第一浮置柵極晶體管231或第二浮置柵極晶體管239中的一個(gè)用于編程。此外，第一浮置柵極晶體管231、選擇晶體管235b和第二浮置柵極晶體管239的基體端子可以被偏置在0V。然后，首先，在第一或左備選方式中，示出了針對(duì)經(jīng)由左控制柵極(CGL)編程左浮置柵極晶體管231的非易失性存儲(chǔ)器內(nèi)容的示例性偏置情況。在這個(gè)第一偏置情況中，可以在左控制柵極線232處供應(yīng)12V的第一編程電壓，而在右控制柵極線238處可以供應(yīng)6V的第二編程電壓。在這個(gè)情況中，圖2b中的左共享比特或源極線234可以用作比特線，可以對(duì)該比特線供應(yīng)4V的第三比特線電壓，而如圖2b中示出的，右共享比特或源極線236可以用作源極線，可以對(duì)該源極線供應(yīng)OV的第三源極線電壓。如上面描述的那樣被偏置，可以通過(guò)由編程電流將電荷轉(zhuǎn)移到左浮置柵極晶體管231的浮置柵極上來(lái)編程存儲(chǔ)在左或第一浮置柵極晶體管231中的2CG1SG存儲(chǔ)器單元230的非易失性存儲(chǔ)器內(nèi)容的第一比特，該編程電流由4V的增加的第三比特線電壓和在第一浮置柵極晶體管231的控制柵極處的12V的增加的第一編程電壓在比特線234和源極線236之間引起。
[0030]在這個(gè)實(shí)施例中，可以在右控制柵極線238處供應(yīng)6V的增加的第二編程電壓以抑制右或第二浮置柵極晶體管239對(duì)編程電流的寄生影響以及因此對(duì)編程電流窗口的收縮。
[0031]其次，在第二或右備選方式中，圖2b示出了針對(duì)經(jīng)由右控制柵極(CGR)編程右浮置柵極晶體管239的非易失性存儲(chǔ)器內(nèi)容的示例性偏置情況。在這個(gè)第二偏置情況中，在左控制柵極線232處可以供應(yīng)6V的第三編程電壓，而在右控制柵極線238處可以供應(yīng)12V的第四編程電壓。在這個(gè)情況中，圖2b中的左共享比特或源極線234可以用作源極線，可以對(duì)該源極線供應(yīng)OV的第四源極線電壓，而如圖2b中示出的，右共享比特或源極線236可以用作比特線，可以對(duì)該比特線供應(yīng)4V的第四比特線電壓。如上面描述的那樣被偏置，可以通過(guò)由編程電流將電荷轉(zhuǎn)移到右浮置柵極晶體管239的浮置柵極上來(lái)編程存儲(chǔ)在右或第二浮置柵極晶體管239中的2CG1SG存儲(chǔ)器單元230的非易失性存儲(chǔ)器內(nèi)容的第二比特，該編程電流由4V的增加的第四比特線電壓和在第二浮置柵極晶體管239的控制柵極處的12V的增加的第四編程電壓在比特線236和源極線234之間引起。
[0032]在圖2c的實(shí)施例中，針對(duì)擦除2CG1SG存儲(chǔ)器單元230的一個(gè)示例性偏置情況的電壓緊靠2CG1SG存儲(chǔ)器單元230的相應(yīng)的端子示出。在這個(gè)情況中，可以供應(yīng)OV的電壓給選擇柵極線235a以選擇第一浮置柵極晶體管231和第二浮置柵極晶體管239兩者用于擦除。此外，第一浮置柵極晶體管231、選擇晶體管235b和第二浮置柵極晶體管239的基體端子可以被偏置在7V。在這個(gè)擦除偏置情況中，可以向左控制柵極線232以及右控制柵極線238供應(yīng)-1lV的第一擦除電壓。在這個(gè)情況中，圖2c中的左共享比特或源極線234可以用作比特線，可以對(duì)該比特線供應(yīng)7V的第五比特線電壓，而如圖2c中示出的，右共享比特或源極線236也可以用作比特線，可以對(duì)該比特線供應(yīng)7V的第五比特線電壓。如上面描述的那樣被偏置，可以通過(guò)由7V的增加的第五比特線電壓以及在第一浮置柵極晶體管231的控制柵極處和在第二浮置柵極晶體管239的控制柵極處的-1lV的增加的負(fù)電壓從左浮置柵極晶體管231的浮置柵極以及從右浮置柵極晶體管239的浮置柵極去除電荷來(lái)擦除存儲(chǔ)在左和第一浮置柵極晶體管231和右或第二浮置柵極晶體管239中的2CG1SG存儲(chǔ)器單元230的非易失性存儲(chǔ)器內(nèi)容的兩個(gè)比特。
[0033]轉(zhuǎn)向下一個(gè)圖，圖3a示出了 2CG1SG存儲(chǔ)器單元的陣列的示意圖。在這個(gè)陣列中，每個(gè)2CG1SG存儲(chǔ)器單元330可以被放置在虛擬地機(jī)構(gòu)中。即每個(gè)2CG1SG存儲(chǔ)器單元330的單個(gè)選擇晶體管的中間看起來(lái)為2CG1SG存儲(chǔ)器單元330的第一和第二浮置柵極晶體管提供虛擬地，該中間對(duì)應(yīng)于HS3P存儲(chǔ)器單元(參照?qǐng)D1a)的常規(guī)陣列的公共源極或地線。如從四個(gè)2CG1SG存儲(chǔ)器單元330a、330b、330c和330d能夠看見(jiàn)的，在四個(gè)2CG1SG存儲(chǔ)器單元之間可以共享到共享比特或源極線的每個(gè)觸點(diǎn)(諸如觸點(diǎn)340)。
[0034]下一個(gè)圖，即圖3b，示出了 2CG1SG存儲(chǔ)器單元的陣列的可能布局，其中每個(gè)2CG1SG存儲(chǔ)器單元可以被放置在虛擬地機(jī)構(gòu)中并且在四個(gè)2CG1SG存儲(chǔ)器單元之間可以共享到共享比特或源極線的每個(gè)觸點(diǎn)。在如被虛線圍繞的2CG1SG存儲(chǔ)器單元330中，已用參考號(hào)碼指定了一些布局元件。如圖3b中的實(shí)施例中那樣，2CG1SG存儲(chǔ)器單元330的結(jié)構(gòu)可以對(duì)應(yīng)于圖1b中的2CG1SG存儲(chǔ)器單元130的結(jié)構(gòu)，并且因此對(duì)應(yīng)的項(xiàng)目用展示相同兩個(gè)最右數(shù)字的參考號(hào)碼指定。
[0035]如圖3b中示出的，最上水平多晶硅(ploy)層帶與最左垂直有源區(qū)域帶的交叉可以限定第一浮置柵極晶體管331，第二水平多晶硅層帶與最左垂直有源區(qū)域帶的交叉可以限定選擇晶體管335b，以及第三水平多晶硅層帶與最左垂直有源區(qū)域帶的交叉可以限定第二浮置柵極晶體管339。在實(shí)施例中，最上多晶硅層帶限定了第一控制柵極線332，第二多晶硅層帶可以限定選擇柵極線335a，以及第三多晶硅層帶可以限定第二控制柵極線338。此外，最左垂直金屬2層帶可以限定第一共享比特或源極線334，而第二垂直金屬2層帶可以限定2CG1SG存儲(chǔ)器單元330的第二共享比特或源極線336。如在圖3b中的實(shí)施例中那樣，參考號(hào)碼334a和336a可以分別地定義經(jīng)由水平金屬I(mǎi)帶和另外的觸點(diǎn)到第一浮置柵極晶體管331的第一共享比特或源極線334的觸點(diǎn)以及到第二浮置柵極晶體管339的第二共享比特或源極線336的觸點(diǎn)。
[0036]圖4示出了根據(jù)進(jìn)一步實(shí)施例的2CG1SG存儲(chǔ)器單元430的示意圖。如在圖4的實(shí)施例中那樣，2CG1SG存儲(chǔ)器單元430的結(jié)構(gòu)可以對(duì)應(yīng)于圖1b中的2CG1SG存儲(chǔ)器單元130的結(jié)構(gòu)，并且因此，對(duì)應(yīng)的項(xiàng)目已用展示相同兩個(gè)最右數(shù)字的參考號(hào)碼指定。圖4中的2CG1SG存儲(chǔ)器單元430可以用于非易失性存儲(chǔ)器內(nèi)容的補(bǔ)數(shù)感測(cè)。那意味著例如，如在這個(gè)實(shí)施例中那樣，僅2CG1SG存儲(chǔ)器單元430的右浮置柵極晶體管439可以用于存儲(chǔ)實(shí)際數(shù)據(jù)，而2CG1SG存儲(chǔ)器單元430的左浮置柵極晶體管431可以用于存儲(chǔ)作為本地參考的相應(yīng)的反轉(zhuǎn)數(shù)據(jù)。即依賴(lài)于存儲(chǔ)在右浮置柵極晶體管439中的數(shù)據(jù)的值可以保持擦除或可以編程左浮置柵極晶體管431。對(duì)于這個(gè)補(bǔ)數(shù)感測(cè)，可以施加串行的讀取操作。此外，用作本地參考的反轉(zhuǎn)的數(shù)據(jù)還可以存儲(chǔ)在另一 2CG1SG存儲(chǔ)器單元(例如相鄰的2CG1SG存儲(chǔ)器單元)中。
[0037]圖5a示出了根據(jù)實(shí)施例的2CG1SG存儲(chǔ)器單元530的示意圖，其中復(fù)制功能可以被容易地實(shí)施以將具有存儲(chǔ)器內(nèi)容的值的反轉(zhuǎn)的非易失性存儲(chǔ)器內(nèi)容從右浮置柵極晶體管539復(fù)制到左浮置柵極晶體管531。如在圖5a中的實(shí)施例中那樣，2CG1SG存儲(chǔ)器單元530的結(jié)構(gòu)可以對(duì)應(yīng)于圖1b中的2CG1SG存儲(chǔ)器單元130的結(jié)構(gòu)，并且因此對(duì)應(yīng)的項(xiàng)目已用展示相同兩個(gè)最右數(shù)字的參考號(hào)碼指定。為了在圖5a到5c的示例中準(zhǔn)備復(fù)制功能，可以向第一共享比特或源極線534提供4V的比特線電壓，同時(shí)可以向2CG1SG存儲(chǔ)器單元530的第二共享比特或源極線536提供OV的源極電壓以最終在第一共享比特或源極線534和第二共享比特或源極線536之間引起編程電流。如下面進(jìn)一步描述的，這個(gè)編程電流將依賴(lài)于對(duì)提供給右控制柵極線538的偏置電壓的適當(dāng)選擇和右浮置柵極晶體管539的編程或擦除狀態(tài)。
[0038]圖5b示出了根據(jù)圖5a的2CG1SG存儲(chǔ)器單元530的示意圖，其中在右浮置柵極晶體管539處于擦除狀態(tài)的情況中，給右浮置柵極晶體管539的控制柵極合適的偏置電壓可以引起用于左浮置柵極晶體管531的編程電流。出于該目的，如圖5b中示出的，可以經(jīng)由第一控制柵極線532向左或第一浮置柵極晶體管531的控制柵極提供12V的第一復(fù)制電壓，并且可以經(jīng)由第二控制柵極線538向右或第二浮置柵極晶體管539的控制柵極提供3V的第二復(fù)制電壓。在2V的選擇電壓經(jīng)由選擇柵極線535a提供給選擇柵極晶體管535b的控制柵極并且右浮置柵極晶體管539處于擦除狀態(tài)的情況中，這個(gè)偏置可以引起用于左浮置柵極晶體管531的、從第一共享比特或源極線534到第二共享比特或源極線536的編程電流IpMg。因此，擦除的右浮置柵極晶體管539的非易失性存儲(chǔ)器內(nèi)容可以被看做以存儲(chǔ)器內(nèi)容的值的反轉(zhuǎn)被拷貝到左浮置柵極晶體管531。
[0039]圖5C示出了根據(jù)圖5a的2CG1SG存儲(chǔ)器單元530的示意圖，其中右浮置柵極晶體管539的編程狀態(tài)可以抑制用于左浮置柵極晶體管531的編程電流使得左浮置柵極晶體管531可以保持在擦除狀態(tài)中。如圖5c中示出的，可以經(jīng)由第一控制柵極線532向左或第一浮置柵極晶體管531的控制柵極提供12V的第一復(fù)制電壓，并且可以經(jīng)由第二控制柵極線538向右或第二浮置柵極晶體管539的控制柵極提供3V的第二復(fù)制電壓。在這種情況中，用于左浮置柵極晶體管531的編程電流可以被抑制并且左浮置柵極晶體管531可以保持在擦除狀態(tài)，如果右浮置柵極晶體管539處于編程狀態(tài)中，即使經(jīng)由選擇柵極線535a向選擇柵極晶體管535b的控制柵極提供2V的選擇電壓。因此，編程的右浮置柵極晶體管539的非易失性存儲(chǔ)器內(nèi)容還可以被看做以存儲(chǔ)器內(nèi)容的值的反轉(zhuǎn)被拷貝到左浮置柵極晶體管531。
[0040]圖6示出了用于在多個(gè)非易失性存儲(chǔ)器單元的每個(gè)中管理兩比特信息的方法的實(shí)施例的流程圖，其中每個(gè)非易失性存儲(chǔ)器單元包括第一浮置柵極晶體管、第二浮置柵極晶體管和選擇晶體管。
[0041]如圖6的實(shí)施例中示出的，用于讀取第一浮置柵極晶體管的非易失性存儲(chǔ)器內(nèi)容的方法可以包括在600施加第一源極電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第一共享比特或源極線，其中第一共享比特或源極線連接到第一浮置柵極晶體管的源極。
[0042]在方法的進(jìn)一步動(dòng)作中，在601第一比特線電壓可以被施加到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第二共享比特或源極線，其中第二共享比特或源極線可以連接到第二浮置柵極晶體管的漏極。
[0043]在方法的另一動(dòng)作中，在602第一讀取電壓可以被施加到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第一控制柵極線，其中第一控制柵極線可以連接到第一浮置柵極晶體管的控制柵極。
[0044]根據(jù)方法的進(jìn)一步動(dòng)作，在603第一選擇電壓可以被施加到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的選擇柵極線，其中選擇柵極線可以連接到選擇晶體管的柵極。
[0045]此外，在方法的另一動(dòng)作中，在604第二讀取電壓可以被施加到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第二控制柵極線，其中第二控制柵極線可以連接到第二浮置柵極晶體管的控制柵極，其中第二讀取電壓可以大于第一讀取電壓。
[0046]關(guān)于上面描述的涉及附圖的實(shí)施例，要強(qiáng)調(diào)的是，實(shí)施例基本上用于增加可了解性。除了那個(gè)，后面的進(jìn)一步實(shí)施例試圖說(shuō)明更一般的概念。然而，后面的實(shí)施例也不以限制的意義做出。更確切地，如之前表述的，本公開(kāi)的范圍由所附的權(quán)利要求限定。
[0047]在這點(diǎn)上，一個(gè)實(shí)施例涉及包括多個(gè)非易失性存儲(chǔ)器元件的非易失性存儲(chǔ)器器件，其中至少兩個(gè)非易失性存儲(chǔ)器元件的集合每個(gè)共享一個(gè)選擇元件用于選擇非易失性存儲(chǔ)器元件的集合中特定的一個(gè)的非易失性存儲(chǔ)器元件中的一個(gè)用于讀取操作或編程操作。
[0048]在一個(gè)實(shí)施例中，非易失性存儲(chǔ)器元件的集合每個(gè)包括至少第一存儲(chǔ)器晶體管和第二存儲(chǔ)器晶體管。在這個(gè)實(shí)施例中，非易失性存儲(chǔ)器元件的集合的每個(gè)中的選擇元件包括選擇晶體管。在實(shí)施例中，第一和第二存儲(chǔ)器晶體管的存儲(chǔ)器功能是基于浮置柵極，氮化物層或納米晶體層。
[0049]進(jìn)一步的實(shí)施例被適配為向形成組合存儲(chǔ)器單元的非易失性存儲(chǔ)器元件的集合中特定的一個(gè)的第一存儲(chǔ)器晶體管的控制柵極比向組合存儲(chǔ)器單元的第二存儲(chǔ)器晶體管的控制柵極施加更高的電壓以讀取第二存儲(chǔ)器晶體管的非易失性存儲(chǔ)器內(nèi)容。
[0050]用于非易失性存儲(chǔ)器內(nèi)容的補(bǔ)數(shù)感測(cè)的非易失性存儲(chǔ)器器件的另一實(shí)施例被適配為:如果兩個(gè)非易失性存儲(chǔ)器元件的集合中的一個(gè)處于擦除狀態(tài)中，則把數(shù)據(jù)編程到兩個(gè)非易失性存儲(chǔ)器元件的集合中的另一個(gè)。此外，這個(gè)實(shí)施例被適配為:如果兩個(gè)非易失性存儲(chǔ)器元件的集合中的一個(gè)處于編程狀態(tài)中，則使兩個(gè)非易失性存儲(chǔ)器元件的集合中的另一個(gè)處于擦除狀態(tài)中。
[0051]非易失性存儲(chǔ)器器件的再進(jìn)一步的實(shí)施例被適配為把數(shù)據(jù)從兩個(gè)非易失性存儲(chǔ)器元件的集合中的一個(gè)復(fù)制到兩個(gè)非易失性存儲(chǔ)器元件的集合中的另一個(gè)。
[0052]進(jìn)一步實(shí)施例涉及包括多個(gè)組合存儲(chǔ)器單元的非易失性存儲(chǔ)器器件，其中每個(gè)組合存儲(chǔ)器單元包括兩個(gè)存儲(chǔ)器晶體管和一個(gè)選擇晶體管。
[0053]在實(shí)施例中，通過(guò)耦合到相應(yīng)的組合存儲(chǔ)器單元的兩個(gè)共享比特或源極線提供用于每個(gè)組合存儲(chǔ)器單元的源極到漏極偏置。在實(shí)施例中，多個(gè)組合存儲(chǔ)器單元中的鄰近的組合存儲(chǔ)器單元被配置為共享相同的一個(gè)共享比特或源極線。
[0054]為了讀取第一存儲(chǔ)器晶體管的非易失性存儲(chǔ)器內(nèi)容，上面的實(shí)施例被適配為施加第一源極電壓到組合存儲(chǔ)器單元的第一共享比特或源極線，其中第一共享比特或源極線連接到第一存儲(chǔ)器晶體管的源極/漏極。這個(gè)實(shí)施例被進(jìn)一步適配為施加第一比特線電壓到組合存儲(chǔ)器單元的第二共享比特或源極線，其中第二共享比特或源極線連接到第二存儲(chǔ)器晶體管的漏極/源極。此外，實(shí)施例被適配為施加第一讀取電壓到組合存儲(chǔ)器單元的第一控制柵極線，其中第一控制柵極線連接到第一存儲(chǔ)器晶體管的控制柵極。另外，實(shí)施例被適配為施加第一選擇電壓到組合存儲(chǔ)器單元的選擇柵極線，其中選擇柵極線連接到選擇晶體管的柵極。最后，這個(gè)實(shí)施例被適配為施加第二讀取電壓到組合存儲(chǔ)器單元的第二控制柵極線，其中第二控制柵極線連接到第二存儲(chǔ)器晶體管的控制柵極，并且其中第二讀取電壓大于第一讀取電壓。
[0055]為了讀取第二存儲(chǔ)器晶體管的非易失性存儲(chǔ)器內(nèi)容，上面的實(shí)施例被進(jìn)一步適配為施加第二比特線電壓到組合存儲(chǔ)器單元的第一共享比特或源極線，施加第二源極電壓到組合存儲(chǔ)器單元的第二共享比特或源極線，施加第三讀取電壓到組合存儲(chǔ)器單元的第一控制柵極線，施加第一選擇電壓到組合存儲(chǔ)器單元的選擇柵極線，以及施加第四讀取電壓到組合存儲(chǔ)器單元的第二控制柵極線，其中第三讀取電壓大于第四讀取電壓。
[0056]為了編程第一存儲(chǔ)器晶體管的非易失性存儲(chǔ)器內(nèi)容，后面的實(shí)施例進(jìn)一步被適配為施加第三比特線電壓到組合存儲(chǔ)器單元的第一共享比特或源極線，施加第三源極電壓到組合存儲(chǔ)器單元的第二共享比特或源極線，施加第一編程電壓到組合存儲(chǔ)器單元的第一控制柵極線，施加第二選擇電壓到組合存儲(chǔ)器單元的選擇柵極線，以及施加第二編程電壓到組合存儲(chǔ)器單元的第二控制柵極線，其中第一編程電壓大于第二編程電壓。
[0057]為了編程第二存儲(chǔ)器晶體管的非易失性存儲(chǔ)器內(nèi)容，上面的實(shí)施例被進(jìn)一步適配為施加第四源極電壓到組合存儲(chǔ)器單元的第一共享比特或源極線，施加第四比特線電壓到組合存儲(chǔ)器單元的第二共享比特或源極線，施加第三編程電壓到組合存儲(chǔ)器單元的第一控制柵極線，施加第二選擇電壓到組合存儲(chǔ)器單元的選擇柵極線，以及施加第四編程電壓到組合存儲(chǔ)器單元的第二控制柵極線，其中第四編程電壓大于第三編程電壓。
[0058]為了擦除第一存儲(chǔ)器晶體管和第二存儲(chǔ)器晶體管的非易失性存儲(chǔ)器內(nèi)容，上面的實(shí)施例進(jìn)一步被適配為施加第五比特線電壓到組合存儲(chǔ)器單元的第一共享比特或源極線，施加第五比特線電壓到組合存儲(chǔ)器單元的第二共享比特或源極線，施加第一擦除電壓到組合存儲(chǔ)器單元的第一控制柵極線，施加第三選擇電壓到組合存儲(chǔ)器單元的選擇柵極線，施加第一擦除電壓到組合存儲(chǔ)器單元的第二控制柵極線，以及施加第二擦除電壓到組合存儲(chǔ)器單元的基體觸點(diǎn)。
[0059]進(jìn)一步的實(shí)施例涉及包括多個(gè)雙比特存儲(chǔ)器單元的非易失性存儲(chǔ)器器件，每個(gè)雙比特存儲(chǔ)器單元包括第一非易失性存儲(chǔ)器元件、第二非易失性存儲(chǔ)器元件和公共選擇元件，公共選擇元件用于選擇多個(gè)雙比特存儲(chǔ)器單元中的一個(gè)用于讀取操作或編程操作。
[0060]在實(shí)施例中，第一非易失性存儲(chǔ)器元件和第二非易失性存儲(chǔ)器元件分別包括第一存儲(chǔ)器晶體管和第二存儲(chǔ)器晶體管。此外，公共選擇元件包括以其漏極和源極分別地耦合在第一存儲(chǔ)器晶體管的源極或漏極和第二存儲(chǔ)器晶體管的漏極或源極之間的選擇晶體管。在這個(gè)實(shí)施例中，第一存儲(chǔ)器晶體管的漏極或源極耦合到第一共享比特或源極線并且第二存儲(chǔ)器晶體管的源極或漏極耦合到第二共享比特或源極線。
[0061]為了將非易失性存儲(chǔ)器內(nèi)容從第二存儲(chǔ)器晶體管復(fù)制到第一存儲(chǔ)器晶體管，上面的實(shí)施例被適配為施加第一比特線電壓到雙比特存儲(chǔ)器單元中特定的一個(gè)的第一共享比特或源極線，施加第一源極電壓到雙比特存儲(chǔ)器單元中特定的一個(gè)的第二共享比特或源極線，施加第一復(fù)制電壓到雙比特存儲(chǔ)器單元中特定的一個(gè)的第一控制柵極線，其中第一控制柵極線連接到第一存儲(chǔ)器晶體管的控制柵極，施加第一選擇電壓到雙比特存儲(chǔ)器單元中特定的一個(gè)的選擇柵極線，其中選擇柵極線連接到選擇晶體管的柵極，施加第二復(fù)制電壓到雙比特存儲(chǔ)器單元中特定的一個(gè)的第二控制柵極線，其中第一復(fù)制電壓大于第二復(fù)制電壓。
[0062]另一個(gè)實(shí)施例涉及用于在多個(gè)非易失性存儲(chǔ)器單元的每個(gè)中管理兩比特信息的方法，方法包括:在各自包括至少兩個(gè)非易失性存儲(chǔ)器元件的存儲(chǔ)器單元的每個(gè)中，共享一個(gè)選擇元件，選擇元件用于選擇存儲(chǔ)器單元中特定的一個(gè)的至少兩個(gè)非易失性存儲(chǔ)器元件中的一個(gè)用于讀取操作或編程操作。
[0063]在實(shí)施例中，在存儲(chǔ)器單元的每個(gè)中非易失性存儲(chǔ)器元件至少包括第一存儲(chǔ)器晶體管和第二存儲(chǔ)器晶體管，其中在存儲(chǔ)器單元的每個(gè)中，選擇元件包括選擇晶體管。
[0064]在根據(jù)上面方法的進(jìn)一步實(shí)施例中，管理兩比特信息包括向存儲(chǔ)器單元中特定的一個(gè)的第一存儲(chǔ)器晶體管的控制柵極比向存儲(chǔ)器單元中特定的一個(gè)的第二存儲(chǔ)器晶體管的控制柵極施加更高的電壓以讀取第二存儲(chǔ)器晶體管的非易失性存儲(chǔ)器內(nèi)容。
[0065]在根據(jù)上面方法的進(jìn)一步實(shí)施例中，管理兩比特信息包括:如果存儲(chǔ)器單元中特定的一個(gè)的第二存儲(chǔ)器晶體管處于擦除狀態(tài)中，則把數(shù)據(jù)編程到存儲(chǔ)器單元中特定的一個(gè)的第一存儲(chǔ)器晶體管；以及如果存儲(chǔ)器單元中特定的一個(gè)的第二存儲(chǔ)器晶體管處于編程狀態(tài)中，則使存儲(chǔ)器單元中特定的一個(gè)的第一存儲(chǔ)器晶體管處于擦除狀態(tài)中。
[0066]在根據(jù)上面方法的再進(jìn)一步實(shí)施例中，管理兩比特信息包括:通過(guò)施加編程電壓到第一存儲(chǔ)器晶體管的控制柵極、施加選擇電壓到選擇晶體管的柵極以及施加讀取電壓到第二存儲(chǔ)器晶體管的控制柵極來(lái)把數(shù)據(jù)從第二存儲(chǔ)器晶體管復(fù)制到第一存儲(chǔ)器晶體管，其中編程電壓大于讀取電壓。
[0067]進(jìn)一步的實(shí)施例涉及用于在多個(gè)非易失性存儲(chǔ)器單元的每個(gè)中管理兩比特信息的方法，其中每個(gè)非易失性存儲(chǔ)器單元包括第一存儲(chǔ)器晶體管、第二存儲(chǔ)器晶體管和選擇晶體管。
[0068]用于讀取第一存儲(chǔ)器晶體管的非易失性存儲(chǔ)器內(nèi)容的后面的方法的實(shí)施例進(jìn)一步包括施加第一源極電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第一共享比特或源極線，其中第一共享比特或源極線連接到第一存儲(chǔ)器晶體管的源極/漏極。在一個(gè)實(shí)施例中器件包括與存儲(chǔ)器關(guān)聯(lián)(例如在其外圍部分中)的偏置電路，偏置電路被配置為生成一個(gè)或多個(gè)偏置信號(hào)用于存儲(chǔ)器器件的各個(gè)端子的適當(dāng)偏置。這個(gè)實(shí)施例進(jìn)一步包括施加第一比特線電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第二共享比特或源極線，其中第二共享比特或源極線連接到第二存儲(chǔ)器晶體管的漏極/源極。此外，這個(gè)實(shí)施例包括施加第一讀取電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第一控制柵極線，其中第一控制柵極線連接到第一存儲(chǔ)器晶體管的控制柵極。另外，這個(gè)實(shí)施例包括施加第一選擇電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的選擇柵極線，其中選擇柵極線連接到選擇晶體管的柵極。最后，這個(gè)實(shí)施例包括施加第二讀取電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第二控制柵極線，其中第二控制柵極線連接到第二存儲(chǔ)器晶體管的控制柵極，并且其中第二讀取電壓大于第一讀取電壓。
[0069]根據(jù)用于讀取第二存儲(chǔ)器晶體管的非易失性存儲(chǔ)器內(nèi)容的后面的方法的實(shí)施例進(jìn)一步包括:施加第二比特線電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第一共享比特或源極線，施加第二源極電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第二共享比特或源極線，施加第三讀取電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第一控制柵極線，施加第一選擇電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的選擇柵極線，施加第四讀取電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第二控制柵極線，其中第三讀取電壓大于第四讀取電壓。
[0070]根據(jù)用于編程第一存儲(chǔ)器晶體管的非易失性存儲(chǔ)器內(nèi)容的后面的方法的進(jìn)一步實(shí)施例進(jìn)一步包括:施加第三比特線電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第一共享比特或源極線，施加第三源極電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第二共享比特或源極線，施加第一編程電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第一控制柵極線，施加第二選擇電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的選擇柵極線；施加第二編程電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第二控制柵極線，其中第一編程電壓大于第二編程電壓。
[0071]根據(jù)用于編程第二存儲(chǔ)器晶體管的非易失性存儲(chǔ)器內(nèi)容的后面的方法的實(shí)施例進(jìn)一步包括:施加第四源極電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第一共享比特或源極線，施加第四比特線電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第二共享比特或源極線，施加第三編程電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第一控制柵極線，施加第二選擇電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的選擇柵極線，施加第四編程電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第二控制柵極線，其中第四編程電壓大于第三編程電壓。
[0072]雖然本文中已圖示和描述了具體實(shí)施例，但是本領(lǐng)域普通技術(shù)人員將意識(shí)到的是，在不脫離本發(fā)明范圍的情況下，各種替代和/或等同的實(shí)施方式可以代替示出和描述的具體的實(shí)施例。本申請(qǐng)意圖覆蓋本文中論述的具體實(shí)施例的任何改變或變型。因此，本公開(kāi)意圖僅由權(quán)利要求及其等同物限制。
【權(quán)利要求】
1.一種非易失性存儲(chǔ)器器件，包括: 多個(gè)非易失性存儲(chǔ)器元件，其中至少兩個(gè)非易失性存儲(chǔ)器元件的集合每個(gè)共享一個(gè)選擇元件，所述選擇元件用于選擇非易失性存儲(chǔ)器元件的集合中特定的一個(gè)的非易失性存儲(chǔ)器元件中的一個(gè)用于讀取操作或編程操作。
2.根據(jù)權(quán)利要求1的存儲(chǔ)器器件， 其中非易失性存儲(chǔ)器元件的集合每個(gè)包括至少第一存儲(chǔ)器晶體管和第二存儲(chǔ)器晶體管，以及 其中非易失性存儲(chǔ)器元件的集合的每個(gè)中的所述選擇元件包括選擇晶體管。
3.根據(jù)權(quán)利要求2的存儲(chǔ)器器件，其中第一和第二存儲(chǔ)器晶體管的存儲(chǔ)器功能是基于浮置柵極，氮化物層或納米晶體層。
4.根據(jù)權(quán)利要求2的存儲(chǔ)器器件，進(jìn)一步包括偏置電路，偏置電路被配置為向形成組合存儲(chǔ)器單元的非易失性存儲(chǔ)器元件的集合中特定的一個(gè)的第一存儲(chǔ)器晶體管的控制柵極比向組合存儲(chǔ)器單元的第二存儲(chǔ)器晶體管的控制柵極施加更高的電壓以讀取第二存儲(chǔ)器晶體管的非易失性存儲(chǔ)器內(nèi)容。
5.根據(jù)權(quán)利要求1的存儲(chǔ)器器件，進(jìn)一步包括用于非易失性存儲(chǔ)器內(nèi)容的補(bǔ)數(shù)感測(cè)的偏置電路，所述偏置電路被配置為提供偏置信號(hào)用于: 如果兩個(gè)非易失性存儲(chǔ)器元件的集合中的一個(gè)處于擦除狀態(tài)中，則把數(shù)據(jù)編程到兩個(gè)非易失性存儲(chǔ)器元件的集合中的另一個(gè)；以及 如果兩個(gè)非易失性存儲(chǔ)器元件的集合中的一個(gè)處于編程狀態(tài)中，則使兩個(gè)非易失性存儲(chǔ)器元件的集合中的另一個(gè)處于擦除狀態(tài)中。
6.根據(jù)權(quán)利要求1的存儲(chǔ)器器件，進(jìn)一步包括偏置電路，所述偏置電路被配置為提供偏置信號(hào)以把數(shù)據(jù)從兩個(gè)非易失性存儲(chǔ)器元件的集合中的一個(gè)復(fù)制到兩個(gè)非易失性存儲(chǔ)器元件的集合中的另一個(gè)。
7.一種非易失性存儲(chǔ)器器件，包括: 多個(gè)組合存儲(chǔ)器單元，其中每個(gè)組合存儲(chǔ)器單元包括 兩個(gè)存儲(chǔ)器晶體管；和 一個(gè)選擇晶體管。
8.根據(jù)權(quán)利要求7的存儲(chǔ)器器件，其中通過(guò)耦合到相應(yīng)的組合存儲(chǔ)器單元的共享比特或源極線來(lái)提供用于每個(gè)組合存儲(chǔ)器單元的源極到漏極偏置。
9.根據(jù)權(quán)利要求8的非易失性存儲(chǔ)器器件，其中多個(gè)組合存儲(chǔ)器單元中的鄰近的組合存儲(chǔ)器單元被配置為共享相同的一個(gè)共享比特或源極線。
10.根據(jù)權(quán)利要求8的存儲(chǔ)器器件，進(jìn)一步包括偏置電路，所述偏置電路被配置為提供偏置信號(hào)用于讀取第一存儲(chǔ)器晶體管的非易失性存儲(chǔ)器內(nèi)容，所述偏置電路被配置為: 施加第一源極電壓到組合存儲(chǔ)器單元的第一共享比特或源極線，第一共享比特或源極線連接到第一存儲(chǔ)器晶體管的源極/漏極； 施加第一比特線電壓到組合存儲(chǔ)器單元的第二共享比特或源極線，第二共享比特或源極線連接到第二存儲(chǔ)器晶體管的漏極/源極； 施加第一讀取電壓到組合存儲(chǔ)器單元的第一控制柵極線，第一控制柵極線連接到第一存儲(chǔ)器晶體管的控制柵極；施加第一選擇電壓到組合存儲(chǔ)器單元的選擇柵極線，所述選擇柵極線連接到選擇晶體管的柵極；以及 施加第二讀取電壓到組合存儲(chǔ)器單元的第二控制柵極線，第二控制柵極線連接到第二存儲(chǔ)器晶體管的控制柵極，其中第二讀取電壓大于第一讀取電壓。
11.根據(jù)權(quán)利要求8的存儲(chǔ)器器件，進(jìn)一步包括偏置電路，所述偏置電路被配置為提供偏置信號(hào)用于讀取第二存儲(chǔ)器晶體管的非易失性存儲(chǔ)器內(nèi)容，所述偏置電路被配置為: 施加第二比特線電壓到組合存儲(chǔ)器單元的第一共享比特或源極線； 施加第二源極電壓到組合存儲(chǔ)器單元的第二共享比特或源極線； 施加第三讀取電壓到組合存儲(chǔ)器單元的第一控制柵極線； 施加第一選擇電壓到組合存儲(chǔ)器單元的選擇柵極線；以及 施加第四讀取電壓到組合存儲(chǔ)器單元的第二控制柵極線，其中第三讀取電壓大于第四讀取電壓。
12.根據(jù)權(quán)利要求8的存儲(chǔ)器器件，進(jìn)一步包括偏置電路，所述偏置電路被配置為提供偏置信號(hào)用于編程第一存儲(chǔ)器晶體管的非易失性存儲(chǔ)器內(nèi)容，所述偏置電路被配置為: 施加第三比特線電壓到組合存儲(chǔ)器單元的第一共享比特或源極線； 施加第三源極電壓到組合存儲(chǔ)器單元的第二共享比特或源極線； 施加第一編程電壓到組合存儲(chǔ)器單元的第一控制柵極線； 施加第二選擇電壓到組合存儲(chǔ)器單元的選擇柵極線；以及 施加第二編程電壓到組合存儲(chǔ)器單元的第二控制柵極線，其中第一編程電壓大于第二編程電壓。
13.根據(jù)權(quán)利要求8的存儲(chǔ)器器件，進(jìn)一步包括偏置電路，所述偏置電路被配置為提供偏置信號(hào)用于編程第二存儲(chǔ)器晶體管的非易失性存儲(chǔ)器內(nèi)容，所述偏置電路被配置為: 施加第四源極電壓到組合存儲(chǔ)器單元的第一共享比特或源極線； 施加第四比特線電壓到組合存儲(chǔ)器單元的第二共享比特或源極線； 施加第三編程電壓到組合存儲(chǔ)器單元的第一控制柵極線； 施加第二選擇電壓到組合存儲(chǔ)器單元的選擇柵極線；以及 施加第四編程電壓到組合存儲(chǔ)器單元的第二控制柵極線，其中第四編程電壓大于第三編程電壓。
14.根據(jù)權(quán)利要求8的存儲(chǔ)器器件，進(jìn)一步包括偏置電路，所述偏置電路被配置為提供偏置信號(hào)用于擦除第一存儲(chǔ)器晶體管和第二存儲(chǔ)器晶體管的非易失性存儲(chǔ)器內(nèi)容，所述偏置電路被配置為: 施加第五比特線電壓到組合存儲(chǔ)器單元的第一共享比特或源極線； 施加第五比特線電壓到組合存儲(chǔ)器單元的第二共享比特或源極線； 施加第一擦除電壓到組合存儲(chǔ)器單元的第一控制柵極線； 施加第三選擇電壓到組合存儲(chǔ)器單元的選擇柵極線； 施加第一擦除電壓到組合存儲(chǔ)器單元的第二控制柵極線；以及 施加第二擦除電壓到組合存儲(chǔ)器單元的基體觸點(diǎn)。
15.一種非易失性存儲(chǔ)器器件，包括: 多個(gè)雙比特存儲(chǔ)器單元，每個(gè)雙比特存儲(chǔ)器單元包括:第一非易失性存儲(chǔ)器元件； 第二非易失性存儲(chǔ)器元件；和 公共選擇元件，用于選擇多個(gè)雙比特存儲(chǔ)器單元中的一個(gè)用于讀取操作或編程操作。
16.根據(jù)權(quán)利要求15的存儲(chǔ)器器件， 其中第一非易失性存儲(chǔ)器元件和第二非易失性存儲(chǔ)器元件分別包括第一存儲(chǔ)器晶體管和第二存儲(chǔ)器晶體管； 其中公共選擇元件包括以其漏極和源極分別地耦合在第一存儲(chǔ)器晶體管的源極或漏極和第二存儲(chǔ)器晶體管的漏極或源極之間的選擇晶體管； 其中第一存儲(chǔ)器晶體管的漏極或源極耦合到第一共享比特或源極線并且第二存儲(chǔ)器晶體管的源極或漏極耦合到第二共享比特或源極線。
17.根據(jù)權(quán)利要求16的存儲(chǔ)器器件，進(jìn)一步包括偏置電路，所述偏置電路被配置為提供偏置信號(hào)用于將非易失性存儲(chǔ)器內(nèi)容從第二存儲(chǔ)器晶體管復(fù)制到第一存儲(chǔ)器晶體管，偏置電路被配置為: 施加第一比特線電壓到雙比特存儲(chǔ)器單元中特定的一個(gè)的第一共享比特或源極線； 施加第一源極電壓到雙比特存儲(chǔ)器單元中特定的一個(gè)的第二共享比特或源極線； 施加第一復(fù)制電壓到雙 比特存儲(chǔ)器單元中特定的一個(gè)的第一控制柵極線，第一控制柵極線連接到第一存儲(chǔ)器晶體管的控制柵極； 施加第一選擇電壓到雙比特存儲(chǔ)器單元中特定的一個(gè)的選擇柵極線，選擇柵極線連接到選擇晶體管的柵極；以及 施加第二復(fù)制電壓到雙比特存儲(chǔ)器單元中特定的一個(gè)的第二控制柵極線，其中第一復(fù)制電壓大于第二復(fù)制電壓。
18.一種用于在多個(gè)非易失性存儲(chǔ)器單元的每個(gè)中管理兩比特信息的方法，包括: 在各自包括至少兩個(gè)非易失性存儲(chǔ)器元件的存儲(chǔ)器單元的每個(gè)中共享一個(gè)選擇元件，所述選擇元件用于選擇存儲(chǔ)器單元中特定的一個(gè)的至少兩個(gè)非易失性存儲(chǔ)器元件中的一個(gè)用于讀取操作或編程操作。
19.根據(jù)權(quán)利要求18的方法，其中在存儲(chǔ)器單元的每個(gè)中非易失性存儲(chǔ)器元件至少包括第一存儲(chǔ)器晶體管和第二存儲(chǔ)器晶體管，并且 其中在存儲(chǔ)器單元的每個(gè)中，選擇元件包括選擇晶體管。
20.根據(jù)權(quán)利要求19的方法，其中管理兩比特信息包括向存儲(chǔ)器單元中特定的一個(gè)的第一存儲(chǔ)器晶體管的控制柵極比向存儲(chǔ)器單元中特定的一個(gè)的第二存儲(chǔ)器晶體管的控制柵極施加更高的電壓以讀取第二存儲(chǔ)器晶體管的非易失性存儲(chǔ)器內(nèi)容。
21.根據(jù)權(quán)利要求19的方法，其中管理兩比特信息包括: 如果存儲(chǔ)器單元中特定的一個(gè)的第二存儲(chǔ)器晶體管處于擦除狀態(tài)中，則把數(shù)據(jù)編程到存儲(chǔ)器單元中特定的一個(gè)的第一存儲(chǔ)器晶體管；以及 如果存儲(chǔ)器單元中特定的一個(gè)的第二存儲(chǔ)器晶體管處于編程狀態(tài)中，則使存儲(chǔ)器單元中特定的一個(gè)的第一存儲(chǔ)器晶體管處于擦除狀態(tài)中。
22.根據(jù)權(quán)利要求19的方法，其中管理兩比特信息包括: 通過(guò)以下方式把數(shù)據(jù)從第二存儲(chǔ)器晶體管復(fù)制到第一存儲(chǔ)器晶體管: 施加編程電壓到第一存儲(chǔ)器晶體管的控制柵極；施加選擇電壓到選擇晶體管的柵極；以及 施加讀取電壓到第二存儲(chǔ)器晶體管的控制柵極，其中編程電壓大于讀取電壓。
23.一種用于在多個(gè)非易失性存儲(chǔ)器單元的每個(gè)中管理兩比特信息的方法，其中每個(gè)非易失性存儲(chǔ)器單元包括: 第一存儲(chǔ)器晶體管； 第二存儲(chǔ)器晶體管；和 選擇晶體管。
24.根據(jù)權(quán)利要求23的方法，為了讀取第一存儲(chǔ)器晶體管的非易失性存儲(chǔ)器內(nèi)容，所述方法進(jìn)一步包括: 施加第一源極電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第一共享比特或源極線，第一共享比特或源極線連接到第一存儲(chǔ)器晶體管的源極/漏極； 施加第一比特線電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第二共享比特或源極線，第二共享比特或源極線連接到第二存儲(chǔ)器晶體管的漏極/源極； 施加第一讀取電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第一控制柵極線，第一控制柵極線連接到第一存儲(chǔ)器晶體管的 控制柵極； 施加第一選擇電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的選擇柵極線，選擇柵極線連接到選擇晶體管的柵極；以及 施加第二讀取電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第二控制柵極線，第二控制柵極線連接到第二存儲(chǔ)器晶體管的控制柵極，其中第二讀取電壓大于第一讀取電壓。
25.根據(jù)權(quán)利要求23的方法，為了讀取第二存儲(chǔ)器晶體管的非易失性存儲(chǔ)器內(nèi)容，所述方法進(jìn)一步包括: 施加第二比特線電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第一共享比特或源極線； 施加第二源極電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第二共享比特或源極線； 施加第三讀取電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第一控制柵極線； 施加第一選擇電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的選擇柵極線； 施加第四讀取電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第二控制柵極線，其中第三讀取電壓大于第四讀取電壓。
26.根據(jù)權(quán)利要求23的方法，為了編程第一存儲(chǔ)器晶體管的非易失性存儲(chǔ)器內(nèi)容，所述方法進(jìn)一步包括: 施加第三比特線電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第一共享比特或源極線； 施加第三源極電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第二共享比特或源極線； 施加第一編程電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第一控制柵極線； 施加第二選擇電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的選擇柵極線；以及施加第二編程電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第二控制柵極線，其中第一編程電壓大于第二編程電壓。
27.根據(jù)權(quán)利要求23的方法，為了編程第二存儲(chǔ)器晶體管的非易失性存儲(chǔ)器內(nèi)容，所述方法進(jìn)一步包括: 施加第四源極電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第一共享比特或源極線； 施加第四比特線電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第二共享比特或源極線；施加第三編程電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第一控制柵極線； 施加第二選擇電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的選擇柵極線；以及施加第四編程電壓到多個(gè)存儲(chǔ)器單元中特定的一個(gè)的第二控制柵極線，其中第四編程電壓大于第三 編程電壓。
【文檔編號(hào)】G11C16/06GK103943145SQ201410021765
【公開(kāi)日】2014年7月23日 申請(qǐng)日期:2014年1月17日 優(yōu)先權(quán)日:2013年1月17日
【發(fā)明者】U.巴克豪森, T.克恩, T.尼爾施爾, J.羅森布施 申請(qǐng)人:英飛凌科技股份有限公司