編程電壓調(diào)整方法
【專利摘要】本發(fā)明揭示了一種編程電壓調(diào)整方法，包括：設(shè)置一寫(xiě)入干擾電壓值Vrtst，所述寫(xiě)入干擾電壓值大于已定編程電壓；檢測(cè)所述寫(xiě)入干擾電壓值是否適應(yīng)于晶圓上的各個(gè)晶粒，并據(jù)此分別設(shè)置編程電壓范圍；將晶圓上的各個(gè)晶粒的編程電壓分別對(duì)應(yīng)調(diào)整到所述編程電壓范圍中。這形成了一種動(dòng)態(tài)的適應(yīng)模式，從而在工藝上提高了編程電壓的范圍，并且，這對(duì)于某些具有較大工藝波動(dòng)的產(chǎn)品而言，更具有適應(yīng)性，能夠使得檢測(cè)良率提高，以提升產(chǎn)品的質(zhì)量。
【專利說(shuō)明】編程電壓調(diào)整方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體存儲(chǔ)器【技術(shù)領(lǐng)域】，特別是涉及一種編程電壓調(diào)整方法。
【背景技術(shù)】
[0002]半導(dǎo)體存儲(chǔ)器存儲(chǔ)信息是通過(guò)熱電子注入來(lái)實(shí)現(xiàn)，這一過(guò)程被稱為編程(program)，這是利用高電場(chǎng)加速得到熱電子，使得熱電子在電場(chǎng)的作用下在源極和漏極之間形成的溝道中運(yùn)動(dòng)，并向漏極移動(dòng)，在靠近漏極的高電場(chǎng)內(nèi)獲得足夠的能量，從而離開(kāi)溝道，跳躍到存儲(chǔ)器內(nèi)的存儲(chǔ)單元例如浮柵內(nèi)，并被牢牢的鎖在存儲(chǔ)單元中，從而實(shí)現(xiàn)編程操作。
[0003]那么，存儲(chǔ)器的編程電壓范圍(piOgram window)保持在哪個(gè)范圍就顯得很重要。并且編程電壓(program voltage)也需要得到驗(yàn)證，使其處于編程電壓范圍中。這一過(guò)程通常是在CP (chip probing)站(stage)中進(jìn)行調(diào)整(trim)如圖1所示,在現(xiàn)有技術(shù)中，包括步驟S1:設(shè)置編程電壓范圍；步驟S2:調(diào)整所有晶粒的編程電壓到所述編程電壓范圍中，否則，該晶粒檢測(cè)失敗。
[0004]編程電壓范圍主要通過(guò)版圖設(shè)計(jì)(design)和工藝(process)來(lái)決定,在設(shè)計(jì)完成后，制作工藝的強(qiáng)弱將極大的制約著編程電壓范圍這一參數(shù)。一般情況下，為了能夠使得編程電壓處于所述編程電壓范圍中，需要使得編程電壓范圍較大，例如是IV，從而提高良率。但是這對(duì)于一些新的產(chǎn)品或工藝而言，例如受工藝缺陷(process weak points)等因素的影響，通常只能夠使得編程電壓范圍是0.7V甚至是0.5V。這時(shí)利用現(xiàn)有技術(shù)的方法，就會(huì)出現(xiàn)較多的檢測(cè)失敗的晶粒。那么如何在這種情況下，盡可能的提高編程電壓范圍，使得編程電壓在該范圍中，是一個(gè)巨大的挑戰(zhàn)。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于，提供一種編程電壓調(diào)整方法，以提高編程電壓范圍，從而提高廣品的良率。
[0006]為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種編程電壓調(diào)整方法，包括:
[0007]設(shè)置一寫(xiě)入干擾電壓值Vrtst，所述寫(xiě)入干擾電壓值大于已定編程電壓；
[0008]檢測(cè)所述寫(xiě)入干擾電壓值是否適應(yīng)于晶圓上的各個(gè)晶粒，并據(jù)此分別設(shè)置編程電壓范圍；
[0009]將晶圓上的各個(gè)晶粒的編程電壓分別對(duì)應(yīng)調(diào)整到所述編程電壓范圍中。
[0010]可選的，對(duì)于所述的編程電壓調(diào)整方法，檢測(cè)所述寫(xiě)入干擾電壓值是否適應(yīng)于晶圓上的各個(gè)晶粒，并據(jù)此分別設(shè)置編程電壓范圍包括:若所述寫(xiě)入干擾電壓值適應(yīng)于晶圓上的一個(gè)晶粒，則對(duì)應(yīng)該晶粒的所述編程電壓范圍為Vrtst_a?Vrtst+a，a為正數(shù)；若所述寫(xiě)入干擾電壓值不適應(yīng)于晶圓上的一個(gè)晶粒，則對(duì)應(yīng)該晶粒的所述編程電壓范圍為Vrtst_b?Vrtst-C, b>c>0。
[0011]可選的，對(duì)于所述的編程電壓調(diào)整方法，a=0.2V, b=0.4V, c=0.2V。[0012]可選的，對(duì)于所述的編程電壓調(diào)整方法，所述已定編程電壓為8V?8.4V。
[0013]可選的，對(duì)于所述的編程電壓調(diào)整方法，若將晶圓上的各個(gè)晶粒的編程電壓分別對(duì)應(yīng)調(diào)整到所述編程電壓范圍中失敗，則所述晶粒檢測(cè)為失敗。
[0014]與現(xiàn)有技術(shù)相比，本發(fā)明提供的編程電壓調(diào)整方法中，先設(shè)置一寫(xiě)入干擾電壓值Vrtst，所述寫(xiě)入干擾電壓值大于已定編程電壓；然后檢測(cè)所述寫(xiě)入干擾電壓值是否適應(yīng)于晶圓上的各個(gè)晶粒，并據(jù)此分別設(shè)置編程電壓范圍，并以此將各個(gè)晶粒的編程電壓進(jìn)行調(diào)整。這形成了一種動(dòng)態(tài)的適應(yīng)模式，從而相比現(xiàn)有技術(shù)，在工藝上提高了編程電壓的范圍，并且，這對(duì)于某些具有較大工藝波動(dòng)的產(chǎn)品而言，更具有適應(yīng)性，能夠使得檢測(cè)良率提高，以提升產(chǎn)品的質(zhì)量。
【專利附圖】

【附圖說(shuō)明】
[0015]圖1為現(xiàn)有技術(shù)中編程電壓調(diào)整方法的流程圖；
[0016]圖2為本發(fā)明實(shí)施例中編程電壓調(diào)整方法的流程圖。
【具體實(shí)施方式】
[0017]下面將結(jié)合示意圖對(duì)本發(fā)明的編程電壓調(diào)整方法進(jìn)行更詳細(xì)的描述，其中表示了本發(fā)明的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實(shí)現(xiàn)本發(fā)明的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對(duì)于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對(duì)本發(fā)明的限制。
[0018]為了清楚，不描述實(shí)際實(shí)施例的全部特征。在下列描述中，不詳細(xì)描述公知的功能和結(jié)構(gòu)，因?yàn)樗鼈儠?huì)使本發(fā)明由于不必要的細(xì)節(jié)而混亂。應(yīng)當(dāng)認(rèn)為在任何實(shí)際實(shí)施例的開(kāi)發(fā)中，必須做出大量實(shí)施細(xì)節(jié)以實(shí)現(xiàn)開(kāi)發(fā)者的特定目標(biāo)，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的限制，由一個(gè)實(shí)施例改變?yōu)榱硪粋€(gè)實(shí)施例。另外，應(yīng)當(dāng)認(rèn)為這種開(kāi)發(fā)工作可能是復(fù)雜和耗費(fèi)時(shí)間的，但是對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)僅僅是常規(guī)工作。
[0019]在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說(shuō)明和權(quán)利要求書(shū)，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說(shuō)明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說(shuō)明本發(fā)明實(shí)施例的目的。
[0020]本發(fā)明的核心思想在于，提供一種編程電壓調(diào)整方法，包括:
[0021 ] 步驟SlOI，設(shè)置一寫(xiě)入干擾電壓值Vrtst,所述寫(xiě)入干擾電壓值大于已定編程電壓；
[0022]步驟S102，檢測(cè)所述寫(xiě)入干擾電壓值是否適應(yīng)于晶圓上的各個(gè)晶粒，并據(jù)此分別設(shè)置編程電壓范圍；
[0023]步驟S103，將晶圓上的各個(gè)晶粒的編程電壓分別對(duì)應(yīng)調(diào)整到所述編程電壓范圍中。
[0024]以下列舉所述編程電壓調(diào)整方法的較優(yōu)實(shí)施例，以清楚說(shuō)明本發(fā)明的內(nèi)容，應(yīng)當(dāng)明確的是，本發(fā)明的內(nèi)容并不限制于以下實(shí)施例，其他通過(guò)本領(lǐng)域普通技術(shù)人員的常規(guī)技術(shù)手段的改進(jìn)亦在本發(fā)明的思想范圍之內(nèi)。
[0025]基于上述思想，下面提供編程電壓調(diào)整方法的較優(yōu)實(shí)施例，請(qǐng)參考圖2，圖2為本發(fā)明實(shí)施例中編程電壓調(diào)整方法的流程圖。
[0026]如圖2所示，在本實(shí)施例中，所述編程電壓調(diào)整方法包括:[0027]步驟S101，設(shè)置一寫(xiě)入干擾電壓值Vrtst，所述寫(xiě)入干擾電壓值大于已定編程電壓。通常，所述已定編程電壓為8V?8.4V，當(dāng)然，基于不同的產(chǎn)品或者工藝，該范圍可以適當(dāng)?shù)倪M(jìn)行調(diào)整，以編程電壓為8.4V為例，所述寫(xiě)入干擾電壓值Vrtst可以為8.6V，也可以更大。
[0028]步驟S102，檢測(cè)所述寫(xiě)入干擾電壓值是否適應(yīng)于晶圓上的各個(gè)晶粒，并據(jù)此分別設(shè)置編程電壓范圍。也就是說(shuō)，針對(duì)晶圓上的各個(gè)晶粒，首先進(jìn)行判斷所述寫(xiě)入干擾電壓值是否可以作為每個(gè)晶粒的編程電壓，若所述寫(xiě)入干擾電壓值可以作為一個(gè)晶粒的編程電壓，則設(shè)置對(duì)應(yīng)該晶粒的編程電壓范圍為Vrtst_a?Vrtst+a，a為正數(shù)，例如可以是0.2V，或者可以是依據(jù)需要進(jìn)行其他取值；若以所述寫(xiě)入干擾電壓值作為一個(gè)晶粒的編程電壓失敗，則設(shè)置對(duì)應(yīng)該晶粒的編程電壓范圍為Vrtst-b?Vrtst-C, b>c>0，例如b=0.4V,c=0.2V，或者可以是依據(jù)需要進(jìn)行其他取值。
[0029]步驟S103，將晶圓上的各個(gè)晶粒的編程電壓分別對(duì)應(yīng)調(diào)整到所述編程電壓范圍中。此外，若將晶圓上的各個(gè)晶粒的編程電壓分別對(duì)應(yīng)調(diào)整到所述編程電壓范圍中失敗，則所述晶粒檢測(cè)為失敗。
[0030]在本發(fā)明實(shí)施例給出的方法中，能夠有效地在工藝方面上使得編程電壓范圍擴(kuò)大，相比現(xiàn)有技術(shù)，至少能夠提升0.2V?0.4V。并且，在上述過(guò)程中，對(duì)于一個(gè)晶粒的寫(xiě)入干擾電壓值可以進(jìn)行多次設(shè)定，以此進(jìn)行調(diào)整，從而能夠有效地獲得較為準(zhǔn)確的編程電壓范圍，考慮到大批量產(chǎn)品參數(shù)的波動(dòng)性(variation)，而本發(fā)明實(shí)施例的方法則能夠進(jìn)行動(dòng)態(tài)的調(diào)整，從而有針對(duì)性的得到相應(yīng)的編程電壓范圍，這就提高了晶粒的檢測(cè)通過(guò)率，使得良率提聞，進(jìn)而提升了廣品的質(zhì)量。
[0031]顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
【權(quán)利要求】
1.一種編程電壓調(diào)整方法，其特征在于，包括: 設(shè)置一寫(xiě)入干擾電壓值Vrtst，所述寫(xiě)入干擾電壓值大于已定編程電壓； 檢測(cè)所述寫(xiě)入干擾電壓值是否適應(yīng)于晶圓上的各個(gè)晶粒，并據(jù)此分別設(shè)置編程電壓范圍； 將晶圓上的各個(gè)晶粒的編程電壓分別對(duì)應(yīng)調(diào)整到所述編程電壓范圍中。
2.如權(quán)利要求1所述的編程電壓調(diào)整方法，其特征在于，檢測(cè)所述寫(xiě)入干擾電壓值是否適應(yīng)于晶圓上的各個(gè)晶粒，并據(jù)此分別設(shè)置編程電壓范圍包括:若所述寫(xiě)入干擾電壓值適應(yīng)于晶圓上的一個(gè)晶粒，則對(duì)應(yīng)該晶粒的所述編程電壓范圍為Vrtst_a?Vrtst+a，a為正數(shù)；若所述寫(xiě)入干擾電壓值不適應(yīng)于晶圓上的一個(gè)晶粒，則對(duì)應(yīng)該晶粒的所述編程電壓范圍為 Vrtst_b ?Vrtst-C, b>c>0。
3.如權(quán)利要求1所述的編程電壓調(diào)整方法，其特征在于，a=0.2V，b=0.4V，c=0.2V。
4.如權(quán)利要求3所述的編程電壓調(diào)整方法，其特征在于，所述已定編程電壓為8V?8.4V。
5.如權(quán)利要求1所述的編程電壓調(diào)整方法，其特征在于，若將晶圓上的各個(gè)晶粒的編程電壓分別對(duì)應(yīng)調(diào)整到所述編程電壓范圍中失敗，則所述晶粒檢測(cè)為失敗。
【文檔編號(hào)】G11C16/34GK103886909SQ201410098305
【公開(kāi)日】2014年6月25日 申請(qǐng)日期:2014年3月17日 優(yōu)先權(quán)日:2014年3月17日
【發(fā)明者】錢亮 申請(qǐng)人:上海華虹宏力半導(dǎo)體制造有限公司