存儲(chǔ)器的快速內(nèi)建自測(cè)試系統(tǒng)及方法
【專利摘要】本發(fā)明涉及一種存儲(chǔ)器的快速內(nèi)建自測(cè)試系統(tǒng)及方法，包括一個(gè)控制器、一個(gè)測(cè)試向量產(chǎn)生器、一個(gè)全局比較器和若干個(gè)本地比較器；在兼容傳統(tǒng)的內(nèi)建自測(cè)試的基礎(chǔ)上，使用一個(gè)額外的控制信號(hào)可以實(shí)現(xiàn)同時(shí)對(duì)多個(gè)存儲(chǔ)器或者一個(gè)存儲(chǔ)器的多個(gè)存儲(chǔ)模塊進(jìn)行并行測(cè)試，從而顯著減少測(cè)試時(shí)間，節(jié)約布局面積。
【專利說明】存儲(chǔ)器的快速內(nèi)建自測(cè)試系統(tǒng)及方法
【【技術(shù)領(lǐng)域】】
[0001]本發(fā)明屬于存儲(chǔ)器【技術(shù)領(lǐng)域】，涉及一種存儲(chǔ)器的快速內(nèi)建自測(cè)試系統(tǒng)及方法，尤其涉及一種嵌入式靜態(tài)隨機(jī)存儲(chǔ)器的快速內(nèi)建自自測(cè)試系統(tǒng)及方法。
【【背景技術(shù)】】
[0002]存儲(chǔ)器的 內(nèi)建自自測(cè)試(MBIST)是一種廣泛應(yīng)用的可測(cè)性設(shè)計(jì)技術(shù)，它通過在芯片上內(nèi)建的硬件電路自動(dòng)實(shí)現(xiàn)存儲(chǔ)器單元或陣列的測(cè)試。雖然會(huì)造成一定的面積損失，但是該損失所占芯片面積的比例很小，并且MBIST具有眾多的優(yōu)勢(shì):首先它實(shí)現(xiàn)了可測(cè)試設(shè)計(jì)的自動(dòng)化，實(shí)現(xiàn)了高測(cè)試質(zhì)量、低測(cè)試成本的目標(biāo)；其次它可以利用系統(tǒng)時(shí)鐘進(jìn)行全速測(cè)試，實(shí)現(xiàn)了高故障覆蓋、低測(cè)試時(shí)間的目標(biāo)。因此MBIST是目前主流的嵌入式存儲(chǔ)器測(cè)試設(shè)計(jì)技術(shù)。在測(cè)試時(shí)，MBIST根據(jù)算法的不同需要對(duì)存儲(chǔ)器的所有地址進(jìn)行多次遍歷。存儲(chǔ)器數(shù)量越多，每個(gè)存儲(chǔ)器的容量越大，需要的測(cè)試時(shí)間也越長(zhǎng)。隨著芯片的不斷發(fā)展進(jìn)步，芯片中使用的存儲(chǔ)器的數(shù)量和容量在不斷增加，造成測(cè)試時(shí)間的迅速增長(zhǎng)。
【
【發(fā)明內(nèi)容】
】
[0003]本發(fā)明的目的在于，提供一種存儲(chǔ)器的快速內(nèi)建自測(cè)試系統(tǒng)及方法，以解決【背景技術(shù)】中測(cè)試時(shí)間增長(zhǎng)問題。本發(fā)明在兼容傳統(tǒng)的內(nèi)建自測(cè)試的基礎(chǔ)上,通過增加若干個(gè)本地比較器并對(duì)控制器、測(cè)試向量生成器和全局比較器進(jìn)行調(diào)整，使用一個(gè)額外的控制信號(hào)可以實(shí)現(xiàn)同時(shí)對(duì)多個(gè)存儲(chǔ)器或者一個(gè)存儲(chǔ)器的多個(gè)存儲(chǔ)模塊進(jìn)行并行測(cè)試，從而顯著減少測(cè)試時(shí)間。
[0004]為了實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案:
[0005]存儲(chǔ)器的快速內(nèi)建自測(cè)試系統(tǒng)，包括一個(gè)控制器、一個(gè)測(cè)試向量產(chǎn)生器、一個(gè)全局比較器、N個(gè)存儲(chǔ)器和N-1個(gè)本地比較器；N為正整數(shù)；
[0006]控制器表示當(dāng)前MBIST的工作狀態(tài)的輸出信號(hào)ST連接至測(cè)試向量產(chǎn)生器；
[0007]控制器表示期望的存儲(chǔ)器輸出數(shù)據(jù)的輸出信號(hào)QX連接到全局比較器；
[0008]控制器的輸出信號(hào)BP連接到所有的本地比較器，用于分別控制本地比較器輸出數(shù)據(jù)的選擇，能夠?qū)⑷我庖粋€(gè)存儲(chǔ)器的輸出連接至全局比較器；
[0009]控制器的輸出信號(hào)MUX連接到所有的存儲(chǔ)器；
[0010]全局比較器的輸入QXO和RESO連接至第N_1個(gè)本地比較器；
[0011]全局比較器表示期望的輸出數(shù)據(jù)和存儲(chǔ)器實(shí)際輸出數(shù)據(jù)的最終比較結(jié)果的輸出RES連接到控制器；
[0012]第N-1個(gè)本地比較器的輸入數(shù)據(jù)為第N個(gè)存儲(chǔ)器的輸出數(shù)據(jù)Qlri和第N-1個(gè)存儲(chǔ)器的輸出數(shù)據(jù)Qn-2 ;其輸出數(shù)據(jù)QXim連接至第N-2個(gè)本地比較器的輸入數(shù)據(jù);第N-1個(gè)本地比較器輸出比較結(jié)果RESlri連接至第N-2個(gè)本地比較器的輸入比較結(jié)果；除了第N-1個(gè)本地比較器外，第η個(gè)本地比較器的輸入數(shù)據(jù)為第η個(gè)存儲(chǔ)器的輸出數(shù)據(jù)Qn和第n+1個(gè)本地比較器的輸出數(shù)據(jù)QXn+1 ;第η個(gè)本地比較器輸出比較結(jié)果RESn連接至第η-1個(gè)本地比較器的輸入比較結(jié)果；n ( N-1 ；
[0013]測(cè)試向量產(chǎn)生器連接控制器和所有存儲(chǔ)器。
[0014]本發(fā)明進(jìn)一步的改進(jìn)在于:第一個(gè)本地比較器的輸入比較結(jié)果RES2，固定為‘0’ ；在MBIST開始時(shí)，MUX為‘I’，存儲(chǔ)器連接至MBIST ;當(dāng)MUX為‘0’時(shí)，存儲(chǔ)器與MIBST斷開，并連接到系統(tǒng)總線；控制器連接到外界的信號(hào)有輸入時(shí)鐘信號(hào)CLK、輸入信號(hào)START、輸入信號(hào)ALL、輸入信號(hào)RESET、輸出信號(hào)FINISH和輸出信號(hào)FAIL ;輸入信號(hào)START為‘I’時(shí)，MBIST開始工作；輸入信號(hào)ALL為‘I’時(shí)MBIST進(jìn)入并行測(cè)試模式，對(duì)所有存儲(chǔ)器同時(shí)進(jìn)行測(cè)試；輸入信號(hào)ALL為‘0’時(shí)MBIST工作在兼容模式，對(duì)所有存儲(chǔ)器逐個(gè)進(jìn)行測(cè)試；輸入信號(hào)RESET為‘I’時(shí)，對(duì)MBIST進(jìn)行復(fù)位；輸出信號(hào)FINISH為‘I’表示MBIST已經(jīng)完成測(cè)試；輸出信號(hào)FAIL為‘I’表示MBIST發(fā)現(xiàn)錯(cuò)誤。
[0015]本發(fā)明進(jìn)一步的改進(jìn)在于:測(cè)試向量產(chǎn)生器的輸出信號(hào)DONE連接到控制器；當(dāng)DONE為‘I’時(shí)，表示一次遍歷測(cè)試算法執(zhí)行完畢；測(cè)試向量發(fā)生器的輸出信號(hào)VEC連接所有存儲(chǔ)器，表示其所產(chǎn)生的測(cè)試向量，其中包括存儲(chǔ)器片選使能信號(hào)和讀寫命令CMD。
[0016]本發(fā)明進(jìn)一步的改進(jìn)在于:存儲(chǔ)器的輸出數(shù)據(jù)為N位；一個(gè)本地比較器包括N個(gè)一位數(shù)據(jù)比較器和一個(gè)N+1輸入的或門，其端口有兩個(gè)輸入數(shù)據(jù)QA和QB，輸入比較結(jié)果RESA，數(shù)據(jù)選擇信號(hào)BP，輸出數(shù)據(jù)Q和輸出比較結(jié)果RES ;N為自然數(shù)；第m個(gè)一位數(shù)據(jù)比較器，其輸入端BP連接至本地比較器的數(shù)據(jù)選擇信號(hào)BP，其輸入端QA和QB分別連接到本地比較器的輸入數(shù)據(jù)的第m位QA〈m>和QB〈m>，其輸出端Q連接到本地比較器的第m位輸出數(shù)據(jù)Q〈m>，其輸出端RES為本地比較器的RESm信號(hào)并連接至或門的輸入端口 m ;m為正整數(shù)，且O < m〈N ;或門的輸入端口 N連接本地比較器的輸入比較結(jié)果RESA，其輸出端口 Z連接本地比較器的輸出比較結(jié)果RES ;當(dāng)或門的N+1個(gè)輸入中有任何一個(gè)為‘I’時(shí)，其輸出為‘I’。
[0017]本發(fā)明進(jìn)一步的改進(jìn)在于:所述一位數(shù)據(jù)比較器包括一個(gè)二輸入的多路選擇器(3010)和一個(gè)異或門；多路選擇器，其輸入端A、B和SELA分別連接至一位比較器的輸入端QA、QB和BP，其輸出端為一位比較器的輸出端Q ;異或門，其輸入端A和B分別連接至一位比較器的輸入端QA和QB,其輸出端為一位比較器的輸出端RES ;—位比較器的輸入BP為‘I’時(shí)，其輸出Q等于QA，否則為QB ;當(dāng)QA與QB不等時(shí)，其輸出RES為‘1’，否則為‘O’。
[0018]本發(fā)明進(jìn)一步的改進(jìn)在于:全局比較器包括N個(gè)異或門和一個(gè)N+1輸入的或門，其端口有兩個(gè)輸入數(shù)據(jù)QX和QX0，輸入比較結(jié)果RESO和輸出比較結(jié)果RES ；N為自然數(shù)；第m個(gè)異或門，其輸入端A和B分別連接到全局比較器輸入數(shù)據(jù)的第m位QX〈m>和QX0〈m>，其輸出端X為全局比較器的RESXm信號(hào)并連接至或門的輸入端口 m ;m為正整數(shù)，且O≤m〈N ;或門，其輸入端口 N連接全局比較器的輸入比較結(jié)果RESO，其輸出端口 Z連接全局比較器的輸出比較結(jié)果RES ;當(dāng)或門的N+1個(gè)輸入中有任何一個(gè)為‘I’時(shí)，其輸出為‘I’。
[0019](131)控制器的狀態(tài)轉(zhuǎn)換包括:
[0020]STO為初始狀態(tài)，表示BIST處于空閑，當(dāng)START為‘I’且ALL為‘I’時(shí)，轉(zhuǎn)換到狀態(tài)STN+2 ;當(dāng)START為‘I’且ALL為‘O，時(shí)，轉(zhuǎn)換到狀態(tài)STl ；
[0021]STn表示測(cè)試第η存儲(chǔ)器，當(dāng)DONE為‘I’時(shí)，轉(zhuǎn)換到狀態(tài)STn+Ι ;當(dāng)00肥為‘0’時(shí)，保持STn狀態(tài)；
[0022]STN+1表示測(cè)試結(jié)束，當(dāng)RESET為‘I’時(shí)，轉(zhuǎn)換到狀態(tài)STO ；
[0023]STN+2表示并行測(cè)試所有存儲(chǔ)器，當(dāng)DONE為‘ I’時(shí)，轉(zhuǎn)換到狀態(tài)ST N+1 ；當(dāng)DONE為‘O，時(shí)，保持ST N+2狀態(tài)。 [0024]存儲(chǔ)器的快速內(nèi)建自測(cè)試系統(tǒng)的測(cè)試方法，包括以下步驟:測(cè)試向量產(chǎn)生器受控制器控制并連接到所有的待測(cè)存儲(chǔ)器，測(cè)試向量產(chǎn)生器產(chǎn)生測(cè)試向量，該測(cè)試向量對(duì)所有待測(cè)存儲(chǔ)器同時(shí)進(jìn)行相同操作；全局比較器將來自控制器的期望的存儲(chǔ)器的正常輸出數(shù)據(jù)與來自最后一個(gè)本地比較器的實(shí)際存儲(chǔ)器的輸出數(shù)據(jù)做比較，并根據(jù)來自最后一個(gè)本地比較器的比較結(jié)果，綜合生成總的比較結(jié)果反饋給控制器。
[0025]本發(fā)明控制器增加一個(gè)額外的控制信號(hào)，可以兼容傳統(tǒng)的內(nèi)建自測(cè)試方式，也可以同時(shí)對(duì)多個(gè)存儲(chǔ)器進(jìn)行并行測(cè)試；增加了若干本地比較器。本地比較器的輸入為與其對(duì)應(yīng)的存儲(chǔ)器的輸出和來自上一個(gè)本地比較器或者存儲(chǔ)器的輸出。其中第一個(gè)本地比較器的輸入數(shù)據(jù)連接到兩個(gè)相鄰的存儲(chǔ)器的輸出數(shù)據(jù)，其余本地比較器的輸入數(shù)據(jù)連接到上一個(gè)本地比較器的輸出數(shù)據(jù)和與其對(duì)應(yīng)的一個(gè)存儲(chǔ)器的輸出數(shù)據(jù)。第一個(gè)本地比較器的輸入比較結(jié)果固定為低‘0’，其余本地比較器的輸入比較結(jié)果連接到上一個(gè)本地比較器的輸出比較結(jié)果。本地比較器的輸出為其兩個(gè)輸入數(shù)據(jù)的比較結(jié)果及其二者之一。其中最后一個(gè)本地比較器的輸出連接到全局比較器的輸入，其余本地比較器的輸出連接到下一個(gè)本地比較器的輸入。
[0026]測(cè)試向量產(chǎn)生器受控制器控制并連接到所有的待測(cè)存儲(chǔ)器，它可以產(chǎn)生測(cè)試向量，該向量能夠?qū)λ写郎y(cè)存儲(chǔ)器同時(shí)進(jìn)行相同操作；
[0027]全局比較器將來自控制器的期望的存儲(chǔ)器的正常輸出數(shù)據(jù)與來自最后一個(gè)本地比較器的實(shí)際存儲(chǔ)器的輸出數(shù)據(jù)做比較，并根據(jù)來自最后一個(gè)本地比較器的比較結(jié)果，綜合生成總的比較結(jié)果反饋給控制器。
[0028]相對(duì)于現(xiàn)有技術(shù)，本發(fā)明的優(yōu)點(diǎn)是:
[0029]1.節(jié)省測(cè)試時(shí)間。多個(gè)存儲(chǔ)器或者一個(gè)存儲(chǔ)器的多個(gè)存儲(chǔ)模塊可以進(jìn)行并行測(cè)試，從而顯著減少測(cè)試時(shí)間。
[0030]2.節(jié)省布局空間。多個(gè)存儲(chǔ)器共享一個(gè)MBIST模塊，相比為多個(gè)存儲(chǔ)器逐個(gè)添加MBIST的方法，可以顯著減少版圖面積，節(jié)省布局空間。
【【專利附圖】

【附圖說明】】
[0031]圖1是本發(fā)明MBIST的電路圖。
[0032]圖2是一種傳統(tǒng)MBIST的電路圖。
[0033]圖3是本發(fā)明的一個(gè)本地比較器的電路圖。
[0034]圖4是本發(fā)明的一個(gè)本地比較器中一位數(shù)據(jù)比較器的電路圖。
[0035]圖5是本發(fā)明的一個(gè)全局比較器的電路圖。
[0036]圖6是本發(fā)明的一個(gè)控制器的狀態(tài)轉(zhuǎn)換圖。
[0037]圖7是本發(fā)明的一個(gè)測(cè)試向量產(chǎn)生器產(chǎn)生的激勵(lì)波形圖。
[0038]圖8是本發(fā)明的一個(gè)并行測(cè)試的波形圖實(shí)例。
【【具體實(shí)施方式】】
[0039]參見圖1和圖2，圖1是本發(fā)明存儲(chǔ)器的快速內(nèi)建自測(cè)試系統(tǒng)(MBIST)的電路圖實(shí)例，圖2是一種傳統(tǒng)MBIST的電路圖實(shí)例。本發(fā)明使用改進(jìn)后的存儲(chǔ)器的快速內(nèi)建自測(cè)試電路I (MBIST)，增加若干個(gè)本地比較器3可以同時(shí)對(duì)多個(gè)存儲(chǔ)器2進(jìn)行并行測(cè)試，從而顯著減少測(cè)試時(shí)間。本發(fā)明包括X個(gè)存儲(chǔ)器和X-1個(gè)本地比較器。
[0040]改進(jìn)后的MBIST電路I包括測(cè)試向量產(chǎn)生器11、控制器12和全局比較器13。
[0041]控制器12連接到外界的信號(hào)有輸入時(shí)鐘信號(hào)CLK、輸入信號(hào)START、輸入信號(hào)ALL、輸入信號(hào)RESET、輸出信號(hào)FINISH和輸出信號(hào)FAIL ;輸入信號(hào)START為‘I，時(shí)，MBIST開始工作。輸入信號(hào)ALL為‘I’時(shí)MBIST進(jìn)入并行測(cè)試模式，對(duì)所有存儲(chǔ)器20、21、22同時(shí)進(jìn)行測(cè)試；輸入信號(hào)ALL為‘0’時(shí)MBIST工作在兼容模式，按照一般的內(nèi)建自測(cè)試方式對(duì)所有存儲(chǔ)器逐個(gè)進(jìn)行測(cè)試；輸入信號(hào)RESET為‘I，時(shí)，對(duì)MBIST進(jìn)行復(fù)位；輸出信號(hào)FINISH為‘I，表示MBIST已經(jīng)完成測(cè)試。輸出信號(hào)FAIL為‘I’表示MBIST發(fā)現(xiàn)錯(cuò)誤。
[0042]控制器12的輸出信號(hào)ST表示當(dāng)前MBIST的工作狀態(tài)，連接至測(cè)試向量產(chǎn)生器11。
[0043]控制器12的輸出信號(hào)QX表示期望的存儲(chǔ)器輸出數(shù)據(jù)，連接到全局比較器13 ；
[0044]控制器12的輸出信號(hào)BP連接到所有的本地比較器30、31，用于分別控制本地比較器輸出數(shù)據(jù)的選擇，可以將任意一個(gè)存儲(chǔ)器的輸出連接至全局比較器13。
[0045]控制器12的輸出信號(hào)MUX連接到所有的存儲(chǔ)器20、21、22。在MBIST開始時(shí)，MUX為‘1’，存儲(chǔ)器連接至MBIST。當(dāng)MUX為‘0’時(shí)，存儲(chǔ)器與MIBST斷開，并連接到系統(tǒng)總線。
[0046]測(cè)試向量產(chǎn)生器11的輸出信號(hào)DONE連接到控制器12。當(dāng)DONE為‘ I’時(shí)，表示一次March C-算法執(zhí)行完畢，實(shí)際上可選的遍歷測(cè)試有算法有多種，不僅僅這里舉例的MarchC-算法一種。
[0047]測(cè)試向量發(fā)生器11的輸出信號(hào)VEC表示其所產(chǎn)生的測(cè)試向量，其中包括存儲(chǔ)器片選使能信號(hào)CEN〈2:0>和讀寫命令CMD。CEN〈2:0>分別使能存儲(chǔ)器22、21、20。當(dāng)CEN〈0>為‘0’時(shí)，存儲(chǔ)器20使能可以執(zhí)行CMD所指示的命令，其余存儲(chǔ)器以此類推；當(dāng)CEN〈2:0>都為‘O，時(shí)，所有存儲(chǔ)器22、21、20同時(shí)使能，且執(zhí)行相同的命令CMD。
[0048]全局比較器13的輸入QXO和RESO連接至最后一個(gè)本地比較器30。
[0049]全局比較器13的輸出RES連接到控制器12，表示期望的輸出數(shù)據(jù)和存儲(chǔ)器實(shí)際輸出數(shù)據(jù)的最終比較結(jié)果。
[0050]本實(shí)例包括兩個(gè)本地比較器30、31。本地比較器31是第一個(gè)本地比較器，本地比較器30是最后一個(gè)本地比較器。
[0051]本地比較器31，其輸入數(shù)據(jù)為存儲(chǔ)器22的輸出數(shù)據(jù)Q2和存儲(chǔ)器21的輸出數(shù)據(jù)Ql ;其輸入比較結(jié)果RES2，固定為‘0’ ；其輸出數(shù)據(jù)QXl連接至本地比較器30的輸入數(shù)據(jù)；其輸出比較結(jié)果RESl連接至本地比較器30的輸入比較結(jié)果。
[0052]本地比較器30，其輸入為QXl和存儲(chǔ)器20的輸出數(shù)據(jù)QO ;其輸入比較結(jié)果為RESl ;其輸出為QXO和RESO。
[0053]本實(shí)例包含了三個(gè)存儲(chǔ)器20、21、22，實(shí)際上數(shù)量可以不同。
[0054]參見圖3，圖3是本發(fā)明的一個(gè)本地比較器的電路圖。存儲(chǔ)器的輸出數(shù)據(jù)為N位。一個(gè)本地比較器包括N個(gè)一位數(shù)據(jù)比較器301和一個(gè)N+1輸入的或門300，其端口有兩個(gè)輸入數(shù)據(jù)QA和QB，輸入比較結(jié)果RESA，數(shù)據(jù)選擇信號(hào)BP，輸出數(shù)據(jù)Q和輸出比較結(jié)果RES ；(N為自然數(shù))。
[0055]第m個(gè)一位數(shù)據(jù)比較器，其輸入端BP連接至本地比較器的數(shù)據(jù)選擇信號(hào)BP，其輸入端QA和QB分別連接到本地比較器的輸入數(shù)據(jù)的第m位QA〈m>和QB〈m>，其輸出端Q連接到本地比較器的第m位輸出數(shù)據(jù)Q〈m>，其輸出端RES為本地比較器的RESm信號(hào)并連接至或門300的輸入端口 m。(m為正整數(shù)，且O≤m〈N)
[0056]或門300，其輸入端口 N連接本地比較器的輸入比較結(jié)果RESA，其輸出端口 Z連接本地比較器的輸出比較結(jié)果RES。當(dāng)或門300的N+1個(gè)輸入中有任何一個(gè)為‘I’時(shí)，其輸出為 ‘I，。
[0057]參見圖4，圖4是本發(fā)明的一個(gè)本地比較器中一位數(shù)據(jù)比較器的電路圖。一位數(shù)據(jù)比較器包括一個(gè)二輸入的多路選擇器3010和一個(gè)異或門3011。
[0058]多路選擇器3010，其輸入端A、B和SELA分別連接至一位比較器的輸入端QA、QB和BP,其輸出端為一位比較器的輸出端Q。
[0059]異或門3011，其輸入端A和B分別連接至一位比較器的輸入端QA和QB，其輸出端為一位比較器的輸出端RES。
[0060]一位比較器的輸入BP為‘I’時(shí)，其輸出Q等于QA，否則為QB ;當(dāng)QA與QB不等時(shí)，其輸出RES為‘1’，否則為‘O’。
[0061]參見圖5，圖5是本發(fā)明的一個(gè)全局比較器的電路圖。一個(gè)全局比較器包括N個(gè)異或門131和一個(gè)N+1輸入的或門130，其端口有兩個(gè)輸入數(shù)據(jù)QX和QXO，輸入比較結(jié)果RESO和輸出比較結(jié)果RES ； (N為自然數(shù))。
[0062]第m個(gè)異或門，其輸入端A和B分別連接到全局比較器輸入數(shù)據(jù)的第m位QX〈m>和QX0〈m>，其輸出端X為全局比較器的RESXm信號(hào)并連接至或門130的輸入端口 m;(m為正整數(shù)，且O≤m〈N)。
[0063]或門130，其輸入端口 N連接全局比較器的輸入比較結(jié)果RES0，其輸出端口 Z連接全局比較器的輸出比較結(jié)果RES。當(dāng)或門130的N+1個(gè)輸入中有任何一個(gè)為‘I’時(shí)，其輸出為 ‘I，。
[0064]參見圖6，圖6是本發(fā)明的一個(gè)控制器的狀態(tài)轉(zhuǎn)換圖，其中:
[0065]STO為初始狀態(tài)，表示BIST處于空閑，當(dāng)START為‘I’且ALL為‘I’時(shí)，轉(zhuǎn)換到狀態(tài)ST5 ;當(dāng)START為‘I’且ALL為‘O，時(shí)，轉(zhuǎn)換到狀態(tài)STl ；
[0066]STl表示測(cè)試存儲(chǔ)器20，當(dāng)DONE為‘I’時(shí)，轉(zhuǎn)換到狀態(tài)ST2 ;當(dāng)DONE為‘0’時(shí)，保持STl狀態(tài)；
[0067]ST2表示測(cè)試存儲(chǔ)器21，當(dāng)DONE為‘I’時(shí)，轉(zhuǎn)換到狀態(tài)ST3 ;當(dāng)DONE為‘0’時(shí)，保持ST2狀態(tài)；
[0068]ST3表示測(cè)試存儲(chǔ)器22，當(dāng)DONE為‘I’時(shí)，轉(zhuǎn)換到狀態(tài)ST4 ;當(dāng)DONE為‘0’時(shí)，保持ST3狀態(tài)；
[0069]ST4表示測(cè)試結(jié)束，當(dāng)RESET為‘I’時(shí)，轉(zhuǎn)換到狀態(tài)STO ；
[0070]ST5表示并行測(cè)試所有存儲(chǔ)器，當(dāng)DONE為‘I’時(shí)，轉(zhuǎn)換到狀態(tài)ST4 ;當(dāng)DONE為‘0’時(shí)，保持ST5狀態(tài)；
[0071]參見圖7 (a)和圖7 (b)是本發(fā)明的一個(gè)測(cè)試向量產(chǎn)生器產(chǎn)生的激勵(lì)波形圖。測(cè)試使用的是March C-算法，輸出的測(cè)試向量VEC包括CEN〈2:0>和CMD。CEN〈2:0>用于控制存儲(chǔ)器的使能，其第O個(gè)信號(hào)CEN〈0>控制存儲(chǔ)器20，其余以此類推。CMD表示測(cè)試命令，包括地址、操作、數(shù)據(jù)。圖中‘丨’表示地址遞增，‘丨’表示地址遞減；‘R0’表示讀0，‘R1’表示讀1，‘W，表示寫0，‘W1’表示寫I ;例如‘丨W)，表示按遞增順序?qū)Υ鎯?chǔ)器所有地址寫O。
[0072]圖7 (a)是輸入信號(hào)ALL為‘0’時(shí)MBIST工作在兼容模式，按照一般的內(nèi)建自測(cè)試方式對(duì)所有存儲(chǔ)器逐個(gè)進(jìn)行測(cè)試。在測(cè)試存儲(chǔ)器20的STl狀態(tài)時(shí)，CEN<2:0>為‘110’，即只有CEN〈0>為‘0’，同時(shí)執(zhí)行March C-算法，對(duì)存儲(chǔ)器20進(jìn)行遍歷測(cè)試，耗時(shí)T。測(cè)試其余兩個(gè)存儲(chǔ)器時(shí)，相應(yīng)的CEN信號(hào)為‘0’，并再次執(zhí)行同樣的March C-算法進(jìn)行遍歷測(cè)試。由于需要執(zhí)行3次March C-算法，總的測(cè)試耗時(shí)是T的三倍。
[0073]圖7 (b)是輸入信號(hào)ALL為‘I’時(shí)MBIST進(jìn)入并行測(cè)試模式，對(duì)所有存儲(chǔ)器同時(shí)進(jìn)行測(cè)試。在測(cè)試所有存儲(chǔ)器的ST5狀態(tài)時(shí)，CEN〈2:0>為‘000’，所有的存儲(chǔ)器同時(shí)被使能，并同時(shí)執(zhí)行相同的March C-算法。由于只需要執(zhí)行一次March C-算法，總測(cè)試耗時(shí)T。
[0074]參見圖8，圖8是本發(fā)明的一個(gè)并行測(cè)試的波形圖實(shí)例。圖中節(jié)選了 March C-算法最后一段按照降序?qū)Υ鎯?chǔ)器所有地址讀O的操作，S卩‘丨R0’。圖中列舉了兩個(gè)發(fā)生錯(cuò)誤讀操作的地址Errorl和Error2。
[0075]Errorl地址時(shí)，所有存儲(chǔ)器22、21、20的輸出數(shù)據(jù)Q2、Q1和QO都為‘I’，而實(shí)際由控制器12給出的期望的輸出數(shù)據(jù)QX為‘0’，應(yīng)為讀出錯(cuò)誤。該操作過程中，第一步，存儲(chǔ)器22的輸出Q2和存儲(chǔ)器21的輸出Ql在本地比較器31進(jìn)行比較，由于結(jié)果相同，所以輸出比較結(jié)果RESl為‘0’，同時(shí)由于該本地比較器的BP為‘0’，則輸出QXl等于Q1。第二步，存儲(chǔ)器20的輸出QO和來自本地比較器31的輸出QXl在本地比較器30進(jìn)行比較，由于結(jié)果相同，且輸入比較結(jié)果RESl為‘0’，所以輸出比較結(jié)果RESO為‘0’，同時(shí)由于該本地比較器的BP為‘0’，則輸出QXO等于Q0。第三步，本地比較器30的輸出QXO與來自控制器的期望輸出數(shù)據(jù)QX在全局比較器進(jìn)行比較，由于結(jié)果不同，雖然輸入比較結(jié)果RESO為‘0’，但是最終的比較結(jié)果RES為‘I’，表示當(dāng)前是一個(gè)錯(cuò)誤的讀操作，控制器12在該錯(cuò)誤讀操作的下一個(gè)時(shí)鐘周期將FAIL信號(hào)置為‘I’，并保持直至RESET復(fù)位，表示測(cè)試存儲(chǔ)器中發(fā)現(xiàn)錯(cuò)誤。
[0076]Erix)r2地址時(shí)，存儲(chǔ)器22的輸出數(shù)據(jù)Q2為‘I’其余兩個(gè)存儲(chǔ)器的輸出數(shù)據(jù)(Ql和Q0)都為‘0’，實(shí)際由控制器12給出的期望的輸出數(shù)據(jù)QX為‘0’，應(yīng)為讀出錯(cuò)誤。該操作過程中，第一步，存儲(chǔ)器22的輸出Q2和存儲(chǔ)器21的輸出Ql在本地比較器31進(jìn)行比較，由于結(jié)果不同，所以輸出比較結(jié)果RESl為‘1’，同時(shí)由于該本地比較器的BP為‘0’，則輸出QXl等于Q1。第二步，存儲(chǔ)器20的輸出QO和來自本地比較器31的輸出QXl在本地比較器30進(jìn)行比較，雖然結(jié)果相同，但輸入比較結(jié)果RESl為‘1’，所以輸出比較結(jié)果RESO為‘1’，同時(shí)由于該本地比較器的BP為‘0’，則輸出QXO等于Q0。第三步，本地比較器30的輸出QXO與來自控制器的期望輸出數(shù)據(jù)QX在全局比較器進(jìn)行比較，雖然結(jié)果相同，但輸入比較結(jié)果RESO為‘1’，所以最終的比較結(jié)果RES為‘I’，表示當(dāng)前是一個(gè)錯(cuò)誤的讀操作，控制器12在該錯(cuò)誤讀操作的下一個(gè)時(shí)鐘周期將FAIL信號(hào)置為‘I’。
[0077]在測(cè)試向量發(fā)生器11開始執(zhí)行一遍March C-算法時(shí)，DONE信號(hào)為‘0’，直到結(jié)束變?yōu)椤甀’，控制器12在下一個(gè)時(shí)鐘周期轉(zhuǎn)換到結(jié)束狀態(tài)ST4，并將FINISH信號(hào)由‘0’置為‘ I ’，并保持直到RESET復(fù)位，表示測(cè)試已經(jīng)完成。
【權(quán)利要求】
1.存儲(chǔ)器的快速內(nèi)建自測(cè)試系統(tǒng)，其特征在于，包括一個(gè)控制器(12)、一個(gè)測(cè)試向量產(chǎn)生器(11)、一個(gè)全局比較器(13)、N個(gè)存儲(chǔ)器和N-1個(gè)本地比較器；N為正整數(shù)； 控制器(12)表示當(dāng)前存儲(chǔ)器的內(nèi)建自測(cè)試MBIST的工作狀態(tài)的輸出信號(hào)ST連接至測(cè)試向量產(chǎn)生器(11); 控制器(12)表示期望的存儲(chǔ)器輸出數(shù)據(jù)的輸出信號(hào)QX連接到全局比較器(13)；控制器(12)的輸出信號(hào)BP連接到所有的本地比較器，用于分別控制本地比較器輸出數(shù)據(jù)的選擇，能夠?qū)⑷我庖粋€(gè)存儲(chǔ)器的輸出連接至全局比較器(13)； 控制器(12)的輸出信號(hào)MUX連接到所有的存儲(chǔ)器； 全局比較器(13)的輸入QXO和RESO連接至第N-1個(gè)本地比較器； 全局比較器(13)表示期望的輸出數(shù)據(jù)和存儲(chǔ)器實(shí)際輸出數(shù)據(jù)的最終比較結(jié)果的輸出RES連接到控制器(12)； 第N-1個(gè)本地比較器的輸入數(shù)據(jù)為第N個(gè)存儲(chǔ)器的輸出數(shù)據(jù)Qlri和第N-1個(gè)存儲(chǔ)器的輸出數(shù)據(jù)Qn-2 ;其輸出數(shù)據(jù)QXim連接至第N-2個(gè)本地比較器的輸入數(shù)據(jù);第N-1個(gè)本地比較器輸出比較結(jié)果RESlri連接至第N-2個(gè)本地比較器的輸入比較結(jié)果；除了第N-1個(gè)本地比較器外，第η個(gè)本地比較器的輸入數(shù)據(jù)為第η個(gè)存儲(chǔ)器的輸出數(shù)據(jù)Qn和第η+1個(gè)本地比較器的輸出數(shù)據(jù)QXn+1 ;第η個(gè)本地比較器輸出比較結(jié)果RESn連接至第η-1個(gè)本地比較器的輸入比較結(jié)果；n ( N-1 ； 測(cè)試向量產(chǎn)生器(11)連接控制器(12 )和所有存儲(chǔ)器。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器的快速內(nèi)建自測(cè)試系統(tǒng)，其特征在于，第一個(gè)本地比較器的輸入比較結(jié)果RES2，固定為‘0’ ；在MBIST開始時(shí)，MUX為‘1’，存儲(chǔ)器連接至MBIST ；當(dāng)MUX為‘0’時(shí)，存儲(chǔ)器與MIBST斷開，并連接到系統(tǒng)總線；控制器(12)連接到外界的信號(hào)有輸入時(shí)鐘信號(hào)CLK、輸入信號(hào)START、輸入信號(hào)ALL、輸入信號(hào)RESET、輸出信號(hào)FINISH和輸出信號(hào)FAIL ;輸入信號(hào)START為‘1’時(shí)，MBIST開始工作；輸入信號(hào)ALL為‘1’時(shí)MBIST進(jìn)入并行測(cè)試模式，對(duì)所有存儲(chǔ)器同時(shí)進(jìn)行測(cè)試；輸入信號(hào)ALL為‘0’時(shí)MBIST工作在兼容模式，對(duì)所有存儲(chǔ)器逐個(gè)進(jìn)行測(cè)試；輸入信號(hào)RESET為‘1’時(shí)，對(duì)MBIST進(jìn)行復(fù)位；輸出信號(hào)FINISH為‘1’表示MBIST已經(jīng)完成測(cè)試；輸出信號(hào)FAIL為‘1’表示MBIST發(fā)現(xiàn)錯(cuò)誤。
3.根據(jù)權(quán)利要求1所述的存儲(chǔ)器的快速內(nèi)建自測(cè)試系統(tǒng)，其特征在于，測(cè)試向量產(chǎn)生器(11)的輸出信號(hào)DONE連接到控制器(12) ;iD0NE為‘1’時(shí)，表示一次遍歷測(cè)試算法執(zhí)行完畢；測(cè)試向量發(fā)生器(11)的輸出信號(hào)VEC連接所有存儲(chǔ)器，表示其所產(chǎn)生的測(cè)試向量，其中包括存儲(chǔ)器片選使能信號(hào)和讀寫命令CMD。
4.根據(jù)權(quán)利要求1所述的存儲(chǔ)器的快速內(nèi)建自測(cè)試系統(tǒng)，其特征在于，存儲(chǔ)器的輸出數(shù)據(jù)為N位；一個(gè)本地比較器包括N個(gè)一位數(shù)據(jù)比較器(301)和一個(gè)N+1輸入的或門(300)，其端口有兩個(gè)輸入數(shù)據(jù)QA和QB，輸入比較結(jié)果RESA，數(shù)據(jù)選擇信號(hào)BP，輸出數(shù)據(jù)Q和輸出比較結(jié)果RES ;N為自然數(shù)；第m個(gè)一位數(shù)據(jù)比較器，其輸入端BP連接至本地比較器的數(shù)據(jù)選擇信號(hào)BP，其輸入端QA和QB分別連接到本地比較器的輸入數(shù)據(jù)的第m位QA〈m>和QB〈m>，其輸出端Q連接到本地比較器的第m位輸出數(shù)據(jù)Q〈m>，其輸出端RES為本地比較器的RESm信號(hào)并連接至或門(300)的輸入端口 m ;m為正整數(shù)，且O≤m〈N ;或門(300)的輸入端口 N連接本地比較器的輸入比較結(jié)果RESA，其輸出端口 Z連接本地比較器的輸出比較結(jié)果RES ;當(dāng)或門(300)的N+1個(gè)輸入中有任何一個(gè)為‘1’時(shí)，其輸出為‘1’。
5.根據(jù)權(quán)利要求4所述的存儲(chǔ)器的快速內(nèi)建自測(cè)試系統(tǒng)，其特征在于，所述一位數(shù)據(jù)比較器(301)包括一個(gè)二輸入的多路選擇器(3010)和一個(gè)異或門(3011);多路選擇器(3010)，其輸入端A、B和SELA分別連接至一位比較器的輸入端QA、QB和BP，其輸出端為一位比較器的輸出端Q ;異或門(3011)，其輸入端A和B分別連接至一位比較器的輸入端QA和QB,其輸出端為一位比較器的輸出端RES ;—位比較器的輸入BP為‘1’時(shí),其輸出Q等于QA，否則為QB ;當(dāng)QA與QB不等時(shí)，其輸出RES為‘1’，否則為‘O’。
6.根據(jù)權(quán)利要求1所述的存儲(chǔ)器的快速內(nèi)建自測(cè)試系統(tǒng)，其特征在于，全局比較器包括N個(gè)異或門(131)和一個(gè)N+1輸入的或門(130)，其端口有兩個(gè)輸入數(shù)據(jù)QX和QX0，輸入比較結(jié)果RESO和輸出比較結(jié)果RES ;N為自然數(shù)；第m個(gè)異或門，其輸入端A和B分別連接到全局比較器輸入數(shù)據(jù)的第m位QX〈m>和QX0〈m>，其輸出端X為全局比較器的RESXm信號(hào)并連接至或門(130)的輸入端口 m ;m為正整數(shù)，且O≤m〈N ;或門(130)，其輸入端口 N連接全局比較器的輸入比較結(jié)果RES0，其輸出端口 Z連接全局比較器的輸出比較結(jié)果RES ;當(dāng)或門(130)的N+1個(gè)輸入中有任何一個(gè)為‘1’時(shí)，其輸出為‘1’。
7.根據(jù)權(quán)利要求1所述的存儲(chǔ)器的快速內(nèi)建自測(cè)試系統(tǒng)，其特征在于，控制器的狀態(tài)轉(zhuǎn)換包括: STO為初始狀態(tài)，表示BIST處于空閑，當(dāng)START為‘1’且ALL為‘1’時(shí)，轉(zhuǎn)換到狀態(tài)STN+2 ;當(dāng)START為‘1’且ALL為‘O，時(shí)，轉(zhuǎn)換到狀態(tài)STl ； STn表示測(cè)試第η存儲(chǔ)器，當(dāng)DONE為‘1’時(shí)，轉(zhuǎn)換到狀態(tài)STn+1 ;iD0NE為‘0’時(shí)，保持STn狀態(tài)； STN+1表示測(cè)試結(jié)束，當(dāng)RESET為‘1’，時(shí)，轉(zhuǎn)換到狀態(tài)STO ； STN+2表示并行測(cè)試所有存儲(chǔ)器，當(dāng)DONE為‘1’時(shí)，轉(zhuǎn)換到狀態(tài)ST N+1 ;當(dāng)DONE為‘0’時(shí)，保持ST N+2狀態(tài)。
8.權(quán)利要求1至7中任一項(xiàng)所述的存儲(chǔ)器的快速內(nèi)建自測(cè)試系統(tǒng)的測(cè)試方法，其特征在于，包括以下步驟:測(cè)試向量產(chǎn)生器受控制器控制并連接到所有的待測(cè)存儲(chǔ)器，測(cè)試向量產(chǎn)生器產(chǎn)生測(cè)試向量，該測(cè)試向量對(duì)所有待測(cè)存儲(chǔ)器同時(shí)進(jìn)行相同操作；全局比較器將來自控制器的期望的存儲(chǔ)器的正常輸出數(shù)據(jù)與來自最后一個(gè)本地比較器的實(shí)際存儲(chǔ)器的輸出數(shù)據(jù)做比較，并根據(jù)來自最后一個(gè)本地比較器的比較結(jié)果，綜合生成總的比較結(jié)果反饋給控制器。
【文檔編號(hào)】G11C29/12GK103943152SQ201410126576
【公開日】2014年7月23日 申請(qǐng)日期:2014年3月31日 優(yōu)先權(quán)日:2014年3月31日
【發(fā)明者】拜福君, 熊保玉 申請(qǐng)人:西安華芯半導(dǎo)體有限公司