內(nèi)存儲(chǔ)存電路及驅(qū)動(dòng)內(nèi)存儲(chǔ)存電路的方法【專利摘要】本發(fā)明公開了一種內(nèi)存儲(chǔ)存電路及驅(qū)動(dòng)內(nèi)存儲(chǔ)存電路的方法，該內(nèi)存儲(chǔ)存電路包括揮發(fā)性內(nèi)存單元、控制單元以及非揮發(fā)性內(nèi)存單元。該揮發(fā)性內(nèi)存單元包括第一節(jié)點(diǎn)與第二節(jié)點(diǎn)以儲(chǔ)存一對(duì)互補(bǔ)性邏輯數(shù)據(jù)。該控制單元包括第一晶體管與第二晶體管，該第一與第二晶體管的柵極電極耦接以接收儲(chǔ)存信號(hào)，且該第一與第二晶體管的第一電極耦接以接收控制信號(hào)。該非揮發(fā)性內(nèi)存單元包括第一電阻式內(nèi)存組件與第二電阻式內(nèi)存組件以儲(chǔ)存該對(duì)互補(bǔ)性邏輯數(shù)據(jù)，該第一電阻式內(nèi)存組件耦接于該第一晶體管的第二電極與該第一節(jié)點(diǎn)之間，且該第二電阻式內(nèi)存組件耦接于該第二晶體管的第二電極與該第二節(jié)點(diǎn)之間。【專利說明】內(nèi)存儲(chǔ)存電路及驅(qū)動(dòng)內(nèi)存儲(chǔ)存電路的方法【
技術(shù)領(lǐng)域：
】[0001]本發(fā)明涉及一種儲(chǔ)存電路，特別是指一種內(nèi)存儲(chǔ)存電路及驅(qū)動(dòng)內(nèi)存儲(chǔ)存電路的方法?！?br>背景技術(shù)：
】[0002]觸發(fā)器(flip-flop)電路為一種廣泛地使用于數(shù)字電子系統(tǒng)(如計(jì)算機(jī)、電信系統(tǒng)及許多其它類型的系統(tǒng))內(nèi)的儲(chǔ)存電路，觸發(fā)器電路能保留經(jīng)計(jì)算得到的邏輯數(shù)據(jù)。目前，低功耗是數(shù)字電子系統(tǒng)的一般性要求。然而，當(dāng)具有觸發(fā)器電路的系統(tǒng)處于待機(jī)狀態(tài)時(shí)，漏電流可能流經(jīng)觸發(fā)器電路，因而導(dǎo)致系統(tǒng)消耗過多的電力。[0003]為了達(dá)成低功耗，觸發(fā)器電路可用配置為固接栓鎖(retent1nlatch)的低漏晶體管(lowleakagetransistor)取代之。另外,一般性的觸發(fā)器電路可用非揮發(fā)性觸發(fā)器電路取代之，其即使在無電力供應(yīng)至該系統(tǒng)時(shí)也能保持邏輯數(shù)據(jù)?！?br/>發(fā)明內(nèi)容】[0004]依據(jù)本發(fā)明的一實(shí)施例為提供一種內(nèi)存儲(chǔ)存電路，其包括揮發(fā)性內(nèi)存單元、控制單元以及非揮發(fā)性內(nèi)存單元。該揮發(fā)性內(nèi)存單元包括第一節(jié)點(diǎn)與第二節(jié)點(diǎn)，用于儲(chǔ)存一對(duì)互補(bǔ)性邏輯數(shù)據(jù)以作為各自不同的電位。該控制單元包括第一晶體管與第二晶體管，且該第一晶體管與該第二晶體管皆具有柵極電極、第一電極及第二電極，該第一晶體管的柵極電極與該第二晶體管的柵極電極耦接以接收儲(chǔ)存信號(hào)，該第一晶體管的第一電極與該第二晶體管的第一電極耦接以接收控制信號(hào)。該非揮發(fā)性內(nèi)存單元包括第一電阻式內(nèi)存組件與第二電阻式內(nèi)存組件以儲(chǔ)存該對(duì)互補(bǔ)性邏輯數(shù)據(jù)作為各自不同的電阻狀態(tài)，該第一電阻式內(nèi)存組件耦接于該第一晶體管的第二電極與該第一節(jié)點(diǎn)之間，且該第二電阻式內(nèi)存組件耦接于該第二晶體管的第二電極與該第二節(jié)點(diǎn)之間。[0005]依據(jù)本發(fā)明的再一實(shí)施例為提供一種內(nèi)存儲(chǔ)存電路，其包括揮發(fā)性內(nèi)存單元、控制單元以及非揮發(fā)性內(nèi)存單元。該揮發(fā)性內(nèi)存單元包括第一節(jié)點(diǎn)與第二節(jié)點(diǎn)，用于儲(chǔ)存一對(duì)互補(bǔ)性邏輯數(shù)據(jù)以作為各自不同的電位。該控制單元包括第一晶體管與第二晶體管，且該第一晶體管與該第二晶體管皆具有柵極電極、第一電極及第二電極，該第一晶體管的柵極電極與該第二晶體管的柵極電極接收不同的儲(chǔ)存信號(hào)，該第一晶體管的第一電極與該第二晶體管的第一電極耦接以接收控制信號(hào)。該非揮發(fā)性內(nèi)存單元包括第一電阻式內(nèi)存組件與第二電阻式內(nèi)存組件以儲(chǔ)存該對(duì)互補(bǔ)性邏輯數(shù)據(jù)作為各自不同的電阻狀態(tài)，該第一電阻式內(nèi)存組件耦接于該第一晶體管的第二電極與該第一節(jié)點(diǎn)之間，且該第二電阻式內(nèi)存組件耦接于該第二晶體管的第二電極與該第二節(jié)點(diǎn)之間。[0006]依據(jù)本發(fā)明的另一實(shí)施例為提供一種驅(qū)動(dòng)內(nèi)存儲(chǔ)存電路的方法，該方法包括執(zhí)行儲(chǔ)存操作以將一對(duì)具有不同電位的互補(bǔ)性邏輯數(shù)據(jù)儲(chǔ)存至非揮發(fā)性內(nèi)存單元內(nèi)的第一電阻式內(nèi)存組件以及該非揮發(fā)性內(nèi)存單元內(nèi)的第二電阻式內(nèi)存組件，以作為不同的電阻狀態(tài)。該儲(chǔ)存操作包括:第一操作，其依據(jù)揮發(fā)性內(nèi)存單元內(nèi)的第一節(jié)點(diǎn)與該揮發(fā)性內(nèi)存單元內(nèi)的第二節(jié)點(diǎn)的電位，以將該第一電阻式內(nèi)存組件及該第二電阻式內(nèi)存組件的第一者配置為低電阻狀態(tài)(lowresistancestate;LRS),其中，該第一電阻式內(nèi)存組件f禹接至該第一節(jié)點(diǎn)，且該第二電阻式內(nèi)存組件耦接至該第二節(jié)點(diǎn)；以及第二操作，其依據(jù)該第一節(jié)點(diǎn)與該第二節(jié)點(diǎn)的電位，以將該第一電阻式內(nèi)存組件及該第二電阻式內(nèi)存組件的第二者配置為高電阻狀態(tài)(highresistancestate；HRS)。[0007]依據(jù)本發(fā)明的又一實(shí)施例，為提供一種驅(qū)動(dòng)內(nèi)存儲(chǔ)存電路的方法，該方法包括于揮發(fā)性內(nèi)存單元接收邏輯數(shù)據(jù)，儲(chǔ)存該邏輯數(shù)據(jù)于該揮發(fā)性內(nèi)存單元內(nèi)，并輸出所儲(chǔ)存的邏輯數(shù)據(jù)。該方法還包括判斷待機(jī)狀態(tài)是否為待決(pending)，而當(dāng)該待機(jī)狀態(tài)為待決時(shí)，將儲(chǔ)存于該揮發(fā)性內(nèi)存單元內(nèi)的該邏輯數(shù)據(jù)儲(chǔ)存至第一電阻式內(nèi)存組件及第二電阻式內(nèi)存組件。該方法也包括判斷是否需要還原操作，而當(dāng)需要該還原操作時(shí)，將儲(chǔ)存于該第一電阻式內(nèi)存組件及該第二電阻式內(nèi)存組件內(nèi)的該邏輯數(shù)據(jù)還原至該揮發(fā)性內(nèi)存單元。將儲(chǔ)存于該揮發(fā)性內(nèi)存單元內(nèi)的該邏輯數(shù)據(jù)儲(chǔ)存至該第一電阻式內(nèi)存組件及該第二電阻式內(nèi)存組件，其包括將該第一電阻式內(nèi)存組件及該第二電阻式內(nèi)存組件的第一者配置為低電阻狀態(tài)，并將該第一電阻式內(nèi)存組件及該第二電阻式內(nèi)存組件的第二者配置為高電阻狀態(tài)。[0008]應(yīng)了解到上述一般的說明與下列詳細(xì)的說明，兩者僅是示例性與解釋性而非用于限制本發(fā)明的權(quán)利要求?！緦＠綀D】【附圖說明】[0009]附圖為并入且構(gòu)成本說明書的一部分以說明與本發(fā)明相符的實(shí)施例，而連同其說明將有助于解釋本發(fā)明的原理。[0010]圖1為顯示示例性的電子系統(tǒng)的方塊圖。[0011]圖2為依據(jù)示例性實(shí)施例所構(gòu)成的內(nèi)存儲(chǔ)存裝置的方塊圖。[0012]圖3為依據(jù)示例性實(shí)施例所構(gòu)成的非揮發(fā)性觸發(fā)器電路的電路圖。[0013]圖4為構(gòu)成示例性實(shí)施例的基于氧化鉿(HfO2)的電阻式隨機(jī)存取內(nèi)存(RRAM)裝置的剖視圖。[0014]圖5為依據(jù)示例性實(shí)施例顯示圖3的非揮發(fā)性觸發(fā)器電路的正常操作的例子的時(shí)序圖。[0015]圖6為依據(jù)示例性實(shí)施例顯示圖3的非揮發(fā)性觸發(fā)器電路的儲(chǔ)存操作的例子的時(shí)序圖。[0016]圖7為依據(jù)示例性實(shí)施例顯示圖3的非揮發(fā)性觸發(fā)器電路的還原操作的例子的時(shí)序圖。[0017]圖8為依據(jù)示例性實(shí)施例繪示用于操作圖3的非揮發(fā)性觸發(fā)器電路的方法的流程圖。[0018]圖9為依據(jù)示例性實(shí)施例所構(gòu)成的非揮發(fā)性觸發(fā)器電路的另一電路圖。[0019]其中，附圖標(biāo)記:[0020]10電子系統(tǒng)[0021]1a內(nèi)存儲(chǔ)存裝置[0022]12儲(chǔ)存控制器[0023]12a處理器[0024]12b第一儲(chǔ)存單元[0025]12c第二儲(chǔ)存單元[0026]14非揮發(fā)性觸發(fā)器電路[0027]16主機(jī)[0028]300主控閂鎖電路[0029]310從屬閂鎖電路[0030]320傳輸閘[0031]330揮發(fā)性內(nèi)存單元[0032]340控制單元[0033]350非揮發(fā)性內(nèi)存單元[0034]400電阻式隨機(jī)存取內(nèi)存裝置[0035]410底電極[0036]420氧氣吸收層[0037]420a氧化鉿層[0038]420b鈦層[0039]430頂電極[0040]800流程圖[0041]810?870步驟[0042]CLK時(shí)脈信號(hào)[0043]CLK_B反相時(shí)脈信號(hào)[0044]CTRL控制信號(hào)[0045]CVDD電源信號(hào)[0046]D輸入數(shù)據(jù)[0047]H高位準(zhǔn)[0048]HRS高電阻狀態(tài)[0049]IN_EN輸入致能信號(hào)[0050]IN_EN_B反相輸入致能信號(hào)[0051]IVl,IV2,IV3反相器[0052]L低位準(zhǔn)[0053]LRS低電阻狀態(tài)[0054]M1，M2，M9PMOS晶體管[0055]M3,M4,M5,M6,M7,M8,MlONMOS晶體管[0056]NI,N2,N3,N4節(jié)點(diǎn)[0057]Q輸出數(shù)據(jù)[0058]Rl,R2電阻式內(nèi)存組件[0059]STORE,ST0RE_A,ST0RE_B儲(chǔ)存信號(hào)【具體實(shí)施方式】[0060]現(xiàn)請(qǐng)參照詳細(xì)的示例性實(shí)施例，其例子繪示于附圖中。下列說明請(qǐng)參考附圖，除非另有表示，不同圖式的相同編號(hào)表示相同或相似的組件。下列示例性實(shí)施例的說明所記載的實(shí)作并不表示所有實(shí)作皆與本發(fā)明相符，反而他們僅是關(guān)于本發(fā)明所附的權(quán)利要求的范圍而與其各方面相符的系統(tǒng)及方法的例子。[0061](電子系統(tǒng)的構(gòu)造)[0062]圖1為顯示示例性的電子系統(tǒng)10的方塊圖，其中本發(fā)明的實(shí)施例可予以運(yùn)用。圖1所顯示的電子系統(tǒng)10為筆記本電腦(laptopcomputer),其包括內(nèi)存儲(chǔ)存裝置10a。應(yīng)理解到，該電子系統(tǒng)10可以平板電腦(tablet)、智能手機(jī)等代替之。[0063]圖2為依據(jù)示例性實(shí)施例所構(gòu)成的內(nèi)存儲(chǔ)存裝置1a的方塊圖。該內(nèi)存儲(chǔ)存裝置1a包括儲(chǔ)存控制器12以及非揮發(fā)性(non-volatile)觸發(fā)器電路14。該儲(chǔ)存控制器12介接位于該電子系統(tǒng)10內(nèi)的主機(jī)16，例如該儲(chǔ)存控制器12接收來自該主機(jī)16的邏輯數(shù)據(jù)，并藉由提供輸入數(shù)據(jù)D至該非揮發(fā)性觸發(fā)器電路14以儲(chǔ)存該邏輯數(shù)據(jù)于該非揮發(fā)性觸發(fā)器電路14內(nèi)。該儲(chǔ)存控制器12還藉由提供各種信號(hào)至該非揮發(fā)性觸發(fā)器電路14以管理該非揮發(fā)性觸發(fā)器電路14的不同操作，例如該儲(chǔ)存控制器12提供輸入致能信號(hào)IN_EN、反向輸入致能信號(hào)IN_EN_B、電源信號(hào)CVDD、時(shí)脈信號(hào)CLK、反相時(shí)脈信號(hào)CLK_B、控制信號(hào)CTRL及儲(chǔ)存信號(hào)STORE至該非揮發(fā)性觸發(fā)器電路14。該儲(chǔ)存控制器12包括處理器12a、第一儲(chǔ)存單元12b與第二儲(chǔ)存單元12c，其皆包含于單一裝置內(nèi)及/或分別提供之。該處理器12a可包括一或多個(gè)已知的處理裝置，例如微處理器是來自由Intel?制造的Pentium?或Xeon?家族、AMD?制造的Tur1n?家族、或任何其它類型的處理器，且其具有對(duì)該非揮發(fā)性觸發(fā)器電路14的控制操作的能力而能響應(yīng)于來自該主機(jī)16的各種輸入。該第一儲(chǔ)存單元12b包括一或多個(gè)儲(chǔ)存裝置以配置為儲(chǔ)存該儲(chǔ)存控制器12所使用的信息而執(zhí)行某些關(guān)于本發(fā)明的實(shí)施例的功能。該第二儲(chǔ)存單元12c包括揮發(fā)性(volatile)或非揮發(fā)性、磁性、半導(dǎo)體、磁帶、光學(xué)、可拆卸式、非可拆卸式、或其它類型的儲(chǔ)存裝置或可讀式計(jì)算機(jī)的媒體，該第二儲(chǔ)存單元12c可配置為儲(chǔ)存程序及/或其它信息，例如關(guān)于來自該主機(jī)16所接收的處理數(shù)據(jù)的信息。各種其它電路可與該儲(chǔ)存控制器12相關(guān)聯(lián)，包括電源供應(yīng)電路、信號(hào)調(diào)節(jié)電路等。[0064](非揮發(fā)性觸發(fā)器電路的構(gòu)造)[0065]圖3為依據(jù)示例性實(shí)施例所構(gòu)成的非揮發(fā)性觸發(fā)器電路14的電路圖。該非揮發(fā)性觸發(fā)器電路14包括串行稱接于從屬閂鎖電路(slavelatchcircuit)310的主控閂鎖電路(masterlatchcircuit)300o該主控円鎖電路300接收來自該儲(chǔ)存控制器12的輸入數(shù)據(jù)D，該從屬閂鎖電路310接收來自該主控閂鎖電路300的輸出與來自該儲(chǔ)存控制器12的時(shí)脈信號(hào)CLK,并依據(jù)該時(shí)脈信號(hào)CLK輸出該輸出數(shù)據(jù)Q。[0066]該主控閂鎖電路300包括傳輸閘320、揮發(fā)性內(nèi)存單元330、控制單元340與非揮發(fā)性內(nèi)存單元350。該傳輸閘320包括耦接的PMOS晶體管M9與NMOS晶體管M10，使得該晶體管M9與MlO兩者可被開啟或關(guān)閉，以響應(yīng)于由該儲(chǔ)存控制器12所提供并施加至該晶體管M9與MlO的柵極(gate)的輸入致能信號(hào)IN_EN及反向輸入致能信號(hào)IN_EN_B的狀態(tài)。該傳輸閘320的輸入端為耦接以接收該輸入數(shù)據(jù)D。當(dāng)該輸入致能信號(hào)IN_EN位于低位準(zhǔn)且該反向輸入致能信號(hào)IN_EN_B位于高位準(zhǔn)時(shí)，該晶體管M9與MlO兩者被關(guān)閉，而該輸入數(shù)據(jù)D不會(huì)經(jīng)由該傳輸閘320傳輸。當(dāng)該輸入致能信號(hào)IN_EN位于該高位準(zhǔn)且該反向輸入致能信號(hào)IN_EN_B位于該低位準(zhǔn)時(shí)，該晶體管M9與MlO兩者被開啟，而該輸入數(shù)據(jù)D會(huì)經(jīng)由該傳輸閘320傳輸。[0067]該揮發(fā)性內(nèi)存單元330包括電力存在時(shí)配置為儲(chǔ)存邏輯數(shù)據(jù)的組件，該非揮發(fā)性內(nèi)存單元350包括電力存在與不存在時(shí)配置為儲(chǔ)存邏輯數(shù)據(jù)的組件，該控制單元340包括配置為控制該非揮發(fā)性內(nèi)存單元350的操作的組件。[0068]具體而言，該揮發(fā)性內(nèi)存單元330包括交叉耦合的反相器IVl與IV2。也就是，該反相器IVl的輸出端與該反相器IV2的輸入端連接至節(jié)點(diǎn)NI，而該反相器IV2的輸出端與該反相器IVl的輸入端連接至節(jié)點(diǎn)N2。該反相器IVl包括PMOS晶體管Ml與NMOS晶體管M3，該反相器IV2包括PMOS晶體管M2與NMOS晶體管M4。該P(yáng)MOS晶體管Ml與M2的源極(source)電極連接以接收電源信號(hào)CVDD，該NMOS晶體管M3與M4的源極連接至參考點(diǎn)或接地。該P(yáng)MOS晶體管Ml與該NMOS晶體管M3的漏極(drain)電極連接至該節(jié)點(diǎn)NI，而該P(yáng)MOS晶體管M2與該NMOS晶體管M4的漏極電極連接至該節(jié)點(diǎn)N2，該節(jié)點(diǎn)N2也可連接至該從屬閂鎖電路310的輸入。[0069]該揮發(fā)性內(nèi)存單元330還包括反相器IV3、以及為傳輸型晶體管(passtransistor)的NMOS晶體管M5與M6以饋入該輸入數(shù)據(jù)D至該反相器IVl及IV2,該反相器IV3的輸入端連接至該傳輸閘320的輸出端以接收該輸入數(shù)據(jù)D。該NMOS晶體管M5具有柵極電極以接收反相時(shí)脈信號(hào)CLK_B、第一電極(例如源極或漏極電極)以連接至該反相器IV3的輸出端而接收反向輸入數(shù)據(jù)0_8、與第二電極(例如漏極或源極電極)以連接至該節(jié)點(diǎn)NI而提供該反向輸入數(shù)據(jù)D_B至該節(jié)點(diǎn)NI。該NMOS晶體管M6具有柵極電極以接收該反相時(shí)脈信號(hào)CLK_B、第一電極以連接至該傳輸閘320的輸出端而接收該輸入數(shù)據(jù)D、與第二電極以連接至該節(jié)點(diǎn)N2而提供該輸入數(shù)據(jù)D至該節(jié)點(diǎn)N2。藉此，該節(jié)點(diǎn)NI與N2可具有不同的電位以對(duì)應(yīng)至儲(chǔ)存于該揮發(fā)性內(nèi)存單元330內(nèi)的一對(duì)互補(bǔ)性邏輯數(shù)據(jù)。在本發(fā)明中，該節(jié)點(diǎn)NI與N2于該反相器IVl的輸出端與該反相器IV2的輸入端之間、以及于該反相器IV2的輸出端與該反相器IVl的輸入端之間分別形成電性連接，在該節(jié)點(diǎn)NI與N2的電位表示儲(chǔ)存于該揮發(fā)性內(nèi)存單元330內(nèi)的邏輯數(shù)據(jù)。因此，在此所述的節(jié)點(diǎn)NI與N2作為內(nèi)存節(jié)點(diǎn)以儲(chǔ)存該對(duì)互補(bǔ)性邏輯數(shù)據(jù)。[0070]當(dāng)該輸入數(shù)據(jù)D為“O”時(shí)，該節(jié)點(diǎn)NI具有高電位且該節(jié)點(diǎn)N2具有低電位，所以該邏輯數(shù)據(jù)“I”會(huì)儲(chǔ)存于該節(jié)點(diǎn)NI，而該邏輯數(shù)據(jù)“O”會(huì)儲(chǔ)存于該節(jié)點(diǎn)N2。另外，當(dāng)該輸入數(shù)據(jù)D為“I”時(shí)，該節(jié)點(diǎn)NI具有低電位且該節(jié)點(diǎn)N2具有高電位，所以該邏輯數(shù)據(jù)“O”會(huì)儲(chǔ)存于該節(jié)點(diǎn)NI，而該邏輯數(shù)據(jù)“I”會(huì)儲(chǔ)存于該節(jié)點(diǎn)N2。[0071]該控制單元340包括NMOS晶體管M7與M8。該NMOS晶體管M7與M8的柵極電極連接以接收儲(chǔ)存信號(hào)STORE，該NMOS晶體管M7與M8的第一電極連接在一起并用于接收控制信號(hào)CTRL，該NMOS晶體管M7與M8的第二電極連接至該非揮發(fā)性內(nèi)存單元350。[0072]該非揮發(fā)性內(nèi)存單元350包括電阻式內(nèi)存組件Rl與R2，該電阻式內(nèi)存組件Rl耦接于該節(jié)點(diǎn)NI與該NMOS晶體管M7的第二電極之間，該電阻式內(nèi)存組件R2耦接于該節(jié)點(diǎn)N2與該NMOS晶體管M8的第二電極之間。該電阻式內(nèi)存組件Rl與R2的每一者包括頂電極及底電極，該電阻式內(nèi)存組件Rl的頂電極與該NMOS晶體管M7的第二電極于節(jié)點(diǎn)N3連接在一起，該電阻式內(nèi)存組件Rl的底電極連接至該節(jié)點(diǎn)NI。同樣地，該電阻式內(nèi)存組件R2的頂電極與該NMOS晶體管M8的第二電極于節(jié)點(diǎn)N4連接在一起，該電阻式內(nèi)存組件R2的底電極連接至該節(jié)點(diǎn)N2。[0073](基于氧化鉿的電阻式隨機(jī)存取內(nèi)存裝置的構(gòu)造)[0074]在本實(shí)施例中，該電阻式內(nèi)存組件Rl與R2的每一者為基于氧化鉿(HfO2)的電阻式隨機(jī)存取內(nèi)存(resistiverandomaccessmemory；RRAM)裝置。[0075]圖4為構(gòu)成示例性實(shí)施例的基于氧化鉿的電阻式隨機(jī)存取內(nèi)存裝置的剖視圖。該基于氧化鉿的電阻式隨機(jī)存取內(nèi)存裝置400由底電極410、氧氣吸收層420與頂電極430所構(gòu)成，該底電極410與該頂電極430兩者由氮化鈦(TiN)所形成，該氧氣吸收層420包括形成于該底電極410上的氧化鉿層420a與形成于該氧化鉿層420a上的鈦層420b。該基于氧化鉿的電阻式隨機(jī)存取內(nèi)存裝置400的電阻可依據(jù)施加至其上的電壓偏壓的方向而改變。換言之，該基于氧化鉿的電阻式隨機(jī)存取內(nèi)存裝置400的電阻依據(jù)是否有正向偏壓或反向偏壓施加至其上而改變。當(dāng)該正向偏壓施加至該基于氧化鉿的電阻式隨機(jī)存取內(nèi)存裝置400時(shí)，施加至該頂電極430的電位會(huì)高于施加至該底電極410的電位。而當(dāng)該反向偏壓施加至該基于氧化鉿的電阻式隨機(jī)存取內(nèi)存裝置400時(shí)，施加至該頂電極430的電位會(huì)低于施加至該底電極410的電位。[0076](基于氧化鉿的電阻式隨機(jī)存取內(nèi)存裝置的操作)[0077]下列為該基于氧化鉿的電阻式隨機(jī)存取內(nèi)存裝置400的操作的說明。在該基于氧化鉿的電阻式隨機(jī)存取內(nèi)存裝置400用于作為電阻式內(nèi)存組件之前，先執(zhí)行電阻式隨機(jī)存取內(nèi)存的形成操作。于該形成操作的期間，第一正向偏壓會(huì)施加至該基于氧化鉿的電阻式隨機(jī)存取內(nèi)存裝置400。當(dāng)該基于氧化鉿的電阻式隨機(jī)存取內(nèi)存裝置400用于儲(chǔ)存數(shù)據(jù)時(shí)，設(shè)定(set)操作或重置(reset)操作的任一者可以被執(zhí)行。在該設(shè)定操作的期間，第二正向偏壓會(huì)施加至該基于氧化鉿的電阻式隨機(jī)存取內(nèi)存裝置400，結(jié)果是該基于氧化鉿的電阻式隨機(jī)存取內(nèi)存裝置400會(huì)設(shè)定為低電阻狀態(tài)LRS。而在該重置操作的期間，反向偏壓會(huì)施加至該基于氧化鉿的電阻式隨機(jī)存取內(nèi)存裝置400，結(jié)果是該基于氧化鉿的電阻式隨機(jī)存取內(nèi)存裝置400會(huì)重置為高電阻狀態(tài)HRS。[0078](非揮發(fā)性觸發(fā)器電路的操作)[0079]下列為該非揮發(fā)性觸發(fā)器電路14的操作的說明，該非揮發(fā)性觸發(fā)器電路14的操作包括正常操作、儲(chǔ)存操作以及還原操作。[0080]圖5為依據(jù)一實(shí)施例顯示該非揮發(fā)性觸發(fā)器電路14的正常操作的例子的時(shí)序圖。在該正常操作的期間，由該儲(chǔ)存控制器12所提供的儲(chǔ)存信號(hào)STORE保持于低位準(zhǔn)，使得該NMOS晶體管M7與M8被關(guān)閉，而無電流流于該節(jié)點(diǎn)N1、電阻式內(nèi)存組件Rl及NMOS晶體管M7之間。同樣地，無電流流于該節(jié)點(diǎn)N2、電阻式內(nèi)存組件R2及NMOS晶體管M8之間。因此，該控制單元340與該非揮發(fā)性內(nèi)存單元350不會(huì)影響作為揮發(fā)性內(nèi)存裝置的揮發(fā)性內(nèi)存單元330的操作。在整個(gè)正常操作的期間，該輸入致能信號(hào)IN_EN設(shè)定為高位準(zhǔn)，且該反向輸入致能信號(hào)IN_EN_B設(shè)定為低位準(zhǔn)，藉此允許該揮發(fā)性內(nèi)存單元330接收該輸入數(shù)據(jù)D。在時(shí)間t0時(shí)，該時(shí)脈信號(hào)CLK轉(zhuǎn)換至低位準(zhǔn)，且該反相時(shí)脈信號(hào)CLK_B轉(zhuǎn)換至高位準(zhǔn)。響應(yīng)于該高位準(zhǔn)的反相時(shí)脈信號(hào)CLK_B，NMOS晶體管M5與M6被開啟，使得該輸入數(shù)據(jù)D由該反相器IVl及IV2所接收。在時(shí)間tl時(shí)，該輸入數(shù)據(jù)會(huì)轉(zhuǎn)換至“I”(如高位準(zhǔn))，響應(yīng)于該高位準(zhǔn)的輸入數(shù)據(jù)D，在該節(jié)點(diǎn)NI的電位為低(L)，而在該節(jié)點(diǎn)N2的電位為高(H)。[0081]在時(shí)間t2時(shí)，該時(shí)脈信號(hào)CLK轉(zhuǎn)換至該高位準(zhǔn)，且該反相時(shí)脈信號(hào)CLK_B轉(zhuǎn)換至該低位準(zhǔn)。響應(yīng)于該低位準(zhǔn)的反相時(shí)脈信號(hào)CLK_B，NMOS晶體管M5與M6被關(guān)閉，使得無輸入數(shù)據(jù)被該反相器IVl及IV2所接收。因此，在節(jié)點(diǎn)NI與N2的電位會(huì)保持不變。在此期間，響應(yīng)于該高位準(zhǔn)的時(shí)脈信號(hào)CLK，被連接至具有該高電位的節(jié)點(diǎn)N2的從屬閂鎖電路310會(huì)輸出高位準(zhǔn)的輸出數(shù)據(jù)Q。在時(shí)間t3時(shí)，該時(shí)脈信號(hào)CLK轉(zhuǎn)換至該低位準(zhǔn)，且該反相時(shí)脈信號(hào)CLK_B轉(zhuǎn)換至該高位準(zhǔn)。響應(yīng)于該高位準(zhǔn)的反相時(shí)脈信號(hào)CLK_B，NMOS晶體管M5與M6被開啟，使得該輸入數(shù)據(jù)D由該反相器IVl及IV2所接收。在時(shí)間t4時(shí)，該輸入數(shù)據(jù)D轉(zhuǎn)換至“0”，例如低位準(zhǔn)。響應(yīng)于該低位準(zhǔn)的輸入數(shù)據(jù)D，在該節(jié)點(diǎn)NI的電位為高，而在該節(jié)點(diǎn)N2的電位為低。在時(shí)間t5時(shí)，該時(shí)脈信號(hào)CLK轉(zhuǎn)換至該高位準(zhǔn)，且該反相時(shí)脈信號(hào)CLK_B轉(zhuǎn)換至該低位準(zhǔn)。響應(yīng)于該低位準(zhǔn)的反相時(shí)脈信號(hào)CLK_B，NM0S晶體管M5與M6被關(guān)閉，使得無輸入數(shù)據(jù)被該反相器IVl及IV2所接收。因此，該節(jié)點(diǎn)NI與N2的電位會(huì)保持不變。在此期間，響應(yīng)于該高位準(zhǔn)的時(shí)脈信號(hào)CLK，被連接至具有該低電位的節(jié)點(diǎn)N2的從屬閂鎖電路310會(huì)輸出低位準(zhǔn)的輸出數(shù)據(jù)Q，結(jié)果是該輸入數(shù)據(jù)D儲(chǔ)存于該節(jié)點(diǎn)N2，而該反向輸入數(shù)據(jù)D_B儲(chǔ)存于該節(jié)點(diǎn)NI。當(dāng)該時(shí)脈信號(hào)CLK轉(zhuǎn)換至高位準(zhǔn)時(shí)，該從屬閂鎖電路310會(huì)接收被儲(chǔ)存于該節(jié)點(diǎn)N2的輸入數(shù)據(jù)D，并輸出該輸入數(shù)據(jù)D作為該輸出數(shù)據(jù)Q。[0082]圖6為依據(jù)一實(shí)施例顯示非揮發(fā)性觸發(fā)器電路14的儲(chǔ)存操作的例子的時(shí)序圖。在本例子中，假設(shè)邏輯數(shù)據(jù)“I”儲(chǔ)存于該節(jié)點(diǎn)NI以使該節(jié)點(diǎn)NI具有高電位，而邏輯數(shù)據(jù)“O”儲(chǔ)存于該節(jié)點(diǎn)N2以使該節(jié)點(diǎn)N2具有低電位。在整個(gè)儲(chǔ)存操作的期間，該輸入致能信號(hào)IN_EN設(shè)定為低位準(zhǔn)，使得無輸入數(shù)據(jù)D被該揮發(fā)性內(nèi)存單元330所接收。在該儲(chǔ)存操作的開始時(shí)，該電阻式內(nèi)存組件Rl與R2的電阻狀態(tài)為未確定。在本例子中，該儲(chǔ)存操作包括設(shè)定操作然后是重置操作，以依序地改變電阻式內(nèi)存組件R2而后Rl的電阻狀態(tài)。首先，在該設(shè)定操作的期間，在時(shí)間tlO時(shí)，由該儲(chǔ)存控制器12所提供的儲(chǔ)存信號(hào)STORE會(huì)轉(zhuǎn)換至高位準(zhǔn)，使得該NMOS晶體管M7與M8被開啟。此外，由該儲(chǔ)存控制器12所提供的控制信號(hào)CTRL會(huì)轉(zhuǎn)換至高位準(zhǔn)。響應(yīng)于該高位準(zhǔn)的控制信號(hào)CTRL，在該節(jié)點(diǎn)N3與N4的電位為高電位。因?yàn)樵摴?jié)點(diǎn)NI具有該高電位，故該電阻式內(nèi)存組件Rl的頂端及底端兩者的電位均為高電位。所以，該電阻式內(nèi)存組件Rl的電阻不會(huì)被改變。另一方面，因?yàn)樵摴?jié)點(diǎn)N2具有該低電位，故正向偏壓會(huì)施加至該電阻式內(nèi)存組件R2，結(jié)果是該電阻式內(nèi)存組件R2的電阻在時(shí)間til時(shí)會(huì)轉(zhuǎn)換至(例如設(shè)定為)低電阻狀態(tài)LRS，也就是該電阻式內(nèi)存組件R2會(huì)儲(chǔ)存邏輯數(shù)據(jù)“O”于低電阻狀態(tài)LRS。在時(shí)間til與時(shí)間tlO之間的間隔是由于該電阻式內(nèi)存組件R2內(nèi)的裝置切換時(shí)間(deviceswitchingtime)。當(dāng)施加至該電阻式內(nèi)存組件R2的正向偏壓增加時(shí)，在時(shí)間til與時(shí)間tlO之間的間隔會(huì)減少。因此，為了在短時(shí)段內(nèi)將邏輯數(shù)據(jù)儲(chǔ)存在電阻式內(nèi)存組件R2中，該控制信號(hào)CTRL的位準(zhǔn)應(yīng)相對(duì)高。在某些實(shí)施例中，在該設(shè)定操作的期間，由該儲(chǔ)存控制器2所提供的電源信號(hào)CVDD也會(huì)增加至某種程度，以便將該電阻性內(nèi)存電極R2設(shè)定至低電阻狀態(tài)LRS。[0083]接著，在該重置操作的期間，該控制信號(hào)CTRL在時(shí)間tl2時(shí)會(huì)轉(zhuǎn)換至低位準(zhǔn)。響應(yīng)于該低位準(zhǔn)的控制信號(hào)CTRL，在該節(jié)點(diǎn)N3與N4的電位均為low。因?yàn)樵摴?jié)點(diǎn)NI具有該高電位，故反向偏壓會(huì)施加至該電阻式內(nèi)存組件R1，結(jié)果是該電阻式內(nèi)存組件Rl的電阻在時(shí)間tl3時(shí)會(huì)轉(zhuǎn)換至(例如重置至)高電阻狀態(tài)HRS，也就是該電阻式內(nèi)存組件Rl會(huì)儲(chǔ)存邏輯數(shù)據(jù)“I”于高電阻狀態(tài)HRS。此外，在時(shí)間tl3與時(shí)間tl2之間的間隔是由于該電阻式內(nèi)存組件Rl內(nèi)的裝置切換時(shí)間。另一方面，由于該節(jié)點(diǎn)N2具有該低電位，故該電阻式內(nèi)存組件R2的頂端及底端兩者的電位均為low，因此該電阻式內(nèi)存組件R2的電阻不會(huì)改變，結(jié)果是儲(chǔ)存于該節(jié)點(diǎn)NI與N2的邏輯數(shù)據(jù)會(huì)以不同的電阻狀態(tài)儲(chǔ)存至電阻式內(nèi)存組件Rl及R2。在該重置操作之后，該電子系統(tǒng)10可以進(jìn)入待機(jī)狀態(tài)(關(guān)機(jī))。例如，該電源信號(hào)CVDD與該儲(chǔ)存信號(hào)STORE可以在時(shí)間tl4時(shí)轉(zhuǎn)換至低位準(zhǔn)。結(jié)果是在該節(jié)點(diǎn)NI的電位可以變成low，但是該電阻式內(nèi)存組件Rl與R2的電阻狀態(tài)則保持不變。[0084]在該儲(chǔ)存操作的另一例子中(圖中未繪示)，該控制信號(hào)CTRL先設(shè)定至低位準(zhǔn)，然后至高位準(zhǔn)。響應(yīng)于該控制信號(hào)CTRL，該電阻式內(nèi)存組件Rl會(huì)重置至高電阻狀態(tài)HRS，然后該電阻式內(nèi)存組件R2會(huì)重置至低電阻狀態(tài)LRS。在這種方式下，該控制信號(hào)CTRL會(huì)控制該重置操作然后是設(shè)定操作，以依序地改變電阻式內(nèi)存組件Rl而后R2的電阻狀態(tài)。[0085]圖7為依據(jù)一實(shí)施例顯示非揮發(fā)性觸發(fā)器電路的還原操作的例子的時(shí)序圖。當(dāng)包括該非揮發(fā)性觸發(fā)器電路14的電子系統(tǒng)10自待機(jī)狀態(tài)(關(guān)機(jī))還原至開機(jī)狀態(tài)時(shí)，該還原操作被執(zhí)行，也就是該電源信號(hào)CVDD會(huì)自低位準(zhǔn)(參考點(diǎn)或接地位準(zhǔn))轉(zhuǎn)換至高位準(zhǔn)。在本例子中，在進(jìn)入該待機(jī)狀態(tài)之前，假設(shè)該電阻式內(nèi)存組件Rl儲(chǔ)存邏輯數(shù)據(jù)“I”于高電阻狀態(tài)HRS，且該電阻式內(nèi)存組件R2儲(chǔ)存邏輯數(shù)據(jù)“O”于低電阻狀態(tài)LRS。在時(shí)間t20時(shí)，該電子系統(tǒng)10處于該待機(jī)狀態(tài)，該電源信號(hào)CVDD位于該低位準(zhǔn)，而在該節(jié)點(diǎn)NI與N2的電位為low。在時(shí)間t21時(shí)，該電子系統(tǒng)10轉(zhuǎn)換至開機(jī)狀態(tài)，該電源信號(hào)CVDD會(huì)轉(zhuǎn)換至該高位準(zhǔn)，而該儲(chǔ)存信號(hào)STORE會(huì)轉(zhuǎn)換至該高位準(zhǔn)，但該控制信號(hào)CTRL則保持在該低位準(zhǔn)。響應(yīng)于該高位準(zhǔn)的儲(chǔ)存信號(hào)STORE，該NMOS晶體管M7與M8被開啟，且電流會(huì)流經(jīng)該電阻式內(nèi)存組件Rl及R2兩者，此將導(dǎo)致節(jié)點(diǎn)NI與N2兩者的電位在時(shí)間t22時(shí)會(huì)增加至介于該高位準(zhǔn)及該低位準(zhǔn)之間的中間位準(zhǔn)。在該節(jié)點(diǎn)NI與N2的電位分別依據(jù)流經(jīng)該電阻式內(nèi)存組件Rl及R2每一者的電流大小而改變，因?yàn)樵撾娮枋絻?nèi)存組件Rl處于高電阻狀態(tài)HRS，且該電阻式內(nèi)存組件R2處于低電阻狀態(tài)LRS，故流經(jīng)該電阻式內(nèi)存組件Rl的電流大小會(huì)小于流經(jīng)該電阻式內(nèi)存組件R2的電流大小。于是，在節(jié)點(diǎn)NI的電位會(huì)大于在節(jié)點(diǎn)N2的電位。該節(jié)點(diǎn)NI與N2之間的電位差藉由該交叉耦合的反相器IVl及IV2的正向放大效應(yīng)(forwardamplifyingeffect)而放大。因此,在時(shí)間t23時(shí),在節(jié)點(diǎn)NI的電位會(huì)增加至該高位準(zhǔn),而在節(jié)點(diǎn)N2的電位會(huì)減少至該低位準(zhǔn)。結(jié)果是在該關(guān)機(jī)狀態(tài)之前，儲(chǔ)存于該電阻式內(nèi)存組件Rl與R2的邏輯數(shù)據(jù)會(huì)立即地還原至該節(jié)點(diǎn)NI及N2。[0086]圖8為依據(jù)一實(shí)施例繪示用于操作非揮發(fā)性觸發(fā)器電路14的方法的流程圖800。本方法可藉由用于控制該非揮發(fā)性觸發(fā)器電路14的計(jì)算機(jī)或處理器而實(shí)施。首先，電阻式隨機(jī)存取內(nèi)存裝置(RRAM)的形成操作是執(zhí)行于該電阻式內(nèi)存組件Rl與R2上(步驟810)。在此步驟中，正向偏壓的電位會(huì)施加至電阻式內(nèi)存組件Rl與R2的每一者。在該形成操作之后，該非揮發(fā)性觸發(fā)器電路14會(huì)操作于正常操作(步驟820)。在此步驟中，該儲(chǔ)存信號(hào)STORE會(huì)保持在低位準(zhǔn)，而該輸入數(shù)據(jù)D會(huì)儲(chǔ)存于該節(jié)點(diǎn)NI及N2并輸出為該輸出數(shù)據(jù)Q。然后，判斷待機(jī)狀態(tài)是否為待決，例如具有該非揮發(fā)性觸發(fā)器電路14的系統(tǒng)是否在短期內(nèi)將設(shè)定于待機(jī)狀態(tài)(關(guān)機(jī)狀態(tài))(步驟830)。當(dāng)該系統(tǒng)在短期內(nèi)將不會(huì)設(shè)定于該待機(jī)狀態(tài)時(shí)(步驟830，否)，則該流程返回至步驟820的正常操作。否則，該系統(tǒng)將在短期內(nèi)設(shè)定于該待機(jī)狀態(tài)(步驟830，是)，該非揮發(fā)性觸發(fā)器電路14會(huì)操作于儲(chǔ)存操作(步驟840)。在此步驟中，儲(chǔ)存于該節(jié)點(diǎn)NI與N2的邏輯數(shù)據(jù)會(huì)儲(chǔ)存至該電阻式內(nèi)存組件Rl及R2。接著，該系統(tǒng)會(huì)被關(guān)機(jī)以設(shè)定于該待機(jī)狀態(tài)(步驟850)。在某段時(shí)間之后，判斷是否需要還原操作(步驟860)，例如當(dāng)該系統(tǒng)自該待機(jī)狀態(tài)返回至開機(jī)狀態(tài)時(shí)，則需要該還原操作。當(dāng)不需要該還原操作時(shí)，則該流程返回至步驟850，使該系統(tǒng)保持于該待機(jī)狀態(tài)。否則，當(dāng)需要該還原操作時(shí)，則該非揮發(fā)性觸發(fā)器電路14會(huì)被操作以執(zhí)行該還原操作(步驟870)。在此步驟中，儲(chǔ)存于該電阻式內(nèi)存組件Rl與R2的邏輯數(shù)據(jù)會(huì)還原至該節(jié)點(diǎn)NI及N2。[0087]雖然本實(shí)施例中包含于該非揮發(fā)性觸發(fā)器電路14的電阻式內(nèi)存組件Rl及R2為基于氧化鉿的電阻式隨機(jī)存取內(nèi)存裝置，但應(yīng)了解到本發(fā)明并不限于本實(shí)施例，且該電阻式內(nèi)存組件Rl與R2可以其它裝置形成之,例如磁阻式隨機(jī)存取內(nèi)存(magnetoresistiverandomaccessmemory；MRAM)裝置、以及自旋傳輸力矩(spintransfertorque；STT)的磁阻式隨機(jī)存取內(nèi)存。該磁阻式隨機(jī)存取內(nèi)存裝置的電阻會(huì)依據(jù)電流流經(jīng)該磁阻式隨機(jī)存取內(nèi)存裝置的方向而改變。[0088]圖9為依據(jù)示例性實(shí)施例所構(gòu)成的非揮發(fā)性觸發(fā)器電路的另一電路圖。圖9與上述圖3的非揮發(fā)性觸發(fā)器電路大致相同，其主要差異在于:圖9的NMOS晶體管M7的柵極電極與NMOS晶體管M8的柵極電極分別接收儲(chǔ)存信號(hào)ST0RE_A及儲(chǔ)存信號(hào)ST0RE_B，以分別控制該NMOS晶體管M7與該NMOS晶體管M8，可使該NMOS晶體管M7與該NMOS晶體管M8于不同時(shí)間被開啟或關(guān)閉，也可使該NMOS晶體管M7與該NMOS晶體管M8于相同時(shí)間被開啟或關(guān)閉。[0089]本發(fā)明的其它實(shí)施例自公開的說明書的考量與本發(fā)明的實(shí)作，對(duì)本領(lǐng)域的技術(shù)人員而言將是顯而易知的。本發(fā)明的范圍意旨在涵蓋任何的變化、使用或改編，其依循本發(fā)明的一般原則并包括偏離本發(fā)明而屬于本領(lǐng)域中已知或習(xí)慣的作法。本說明書與例子的目的僅作為示例性的考量，而本發(fā)明的真正范圍及精神為權(quán)利要求書所示。[0090]應(yīng)理解到，本發(fā)明并未受限于上述說明及附圖，而各種修改與變化將不脫離其范圍，本發(fā)明的范圍僅由權(quán)利要求書作限定。【權(quán)利要求】1.一種內(nèi)存儲(chǔ)存電路，其特征在于，包括:揮發(fā)性內(nèi)存單元，其包括第一節(jié)點(diǎn)與第二節(jié)點(diǎn)，用于儲(chǔ)存一對(duì)互補(bǔ)性邏輯數(shù)據(jù)以作為各自不同的電位；控制單元，其包括第一晶體管與第二晶體管，該第一晶體管與該第二晶體管皆具有柵極電極、第一電極及第二電極，該第一晶體管的柵極電極與該第二晶體管的柵極電極耦接以接收儲(chǔ)存信號(hào)，且該第一晶體管的第一電極與該第二晶體管的第一電極耦接以接收控制信號(hào)；以及非揮發(fā)性內(nèi)存單元，其包括第一電阻式內(nèi)存組件與第二電阻式內(nèi)存組件，用于儲(chǔ)存該對(duì)互補(bǔ)性邏輯數(shù)據(jù)作為各自不同的電阻狀態(tài)，該第一電阻式內(nèi)存組件耦接于該第一晶體管的第二電極與該第一節(jié)點(diǎn)之間，且該第二電阻式內(nèi)存組件耦接于該第二晶體管的第二電極與該第二節(jié)點(diǎn)之間。2.如權(quán)利要求1所述的內(nèi)存儲(chǔ)存電路，其特征在于，該第一電阻式內(nèi)存組件與該第二電阻式內(nèi)存組件均為具有頂電極及底電極的電阻式隨機(jī)存取內(nèi)存裝置，該第一電阻式內(nèi)存組件的底電極耦接至該第一晶體管的第二電極，且該第一電阻式內(nèi)存組件的頂電極耦接至該第一節(jié)點(diǎn)，該第二電阻式內(nèi)存組件的底電極耦接至該第二晶體管的第二電極，且該第二電阻式內(nèi)存組件的頂電極耦接至該第二節(jié)點(diǎn)，而該電阻式隨機(jī)存取內(nèi)存裝置的電阻狀態(tài)依據(jù)施加至該電阻式隨機(jī)存取內(nèi)存裝置的電壓偏壓的方向而改變。3.如權(quán)利要求2所述的內(nèi)存儲(chǔ)存電路，其特征在于，該電阻式隨機(jī)存取內(nèi)存裝置為基于氧化鉿的電阻式隨機(jī)存取內(nèi)存裝置。4.如權(quán)利要求1所述的內(nèi)存儲(chǔ)存電路，其特征在于，該第一電阻式內(nèi)存組件與該第二電阻式內(nèi)存組件均為磁阻式內(nèi)存裝置。5.如權(quán)利要求1所述的內(nèi)存儲(chǔ)存電路，其特征在于，該揮發(fā)性內(nèi)存單元包括彼此交叉耦合的第一反相器與第二反相器，該第一反相器的輸出端與該第二反相器的輸入端連接至該第一節(jié)點(diǎn)，且該第二反相器的輸出端與該第一反相器的輸入端連接至該第二節(jié)點(diǎn)。6.如權(quán)利要求5所述的內(nèi)存儲(chǔ)存電路，其特征在于，該第一反相器與該第二反相器均包括PMOS晶體管及NMOS晶體管。7.如權(quán)利要求5所述的內(nèi)存儲(chǔ)存電路，其特征在于，該揮發(fā)性內(nèi)存單元還包括:第三反相器，其耦接以接收輸入數(shù)據(jù)；第一傳輸型晶體管，其耦接以自該第三反相器接收反向輸入數(shù)據(jù)并提供該反向輸入數(shù)據(jù)至該第一節(jié)點(diǎn)；以及第二傳輸型晶體管，其耦接以接收該輸入數(shù)據(jù)并提供該輸入數(shù)據(jù)至該第二節(jié)點(diǎn)。8.如權(quán)利要求1所述的內(nèi)存儲(chǔ)存電路，其特征在于，該第一晶體管與該第二晶體管均為NMOS晶體管。9.如權(quán)利要求1所述的內(nèi)存儲(chǔ)存電路，其特征在于，該內(nèi)存儲(chǔ)存電路還包括從屬閂鎖電路，其耦接至該揮發(fā)性內(nèi)存單元的該第二節(jié)點(diǎn)，并響應(yīng)于時(shí)脈信號(hào)而輸出該第二節(jié)點(diǎn)所儲(chǔ)存的邏輯數(shù)據(jù)。10.一種內(nèi)存儲(chǔ)存電路，其特征在于，包括:揮發(fā)性內(nèi)存單元，其包括第一節(jié)點(diǎn)與第二節(jié)點(diǎn)，用于儲(chǔ)存一對(duì)互補(bǔ)性邏輯數(shù)據(jù)以作為各自不同的電位；控制單元，其包括第一晶體管與第二晶體管，該第一晶體管與該第二晶體管皆具有柵極電極、第一電極及第二電極，該第一晶體管的柵極電極與該第二晶體管的柵極電極接收不同的儲(chǔ)存信號(hào)，且該第一晶體管的第一電極與該第二晶體管的第一電極耦接以接收控制信號(hào)；以及非揮發(fā)性內(nèi)存單元，其包括第一電阻式內(nèi)存組件與第二電阻式內(nèi)存組件，用于儲(chǔ)存該對(duì)互補(bǔ)性邏輯數(shù)據(jù)作為各自不同的電阻狀態(tài)，該第一電阻式內(nèi)存組件耦接于該第一晶體管的第二電極與該第一節(jié)點(diǎn)之間，且該第二電阻式內(nèi)存組件耦接于該第二晶體管的第二電極與該第二節(jié)點(diǎn)之間。11.一種驅(qū)動(dòng)內(nèi)存儲(chǔ)存電路的方法，其特征在于，該方法包括:執(zhí)行儲(chǔ)存操作以儲(chǔ)存一對(duì)具有不同電位的互補(bǔ)性邏輯數(shù)據(jù)至非揮發(fā)性內(nèi)存單元內(nèi)的第一電阻式內(nèi)存組件與該非揮發(fā)性內(nèi)存單元內(nèi)的第二電阻式內(nèi)存組件作為不同的電阻狀態(tài)，該儲(chǔ)存操作包括:第一操作，其依據(jù)揮發(fā)性內(nèi)存單元內(nèi)的第一節(jié)點(diǎn)與該揮發(fā)性內(nèi)存單元內(nèi)的第二節(jié)點(diǎn)的電位，以將該第一電阻式內(nèi)存組件及該第二電阻式內(nèi)存組件的第一者配置為低電阻狀態(tài)，其中，該第一電阻式內(nèi)存組件耦接至該第一節(jié)點(diǎn)且該第二電阻式內(nèi)存組件耦接至該第二節(jié)點(diǎn)；以及第二操作，其依據(jù)該第一節(jié)點(diǎn)與該第二節(jié)點(diǎn)的電位，以將該第一電阻式內(nèi)存組件及該第二電阻式內(nèi)存組件的第二者配置為高電阻狀態(tài)。12.如權(quán)利要求11所述的驅(qū)動(dòng)內(nèi)存儲(chǔ)存電路的方法，其特征在于，該第一操作之后為該第二操作。13.如權(quán)利要求11所述的驅(qū)動(dòng)內(nèi)存儲(chǔ)存電路的方法，其特征在于，該第二操作之后為該第一操作。14.如權(quán)利要求11所述的驅(qū)動(dòng)內(nèi)存儲(chǔ)存電路的方法，其特征在于，該儲(chǔ)存操作還包括:藉由提供低位準(zhǔn)的輸入致能信號(hào)至耦接于該揮發(fā)性內(nèi)存單元的傳輸閘以禁能于該揮發(fā)性內(nèi)存單元的輸入數(shù)據(jù)的接收；藉由提供高位準(zhǔn)的儲(chǔ)存信號(hào)至第一晶體管的柵極電極與第二晶體管的柵極電極以開啟控制單元內(nèi)的該第一晶體管及該控制單元內(nèi)的該第二晶體管，其中，該第一電阻式內(nèi)存組件耦接于該第一晶體管與該第一節(jié)點(diǎn)之間，且該第二電阻式內(nèi)存組件耦接于該第二晶體管與該第二節(jié)點(diǎn)之間；藉由施加正向偏壓至該第一電阻式內(nèi)存組件與該第二電阻式內(nèi)存組件的第一者以執(zhí)行該第一操作；以及藉由施加反向偏壓至該第一電阻式內(nèi)存組件與該第二電阻式內(nèi)存組件的第二者以執(zhí)行該第二操作。15.如權(quán)利要求14所述的驅(qū)動(dòng)內(nèi)存儲(chǔ)存電路的方法，其特征在于，施加該正向偏壓至該第一電阻式內(nèi)存組件與該第二電阻式內(nèi)存組件的第一者包括提供高位準(zhǔn)的控制信號(hào)至該第一晶體管的第一電極及該第二晶體管的第一電極；以及施加該反向偏壓至該第一電阻式內(nèi)存組件與該第二電阻式內(nèi)存組件的第二者包括提供低位準(zhǔn)的控制信號(hào)至該第一晶體管的第一電極及該第二晶體管的第一電極。16.如權(quán)利要求11所述的驅(qū)動(dòng)內(nèi)存儲(chǔ)存電路的方法，其特征在于，該方法還包括還原操作，其將儲(chǔ)存于該第一電阻式內(nèi)存組件與該第二電阻式內(nèi)存組件的該對(duì)互補(bǔ)性邏輯數(shù)據(jù)還原至該揮發(fā)性內(nèi)存單元的該第一節(jié)點(diǎn)及該第二節(jié)點(diǎn)，該還原操作包括:提供高位準(zhǔn)的電源信號(hào)至該揮發(fā)性內(nèi)存單元；藉由提供高位準(zhǔn)的儲(chǔ)存信號(hào)至第一晶體管的柵極電極與第二晶體管的柵極電極以開啟控制單元內(nèi)的該第一晶體管及該控制單元內(nèi)的該第二晶體管，其中，該第一電阻式內(nèi)存組件耦接于該第一晶體管與該第一節(jié)點(diǎn)之間，且該第二電阻式內(nèi)存組件耦接于該第二晶體管與該第二節(jié)點(diǎn)之間；以及藉由提供低位準(zhǔn)的控制信號(hào)至該第一晶體管的第一電極與該第二晶體管的第一電極以使電流流經(jīng)該第一電阻式內(nèi)存組件及該第二電阻式內(nèi)存組件的每一者。17.如權(quán)利要求11所述的驅(qū)動(dòng)內(nèi)存儲(chǔ)存電路的方法，其特征在于，該方法還包括正常操作，其接收于該揮發(fā)性內(nèi)存單元的輸入數(shù)據(jù)，儲(chǔ)存該輸入數(shù)據(jù)于該揮發(fā)性內(nèi)存單元的第一節(jié)點(diǎn)與第二節(jié)點(diǎn)，并響應(yīng)于時(shí)脈信號(hào)以將儲(chǔ)存于該揮發(fā)性內(nèi)存單元的第二節(jié)點(diǎn)的數(shù)據(jù)輸出，該正常操作包括:藉由提供低位準(zhǔn)的儲(chǔ)存信號(hào)至第一晶體管的柵極電極與第二晶體管的柵極電極以關(guān)閉控制單元內(nèi)的該第一晶體管及該控制單元內(nèi)的該第二晶體管，其中，該第一電阻式內(nèi)存組件耦接于該第一晶體管與該第一節(jié)點(diǎn)之間，且該第二電阻式內(nèi)存組件耦接于該第二晶體管與該第二節(jié)點(diǎn)之間。18.—種驅(qū)動(dòng)內(nèi)存儲(chǔ)存電路的方法，該方法包括:于揮發(fā)性內(nèi)存單元接收邏輯數(shù)據(jù)，儲(chǔ)存該邏輯數(shù)據(jù)于該揮發(fā)性內(nèi)存單元內(nèi)，并將儲(chǔ)存于該揮發(fā)性內(nèi)存單元內(nèi)的該邏輯數(shù)據(jù)輸出；判斷待機(jī)狀態(tài)是否為待決，而當(dāng)該待機(jī)狀態(tài)為待決時(shí)，將儲(chǔ)存于該揮發(fā)性內(nèi)存單元內(nèi)的該邏輯數(shù)據(jù)儲(chǔ)存至第一電阻式內(nèi)存組件及第二電阻式內(nèi)存組件；以及判斷還原操作是否需要，而當(dāng)該還原操作為需要時(shí)，將儲(chǔ)存于該第一電阻式內(nèi)存組件及該第二電阻式內(nèi)存組件內(nèi)的該邏輯數(shù)據(jù)還原至該揮發(fā)性內(nèi)存單元，其中，將儲(chǔ)存于該揮發(fā)性內(nèi)存單元內(nèi)的該邏輯數(shù)據(jù)儲(chǔ)存至該第一電阻式內(nèi)存組件及該第二電阻式內(nèi)存組件包括:將該第一電阻式內(nèi)存組件及該第二電阻式內(nèi)存組件的第一者配置為低電阻狀態(tài)；以及將該第一電阻式內(nèi)存組件及該第二電阻式內(nèi)存組件的第二者配置為高電阻狀態(tài)?！疚臋n編號(hào)】G11C16/06GK104282334SQ201410307751【公開日】2015年1月14日申請(qǐng)日期:2014年6月30日優(yōu)先權(quán)日:2013年7月10日【發(fā)明者】莊凈皓,張孟凡,許世玄,林哲輝申請(qǐng)人:財(cái)團(tuán)法人工業(yè)技術(shù)研究院