一種混合存儲單元的讀取電路結(jié)構(gòu)的制作方法
【專利摘要】一種混合存儲單元的讀取電路結(jié)構(gòu)，它由一個反相器和一個感知放大器及一個非易失性存儲單元共同組成，反相器的輸入端連接混合存儲單元中選擇晶體管的漏極，即連接點X；感知放大器的兩個輸入端一個接參考電壓信號，另一個也接到混合存儲單元中選擇晶體管的漏極，即連接點X；該反相器由一個P型和一個N型晶體管構(gòu)成，其功能是產(chǎn)生一個與輸入信號相反的邏輯信號；該感知放大器為傳統(tǒng)的電壓比較放大器，其功能是通過放大比較兩個輸入電壓信號輸出相應的邏輯值；該非易失性存儲單元由選擇晶體管和混合存儲單元HMC串聯(lián)構(gòu)成。本發(fā)明可快速、準確地讀取HMC的工作模式及其在高速計算模式下的邏輯值。
【專利說明】一種混合存儲單元的讀取電路結(jié)構(gòu)

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種混合存儲單元的讀取電路結(jié)構(gòu)，屬于非易失性存儲器【技術(shù)領(lǐng)域】。

【背景技術(shù)】
[0002]隨著新興的非易失性器件的不斷發(fā)展，尤其是自旋轉(zhuǎn)移力矩存儲器STT-RAM(SpinTransfer Torque Random Access Memory)和阻變存儲器RRAM(Resistive Random AccessMemory),使得normally off計算機在不久的將來成為可能。盡管STT-RAM具有快的讀寫速度，低功耗，無限次讀寫，非易失性等優(yōu)勢，但隨著工藝技術(shù)節(jié)點的持續(xù)微縮，其數(shù)據(jù)保持能力面臨巨大的挑戰(zhàn)，在一定程度上限制了其作為大容量存儲的應用。RRAM由于簡單的存儲單元結(jié)構(gòu)，高的集成度及長的數(shù)據(jù)保持能力，是另一種很有競爭力的非易失性存儲器。但由于其較慢的讀寫速度及相對較低的反復讀寫次數(shù)，在一定程度上限制了其高速計算的應用。另外，當非易失性器件用于計算時，必須確保高速及低功耗，并不要求較長的數(shù)據(jù)保持能力；而當非易失性器件用于存儲時，則需要較高的集成度和長的數(shù)據(jù)保持能力。STT-RAM和RRAM的混合存儲單元結(jié)構(gòu)HMC(Hybrid Memory Cell),如附圖1所示，便是能夠同時滿足兩種要求的新型混合存儲單元結(jié)構(gòu)。本發(fā)明針對此種HMC結(jié)構(gòu)提出了一種新型的讀取方法，可快速、準確地讀取HMC的工作模式及其在高速計算模式下的邏輯值。


【發(fā)明內(nèi)容】

[0003]一、發(fā)明目的:
[0004]針對上述背景中提到的新型混合存儲單元HMC，本發(fā)明提出了一種混合存儲單元的讀取電路結(jié)構(gòu)，該結(jié)構(gòu)可快速、準確地讀取HMC的工作模式及其在高速計算模式下的邏輯值。
[0005]二、技術(shù)方案:
[0006]附圖1是本發(fā)明一種混合存儲單元的讀取電路結(jié)構(gòu)所涉及的非易失性存儲單元的兩種結(jié)構(gòu)示意圖，它由混合存儲單元HMC同一個選擇晶體管串聯(lián)而成。此處的選擇晶體管可以是N型(Nxy)或P型(Pxy),分別如附圖1(a)和附圖1(b)所示。以附圖1(a)為例，混合存儲單元HMC中的RRAM存儲單元MIM(Metal insulator Metal)的一端連接位線BL (Bit Line)，另一端連接混合存儲單元HMC中的STT-MRAM存儲單元MTJ (MagneticTunnel Junct1n)的一端(如自由層或固定層)；MTJ的另一端連接N型晶體管的源極\漏極；N型晶體管的漏極\源極連接源線SL (Source Line) ;N型晶體管的柵極連接字線WL(Word Line)。
[0007]本發(fā)明一種混合存儲單元的讀取電路結(jié)構(gòu)如附圖2所示，它由一個反相器(Inverter)和一個感知放大器(Sense Amplifier,簡寫為S.A)及一個非易失性存儲單元共同組成，反相器的輸入端連接混合存儲單元中選擇晶體管的漏極，即連接點X ;感知放大器的兩個輸入端一個接參考電壓信號，另一個也接到混合存儲單元中選擇晶體管的漏極，即連接點X。
[0008]該反相器由一個P型和一個N型晶體管構(gòu)成，如附圖2所示，其功能是產(chǎn)生一個與輸入信號相反的邏輯信號；
[0009]該感知放大器可為傳統(tǒng)的電壓比較放大器，其功能是通過放大比較兩個輸入電壓信號輸出相應的邏輯值；
[0010]該非易失性存儲單元由選擇晶體管和混合存儲單元HMC串聯(lián)構(gòu)成，如附圖2所示，此處的選擇晶體管是N型或P型，混合存儲單元HMC中的RRAM存儲單元MIM的一端連接位線BL，另一端連接混合存儲單元HMC中的STT-MRAM存儲單元MTJ的一端；STT-MRAM存儲單元MTJ的另一端連接N型晶體管的源極\漏極；N型晶體管的漏極\源極連接源線SL ；N型晶體管的柵極連接字線WL，其功能是可實現(xiàn)高速計算和大容量存儲。
[0011]該讀取電路結(jié)構(gòu)的工作狀況分為三個階段:
[0012]第一階段:通過控制WL、BL及SL來選擇待讀取的混合存儲單元HMC。
[0013]第二階段，通過反相器輸出讀取混合存儲單元HMC中的RRAM存儲單元MIM的阻態(tài)，從而判斷混合存儲單元HMC所處的工作模式。當RRAM存儲單元MIM處于高阻態(tài)時，通過設(shè)計的方法使得反相器的輸入端電壓Vx (連接點X的電壓)小于反相器的轉(zhuǎn)換閾值VM，從而觸發(fā)反相器在其輸出端0ut_M產(chǎn)生邏輯值I，混合存儲單元HMC處于大容量存儲模式；當RRAM存儲單元MIM處于低阻態(tài)時，通過設(shè)計的方法使得反相器的輸入端電壓Vx大于反相器的轉(zhuǎn)換閾值\，從而觸發(fā)反相器在其輸出端0ut_M產(chǎn)生邏輯值0，混合存儲單元HMC處于高速計算模式。
[0014]第三階段，根據(jù)第二階段的讀取結(jié)果，當RRAM存儲單元MM處于低阻態(tài)時，即混合存儲單元HMC處于高速計算模式時，需要進一步讀取混合存儲單元HMC中的STT-MRAM存儲單元MTJ的阻態(tài)，當STT-MRAM存儲單元MTJ分別處于高阻態(tài)和低阻態(tài)時，在X處產(chǎn)生的電壓Vx不同，分別為電壓Vx>和Vx High (VXJigh>VX Low)。將Vx與一個設(shè)計好的參考電壓VMf通過感知放大器SA (Sense Amplifier)比較，從而在SA的輸出端0ut_C得到對應于STT-MRAM存儲單元MTJ阻態(tài)的邏輯值。
[0015]三、優(yōu)點及功效:
[0016]本發(fā)明一種混合存儲單元的讀取電路結(jié)構(gòu)可快速、準確地讀取混合存儲單元HMC的工作模式及其在高速計算模式下的邏輯值。

【專利附圖】

【附圖說明】
[0017]圖1(a)為采用N型晶體管作為選擇晶體管的非易失性存儲單元示意圖；
[0018]圖1(b)為采用P型晶體管作為選擇晶體管的非易失性存儲單元示意圖。
[0019]圖中 MIM(Metal insulator Metal)為 RRAM 的存儲單兀；MTJ(Magnetic TunnelJunct1n)為STT-RAM的存儲單元；HMC為混合存儲單元，由MM和MTJ串聯(lián)構(gòu)成Axy和Pxy分別為N型晶體管和P型晶體管；BL(Bit Line)為新型混合存儲單元的位線；SL (SourceLine)為新型混合存儲單元的源線；WL(Word Line)為新型混合存儲單元的字線。
[0020]圖2為針對如上所述的非易失性存儲單元的讀取電路結(jié)構(gòu)示意圖。
[0021]圖中Ntl2為新型混合存儲單元采用的N型選擇晶體管；Vdd為高電壓；Gnd為地；反相器Inverter由P型晶體管Ptll和N型晶體管Ntll組成；0ut_M為反相器輸出端；VX為連接點X上的電壓；V,ef為參考電壓；S.A(Sense Amplifier)為感知放大器；0ut_C為感知放大器輸出端。

【具體實施方式】
[0022]參照附圖，進一步說明本發(fā)明的實質(zhì)性特點。在此公開的實施例，其特定的結(jié)構(gòu)細節(jié)和功能細節(jié)僅是描述特定實施例的目的，因此，可以以許多可選擇的形式來實施本發(fā)明，且本發(fā)明不應該被理解為僅僅局限于在此提出的示例實施例，而是應該覆蓋落入本發(fā)明范圍內(nèi)的所有變化、等價物和可替換物。另外，將不會詳細描述或?qū)⑹÷员景l(fā)明的眾所周知的元件，器件與子電路，以免混淆本發(fā)明的實施例的相關(guān)細節(jié)。
[0023]圖l(a)、(b)為非易失性存儲單元的兩種結(jié)構(gòu)示意圖，由HMC(MM和MTJ的串聯(lián)結(jié)構(gòu))和一個選擇晶體管串聯(lián)構(gòu)成。此處晶體管可以是N型或P型。
[0024]圖1(a)為采用N型晶體管作為選擇晶體管的非易失性存儲單元結(jié)構(gòu)示意圖:混合存儲單元HMC中的RRAM存儲單元MIM的一端連接位線BL，另一端連接混合存儲單元HMC中的STT-MRAM存儲單元MTJ的一端(如自由層或固定層)；STT_MRAM存儲單元MTJ的另一端連接N型晶體管Nxy的源極\漏極；N型晶體管Nxy的漏極\源極連接源線SL ；N型晶體管Nxy的柵極連接字線WL。
[0025]圖1(b)為采用P型晶體管作為選擇晶體管的非易失性存儲單元結(jié)構(gòu)示意圖:P型晶體管Pxy的漏極\源極連接位線BL ；P型晶體管Pxy的源極\漏極連接混合存儲單元HMC中的RRAM存儲單元MIM的一端；RRAM存儲單元MIM的另一端連接混合存儲單元HMC中的STT-MRAM存儲單元MTJ的一端(如自由層或固定層);STT_MRAM存儲單元MTJ的另一端連接源線SL ；P型晶體管Pxy的柵極連接字線WL。
[0026]以采用N型晶體管作為選擇晶體管的非易失性存儲單元為例，圖2為本發(fā)明一種混合存儲單元的讀取電路結(jié)構(gòu)示意圖。其主要由一個反相器(Inverter)和一個感知放大器(S.A)及一個混合存儲單元(HMC)共同組成。其工況分為三個階段:
[0027]第一階段:通過給WL施加高電壓(N型晶體管Ntl2導通)，并給BL和SL施以合適的電壓，完成對待讀取的混合存儲單元HMC的選擇。
[0028]第二階段:通過反相器的輸出端0ut_M來判斷混合存儲單元HMC所處的工作模式。當RRAM存儲單元MIM處于高阻態(tài)時，混合存儲單元HMC會有一個大的分壓，使得在反相器輸入端的電壓Vx較小，通過設(shè)計使得Vx小于反相器的轉(zhuǎn)換閾值VM，進而觸發(fā)反相器在其輸出端0ut_M輸出高電平，即產(chǎn)生邏輯值1，混合存儲單元HMC處于大容量存儲模式；當RRAM存儲單元MIM處于低阻態(tài)時，混合存儲單元HMC會有一個小的分壓，使得在反相器輸入端的電壓\較大，通過設(shè)計使得\大于反相器的轉(zhuǎn)換閾值\，進而觸發(fā)反相器在其輸出端0ut_M輸出低電平，即產(chǎn)生邏輯值0，混合存儲單元HMC處于高速計算模式。
[0029]第三個階段:根據(jù)第二階段的讀取結(jié)果，當混合存儲單元HMC處于高速計算模式，即RRAM存儲單元MIM處于低阻態(tài)時，需要進一步讀取混合存儲單元HMC中STT-MRAM存儲單元MTJ的阻態(tài)。當STT-MRAM存儲單元MTJ處于高阻態(tài)時，混合存儲單元HMC有一個較大的壓降，使得在連接點X上產(chǎn)生一個較低電壓Vx> ;當STT-MRAM存儲單元MTJ處于低阻態(tài)時，混合存儲單元HMC有一個較小的壓降，使得在連接點X上產(chǎn)生一個較高電壓Vx High。利用感知放大器將Vx同參考電壓Vref (VX Low<Vref<VX High)相比較，根據(jù)混合存儲單元HMC中STT-MRAM存儲單元MTJ阻態(tài)的不同，在感知放大器的輸出端0ut_C輸出相應的邏輯值。需要說明的是，當新型混合存儲單元處于大容量存儲模式，即混合存儲單元HMC中的RRAM存儲單元MIM處于高阻態(tài)時，不需要進一步判斷混合存儲單元HMC中STT-MRAM存儲單元MTJ的阻態(tài)。
【權(quán)利要求】
1.一種混合存儲單元的讀取電路結(jié)構(gòu)，其特征在于:它由一個反相器和一個感知放大器及一個非易失性存儲單元共同組成，反相器的輸入端連接混合存儲單元中選擇晶體管的漏極，即連接點X;感知放大器的兩個輸入端一個接參考電壓信號，另一個也接到混合存儲單元中選擇晶體管的漏極，即連接點X ； 該反相器由一個P型和一個N型晶體管構(gòu)成，其功能是產(chǎn)生一個與輸入信號相反的邏輯信號； 該感知放大器為傳統(tǒng)的電壓比較放大器，其功能是通過放大比較兩個輸入電壓信號輸出相應的邏輯值； 該非易失性存儲單元由選擇晶體管和混合存儲單元HMC串聯(lián)構(gòu)成，此處的選擇晶體管是N型或P型，混合存儲單元HMC中的RRAM存儲單元MIM的一端連接位線BL，另一端連接混合存儲單元HMC中的STT-MRAM存儲單元MTJ的一端；STT_MRAM存儲單元MTJ的另一端連接N型晶體管的源極\漏極；N型晶體管的漏極\源極連接源線SL ；N型晶體管的柵極連接字線WL，其功能是實現(xiàn)高速計算和大容量存儲。
【文檔編號】G11C16/06GK104134461SQ201410340515
【公開日】2014年11月5日 申請日期:2014年7月17日 優(yōu)先權(quán)日:2014年7月17日
【發(fā)明者】張德明, 趙巍勝 申請人:北京航空航天大學