存儲器編程方法和設備的制作方法
【專利摘要】提供一種存儲器編程方法和設備。所述存儲器編程設備包括：存儲器讀取器，被構造為讀取與可編程存儲器的地址相關的多個單元中的讀數(shù)據(jù)；存儲器寫入器，被構造為將寫數(shù)據(jù)記錄在所述多個單元上，將寫數(shù)據(jù)與讀數(shù)據(jù)進行比較，產生重寫模式，并糾正所述多個單元中的至少一個不匹配的單元。因此，可減少編程處理時間并增加成品率。
【專利說明】存儲器編程方法和設備
[0001]本申請要求于2013年9月10日在韓國知識產權局提交的第10-2013-0108737號韓國專利申請的權益，該申請的整個公開通過引用包含于此以用于所有目的。

【技術領域】
[0002]以下描述涉及一種存儲器編程方法和設備，并涉及一種用于一次性可編程存儲器的多比特編程方法和設備。

【背景技術】
[0003]一次性可編程(OTP)存儲器包括多個OTP單元，所述單元被布置在行方向和列方向上。
[0004]OTP單元形成在易失性或非易失性存儲器元件(諸如動態(tài)隨機存取存儲器(DRAM)、電可擦除可編程只讀存儲器(EEPROM)或FLASH)中以用于存儲器修復。此外，在混合了模擬芯片和數(shù)字芯片的混合信號芯片中，OTP單元被用于微調內部操作電壓和頻率。
[0005]總體來說，OTP單元包括由MOSFET(金屬氧化物半導體場效應晶體管，在下文中，稱作MOS晶體管)形成的反熔絲和至少一個MOS晶體管。在每個存儲器中OTP單元被形成為單個或陣列，從而被用于修復或微調。
[0006]韓國第10-0845407號登記專利(2008年7月3日)涉及一種一次性可編程單元和具有一次性可編程單元的OTP存儲器，該一次性可編程單元和OTP存儲器實施了較少的MOS晶體管從而可具有較小的面積和較短的存取時間，并具有逆變式感測放大器從而可減少漏電流和面積。
[0007]韓國第10-1051673號登記專利(2011年7月19日)涉及一種反熔絲及其形成方法以及具有反熔絲的非易失性存儲器裝置，能夠穩(wěn)定擊穿由MOS晶體管形成的反熔絲的柵極絕緣層，從而改進讀取操作期間的數(shù)據(jù)感測邊緣(margin)并增強操作可靠性。
[0008]圖1是示出現(xiàn)有技術中的OTP存儲器編程方法的截面圖。參照圖1，通過將高電壓(S卩，0TPV)提供至OTP單元100的反熔絲(例如，CMOS反熔絲)并破壞CMOS柵極絕緣層(例如，柵極氧化層)103以將柵極104和襯底101之間的電阻值減小到特定電阻值(例如，幾M歐姆)來執(zhí)行OTP存儲器編程方案。
[0009]OTP單元100的反熔絲包括:柵極104，形成在襯底101上；結區(qū)105，形成在襯底中并曝露于柵極104的側壁方向；柵極絕緣層103，以相對薄的厚度形成在柵極104和襯底101之間。
[0010]結區(qū)105和拾取區(qū)106(即，將偏置提供至阱102的區(qū)域)相互連接，并與地電壓端子VSS連接。另外，寫電壓OTPV通過金屬線被提供至柵極104。因此，在柵極104和襯底101之間形成高電場,從而破壞柵極絕緣層103并使柵極104和襯底101電短路。
[0011]本領域中的OTP編程方案包括:寫入數(shù)據(jù)，讀取寫在OTP存儲器上的數(shù)據(jù)，將已寫入的數(shù)據(jù)與將被寫入的數(shù)據(jù)進行比較。此外，本領域中的OTP存儲器編程方案重復執(zhí)行這些處理直到OTP存儲器中的所有比特的測試通過為止(即，寫入的數(shù)據(jù)與將被寫入的數(shù)據(jù)匹配)。例如，當對OTP存儲器的8比特單元執(zhí)行寫處理時，如果OTP存儲器中的所有8比特數(shù)據(jù)的測試沒有通過，則再次對所有8比特數(shù)據(jù)執(zhí)行重寫處理。
[0012]高電流能集中在柵極絕緣層被擊穿的路徑上，從而柵極絕緣層未被擊穿的單元的能量濃度相對減少。因此，由于絕緣層的破壞沒有被正確地執(zhí)行，因此寫處理花費長時間，并且成品率降低。


【發(fā)明內容】

[0013]提供本
【發(fā)明內容】
來以簡化的形式介紹在以下【具體實施方式】中被進一步描述的構思的選擇。本
【發(fā)明內容】
不意圖確定要求保護的主題的關鍵特征或必要特征，也不意圖用于幫助確定要求保護的主題的范圍。
[0014]在一方面，提供一種存儲器編程設備，包括:存儲器讀取器，被構造為讀取與可編程存儲器的地址相關的多個單元中的讀數(shù)據(jù)；存儲器寫入器，被構造為將寫數(shù)據(jù)記錄在所述多個單元上，將讀數(shù)據(jù)和寫數(shù)據(jù)進行比較，產生重寫模式，并糾正所述多個單元中的至少一個不匹配的單元。
[0015]存儲器讀取器還可被構造為響應于糾正不匹配的單元而使用所述地址對多個單元中的讀數(shù)據(jù)執(zhí)行重讀操作以產生重讀數(shù)據(jù)。
[0016]存儲器寫入器還可被構造為使用重讀數(shù)據(jù)更新重寫模式以對至少一個再次不匹配的單元執(zhí)行再糾正操作。
[0017]存儲器讀取器和存儲器寫入器可順序地重復重讀操作和再糾正操作直到記錄在所述多個單元上的內容不發(fā)生錯誤。
[0018]存儲器寫入器還可被構造為對寫數(shù)據(jù)和讀數(shù)據(jù)執(zhí)行異或運算以產生掩碼數(shù)據(jù)，并且存儲器寫入器還包括:重寫模式產生器，被構造為執(zhí)行掩碼數(shù)據(jù)和寫數(shù)據(jù)之間的邏輯與運算以產生重寫模式。
[0019]存儲器寫入器可包括:重寫模式存儲模塊，被構造為存儲重寫模式。
[0020]存儲器寫入器可包括:電壓產生器，被構造為產生熔斷電壓；電壓提供器，被構造為基于重寫模式將熔斷電壓提供到所述至少一個不匹配的單元。
[0021]電壓提供器可包括:多個開關，被構造為基于重寫模式而被控制，并將熔端電壓提供至所述多個單元。
[0022]所述設備可包括:控制器，被構造為對再糾正操作的次數(shù)進行計數(shù)并確定再糾正操作的重復次數(shù)是否超出預定次數(shù)。
[0023]所述設備可包括:地址解碼器，被構造為接收編程數(shù)據(jù)并提取與存儲器的特定地址相關聯(lián)的單元選擇信息。
[0024]所述控制器可被構造為使地址解碼器執(zhí)行如下操作:接收編程數(shù)據(jù)，響應于寫在所述多個單元上的內容未出現(xiàn)錯誤或再糾正操作的重復次數(shù)超出預定次數(shù)而提取不同的單元選擇信息，并針對所述特定地址更新寫數(shù)據(jù)。
[0025]所述控制器可被構造為基于時鐘信號和重寫模式控制存儲器讀取器、存儲器寫入器和地址解碼器。
[0026]被提供至所述多個單元的熔斷電壓可從7.5V變化至8V。
[0027]所述預定次數(shù)基于應用的產品而改變。
[0028]在另一總體方面，提供一種存儲器編程方法，所述方法包括:將寫數(shù)據(jù)寫在與可編程存儲器的地址相關的多個單元上；讀取所述多個單元中的讀數(shù)據(jù)；基于寫數(shù)據(jù)與讀數(shù)據(jù)的比較產生重寫模式；糾正所述多個單元中的至少一個不匹配的單元。
[0029]產生重寫模式的操作可包括:對寫數(shù)據(jù)和讀數(shù)據(jù)執(zhí)行XOR(異或)運算以產生掩碼數(shù)據(jù)；對產生的掩碼數(shù)據(jù)和寫數(shù)據(jù)執(zhí)行與運算以產生重寫模式。
[0030]寫入寫數(shù)據(jù)的操作可包括:在寫入寫數(shù)據(jù)之前測試操作參數(shù)。
[0031]在另一總體方面，提供一種可編程存儲器測試器，包括:存儲器包含器，被構造為包含可編程存儲器；存儲器編程設備，被構造為對存儲器進行編程，所述存儲器編程設備包括:存儲器讀取器，被構造為讀取與可編程存儲器的地址相關的多個單元中的讀數(shù)據(jù)；存儲器寫入器，被構造為將寫數(shù)據(jù)記錄在所述多個單元上，將寫數(shù)據(jù)與讀數(shù)據(jù)進行比較，產生重寫模式，并糾正所述多個單元中的至少一個不匹配的單元。
[0032]在另一總體方面，提供一種能夠減少存儲器編程處理時間并增加成品率的存儲器編程方法和設備。
[0033]在另一總體方面，提供一種能夠控制存儲器編程循環(huán)的方法和設備。
[0034]在另一總體方面，提供一種存儲器編程技術以通過產生并更新重寫模式來減少存儲器編程處理時間并增加成品率。
[0035]在另一總體方面，提供一種存儲器編程技術以通過執(zhí)行寫數(shù)據(jù)與已寫入的數(shù)據(jù)的比較操作來控制存儲器編程循環(huán)。
[0036]從以下的【具體實施方式】、附圖和權利要求，其它特征和方面將變得清楚。

【專利附圖】

【附圖說明】
[0037]圖1是示出OTP存儲器編程方法的示例的示圖。
[0038]圖2是示出存儲器編程設備的示例的示圖。
[0039]圖3是示出圖2中示出的存儲器編程設備的操作的示例的示圖。
[0040]圖4是示出存儲器編程方法的時序框圖的示例的示圖。
[0041]圖5是示出在圖2中示出的存儲器編程設備上執(zhí)行的存儲器編程方法的示例的示圖。
[0042]貫穿附圖和【具體實施方式】，除非另有描述，否則相同的附圖標號將被理解為指示相同的元件、特征和結構。為了清楚、說明和方便，可夸大這些元件的相對大小和描繪。
[0043]符號說明
[0044]100 =OTP ( 一次性可編程)存儲器
[0045]200:存儲器編程設備
[0046]210:存儲器讀單元
[0047]220:存儲器寫單元
[0048]222:重寫模式產生模塊
[0049]224:重寫模式存儲模塊
[0050]226:電壓產生模塊
[0051]228:電壓提供模塊
[0052]230:地址解碼單元
[0053]240:控制單元

【具體實施方式】
[0054]提供以下詳細的描述來幫助讀者獲得對在此描述的方法、設備和/或系統(tǒng)的全面理解。然而，在此描述的系統(tǒng)、設備和/或方法的各種改變、修改和等同物對于本領域的普通技術人員而言將會是明顯的。描述的處理步驟和/或操作的過程是示例；然而，除了必須以特定順序發(fā)生的步驟和/或操作之外，步驟和/或操作的順序不限于在此闡述的順序并可如本領域公知那樣改變。此外，為了更加清楚和簡潔，可省略本領域普通技術人員公知的功能和構造的描述。
[0055]可以以不同的形式實施在此描述的特征，且不應將所述特征解釋為受限于在此描述的示例。相反，提供在此描述的示例使得本公開將是充分且完整的，并將本公開的全部范圍傳達給本領域的普通技術人員。
[0056]應理解當元件被稱為連接到其它元件時，該元件可直接連接到另一元件，或還可存在中間元件。此外，除非另有相反的明確描述，否則描述組件之間關系的表達(諸如例如“…之間”、“直接地…之間”或“與…相鄰”和“與…直接相鄰”)可被解釋為隱含包括闡述的元件但不排除任何其它元件。
[0057]圖2是示出存儲器編程設備200的示例的示圖。參照圖2，存儲器編程設備200包括存儲器讀單元210、存儲器寫單元220、地址解碼單元230和控制單元240。
[0058]存儲器讀單元210讀取與可編程存儲器的特定地址相關的多個單元中的數(shù)據(jù)?？删幊檀鎯ζ骺蓪谏鲜鯫TP存儲器，并且讀數(shù)據(jù)對應于被寫入存儲器的特定地址中的數(shù)據(jù)。
[0059]在一示例中，當寫數(shù)據(jù)被寫入存儲器中時，存儲器讀單元210可使用存儲器的特定地址執(zhí)行重讀操作以重讀所述多個單元中的數(shù)據(jù)。重讀操作指再次讀取相同地址的寫數(shù)據(jù)的操作。
[0060]存儲器讀單元210可感測上述每個OTP存儲器單元中的CMOS門和接地端子GND之間的電壓。存儲器讀單元210可將所述電壓與參考電壓進行比較以輸出比較結果。
[0061]存儲器寫單元220將寫數(shù)據(jù)記錄在與可編程存儲器的特定地址相關的多個單元上，將寫數(shù)據(jù)與從存儲器讀單元210接收到的讀數(shù)據(jù)進行比較，產生重寫模式并糾正所述多個單元中的至少一個不匹配的單元。
[0062]例如，存儲器寫單元220從外部接收存儲器的特定地址的預定8個單元的寫數(shù)據(jù)(DIN)并將寫數(shù)據(jù)記錄在相應的單元上。當寫數(shù)據(jù)與從存儲器讀單元210接收到的讀數(shù)據(jù)不匹配時，存儲器寫單元220可產生重寫模式(S卩，重寫模式與期望的寫數(shù)據(jù)中的未寫入的數(shù)據(jù)相應)以重記錄數(shù)據(jù)?？稍诟聦憯?shù)據(jù)時執(zhí)行重寫模式的產生。
[0063]在一示例中，存儲器寫單元220可通過重讀數(shù)據(jù)來執(zhí)行更新重寫模式的再糾正操作以糾正至少一個不匹配的單元。
[0064]存儲器寫單元220可將重寫模式與重讀數(shù)據(jù)進行比較以將重寫模式中的未寫入的部分更新為另一重寫模式。存儲器寫單元220可在未記錄重寫模式的相應單元上進行記錄。
[0065]在一示例中，存儲器讀單元210和存儲器寫單元220可順序地重復重讀操作和再糾正操作直到記錄在所述多個單元中的內容不發(fā)生錯誤。
[0066]存儲器讀單元210和存儲器寫單元220可重復執(zhí)行記錄和讀取寫入的數(shù)據(jù)直到初始寫數(shù)據(jù)被記錄在存儲器中。
[0067]在另一示例中，存儲器讀單元210和存儲器寫單元220可在預定次數(shù)(最大計數(shù))內順序地重復重讀操作和再糾正操作。預定次數(shù)可根據(jù)應用的產品而改變，并且這種改變可為本領域的技術人員所公知。
[0068]根據(jù)一示例的存儲器編程設備200可將寫數(shù)據(jù)僅記錄在未寫入寫數(shù)據(jù)的單元上，從而減少編程時間并增加成品率。
[0069]在一示例中，存儲器寫單元220可基于讀數(shù)據(jù)產生掩碼數(shù)據(jù)，并可包括:重寫模式產生模塊222，通過執(zhí)行掩碼數(shù)據(jù)和寫數(shù)據(jù)之間的邏輯與運算來產生重寫模式。
[0070]重寫模式產生模塊222從外部接收寫數(shù)據(jù)，從存儲器讀單元210接收讀數(shù)據(jù)，并將寫數(shù)據(jù)和讀數(shù)據(jù)相互比較來產生重寫模式。
[0071]例如，當寫數(shù)據(jù)和讀數(shù)據(jù)分別對應于作為8位二進制數(shù)據(jù)[11110000]和[11000000]時，重寫模式產生模塊222可通過以下方法產生重寫模式[00110000]?？蓪憯?shù)據(jù)[11110000]和讀數(shù)據(jù)[11000000]執(zhí)行XOR (異或)運算以產生掩碼數(shù)據(jù)[00110000]。產生的掩碼數(shù)據(jù)可以和寫數(shù)據(jù)執(zhí)行與運算以產生重寫模式[00110000]。結果，當讀數(shù)據(jù)的位對應于[I]時，相應的重寫模式可產生[O]，并且當讀數(shù)據(jù)的位對應于[O]時，相應的重寫模式可保持相應位的寫數(shù)據(jù)比特。因此，重寫模式可產生[00110000]。
[0072]作為另一示例，重寫模式產生模塊222可通過對讀數(shù)據(jù)取反來產生掩碼數(shù)據(jù)[00111111]并可對掩碼數(shù)據(jù)[00111111]和寫數(shù)據(jù)[11110000]執(zhí)行邏輯與運算來產生重寫模式[00110000]。
[0073]在一示例中，存儲器寫單元220還可包括重寫模式存儲模塊224以存儲產生的重寫模式。重寫模式存儲模塊224可暫時地存儲重寫模式，并且存儲的重寫模式可用于產生下一周期的重寫模式。
[0074]在一示例中，重寫模式產生模塊222可從重寫模式存儲模塊224接收重寫模式并從存儲器讀單元210接收重讀數(shù)據(jù)。重寫模式產生模塊222可將重寫模式與重讀數(shù)據(jù)進行比較以更新重寫模式。
[0075]重寫模式產生模塊222可通過將寫數(shù)據(jù)與讀數(shù)據(jù)進行比較來產生與更新的寫數(shù)據(jù)相應的重寫模式，可重記錄存儲器的寫數(shù)據(jù)，并可將存儲的重寫模式(即，更新的寫數(shù)據(jù))與重讀數(shù)據(jù)(即，記錄在存儲上的數(shù)據(jù))進行比較以更新重寫模式(即，再次更新已更新的寫數(shù)據(jù))。
[0076]如上所述，重寫模式產生模塊222基于針對存儲器寫單元220的重復的重讀操作和再糾正操作來重復地產生并更新重寫模式。
[0077]在一示例中，重寫模式產生模塊222還可包括寫數(shù)據(jù)選擇模塊(未示出)。
[0078]重寫模式產生模塊222可接收存儲在重寫模式存儲模塊224中的重寫模式以將重寫模式與讀數(shù)據(jù)進行比較。重寫模式產生模塊222可包括讀數(shù)據(jù)選擇模塊(未示出)以選擇寫數(shù)據(jù)或寫模式中的一個，以便在從外部接收到寫數(shù)據(jù)時將寫數(shù)據(jù)與讀數(shù)據(jù)進行比較。
[0079]在一示例中，存儲器寫單元220還可包括:電壓產生模塊226，產生熔斷電壓；電壓提供模塊228，基于重寫模式將產生的熔斷電壓提供到至少一個不匹配的單元。
[0080]存儲器寫單元220可包括電壓產生模塊226和電壓提供模塊228。電壓產生模塊226根據(jù)OTP存儲器編程方法產生被提供至OTP存儲器單元的熔斷電壓，并且電壓提供模塊228基于寫數(shù)據(jù)模式或重寫模式(即，更新的寫數(shù)據(jù))將熔斷電壓提供至包括數(shù)據(jù)的相應單元。
[0081]這里，熔斷電壓可大約為8V，并且根據(jù)單元的布置(及寄生電阻)，被提供至單元的熔斷電壓可以為7.5V至8V。
[0082]在一示例中，電壓提供模塊228可包括由重寫模式(或寫數(shù)據(jù))控制的多個開關并可將熔斷電壓提供至多個單元。多個開關中的每個開關可將OTP存儲器單元與電壓產生模塊226連接。
[0083]地址解碼單元230從外部接收編程數(shù)據(jù)以提取與存儲器的特定地址相關聯(lián)的單元選擇信息。例如，當存儲器對應于包括8行X 16列單元的OTP存儲器時，地址解碼單元230可從外部接收包括存儲器的特定單元的地址信息的編程數(shù)據(jù)(例如，4比特)來對16比特的單元選擇信息進行解碼以選擇相應的存儲器。
[0084]地址解碼單元230可將相應的單元選擇信息提供至存儲器寫單元220，并且存儲器寫單元220可選擇與單元選擇信息相關聯(lián)的特定地址的單元以記錄寫數(shù)據(jù)。
[0085]控制單元240基于時鐘信號和重寫模式控制存儲器讀單元210、存儲器寫單元220和地址解碼單元230。時鐘信號可對應于方波，并且可從外部接收時鐘信號或在控制單元240中產生時鐘信號。
[0086]控制單元240可接收在存儲器寫單元220中產生的重寫模式以確定接收到的重寫模式是否對應于特定數(shù)據(jù)。如果重寫模式對應于特定數(shù)據(jù)，則控制單元240可使存儲器寫單元220終止記錄與特定地址相應的數(shù)據(jù)。
[0087]例如，當在存儲器寫單元220中產生的8比特重寫模式對應于[00000000]時，控制單元240可確定寫數(shù)據(jù)(或存儲的重寫模式)與讀數(shù)據(jù)匹配。這里，控制單元240可確定第一寫數(shù)據(jù)被正確地編程在OTP存儲器的相應地址中而終止對地址的編程。
[0088]在一示例中，當在存儲器寫單元220中產生的重寫模式不對應于特定數(shù)據(jù)時，控制單元240可使存儲器讀單元210和存儲器寫單元220重復地執(zhí)行讀操作和糾正操作。
[0089]在一示例中，控制單元240可對存儲器寫單元220的糾正操作(或再糾正操作)的重復次數(shù)(最大計數(shù))進行計數(shù)。當重復次數(shù)超出預定次數(shù)時，控制單元240可終止記錄與地址相關聯(lián)的數(shù)據(jù)。預定次數(shù)可對應于由存儲器編程設備200的用戶確定的次數(shù)。
[0090]存儲器編程設備200可控制因重復的重讀操作和再糾正操作而延長的處理時間直到記錄在多個單元上的內容不發(fā)生錯誤。
[0091]在一示例中，當記錄在多個單元上的內容不發(fā)生錯誤或操作的重復次數(shù)超出預定次數(shù)(最大計數(shù))時，控制單元240可使地址解碼單元230接收編程數(shù)據(jù)，提取其它的單元選擇信息，并可使存儲器寫單元220針對預定地址更新記錄數(shù)據(jù)。
[0092]當記錄在多個單元上的內容不發(fā)生錯誤或操作的重復次數(shù)超出預定次數(shù)時，控制單元240可終止記錄與地址相關聯(lián)的記錄數(shù)據(jù)，并可控制地址解碼單元230和存儲器寫單元220以便記錄針對不同地址的寫數(shù)據(jù)。
[0093]圖3示出圖2中示出的存儲器編程設備200的操作的示例的示圖。參照圖3，數(shù)據(jù)記錄單元以一方案記錄寫數(shù)據(jù)來以8比特為單位熔斷OTP存儲器的單元，并且數(shù)據(jù)記錄單元包括電壓產生模塊226和電壓提供模塊228。
[0094]電壓產生模塊226產生8V的熔斷電壓，電壓提供模塊228可包括將電壓產生模塊226與8個單元連接的8個開關。根據(jù)將被記錄在多個單元中的每個單元中的寫數(shù)據(jù)(或重寫模式，RD)操作所述開關。例如，當將被記錄在相應的單元中的寫數(shù)據(jù)為[I]時，開關導通，當將被記錄在相應單元中的寫數(shù)據(jù)為[O]時，開關保持斷開狀態(tài)。
[0095]在一示例中，在圖3中，當寫數(shù)據(jù)為[00101100]時，電壓提供模塊228導通將電壓產生模塊226連接到第三單元、第五單元和第六單元的開關。
[0096]因此，存儲器編程設備200可更新重寫模式(或寫數(shù)據(jù))并可將熔斷電壓僅提供至未記錄寫數(shù)據(jù)(或寫數(shù)據(jù)未被記錄或不匹配)的單元，從而通過集中的電流能，減少糾正操作(或再糾正操作)的重復次數(shù)并增加成品率。
[0097]圖4是示出說明圖2中示出的存儲器編程方法的時序框圖的示例的示圖。
[0098]參考圖4，X軸指示時間，Y軸從上到下指示OTP存儲器的地址0TP_ADD、初始寫數(shù)據(jù)、存儲器寫單元220的操作脈沖0TP-WR、重寫模式(或更新的寫數(shù)據(jù))0TP_WDAT、存儲器讀單元210的操作脈沖0TP_RD和讀數(shù)據(jù)(或寫在相應單元上的數(shù)據(jù))0TP_RDAT。
[0099]在第一周期中，存儲器寫單元220接收特定地址[O]和第一寫數(shù)據(jù)[11111111]。當操作脈沖電平為高時，存儲器讀單元210讀取與地址[O]相關聯(lián)的讀數(shù)據(jù)[00000000]以將該數(shù)據(jù)提供至存儲器寫單元220。
[0100]存儲器寫單元220將第一寫數(shù)據(jù)[11111111]與讀數(shù)據(jù)[00000000]進行比較以產生重寫模式(或更新寫數(shù)據(jù))并記錄寫數(shù)據(jù)。
[0101]當存儲器寫單元220的操作終止時，存儲器讀單元210讀取寫在相應單元上的數(shù)據(jù)，即，讀數(shù)據(jù)[11010011],
[0102]這里，存儲器讀單元210可在第一周期即將結束之前讀取讀數(shù)據(jù)，在第二周期剛開始之后讀取讀數(shù)據(jù)或在這兩個時間讀取讀數(shù)據(jù)。
[0103]在第二周期，存儲器寫單元220可將重寫模式[11111111]與讀數(shù)據(jù)[11010011]進行比較以將重寫模式更新為[00101100]，然后，存儲器寫單元220可執(zhí)行將重寫模式僅記錄(或糾正)在與重寫模式中的[I]相應的單元(或不匹配的單元)上的操作。不匹配的單元對應于第三單元、第五單元和第六單元。
[0104]存儲器讀單元210讀取記錄在相應單元上的數(shù)據(jù)，S卩，讀數(shù)據(jù)[11110111]。
[0105]在第三周期，存儲器寫單元220以與其它周期相同的方式將重寫模式更新為[00001000]并對第五單元執(zhí)行再糾正操作。當存儲器讀單元210讀取讀數(shù)據(jù)[11111111]時，與地址[O]相關聯(lián)的編程終止。可通過如上所述的控制單元240確定相應編程的終止。
[0106]在第四周期，如上所述，控制單元240可使存儲器寫單元220執(zhí)行針對下一特定地址[I]的第二寫數(shù)據(jù)[00010001]的編程。
[0107]存儲器讀單元210以與第一周期相同的方式讀取讀數(shù)據(jù)[00000000]，并且存儲器寫單元220將讀數(shù)據(jù)與第二寫數(shù)據(jù)進行比較以將重寫模式更新為[00010001]，然后以與第一周期相同的方式執(zhí)行記錄與地址[I]相關聯(lián)的第二寫數(shù)據(jù)的操作。
[0108]當由存儲器讀單元210讀取寫數(shù)據(jù)[00010001]時，與地址[I]相關聯(lián)的編程終止。
[0109]第五周期和第七周期對應于針對特定地址[2]的第三寫數(shù)據(jù)[01101001]的編程處理。以[01101001]、[01000001]、[01000000]的順序更新重寫模式，并且以[00101000]、[00101001]和[01101001]的順序更新寫數(shù)據(jù)?？芍貜蛨?zhí)行針對相應地址[2]的重讀操作和再糾正操作。
[0110]圖5是示出在存儲器編程設備200上執(zhí)行的存儲器編程方法的流程圖?？梢砸允境龅捻樞蚝头绞綀?zhí)行圖5中的操作，但可在不脫離描述的示意性示例的精神和范圍的情況下改變一些操作的順序或省略一些操作?？梢圆⑿谢蛲瑫r執(zhí)行圖5中示出的多個操作。圖1至圖4的以上描述也適用于圖5，并通過引用包含于此。因此，這里可不重復以上描述。
[0111]參照圖5，在S510中，存儲器編程設備200將寫數(shù)據(jù)記錄在與存儲器的特定地址相關的多個單元上。在一示例中，存儲器編程設備200可在記錄寫數(shù)據(jù)之前執(zhí)行預測試。預測試可對應于針對存儲器編程設備200的操作參數(shù)(例如，操作頻率)的測試。
[0112]在另一示例中，存儲器編程設備200可在預測試之前搜索寫數(shù)據(jù)。可基于與由地址解碼單元230解碼的特定地址相關聯(lián)的單元選擇信息執(zhí)行寫數(shù)據(jù)的搜索。
[0113]在S520中，存儲器編程設備200將讀取多個單元中的讀數(shù)據(jù)。在S530，存儲器編程設備200在讀取數(shù)據(jù)之后將寫數(shù)據(jù)與讀數(shù)據(jù)進行比較。當比較結果相等時(即，寫數(shù)據(jù)被無誤地記錄在多個單元中)，針對相應的多個單元的編程操作終止。
[0114]當比較結果不相等時，在S540中，存儲器編程設備200產生(或更新)重寫模式。存儲器編程設備200基于重寫模式糾正多個單元中的至少一個不匹配的單元。
[0115]存儲器編程設備200可重復執(zhí)行步驟S510至S540直到記錄在多個單元上的內容不發(fā)生錯誤。
[0116]與傳統(tǒng)的存儲器編程方法相比，根據(jù)多個示例的存儲器編程方法將寫數(shù)據(jù)與讀數(shù)據(jù)進行比較并僅重復地重寫未寫入的數(shù)據(jù)，使得所述存儲器編程方法可減少處理時間并可增加成品率。
[0117]可編程存儲器測試器包括包含可編程存儲器的存儲器包含單元和執(zhí)行存儲器編程的存儲器編程設備200。
[0118]，在本公開中引用的所有文獻(包括出版文獻、專利申請和專利)可以以與當每個引用的文獻被單獨特定地合并或被整體合并時的方式相同的方式通過引用整體合并于此。
[0119]為單獨或共同地指示或配置處理裝置如期望的那樣操作，可將上述系統(tǒng)、處理、功能、塊、處理步驟和方法寫作計算機程序、一段代碼、指令或其組合。可將軟件和數(shù)據(jù)暫時或永久地實施在任何類型的機器、組件、物理或虛擬設備、計算機存儲介質或能夠向處理裝置提供指令或數(shù)據(jù)或被處理裝置解讀的裝置中。所述軟件可分布在聯(lián)網的計算機系統(tǒng)上從而可以以分散的方式存儲和執(zhí)行所述軟件。具體地講，可通過一個或更多個非暫時性計算機可讀記錄介質存儲所述軟件和數(shù)據(jù)。非暫時性計算機可讀記錄介質可包括可存儲之后可由計算機系統(tǒng)或處理裝置讀取的數(shù)據(jù)的任何數(shù)據(jù)存儲裝置。非暫時性計算機可讀記錄介質的示例包括只讀存儲器(ROM)、隨機存取存儲器(RAM)、致密盤只讀存儲器(CD-ROM)、磁帶、USB、軟盤、硬盤、光學記錄介質(例如，CD-ROM或DVD)和PC接口(例如，PC1、PC1-express、WiFi等)。此外，本領域的程序員可基于在此提供的附圖的流程圖和框圖及其相應的描述解釋用于實現(xiàn)在此公開的示例的功能性程序、代碼和代碼段。
[0120]可使用硬件組件實施在此描述的設備和單元。硬件組件可包括例如控制器、傳感器、處理器、產生器、驅動器和其它等同的電子組件?？墒褂靡粋€或更多個通用或專業(yè)的計算機(諸如例如處理器、控制器、算術邏輯單元、數(shù)字信號處理器、存儲器、處理電路、邏輯電路、微計算機、現(xiàn)場可編程陣列、可編程邏輯單元、微處理器或能夠以定義的方式響應和執(zhí)行指令的任何其它裝置)實施硬件組件。硬件組件可運行操作系統(tǒng)(OS)或在操作系統(tǒng)上運行的一個或更多個軟件應用。硬件組件還可響應于軟件的執(zhí)行而訪問、存儲、操縱、處理和創(chuàng)建數(shù)據(jù)。為了簡潔的目的，處理裝置的描述被用作單數(shù)；然而，本領域的技術人員將理解處理裝置可包括多個處理元件和多種類型的處理元件。例如，硬件組件可包括多個處理器或處理器和控制器。此外，諸如并行處理器的不同的處理構造是可能的。
[0121]雖然本公開包括特定示例，但是本領域的普通技術人員將清楚，在不脫離權利要求及其等同物的精神和范圍的情況下，可以在這些示例中做出的形式和細節(jié)上的各種改變。僅以描述性的意義考慮在此描述的示例，而不是為了限制的目的。每個示例中描述的特征或方面將被視為可應用于其它示例中的相似特征或方面。如果以不同的順序執(zhí)行描述的技術，和/或如果以不同的方式組合和/或通過其他組件或其等同物代替和/或補充描述的系統(tǒng)、結構、裝置或電路，則可獲得合適的結果。因此，本公開的范圍不是由【具體實施方式】限定，而是由權利要求及其等同物限定，并且權利要求及其等同物的范圍內的所有改變將被解釋為包括在本公開中。
【權利要求】
1.一種存儲器編程設備，包括: 存儲器讀取器，被構造為讀取與可編程存儲器的地址相關的多個單元中的讀數(shù)據(jù)； 存儲器寫入器，被構造為: 將寫數(shù)據(jù)記錄在所述多個單元上， 將寫數(shù)據(jù)與讀數(shù)據(jù)進行比較， 產生重寫模式， 糾正所述多個單元中的至少一個不匹配的單元。
2.如權利要求1所述的設備，其中，存儲器讀取器還被構造為響應于糾正不匹配的單元而使用所述地址對所述多個單元中的讀數(shù)據(jù)執(zhí)行重讀操作以產生重讀數(shù)據(jù)。
3.如權利要求2所述的設備，其中，存儲器寫入器還被構造為使用重讀數(shù)據(jù)更新重寫模式以對至少一個再次不匹配的單元執(zhí)行再糾正操作。
4.如權利要求3所述的設備，其中，存儲器讀取器和存儲器寫入器順序地重復重讀操作和再糾正操作直到記錄在所述多個單元上的內容不發(fā)生錯誤。
5.如權利要求1所述的設備，其中，存儲器寫入器還被構造為對寫數(shù)據(jù)和讀數(shù)據(jù)執(zhí)行異或運算以產生掩碼數(shù)據(jù)，并且存儲器寫入器還包括:重寫模式產生器，被構造為執(zhí)行掩碼數(shù)據(jù)和寫數(shù)據(jù)之間的邏輯與運算以產生重寫模式。
6.如權利要求5所述的設備，其中，存儲器寫入器還包括:重寫模式存儲模塊，被構造為存儲重寫模式。
7.如權利要求1所述的設備，其中，存儲器寫入器還包括: 電壓產生器，被構造為產生熔斷電壓； 電壓提供器，被構造為基于重寫模式將熔斷電壓提供到所述至少一個不匹配的單元。
8.如權利要求7所述的設備，其中，電壓提供器還包括:多個開關，被構造為基于重寫模式而被控制，并將熔斷電壓提供至所述多個單元。
9.如權利要求4所述的設備，還包括: 控制器，被構造為對再糾正操作的次數(shù)進行計數(shù)并確定再糾正操作的重復次數(shù)是否超出預定次數(shù)。
10.如權利要求9所述的設備，還包括: 地址解碼器，被構造為接收編程數(shù)據(jù)并提取與存儲器的特定地址相關聯(lián)的單元選擇信肩、Ο
11.如權利要求10所述的設備，其中，控制器還被構造為使地址解碼器執(zhí)行如下操作: 接收編程數(shù)據(jù)， 響應于寫在所述多個單元上的內容未出現(xiàn)錯誤或再糾正操作的重復次數(shù)超出預定次數(shù)而提取不同的單元選擇信息， 針對所述特定地址更新寫數(shù)據(jù)。
12.如權利要求9所述的設備，其中，控制器還被構造為基于時鐘信號和重寫模式控制存儲器讀取器、存儲器寫入器和地址解碼器。
13.如權利要求7所述的設備，其中，提供至所述多個單元的熔斷電壓從7.5V變化至8V。
14.如權利要求9所述的設備，其中，所述預定次數(shù)基于應用的產品而改變。
15.一種存儲器編程方法，所述方法包括: 將寫數(shù)據(jù)寫在與可編程存儲器的地址相關的多個單元上； 讀取所述多個單元中的讀數(shù)據(jù)； 基于寫數(shù)據(jù)與讀數(shù)據(jù)的比較產生重寫模式； 糾正所述多個單元中的至少一個不匹配的單元。
16.如權利要求15所述的存儲器編程方法，其中，產生重寫模式的操作包括: 對寫數(shù)據(jù)和讀數(shù)據(jù)執(zhí)行異或運算以產生掩碼數(shù)據(jù)； 對產生的掩碼數(shù)據(jù)和寫數(shù)據(jù)執(zhí)行與運算以產生重寫模式。
17.如權利要求16所述的存儲器編程方法，其中，寫入寫數(shù)據(jù)的操作包括:在寫入寫數(shù)據(jù)之前測試操作參數(shù)。
18.一種可編程存儲器測試器，包括: 存儲器包含器，被構造為包含可編程存儲器； 存儲器編程設備，被構造為對存儲器進行編程，所述存儲器編程設備包括: 存儲器讀取器，被構造為讀取與可編程存儲器的地址相關的多個單元中的讀數(shù)據(jù)；存儲器寫入器，被構造為將寫數(shù)據(jù)記錄在所述多個單元上，將寫數(shù)據(jù)與讀數(shù)據(jù)進行比較，產生重寫模式，并糾正所述多個單元中的至少一個不匹配的單元。
【文檔編號】G11C16/10GK104425029SQ201410437479
【公開日】2015年3月18日 申請日期:2014年8月29日 優(yōu)先權日:2013年9月10日
【發(fā)明者】柳凡善, 尹泰日, 劉大榮 申請人:美格納半導體有限公司