改善flash可靠性的方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種改善FLASH可靠性的方法，F(xiàn)LASH存儲(chǔ)器為由存儲(chǔ)單元排列形成的矩陣結(jié)構(gòu)，每一存儲(chǔ)單元包括一SONOS單體和一選擇晶體管，各存儲(chǔ)單元的選擇晶體管的柵極接地第一字線、SONOS單體的柵極接第二字線、選擇晶體管的源極接源線、SONOS單體的源極接選擇晶體管的漏極、SONOS單體的漏極接位線；在對(duì)FLASH存儲(chǔ)器的一個(gè)存儲(chǔ)單元進(jìn)行0編程時(shí)，將和選中的存儲(chǔ)單元同列的存儲(chǔ)單元的第二字線端所加的負(fù)電壓設(shè)置為比最小負(fù)電壓大一定的值，這樣能減少和選中的存儲(chǔ)單元同列的存儲(chǔ)單元的漏柵之間的電壓差，從而能降低該存儲(chǔ)單元的所存儲(chǔ)的電子被擦除的幾率增加，從而能提高FLASH的可靠性和耐久性。
【專(zhuān)利說(shuō)明】改善FLASH可靠性的方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體集成電路領(lǐng)域，特別是涉及一種改善FLASH可靠性的方法。

【背景技術(shù)】
[0002] 如圖1所示，為FLASH存儲(chǔ)器的陣列結(jié)構(gòu)示意圖；FLASH存儲(chǔ)器為由存儲(chǔ)單元排列 形成的矩陣結(jié)構(gòu)，每一存儲(chǔ)單元包括一 SONOS單體1和一選擇晶體管2,對(duì)于所述FLASH存 儲(chǔ)器的一個(gè)所述存儲(chǔ)單元有：該存儲(chǔ)單元的所述選擇晶體管2的柵極接地第一字線WL，所 述SONOS單體1的柵極接第二字線WLS，所述選擇晶體管2的源極接源線SL，所述SONOS單 體1的源極接所述選擇晶體管2的漏極，所述SONOS單體1的漏極接位線BL ;另外，所述 SONOS單體1和所述選擇晶體管2的襯底電極VBPW連接在一起。
[0003] 所述存儲(chǔ)單元排列成所述FLASH存儲(chǔ)器的方式為：所述存儲(chǔ)單元按行列方式對(duì)齊 排列，同一行上的各所述存儲(chǔ)單元的所述選擇晶體管2的柵極都連接到同一根所述第一字 線WL、同一行上的各所述存儲(chǔ)單元的所述SONOS單體1的柵極都連接到同一根所述第二字 線WLS，同一列上的各所述存儲(chǔ)單元的所述選擇晶體管2的源極都連接到同一根所述源線 SL，同一列上的各所述存儲(chǔ)單元的所述SONOS單體1的漏極都連接到同一根所述位線BL。 虛線框101a、101b、IOlc和IOld分別代表四個(gè)所述存儲(chǔ)單元，其中所述存儲(chǔ)單元IOla和 IOlb同列，所述存儲(chǔ)單元IOla和IOlc同行，所述存儲(chǔ)單元IOla和IOld行和列都不相同。
[0004] 表一
[0005]

【權(quán)利要求】
1. 一種改善FLASH可靠性的方法，其特征在于： FLASH存儲(chǔ)器為由存儲(chǔ)單元排列形成的矩陣結(jié)構(gòu)，每一存儲(chǔ)單元包括一 SONOS單體和 一選擇晶體管，對(duì)于所述FLASH存儲(chǔ)器的一個(gè)所述存儲(chǔ)單元有：該存儲(chǔ)單元的所述選擇晶 體管的柵極接地第一字線，所述SONOS單體的柵極接第二字線，所述選擇晶體管的源極接 源線，所述SONOS單體的源極接所述選擇晶體管的漏極，所述SONOS單體的漏極接位線； 所述存儲(chǔ)單元排列成所述FLASH存儲(chǔ)器的方式為：所述存儲(chǔ)單元按行列方式對(duì)齊排 列，同一行上的各所述存儲(chǔ)單元的所述選擇晶體管的柵極都連接到同一根所述第一字線、 同一行上的各所述存儲(chǔ)單元的所述SONOS單體的柵極都連接到同一根所述第二字線，同一 列上的各所述存儲(chǔ)單元的所述選擇晶體管的源極都連接到同一根所述源線，同一列上的各 所述存儲(chǔ)單元的所述SONOS單體的漏極都連接到同一根所述位線； 對(duì)所述FLASH存儲(chǔ)器的一個(gè)所述存儲(chǔ)單元的SONOS單體進(jìn)行0編程操作時(shí)，令0編程 所對(duì)應(yīng)的所述存儲(chǔ)單元為第一存儲(chǔ)單元，和所述第一存儲(chǔ)單元處于同一列的所述存儲(chǔ)單元 為第二存儲(chǔ)單元，和所述第一存儲(chǔ)單元處于同一行的所述存儲(chǔ)單元為第三存儲(chǔ)單元，和所 述第一存儲(chǔ)單元的行和列都不同的所述存儲(chǔ)單元為第四存儲(chǔ)單元； 所述第一存儲(chǔ)單元進(jìn)行〇編程操作時(shí)： 所述第一存儲(chǔ)單元的第二字線端接第一正電壓，所述位線端接第二正電壓，所述第二 正電壓小于所述第一正電壓，所述第一存儲(chǔ)單元的第二字線和所述位線的第一電壓差為所 述第一正電壓和所述第二正電壓的差值，利用所述第一電壓差實(shí)現(xiàn)對(duì)所述第一存儲(chǔ)單元的 SONOS單體的0編程； 所述第三存儲(chǔ)單元也同時(shí)進(jìn)行編程，所述第三存儲(chǔ)單元和所述第一存儲(chǔ)單元所接第二 字線相同且都為第一正電壓，當(dāng)所述第三存儲(chǔ)單元進(jìn)行0編程時(shí)，所述第三存儲(chǔ)單元的位 線端接第二正電壓；當(dāng)所述第三存儲(chǔ)單元進(jìn)行1編程時(shí)，所述第三存儲(chǔ)單元的位線端接第 一負(fù)電壓，利用所述第一正電壓和所述第一負(fù)電壓的差實(shí)現(xiàn)對(duì)所述第一存儲(chǔ)單元的SONOS 單體的1編程； 所述第二存儲(chǔ)單元和所述第一存儲(chǔ)單元所接位線相同且都為第二正電壓，所述第二存 儲(chǔ)單元的第二字線端接所述第二負(fù)電壓，所述第二負(fù)電壓的絕對(duì)值小于所述第一負(fù)電壓的 絕對(duì)值，所述第二正電壓和所述第二負(fù)電壓的差值為第二電壓差，利用增加所述第二負(fù)電 壓的值降低所述第二電壓差，并降低所述第二電壓差對(duì)所述第二存儲(chǔ)單元的所述SONOS單 體的擦除影響，提高所述第二存儲(chǔ)單元的所述SONOS單體的可靠性； 所述第四存儲(chǔ)單元和所述第二存儲(chǔ)單元所接第二字線相同且都為第二負(fù)電壓，所述第 四存儲(chǔ)單元和所述第三存儲(chǔ)單元所接位線相同。
2. 如權(quán)利要求1所述的改善FLASH可靠性的方法，其特征在于：所述第二負(fù)電壓比所 述第一負(fù)電壓相差一個(gè)NM0S晶體管的閾值電壓。
3. 如權(quán)利要求1或2所述的改善FLASH可靠性的方法，其特征在于：各所述存儲(chǔ)單元 的第二字線的電壓由電平轉(zhuǎn)換電路提供，所述電平轉(zhuǎn)換電路的一個(gè)輸出端輸出所述第一正 電壓，所述電平轉(zhuǎn)換電路的另一個(gè)輸出端連接NM0S管的漏極和柵極，所述NM0S管的源極輸 出所述第一負(fù)電壓，所述NM0S管的漏極輸出所述第二負(fù)電壓，所述第二負(fù)電壓比所述第一 負(fù)電壓相差一個(gè)所述NM0S晶體管的閾值電壓；所述電平轉(zhuǎn)換電路的輸入端接解碼信號(hào)并 通過(guò)所述解碼信號(hào)選擇所述第一正電壓、所述第一負(fù)電壓和所述第二負(fù)電壓的輸出。
4.如權(quán)利要求1所述的改善FLASH可靠性的方法，其特征在于：所述第一存儲(chǔ)單元進(jìn) 行〇編程操作時(shí)：所述第一存儲(chǔ)單元的第一字線端接第一負(fù)電壓，所述源線浮置。
【文檔編號(hào)】G11C16/34GK104517652SQ201410520493
【公開(kāi)日】2015年4月15日 申請(qǐng)日期:2014年9月30日 優(yōu)先權(quán)日:2014年9月30日
【發(fā)明者】劉芳芳, 李祖渠, 孔蔚然 申請(qǐng)人:上海華虹宏力半導(dǎo)體制造有限公司