具有芯片識別符結構的可垂直堆疊的裸片的制作方法
具有芯片識別符結構的可垂直堆疊的裸片的制作方法
【專利摘要】本發(fā)明揭示具有芯片識別符結構的可垂直堆疊的裸片。在特定實施例中，揭示一種半導體裝置，其包含裸片，所述裸片包括第一穿硅通孔以傳送芯片識別符和其它數(shù)據(jù)。所述半導體裝置還包含芯片識別符結構，所述芯片識別符結構包括至少兩個穿硅通孔，所述至少兩個穿硅通孔各自硬連線到外部電觸點。
【專利說明】具有芯片識別符結構的可垂直堆疊的裸片
[0001]本申請為申請?zhí)枮?01080045165.0、申請日為2010年10月7日、發(fā)明名稱為“具有芯片識別符結構的可垂直堆疊的裸片”的發(fā)明專利申請的分案申請。
【技術領域】
[0002]本發(fā)明大體上涉及可垂直堆疊的裸片。
【背景技術】
[0003]可使用存儲器裸片及芯片的垂直堆疊來增加半導體裝置中的存儲器密度。在垂直堆疊的存儲器裸片和邏輯裸片中，存儲器裸片大小可能因堆疊工藝通過量和其它因素而限于小于邏輯裸片大小。這將可用存儲器密度和引線限于下一代存儲器裸片的使用，以滿足可用存儲器密度要求。可使用垂直堆疊的存儲器裸片來滿足存儲器密度要求，但常規(guī)垂直堆疊的存儲器裸片具有與同邏輯裸片共享同一信道有關的增加的堆疊復雜性以及與之相關聯(lián)的增加的成本，例如對存儲器裸片的垂直堆疊中的存儲器裸片中的每一者進行編程、分類、標記或分離。
【發(fā)明內容】
[0004]兩個或兩個以上裸片的垂直堆疊的多個裸片大體上相同，且在不對所述垂直堆疊中的每一裸片進行編程、分類、標記或分離的情況下形成所述裸片堆疊。物理上預定的芯片識別符結構區(qū)分堆疊中的每一裸片，且信道接口可在堆疊的多個裸片之間共享。不需要裸片的非易失性編程。在不對堆疊裸片進行編程或分類的情況下形成裸片堆疊降低了總成本且提供較簡單的芯片后勤供應。
[0005]在特定實施例中，揭示一種半導體裝置，所述半導體裝置包含裸片，其包括第一穿硅通孔以傳送芯片識別符和其它數(shù)據(jù)。所述半導體裝置還包含芯片識別符結構，其包括至少兩個穿硅通孔，所述至少兩個穿硅通孔各自硬連線到外部電觸點。
[0006]在另一特定實施例中，揭示一種多裸片堆疊式半導體裝置，其包含第一裸片，其包括第一芯片識別符結構，所述第一芯片識別符結構包括數(shù)目N個穿硅通孔，其各自硬連線到第一組外部電觸點，所述數(shù)目N包括大于一的整數(shù)。所述多裸片堆疊式半導體裝置還包含第二裸片，其包括第二芯片識別符結構，所述第二芯片識別符結構包括N個穿硅通孔，其各自硬連線到第二組電觸點。
[0007]在另一特定實施例中，揭示一種制作堆疊式多裸片半導體裝置的方法，所述方法包含形成N個裸片的堆疊，其中每一裸片包含:芯片識別符結構，其包括第一組N個穿硅通孔，所述穿硅通孔各自硬連線到一組外部電觸點；芯片識別符選擇邏輯，其耦合到所述芯片識別符結構；以及芯片選擇結構，其包括耦合到所述芯片識別符選擇邏輯的第二組N個穿硅通孔，其中N為大于一的整數(shù)。所述方法還包含將每一組外部電觸點中的每一外部電觸點耦合到電壓源或耦合到接地，其中所述第一組N個穿硅通孔中的每一者具有耦合到鄰近穿硅通孔的墊，且所述第二組N個穿硅通孔中的每一者耦合到其自己的相應墊。
[0008]在另一特定實施例中，揭示一種多裸片堆疊式半導體裝置，其包含第一裸片，其包括用于識別芯片的第一裝置，所述第一裝置包括數(shù)目N個穿硅通孔，其各自硬連線到第一組用于形成外部電接觸的裝置，所述數(shù)目N包括大于一的整數(shù)。所述多裸片堆疊式半導體裝置還包含第二裸片，其包括用于識別芯片的第二裝置，所述第二裝置包括N個穿硅通孔，其各自硬連線到第二組用于形成電接觸的裝置。
[0009]在另一特定實施例中，揭不一種方法，其包含基于第一裸片在裸片堆疊中的位置而接收芯片識別符信號。在所述第一裸片處經由所述第一裸片的多個穿硅通孔接收所述芯片識別符信號。所述方法還包含基于所述所接收到的芯片識別符信號確定所述第一裸片是否為由所接收到的芯片選擇信號指示的特定裸片。
[0010]所揭示的實施例中的至少一者所提供的一個特定優(yōu)點是兩個或兩個以上裸片的垂直堆疊的每一裸片大體上相同，且在不對所述垂直堆疊中的每一裸片進行編程、分類、標記或分離的情況下形成所述裸片堆疊。在堆疊式裸片中使用不帶任何編程或不同分類的相同裸片降低了總成本且提供較簡單的芯片后勤供應。不需要裸片的非易失性編程。在審閱整個申請案之后，本發(fā)明的其它方面、優(yōu)點和特征將變得明顯，整個申請案包含以下部分:【專利附圖】
【附圖說明】、【具體實施方式】和權利要求書。
【專利附圖】
【附圖說明】
[0011]圖1是具有芯片識別符結構的垂直堆疊裸片的第一實施例的說明性圖；
[0012]圖2是芯片識別符選擇邏輯的實施例的說明性圖；
[0013]圖3是具有安置在封裝襯底上方的封裝中的芯片識別符結構的垂直堆疊裸片的第二實施例的說明性圖；
[0014]圖4是具有安置于母裸片上方的芯片識別符結構的垂直堆疊裸片的第三實施例的說明性圖；
[0015]圖5是耦合到鄰近穿硅通孔(TSV)的墊的穿硅通孔(TSV)的實施例的說明性圖；
[0016]圖6是形成具有芯片識別符結構的垂直堆疊裸片的方法的說明性實施例的流程圖；
[0017]圖7是包含具有具芯片識別符結構的多裸片堆疊的模塊的便攜式通信裝置的特定實施例的框圖；以及
[0018]圖8是說明結合具有芯片識別符結構的多裸片堆疊使用的制造工藝的數(shù)據(jù)流程圖。
【具體實施方式】
[0019]下文參考圖式描述本發(fā)明的特定實施例。在描述中，共同特征在圖式中始終由共同參考編號指示。參看圖1，描繪具有芯片識別符結構的垂直堆疊裸片的第一實施例的說明性圖，且將其大體表不為100。垂直堆疊100可包含第一裸片102、第二裸片104、第三裸片106以及第四裸片108，其中第四裸片108堆疊在第三裸片106上方，第三裸片106堆疊在第二裸片104上方,第二裸片104堆疊在第一裸片102上方。每一裸片102到108包含娃襯底110和金屬層112。每一裸片還包含至少一個穿硅通孔(TSV) 124，其延伸穿過硅襯底110以傳送芯片識別符和其它數(shù)據(jù)。每一裸片進一步包含芯片識別符結構114，所述芯片識別符結構包含至少兩個穿硅通孔(TSV)，其各自硬連線到外部電觸點。在特定實施例中，所述外部電觸點耦合到電壓源VDD 126或耦合到接地128。舉例來說，可從封裝襯底或母裸片接收電壓源VDD 126或接地128。
[0020]用于每一裸片的芯片識別符結構114包含第一列TSV 116、第二列TSV 118、第三列TSV 120以及第四列TSV 122。追蹤穿過相應的金屬層112中的連接，第四裸片108的第四列TSV 122耦合到第三裸片106的第三列TSV 120，第三裸片106的第三列TSV120耦合到第二裸片104的第二列TSV 118，第二裸片104的第二列TSV 118耦合到第一裸片102的第一列TSV 116，第一裸片102的第一列TSV 116耦合到接地128。類似地，第四裸片108的第三列TSV 120耦合到第三裸片106的第二列TSV 118，第三裸片106的第二列TSV 118耦合到第二裸片104的第一列TSV 116，第二裸片104的第一列TSV 116耦合到第一裸片102的第四列TSV 122，第一裸片102的第四列TSV 122耦合到電壓源VDD 126。同樣，第四裸片108的第二列TSV 118耦合到第三裸片106的第一列TSV 116，第三裸片106的第一列TSV 116耦合到第二裸片104的第四列TSV 122，第二裸片104的第四列TSV 122耦合到第一裸片102的第三列TSV 120，第一裸片102的第三列TSV 120也耦合到電壓源VDD 126。最后，第四裸片108的第一列TSV 116耦合到第三裸片106的第四列TSV 122，第三裸片106的第四列TSV 122耦合到第二裸片104的第三列TSV 120，第二裸片104的第三列TSV 120耦合到第一裸片102的第二列TSV 118，第一裸片102的第二列TSV 118也耦合到電壓源VDD 126。
[0021]相應金屬層112中的芯片識別符結構114之間的連接在每一裸片中是相同的，且使得可基于哪一列TSV 116到122連接到接地128而唯一地選擇每一裸片。舉例來說，第一裸片102的第一列TSV 116連接到接地128，第二裸片104的第二列TSV 118連接到接地128，第三裸片106的第三列TSV 120連接到接地128，且第四裸片108的第四列TSV 122連接到接地128。舉例來說，垂直堆疊100中的每一裸片可基于哪一列TSV 116到122連接到接地128來辨識其垂直位置。在替代實施例中，除了一個以外的列TSV 116到122耦合到接地128，而列TSV 116到122中的一者耦合到電壓源VDD 126，在所述情況下，可基于哪一列TSV 116到122連接到電壓源VDD 126而唯一地選擇每一裸片。每一裸片102到108具有相同的芯片識別符結構114,其在每一娃襯底110中包含相同的TSV結構,且在每一金屬層112中包含相同布線。
[0022]兩個或兩個以上裸片的垂直堆疊100的每一裸片大體上相同，且在不對垂直堆疊100中的每一裸片進行編程、分類、標記或分離的情況下形成裸片102、104、106、108的垂直堆疊100。物理上預定的芯片識別符結構114區(qū)分垂直堆疊100中的每一裸片，且信道接口可在堆疊的多個裸片102、104、106、108之間共享。在垂直堆疊100中使用不帶任何編程或不同分類的相同裸片可降低總成本且提供較簡單的芯片后勤供應。不需要裸片102、104、106、108的非易失性編程。
[0023]參看圖2，描繪芯片識別符選擇邏輯的實施例的說明性圖，且大體表示為202。圖1的裸片102、104、106、108的垂直堆疊100中的每一裸片可通過芯片識別符選擇邏輯202從主機裝置214接收特定且不同的芯片識別符信號。在特定實施例中，提供到主機裝置214的接口。舉例來說，主機裝置214可為單獨裝置或母裸片。
[0024]主機裝置214可接入任何特定裸片，但共用接入信道結構在多個裸片之間共享，例如圖3和圖4中所示且在下文更全面描述的共用接入信道結構306。主機裝置214可經由主機裝置214與垂直裸片堆疊100中的裸片102到108之間的共享接口提供芯片選擇信號Chip ID [O:3]和數(shù)據(jù)信號Data [O:n]。可將芯片選擇信號Chip ID [O:3]和數(shù)據(jù)信號Data[0:n]施加到垂直裸片堆疊100中的所有裸片102到108可接入的TSV。數(shù)據(jù)信號Data[0:n]可因此經由共用接入信道結構306從主機裝置214發(fā)送到任一特定裸片，其中使用芯片識別符選擇邏輯202來選擇所述特定裸片。為了簡單起見，圖2中未說明主機裝置214與圖1的裸片102、104、106、108的垂直堆疊100之間的共享接口。
[0025]在特定實施例中，芯片識別解碼邏輯204耦合到圖1的芯片識別符結構114，且分別經由線路206、208、210和212接受列TSV 116、118、120和122作為輸入。芯片識別符選擇邏輯202可包含芯片識別解碼邏輯204，且可響應于來自主機裝置214的芯片選擇信號Chip ID[O:3]。芯片識別符選擇邏輯202可在芯片識別符結構114中的TSV處檢測圖1的電壓源VDD 126或接地128。來自圖1的第一列TSV 116的信號可經由線路206輸入到芯片識別解碼邏輯204。來自圖1的第二列TSV 118的信號可經由線路208輸入到芯片識別解碼邏輯204。來自圖1的第三列TSV 120的信號可經由線路210輸入到芯片識別解碼邏輯204。來自圖1的第四列TSV 122的信號可經由線路212輸入到芯片識別解碼邏輯204。
[0026]可經由線路224從芯片識別解碼邏輯204輸出信號S [O]，且信號S [O]可為到選擇電路232的控制信號，其可確定是否選擇第一芯片。為了確定是否選擇第一芯片，線路216上來自主機裝置214的信號Chip ID[O]沿線路240從芯片識別符選擇邏輯202輸出。信號S [I]可經由線路226從芯片識別解碼邏輯204輸出，且可為到選擇電路234的控制信號，其可確定線路218上來自主機裝置214的信號Chip ID[I]是否沿線路240從芯片識別符選擇邏輯202輸出。信號S[2]可經由線路228從芯片識別解碼邏輯204輸出，且可為到選擇電路236的控制信號，其可確定線路220上來自主機裝置214的信號Chip ID [2]是否沿線路240從芯片識別符選擇邏輯202輸出。信號S[3]可經由線路230從芯片識別解碼邏輯204輸出，且可為到選擇電路238的控制信號，其可確定線路222上來自主機裝置214的信號Chip ID [3]是否沿線路240從芯片識別符選擇邏輯202輸出。
[0027]使用圖1的第一裸片102作為說明性實施例，由于第一裸片102在垂直裸片堆疊100內的位置，第一列TSV 116連接到接地128，且第二列TSV 118、第三列TSV 120和第四列TSV 122全部連接到電壓源VDD 126。在此情況下，沿線路206的輸入將為邏輯“低”，且沿線路208、210和212的輸入將全部為邏輯“高”。芯片識別解碼邏輯204可使輸入反相，使得沿線路224的信號S[0]為邏輯“高”信號，而分別沿線路226、228和230的信號S[l]、S[2]和S[3]全部為邏輯“低”信號。因為信號S[O]為邏輯“高”，所以選擇電路232的通過門的N型金屬氧化物半導體(NMOS)晶體管接通。信號S[0]也經反相為邏輯“低”，其接通選擇電路232的通過門的P型金屬氧化物半導體(PMOS)晶體管。因為NMOS和PMOS是接通的，因此選擇電路232的通過門具有低阻抗狀態(tài)，其實現(xiàn)信號傳播，與NMOS和PMOS斷開時的高阻抗狀態(tài)形成對比。沿線路216的信號Chip ID[0]經反相，且穿過選擇電路232的低阻抗通過門，以成為沿線路240的來自芯片識別符選擇邏輯202的選定輸出。
[0028]作為對比，因為信號S[l]為邏輯“低”，所以選擇電路234的通過門的NMOS晶體管斷開。信號s[l]經反相為邏輯“高”，其斷開選擇電路234的通過門的PMOS晶體管。沿線路218的信號Chip ID[1]可經反相，但不穿過選擇電路234的高阻抗通過門。類似地，因為信號S[2]和S[3]處于邏輯“低”，所以選擇電路236和選擇電路238的通過門也處于高阻抗狀態(tài)。因此，基于在TSV 116到122處接收到的信號，第一裸片102的芯片識別符選擇邏輯202基于芯片選擇信號Chip ID[O]而不是芯片選擇信號Chip ID[1:3]來產生沿線路240的輸出。為了說明，當芯片選擇信號Chip ID[O]具有“高”狀態(tài)時，沿線路240的輸出為“低”，且當芯片選擇信號Chip ID[0]具有“低”狀態(tài)時，沿線路240的輸出為“高”。以此方式，可基于第一裸片102在垂直裸片堆疊100中的位置以及主機裝置214所提供的芯片選擇信號Chip ID[0:3]來選擇或取消選擇圖1的第一裸片102。當被選擇時，來自主機裝置214的數(shù)據(jù)信號Data[0:n]可由圖1的第一裸片102接入。當不被選擇時，數(shù)據(jù)信號Data [O:n]可不被第一裸片102接入，而是可由垂直裸片堆疊100中的另一裸片接入。
[0029]參看圖3，描繪具有安置于封裝襯底上方的封裝中的芯片識別符結構的垂直堆疊裸片的第二實施例的說明性圖，且大體表示為300。圖1的垂直堆疊100可安置于封裝襯底304上方的封裝302中。垂直堆疊100的每一裸片具有芯片選擇結構320，其針對垂直堆疊100中的每個裸片包含一 TSV。芯片選擇結構320中的TSV可耦合在一起以形成延伸穿過垂直堆疊100的列322。垂直堆疊100的每一裸片還具有圖2的芯片識別符選擇邏輯202，其耦合到芯片識別符結構114且耦合到芯片選擇結構320。垂直堆疊100的每一裸片進一步具有共用接入信道結構306，其包含多個TSV 308，以提供將可由每一裸片接入的數(shù)據(jù)信號 Data[O:n]。
[0030]如上文相對于圖1所述，封裝襯底304供應耦合到垂直堆疊100的芯片識別符結構114的電壓源126和接地128。封裝襯底304具有形成于封裝襯底304的與垂直堆疊100相對的側上的多個封裝球310。所述多個封裝球310針對垂直堆疊100中的每個裸片包含一芯片選擇封裝球。舉例來說，芯片選擇封裝球(CSO) 312可耦合到芯片選擇結構320中的TSV的列322中的第一者，芯片選擇封裝球(CSl) 314可耦合到芯片選擇結構320中的TSV的列322中的第二者，芯片選擇封裝球(CS2) 316可耦合到芯片選擇結構320中的TSV的列322中的第三者，且芯片選擇封裝球(CS3) 318可耦合到芯片選擇結構320中的TSV的列322中的第四者。在特定實施例中，其中垂直堆疊100中存在N個裸片，所述多個封裝球310包含至少N個芯片選擇封裝球，其耦合到垂直堆疊100的一個裸片的芯片選擇結構320中的一組N個TSV。
[0031]在特定實施例中，垂直堆疊100中的每一裸片為存儲器裸片，從而提供增加的總存儲器密度。垂直堆疊100中的每一裸片具有相同實施方案，且在封裝在封裝302中之前，對裸片的編程或分類或標記或分離是不必要的。芯片識別符結構114的TSV列可硬連線在封裝襯底304中?？蓪⑷魏螖?shù)目N個裸片堆疊在垂直堆疊100中，其中N為大于一的整數(shù)。
[0032]參看圖4，描繪具有安置于母裸片上方的芯片識別符結構的垂直堆疊裸片的第三實施例的說明性圖，且大體表示為400。圖1的垂直堆疊100可安置于母裸片402上方。垂直堆疊100的每一裸片具有芯片選擇結構320，其針對垂直堆疊100中的每個裸片包含一TSV0芯片選擇結構320中的TSV可耦合在一起以形成延伸穿過垂直堆疊100的列322。垂直堆疊100的每一裸片還具有圖2的芯片識別符選擇邏輯202，其耦合到芯片識別符結構114且耦合到芯片選擇結構320。垂直堆疊100的每一裸片進一步具有共用接入信道結構306，其包含多個TSV 308。
[0033]如上文相對于圖1所述，母裸片402供應耦合到芯片識別符結構114的電壓源126和接地128。電壓源126和接地128可安置在母裸片402的金屬層406中。電壓源126和接地128可通過延伸穿過母裸片402的硅襯底404的芯片識別符TSV 408耦合到垂直堆疊100的芯片識別符結構114，一個芯片識別符TSV 408用于垂直堆疊100中的一個裸片。在特定實施例中，其中垂直堆疊100中存在N個裸片，一組N個芯片識別符TSV408耦合到垂直堆疊100的一個裸片的芯片識別符結構114中的一組N個TSV。
[0034]一組芯片選擇TSV 410 (垂直堆疊100中的裸片中的每一者一個)可延伸穿過母裸片402的硅襯底404。所述組芯片選擇TSV 410可耦合到由延伸穿過垂直堆疊100的芯片選擇結構320中的TSV形成的列322。舉例來說，芯片選擇信號(CSO)可通過第一芯片選擇TSV 410耦合到芯片選擇結構320中的TSV的列322中的第一者，從而提供對垂直堆疊100的裸片中的第一者的接入。芯片選擇信號(CSl)可通過第二芯片選擇TSV 410耦合到芯片選擇結構320中的TSV的列322中的第二者，從而提供對垂直堆疊100的裸片中的第二者的接入。芯片選擇信號(CS2)可通過第三芯片選擇TSV 410耦合到芯片選擇結構320中的TSV的列322中的第三者，從而提供對垂直堆疊100的裸片中的第三者的接入。芯片選擇信號(CS3)可通過第四芯片選擇TSV 410耦合到芯片選擇結構320中的TSV的列322中的第四者，從而提供對垂直堆疊100的裸片中的第四者的接入。在特定實施例中，其中垂直堆疊100中存在N個裸片，一組N個芯片選擇TSV410耦合到垂直堆疊100的一個裸片的芯片選擇結構320中的一組N個TSV。
[0035]一組共用接入信道TSV 412可延伸穿過母裸片402的硅襯底404。共用接入信道TSV412中的每一者可對應于包含于垂直堆疊100中的每一裸片的共用接入信道結構306中的多個TSV 308中的一者。
[0036]在特定實施例中，母裸片402包含邏輯芯片，且垂直堆疊100中的每一裸片為存儲器裸片，從而提供增加的總存儲器密度。芯片選擇TSV 410中的每一者以及共用接入信道TSV 412中的每一者可耦合到母裸片402的存儲器信道物理層414。任何數(shù)目N個存儲器裸片可堆疊在垂直堆疊100中，其中N為大于一的整數(shù)。
[0037]參看圖5，描繪耦合到鄰近穿硅通孔(TSV)的墊的穿硅通孔(TSV)的實施例的說明性圖，且大體表示為500。TSV 502可為類似于圖1的芯片識別符結構114的芯片識別符結構中的TSV，其具有可通過線路506耦合到芯片識別符結構中的鄰近TSV 508的墊504。TSV508具有可通過線路512耦合到芯片識別符結構中的鄰近TSV 514的墊510。TSV 514具有可通過線路518耦合到芯片識別符結構中的鄰近TSV 520的墊516。TSV 520具有可通過線路524耦合到芯片識別符結構中的鄰近TSV 502的墊522。線路506、512、518和524可安置于類似于圖1的金屬層112的金屬層中。雖然圖5中僅展示四個TSV 502、508、514和520，但其中芯片識別符結構中的TSV具有耦合到芯片識別符結構中的鄰近TSV的墊的此布置可一般化到任何數(shù)目N個TSV，其中N為大于一的整數(shù)。在芯片選擇結構中，類似于圖3和圖4的芯片選擇結構320，每一 TSV可耦合到其自己的相應墊。
[0038]如圖5中所說明的包含TSV的芯片識別符結構可使不同芯片識別信號能夠傳達給堆疊中的每一裸片，因為每一 TSV接收施加到來自另一裸片的鄰近TSV的墊的信號。舉例來說，可基于第一裸片在裸片堆疊中的位置而接收芯片識別符信號，其中在第一裸片處經由第一裸片的多個穿硅通孔接收所述芯片識別符信號。為了說明，芯片識別符信號可包含圖1的芯片識別符結構114的每一 TSV 116、118、120和122處的電壓。第一裸片可基于接收到的芯片識別符信號來確定第一裸片是否為由接收到的芯片選擇信號指示的特定裸片。舉例來說，第一裸片可經由圖2的芯片識別解碼邏輯204解碼芯片識別符信號，且將所得信號(例如圖2的信號S[0:3]中的一者)與接收到的芯片選擇信號進行比較，如相對于圖2所述。
[0039]在特定實施例中，每一裸片可因TSV與鄰近墊之間的布線而接收不同的芯片ID信號，而不實施有源邏輯或其它電路來遞增或以其它方式產生或修改接收到的芯片識別符信號。使用圖5的結構作為說明性實例，第一裸片的芯片識別符結構的第一 TSV 502可具有耦合到芯片識別符結構(例如圖1的芯片識別符結構114)的第二 TSV 508的墊504，第二TSV 508鄰近于第一 TSV 502。芯片識別符信號(例如對應于提供給多個TSV 116、118、120和122中的一者的接地128的信號)的至少一部分是在墊504處從第二裸片的第一 TSV接收，且傳達給第一裸片的第二 TSV 508。為了說明，圖1的裸片102的第一列TSV 116可經由耦合到裸片104的第二 TSV 118的裸片104的墊傳達對應于接地128的信號。
[0040]圖1、圖3和圖4的垂直堆疊100提供多裸片堆疊式半導體裝置的實例，所述裝置具有至少一第一裸片102，第一裸片102具有芯片識別符結構114，芯片識別符結構114具有數(shù)目N個TSV，其各自硬連線到第一組外部電觸點，數(shù)目N為大于一的整數(shù)。數(shù)目N可等于垂直堆疊100中的裸片的數(shù)目。多裸片堆疊式半導體裝置(例如垂直堆疊100)還具有至少一第二裸片104，第二裸片104具有芯片識別符結構114，芯片識別符結構114具有N個TSV，其各自硬連線到第二組外部電觸點。在特定實施例中，第一組外部電觸點中和第二組外部電觸點中的每一外部電觸點耦合到接地128或耦合到電壓源VDD 126。N個TSV中的每一者可具有耦合到芯片識別符結構114中的每一者中的鄰近TSV的墊，例如如圖5中所示。
[0041]參看圖6，描繪形成具有芯片識別符結構的垂直堆疊裸片的方法的說明性實施例的流程圖，且大體表示為600。制作堆疊式多裸片半導體裝置的方法600包含在602處形成N個裸片的堆疊，其中N為大于一的整數(shù)。N個裸片中的每一者包含芯片識別符結構，其包含第一組N個TSV，所述TSV各自硬連線到一組外部電觸點。N個裸片中的每一者還包含芯片識別符選擇邏輯，其耦合到芯片識別符結構。N個裸片中的每一者進一步包含芯片選擇結構，其包含第二組N個TSV，所述TSV耦合到芯片識別符選擇邏輯。舉例來說，圖1的垂直堆疊100可為四個裸片102、104、106和108的堆疊，每一裸片包含芯片識別符結構114，芯片識別符結構114包含第一組四個TSV，其各自硬連線到一組外部電觸點。垂直堆疊100的每一裸片還可包含圖2的芯片識別符選擇邏輯202，其耦合到芯片識別符結構114。垂直堆疊100的每一裸片可進一步包含圖3和圖4的芯片選擇結構320，其包含耦合到芯片識別符選擇邏輯202的第二組四個TSV。
[0042]方法600還包含在604處將每一組外部電觸點中的每一外部電觸點耦合到電壓源或耦合到接地。第一組N個TSV中的每一者具有耦合到鄰近TSV的墊。第二組N個TSV中的每一者耦合到其自己的相應墊。舉例來說，圖1的芯片識別符結構114中的每一 TSV可耦合到電壓源VDD 126或耦合到接地128。第一組四個TSV中的每一者可具有耦合到鄰近TSV的墊，例如如圖5中所示。圖3和圖4的芯片選擇結構320中的第二組四個TSV中的每一者可耦合到其自己的相應墊。在特定實施例中，圖1、圖3和圖4的垂直堆疊100的每一裸片進一步包含共用接入信道結構，其包含多個TSV。舉例來說，圖3和圖4的垂直堆疊100的每一裸片可進一步包含共用接入信道結構306，其可包含多個TSV 308。
[0043]圖7是包含具有多裸片堆疊的模塊的系統(tǒng)700的特定實施例的框圖，所述多裸片堆疊具有芯片識別符結構，所述結構具有多個TSV 764。系統(tǒng)700可實施于便攜式電子裝置中，且包含耦合到計算機可讀媒體(例如存儲器732，其存儲例如軟件766等計算機可讀指令)的處理器710，例如數(shù)字信號處理器(DSP)。系統(tǒng)700包含具有多裸片堆疊的模塊，所述多裸片堆疊具有芯片識別符結構，所述結構具有多個TSV 764。在說明性實例中，具有多裸片堆疊的模塊(所述多裸片堆疊具有芯片識別符結構，所述結構具有多個TSV 764)包含具有根據(jù)圖6的實施例而產生的圖1、圖3或圖4的芯片識別符結構的多裸片堆疊的實施例中的任一者，或其任何組合。具有多裸片堆疊的模塊(所述多裸片堆疊具有芯片識別符結構，所述結構具有多個TSV 764)可在處理器710中，或可為單獨的裝置或電路(未圖示)。在特定實施例中，如圖7中所示，具有多裸片堆疊的模塊(所述多裸片堆疊具有芯片識別符結構，所述結構具有多個TSV 764)可由數(shù)字信號處理器(DSP)710存取。在另一特定實施例中，存儲器732可包含具有多裸片堆疊的模塊(所述多裸片堆疊具有芯片識別符結構，所述結構具有多個TSV 764)。
[0044]相機接口 768耦合到處理器710，且還耦合到相機(例如攝像機770)。顯示器控制器726耦合到處理器710且耦合到顯示裝置728。編碼器/解碼器(CODEC) 734也可耦合到處理器710。揚聲器736和麥克風738可耦合到CODEC 734。無線接口 740可耦合到處理器710且耦合到無線天線742。
[0045]在特定實施例中，處理器710、顯示器控制器726、存儲器732、CODEC 734、無線接口 740以及相機接口 768包含于系統(tǒng)級封裝或芯片上系統(tǒng)裝置722中。在特定實施例中，輸入裝置730和電源744耦合到芯片上系統(tǒng)裝置722。此外，在特定實施例中，如圖7中所說明，顯示裝置728、輸入裝置730、揚聲器736、麥克風738、無線天線742、攝像機770以及電源744在芯片上系統(tǒng)裝置722外部。然而，顯示裝置728、輸入裝置730、揚聲器736、麥克風738、無線天線742、攝像機770以及電源744可耦合到芯片上系統(tǒng)裝置722的組件，例如接口或控制器。
[0046]前面揭示的裝置和功能性(例如圖1、圖2、圖3、圖4或圖5的裝置，圖6的方法，或其任何組合)可設計且配置為存儲在計算機可讀媒體上的計算機文件(例如，RTL、⑶SI1、GERBER等)。可將一些或所有此些文件提供給制造處理者，其基于此些文件而制造裝置。所得產品包含半導體晶片，其接著被切成半導體裸片，且封裝到半導體芯片中。所述半導體芯片接著在電子裝置中使用。圖8描繪電子裝置制造工藝800的特定說明性實施例。
[0047]在制造工藝800中(例如在研究計算機806處)接收物理裝置信息802。物理裝置信息802可包含表示半導體裝置(例如圖1的多裸片裝置100、圖3的多裸片裝置300或圖4的多裸片裝置400)的至少一個物理性質的設計信息。舉例來說，物理裝置信息802可包含物理參數(shù)、材料特性以及結構信息，其經由耦合到研究計算機806的用戶接口 804輸入。研究計算機806包含耦合到計算機可讀媒體(例如存儲器810)的處理器808，例如一個或一個以上處理核。處理器810可存儲計算機可讀指令，其可執(zhí)行以致使處理器808變換物理裝置信息802以使其符合文件格式，且產生庫文件812。
[0048]在特定實施例中，庫文件812包含包括經變換設計信息的至少一個數(shù)據(jù)文件。舉例來說，庫文件812可包含包括圖1的多裸片裝置100、圖3的多裸片裝置300或圖4的多裸片裝置400的半導體裝置庫，其用于結合電子設計自動化(EDA)工具820使用。
[0049]庫文件812可在包含耦合到存儲器818的處理器816 (例如一個或一個以上處理核)的設計計算機814處結合EDA工具820使用。EDA工具820可作為處理器可執(zhí)行指令存儲在存儲器818處，以使設計計算機814的用戶能夠使用庫文件812的圖1的多裸片裝置100、圖3的多裸片裝置300或圖4的多裸片裝置400來設計電路。舉例來說，設計計算機814的用戶可經由耦合到設計計算機814的用戶接口 824輸入電路設計信息822。電路設計信息822可包含表示半導體裝置(例如圖1的多裸片裝置100、圖3的多裸片裝置300或圖4的多裸片裝置400)的至少一個物理性質的設計信息。為了說明，電路設計性質可包含特定電路的識別以及與電路設計中的其它元件的關系、定位信息、特征大小信息、互連信息或表示半導體裝置的物理性質的其它信息。
[0050]設計計算機814可經配置以變換包含電路設計信息822的設計信息以符合文件格式。為了說明，文件信息可包含數(shù)據(jù)庫二進制文件格式，其表示平面幾何形狀、文本標簽，以及關于層級格式(例如圖形數(shù)據(jù)系統(tǒng)(GDSII)文件格式)中的電路布局的其它信息。設計計算機814可經配置以產生包含經變換設計信息的數(shù)據(jù)文件，例如包含描述圖1的多裸片裝置100、圖3的多裸片裝置300或圖4的多裸片裝置400的信息以及其它電路或信息的⑶SII文件826。為了說明，數(shù)據(jù)文件可包含對應于包含圖1的多裸片裝置100、圖3的多裸片裝置300或圖4的多裸片裝置400且還包含芯片上系統(tǒng)(SOC)內的額外電子電路和組件的SOC的信息。
[0051]可在制造工藝828處接收⑶SII文件826以根據(jù)⑶SII文件826中的經變換信息來制造圖1的多裸片裝置100、圖3的多裸片裝置300或圖4的多裸片裝置400。舉例來說，裝置制造工藝可包含將⑶SII文件826提供給掩模制造商830，以產生一個或一個以上掩模，例如待用于光刻處理的掩模，說明為代表性掩模832。掩模832可在制造工藝期間用以產生一個或一個以上晶片834，晶片834可經測試且分成若干裸片，例如代表性裸片836。裸片836包含結合圖1的多裸片裝置100、圖3的多裸片裝置300或圖4的多裸片裝置400使用的電路。
[0052]可將裸片836提供到封裝工藝838，其中將裸片836并入到代表性封裝840中。舉例來說，封裝840可包含多個裸片836，例如圖1的多裸片裝置100、圖3的多裸片裝置300、圖4的多裸片裝置400，或系統(tǒng)級封裝(SiP)布置，或其任一組合。封裝840可經配置以符合一個或一個以上標準或規(guī)定，例如聯(lián)合電子裝置工程設計會議(JEDEC)標準。封裝工藝838可包含耦合到存儲可由計算機執(zhí)行的指令的計算機可讀有形媒體的處理器。所述處理器可集成到電子裝置(例如計算機或電子封裝裝置)中。所述指令可包含可由計算機執(zhí)行以起始形成N個裸片的堆疊(其中N為大于一的整數(shù))的指令。N個裸片中的每一者包含芯片識別符結構，所述結構包含第一組N個TSV，所述TSV各自硬連線到一組外部電觸點。N個裸片中的每一者還包含芯片識別符選擇邏輯，其耦合到芯片識別符結構。N個裸片中的每一者進一步包含芯片選擇結構，所述結構包含第二組N個TSV，所述TSV耦合到芯片識別符選擇邏輯。所述指令還可包含可由計算機執(zhí)行以起始將每一組外部電觸點中的每一外部電觸點耦合到電壓源或耦合到接地的指令。第一組N個TSV中的每一者具有耦合到鄰近TSV的墊。第二組N個TSV中的每一者耦合到其自己的相應墊。在封裝工藝838處執(zhí)行存儲在計算機可讀有形媒體中的指令可產生包含多個裸片836(例如圖1的多裸片裝置100、圖3的多裸片裝置300、圖4的多裸片裝置400或其任一組合)的封裝840。
[0053]可將關于封裝840的信息分發(fā)給各個產品設計者，例如經由存儲在計算機846處的組件庫。計算機846可包含耦合到存儲器850的處理器848，例如一個或一個以上處理核。印刷電路板(PCB)工具可作為處理器可執(zhí)行指令存儲在存儲器850處，以處理經由用戶接口 844從計算機846的用戶接收的PCB設計信息842。PCB設計信息842可包含電路板上的所封裝半導體裝置的物理定位信息，所述所封裝半導體裝置對應于包含圖1的多裸片裝置100、圖3的多裸片裝置300或圖4的多裸片裝置400的封裝840。
[0054]計算機846可經配置以變換PCB設計信息842以產生數(shù)據(jù)文件，例如具有包含電路板上的所封裝半導體裝置的物理定位信息以及例如跡線和通孔等電連接的布局的數(shù)據(jù)的GERBER文件852，其中所述所封裝半導體裝置對應于包含圖1的多裸片裝置100、圖3的多裸片裝置300或圖4的多裸片裝置400的封裝840。在其它實施例中，由經變換PCB設計信息產生的數(shù)據(jù)文件可具有不同于GERBER格式的格式。
[0055]GERBER文件852可在板組裝工藝854處接收，且用以形成根據(jù)存儲在GERBER文件852內的設計信息而制造的PCB，例如代表性PCB 856。舉例來說，可將GERBER文件852上載到一個或一個以上機器，以用于執(zhí)行PCB生產工藝的各個步驟。PCB 856可填充有包含封裝840的電子組件，以形成代表性印刷電路組合件(PCA) 858。
[0056]PCA 858可在產品制造工藝860處接收，且集成到一個或一個以上電子裝置(例如第一代表性電子裝置862和第二代表性電子裝置864)中。作為說明性非限制實例，第一代表性電子裝置862、第二代表性電子裝置864或兩者可從機頂盒、音樂播放器、視頻播放器、娛樂單元、導航裝置、通信裝置、個人數(shù)字助理(PDA)、固定位置數(shù)據(jù)單元和計算機的群組中選擇。作為另一明性非限制實例，電子裝置862和864中的一者或一者以上可為遠程單元，例如移動電話、手持式個人通信系統(tǒng)(PCS)單元、例如個人數(shù)據(jù)助理等便攜式數(shù)據(jù)單元、具全球定位系統(tǒng)(GPS)功能的裝置、導航裝置、例如儀表讀數(shù)設備等固定位置數(shù)據(jù)單元，或任何其它存儲或檢索數(shù)據(jù)或計算機指令的裝置，或其任一組合。盡管圖8說明根據(jù)本發(fā)明教示的遠程單元，但本發(fā)明不限于這些示范性所說明單元。本發(fā)明的實施例可合適地用于包含包括存儲器和芯片上電路的有源集成電路的任何裝置中。
[0057]因此，圖1的多裸片裝置100、圖3的多裸片裝置300或圖4的多裸片裝置400可經制造、處理且并入到電子裝置中，如說明性工藝800中所描述。相對于圖1到6而揭示的實施例的一個或一個以上方面可包含在各個處理階段，例如在庫文件812、⑶SII文件826以及GERBER文件852內，以及存儲在研究計算機806的存儲器810、設計計算機814的存儲器818、計算機846的存儲器850、各個階段(例如在板組裝工藝854處)使用的一個或一個以上其它計算機或處理器(未圖示)的存儲器處，且還并入到例如掩模832、裸片836、封裝840、PCA 858、例如原型電路或裝置(未圖示)等其它產品或其任一組合等一個或一個以上其它物理實施例中。舉例來說，⑶SII文件826或制造工藝828可包含計算機可讀有形媒體，其存儲可由計算機執(zhí)行的指令，所述指令包含可由計算機執(zhí)行以起始形成圖1的多裸片裝置100、圖3的多裸片裝置300或圖4的多裸片裝置400的指令。盡管描繪從物理裝置設計到最終產品的各個代表性生產階段，但在其它實施例中，可使用較少的階段，或可包含額外階段。類似地，工藝800可由單個實體或由執(zhí)行工藝800的各個階段的一個或一個以上實體執(zhí)行。
[0058]所屬領域的技術人員將進一步了解，結合本文中所揭示的實施例而描述的各種說明性邏輯塊、配置、模塊、電路及方法步驟可實施為電子硬件、由處理單元執(zhí)行的計算機軟件或兩者的組合。上文以大體上依據(jù)其功能性描述了各種說明性組件、塊、配置、模塊、電路和步驟。將所述功能性實施為硬件還是可執(zhí)行處理指令取決于特定應用及強加于整個系統(tǒng)的設計約束。所屬領域的技術人員可針對每一特定應用以不同方式來實施所描述的功能性，但所述實施決策不應被解釋為會導致脫離本發(fā)明的范圍。
[0059]結合本文中所揭示的實施例而描述的方法或算法的步驟可直接體現(xiàn)于硬件中、由處理器執(zhí)行的軟件模塊中或兩者的組合中。軟件模塊可駐存在隨機存取存儲器(RAM)、磁阻隨機存取存儲器(MRAM)、自旋扭矩轉移磁阻隨機存取存儲器(STT-MRAM)、快閃存儲器、只讀存儲器(ROM)、可編程只讀存儲器(PROM)、可擦除可編程只讀存儲器(EPROM)、電可擦除可編程只讀存儲器(EEPROM)、寄存器、硬盤、可裝卸盤、壓縮光盤只讀存儲器(CD-ROM)，或此項技術中已知的任何其它形式的存儲媒體。示范性存儲媒體耦合到處理器，使得處理器可從存儲媒體讀取信息和將信息寫入到存儲媒體。在替代方案中，存儲媒體可與處理器成一體式。處理器及存儲媒體可駐存在專用集成電路(ASIC)中。ASIC可駐留在計算裝置或用戶終端中。在替代方案中，處理器及存儲媒體可作為離散組件駐存在計算裝置或用戶終端中。
[0060]提供對所揭示實施例的先前描述是為了使所屬領域的技術人員能夠制作或使用所揭示的實施例。所屬領域的技術人員將容易明白對這些實施例的各種修改，且本文所定義的原理可在不脫離本發(fā)明的范圍的情況下應用于其它實施例。因此，本發(fā)明無意限于本文所示的實施例，而是將被賦予與如由所附權利要求書界定的原理和新穎特征一致的最寬范圍。
【權利要求】
1.一種半導體裝置，其包括: 裸片，其包括第一穿硅通孔以傳送芯片識別符和其它數(shù)據(jù)；以及 芯片識別符結構，其包括至少兩個穿孔，所述至少兩個穿孔各自硬連線到外部電觸點。
2.根據(jù)權利要求1所述的半導體裝置，其中所述外部電觸點耦合到芯片選擇信號。
3.根據(jù)權利要求1所述的半導體裝置，其進一步包括到芯片識別解碼邏輯，所述芯片識別解碼邏輯耦合到所述芯片識別符結構。
4.根據(jù)權利要求1所述的半導體裝置，其進一步包括到通往主機裝置的接口。
5.根據(jù)權利要求4所述的半導體裝置，其中所述主機裝置為單獨裝置或母裸片。
6.根據(jù)權利要求1所述的半導體裝置，其中所述外部電觸點耦合到電壓源或耦合到接地。
7.根據(jù)權利要求6所述的半導體裝置，其中所述電壓源或所述接地是從封裝襯底或母裸片接收的。
8.根據(jù)權利要求3所述的半導體裝置，其進一步包括芯片識別符選擇邏輯，所述芯片識別符選擇邏輯包括所述芯片識別解碼邏輯且響應來自主機裝置的芯片選擇信號。
9.根據(jù)權利要求8所述的半導體裝置，其中所述芯片識別符選擇邏輯在所述芯片識別符結構中的所述至少兩個穿孔處檢測電壓源或接地。
10.根據(jù)權利要求1所述的半導體裝置，其中所述兩個穿孔中的每一者具有耦合到在所述芯片識別符結構中的相鄰芽孔的塾。
11.根據(jù)權利要求1所述的半導體裝置，其進一步包括選自由以下各項組成的群組的裝置:機頂盒、音樂播放器、視頻播放器、娛樂單元、導航裝置、通信裝置、個人數(shù)字助理PDA、固定位置數(shù)據(jù)單元和計算機，所述半導體裝置集成到所述裝置中。
12.—種多裸片堆疊式半導體裝置，其包括: 第一裸片，其包括第一芯片識別符結構，所述第一芯片識別符結構包括數(shù)目N個穿孔，所述穿孔各自硬連線到第一組外部電觸點，所述數(shù)目N包括大于一的整數(shù)；以及 第二裸片，其包括第二芯片識別符結構，所述第二芯片識別符結構包括N個穿孔，所述穿孔各自硬連線到第二組電觸點。
13.根據(jù)權利要求12所述的多裸片堆疊式半導體裝置，其中所述第一組外部電觸點中以及所述第二組外部電觸點中的每一外部電觸點耦合到接地或耦合到電壓源。
14.根據(jù)權利要求12所述的多裸片堆疊式半導體裝置，其中所述N個穿孔中的每一者具有耦合到在所述第一芯片識別符結構和所述第二芯片識別符邏輯每一者中的相鄰穿孔的墊。
15.根據(jù)權利要求12所述的多裸片堆疊式半導體裝置，其進一步包括選自由以下各項組成的群組的裝置:機頂盒、音樂播放器、視頻播放器、娛樂單元、導航裝置、通信裝置、個人數(shù)字助理PDA、固定位置數(shù)據(jù)單元和計算機，所述多裸片堆疊式半導體裝置集成到所述裝置中。
16.一種制作堆疊式多裸片半導體裝置的方法，所述方法包括: 形成N個裸片的堆疊，其中每一裸片包括: 芯片識別符結構，其包括第一組N個穿孔，所述穿孔各自硬連線到一組外部電觸點； 芯片識別符選擇邏輯，其耦合到所述芯片識別符結構；以及 芯片選擇結構，其包括耦合到所述芯片識別符選擇邏輯的第二組N個穿孔，其中N為大于一的整數(shù)；以及 將每一組外部電觸點中的每一外部電觸點耦合到電壓源或耦合到接地，其中所述第一組N個穿孔中的每一者具有耦合到鄰近穿孔的墊，且所述第二組N個穿孔中的每一者耦合到其自己的相應墊。
17.根據(jù)權利要求16所述的方法，其中每一裸片進一步包括共用接入信道結構，所述共用接入信道結構包括多個穿孔。
18.根據(jù)權利要求16所述的方法，其中在供應所述電壓源和所述接地的封裝襯底上形成所述N個裸片的所述堆疊，且所述封裝襯底具有形成于所述封裝襯底的與所述N個裸片的所述堆疊相對的側上的多個封裝球，所述多個封裝球包括至少N個芯片選擇封裝球，所述至少N個芯片選擇封裝球耦合到N個裸片的所述堆疊的一個裸片的所述芯片選擇結構中的所述第二組N個穿孔。
19.根據(jù)權利要求18所述的方法，其中N個裸片的所述堆疊包括N個存儲器裸片的堆疊。
20.根據(jù)權利要求16所述的方法，其中在供應所述電壓源和所述接地的母裸片上形成所述N個裸片的所述堆疊，且所述母裸片包括:第三組N個穿孔，其耦合到N個裸片的所述堆疊的一個裸片的所述芯片識別符結構中的所述第一組N個穿孔；以及第四組N個穿孔，其耦合到N個裸片的所述堆疊的所述一個裸片的所述芯片選擇結構中的所述第二組N個穿孔。
21.根據(jù)權利要求20所述的方法，其中所述母裸片包括邏輯芯片，N個裸片的所述堆疊包括N個存儲器裸片的堆疊，且所述第四組N個穿孔耦合到所述母裸片的存儲器信道物理層。
22.根據(jù)權利要求16所述的方法，其中N個裸片的所述堆疊的每一裸片大體上相同，且在不對N個裸片的所述堆疊的每一裸片進行編程、分類、標記或分離的情況下形成N個裸片的所述堆疊。
23.根據(jù)權利要求16所述的方法，其中通過集成到電子裝置中的處理器來起始所述形成和所述耦合。
24.根據(jù)權利要求16所述的方法，其進一步包括將所述堆疊式多裸片半導體裝置集成到選自由以下各項組成的群組的裝置中:機頂盒、音樂播放器、視頻播放器、娛樂單元、導航裝置、通信裝置、個人數(shù)字助理PDA、固定位置數(shù)據(jù)單元和計算機。
25.—種方法,其包括: 用于形成N個裸片的堆疊的第一步驟，其中每一裸片包括: 芯片識別符結構，其包括第一組N個穿孔，所述穿孔各自硬連線到一組外部電觸點； 芯片識別符選擇邏輯，其耦合到所述芯片識別符結構；以及 芯片選擇結構，其包括耦合到所述芯片識別符選擇邏輯的第二組N個穿孔，其中N為大于一的整數(shù)；以及 用于將每一組外部電觸點中的每一外部電觸點耦合到電壓源或耦合到接地的第二步驟，其中所述第一組所述N個穿孔中的每一者具有耦合到鄰近穿孔的墊，且所述第二組所述N個穿孔中的每一者耦合到其自己的相應墊。
26.根據(jù)權利要求25所述的方法，其中通過集成到電子裝置中的處理器來起始所述第一步驟和所述第二步驟。
27.一種方法，其包括: 接收表示半導體裝置的至少一個物理性質的設計信息，所述半導體裝置包括: 第一裸片，其包括第一芯片識別符結構，所述第一芯片識別符結構包括數(shù)目N個穿孔，所述穿孔各自硬連線到第一組外部電觸點，所述數(shù)目N包括大于一的整數(shù)；以及 第二裸片，其堆疊在所述第一裸片上方，所述第二裸片包括第二芯片識別符結構，所述第二芯片識別符結構包括N個穿孔，所述穿孔各自硬連線到第二組外部電觸點； 變換所述設計信息以使其符合文件格式；以及 產生包括所述經變換的設計信息的數(shù)據(jù)文件。
28.根據(jù)權利要求27所述的方法，其中所述數(shù)據(jù)文件包括GDSII格式。
29.—種方法,其包括: 接收包括對應于半導體裝置的設計信息的數(shù)據(jù)文件；以及 根據(jù)所述設計信息制造所述半導體裝置，其中所述半導體裝置包括: 第一裸片，其包括第一芯片識別符結構，所述第一芯片識別符結構包括數(shù)目N個穿孔，所述穿孔各自硬連線到第一組外部電觸點，所述數(shù)目N包括大于一的整數(shù)；以及 第二裸片，其堆疊在所述第一裸片上方，所述第二裸片包括第二芯片識別符結構，所述第二芯片識別符結構包括N個穿孔，所述穿孔各自硬連線到第二組外部電觸點。
30.根據(jù)權利要求29所述的方法，其中所述數(shù)據(jù)文件具有GDSII格式。
31.一種方法，其包括: 接收設計信息，所述設計信息包括電路板上的所封裝半導體裝置的物理定位信息，所述所封裝半導體裝置包括半導體結構，所述半導體結構包括: 第一裸片，其包括第一芯片識別符結構，所述第一芯片識別符結構包括數(shù)目N個穿孔，所述穿孔各自硬連線到第一組外部電觸點，所述數(shù)目N包括大于一的整數(shù)；以及 第二裸片，其堆疊在所述第一裸片上方，所述第二裸片包括第二芯片識別符結構，所述第二芯片識別符結構包括N個穿孔，所述穿孔各自硬連線到第二組外部電觸點；以及變換所述設計信息以產生數(shù)據(jù)文件。
32.根據(jù)權利要求31所述的方法，其中所述數(shù)據(jù)文件具有GERBER格式。
33.一種方法,其包括: 接收包括設計信息的數(shù)據(jù)文件，所述設計信息包括電路板上的所封裝半導體裝置的物理定位信息；以及 根據(jù)所述設計信息制造經配置以接納所述所封裝半導體裝置的所述電路板，其中所述所封裝半導體裝置包括半導體結構，所述半導體結構包括: 第一裸片，其包括第一芯片識別符結構，所述第一芯片識別符結構包括數(shù)目N個穿孔，所述穿孔各自硬連線到第一組外部電觸點，所述數(shù)目N包括大于一的整數(shù)；以及 第二裸片，其堆疊在所述第一裸片上方，所述第二裸片包括第二芯片識別符結構，所述第二芯片識別符結構包括N個穿孔，所述穿孔各自硬連線到第二組外部電觸點。
34.根據(jù)權利要求33所述的方法，其中所述數(shù)據(jù)文件具有GERBER格式。
35.根據(jù)權利要求33所述的方法，其進一步包括將所述電路板集成到選自由以下各項組成的群組的裝置中:機頂盒、音樂播放器、視頻播放器、娛樂單元、導航裝置、通信裝置、個人數(shù)字助理PDA、固定位置數(shù)據(jù)單元和計算機。
36.一種多裸片堆疊式半導體裝置，其包括: 第一裸片，其包括用于識別芯片的第一裝置，所述第一裝置包括數(shù)目N個穿孔，所述穿孔各自硬連線到第一組用于形成外部電接觸的裝置，所述數(shù)目N包括大于一的整數(shù)；以及 第二裸片，其包括用于識別芯片的第二裝置，所述第二裝置包括N個穿孔，所述穿孔各自硬連線到第二組用于形成外部電接觸的裝置。
37.根據(jù)權利要求36所述的多裸片堆疊式半導體裝置，其中所述第一組用于形成外部電接觸的裝置中以及所述第二組用于形成外部電接觸的裝置中的所述用于形成外部電接觸的裝置中的每一者耦合到接地或耦合到電壓源。
38.根據(jù)權利要求36所述的多裸片堆疊式半導體裝置，其中所述N個穿孔中的每一者具有耦合到在所述用于識別芯片的第一裝置和所述用于識別芯片的第二裝置每一者中的相鄰穿孔的墊。
39.根據(jù)權利要求36所述的多裸片堆疊式半導體裝置，其進一步包括選自由以下各項組成的群組的裝置:機頂盒、音樂播放器、視頻播放器、娛樂單元、導航裝置、通信裝置、個人數(shù)字助理PDA、固定位置數(shù)據(jù)單元和計算機，所述多裸片堆疊式半導體裝置集成到所述裝置中。
40.一種存儲計算機可執(zhí)行指令的計算機可讀媒體，指令包括: 用以起始形成N個裸片的堆疊的計算機可執(zhí)行指令，其中每一裸片包括: 芯片識別符結構，其包括第一組N個穿孔，所述穿孔各自硬連線到一組外部電觸點； 芯片識別符選擇邏輯，其耦合到所述芯片識別符結構；以及 芯片選擇結構，其包括耦合到所述芯片識別符選擇邏輯的第二組N個穿孔，其中N為大于一的整數(shù)；以及 用以起始將每一組外部電觸點中的每一外部電觸點耦合到電壓源或耦合到接地的計算機可執(zhí)行指令，其中所述第一組N個穿孔中的每一者具有耦合到鄰近穿孔的墊，且所述第二組N個穿孔中的每一者耦合到其自己的相應墊。
41.一種方法，其包括: 基于第一裸片在裸片堆疊中的位置而接收芯片識別符信號，其中在所述第一裸片處經由所述第一裸片的多個穿孔接收所述芯片識別符信號；以及 基于所述所接收到的芯片識別符信號確定所述第一裸片是否為由所接收到的芯片選擇信號指示的特定裸片。
42.根據(jù)權利要求41所述的方法，其中所述第一裸片的芯片識別符結構的第一穿孔具有耦合到所述芯片識別符結構的第二穿孔的墊，所述第二穿孔與所述第一穿孔相鄰，且其中在所述墊處從第二裸片的第一穿孔接收所述芯片識別符信號的至少一部分，且將所述芯片識別符信號的所述至少一部分傳達給所述第一裸片的所述第二穿孔。
【文檔編號】G11C8/12GK104392742SQ201410532445
【公開日】2015年3月4日 申請日期:2010年10月7日 優(yōu)先權日:2009年10月7日
【發(fā)明者】徐鐘元 申請人:高通股份有限公司
【專利摘要】本發(fā)明揭示具有芯片識別符結構的可垂直堆疊的裸片。在特定實施例中，揭示一種半導體裝置，其包含裸片，所述裸片包括第一穿硅通孔以傳送芯片識別符和其它數(shù)據(jù)。所述半導體裝置還包含芯片識別符結構，所述芯片識別符結構包括至少兩個穿硅通孔，所述至少兩個穿硅通孔各自硬連線到外部電觸點。
【專利說明】具有芯片識別符結構的可垂直堆疊的裸片
[0001]本申請為申請?zhí)枮?01080045165.0、申請日為2010年10月7日、發(fā)明名稱為“具有芯片識別符結構的可垂直堆疊的裸片”的發(fā)明專利申請的分案申請。
【技術領域】
[0002]本發(fā)明大體上涉及可垂直堆疊的裸片。
【背景技術】
[0003]可使用存儲器裸片及芯片的垂直堆疊來增加半導體裝置中的存儲器密度。在垂直堆疊的存儲器裸片和邏輯裸片中，存儲器裸片大小可能因堆疊工藝通過量和其它因素而限于小于邏輯裸片大小。這將可用存儲器密度和引線限于下一代存儲器裸片的使用，以滿足可用存儲器密度要求。可使用垂直堆疊的存儲器裸片來滿足存儲器密度要求，但常規(guī)垂直堆疊的存儲器裸片具有與同邏輯裸片共享同一信道有關的增加的堆疊復雜性以及與之相關聯(lián)的增加的成本，例如對存儲器裸片的垂直堆疊中的存儲器裸片中的每一者進行編程、分類、標記或分離。
【發(fā)明內容】
[0004]兩個或兩個以上裸片的垂直堆疊的多個裸片大體上相同，且在不對所述垂直堆疊中的每一裸片進行編程、分類、標記或分離的情況下形成所述裸片堆疊。物理上預定的芯片識別符結構區(qū)分堆疊中的每一裸片，且信道接口可在堆疊的多個裸片之間共享。不需要裸片的非易失性編程。在不對堆疊裸片進行編程或分類的情況下形成裸片堆疊降低了總成本且提供較簡單的芯片后勤供應。
[0005]在特定實施例中，揭示一種半導體裝置，所述半導體裝置包含裸片，其包括第一穿硅通孔以傳送芯片識別符和其它數(shù)據(jù)。所述半導體裝置還包含芯片識別符結構，其包括至少兩個穿硅通孔，所述至少兩個穿硅通孔各自硬連線到外部電觸點。
[0006]在另一特定實施例中，揭示一種多裸片堆疊式半導體裝置，其包含第一裸片，其包括第一芯片識別符結構，所述第一芯片識別符結構包括數(shù)目N個穿硅通孔，其各自硬連線到第一組外部電觸點，所述數(shù)目N包括大于一的整數(shù)。所述多裸片堆疊式半導體裝置還包含第二裸片，其包括第二芯片識別符結構，所述第二芯片識別符結構包括N個穿硅通孔，其各自硬連線到第二組電觸點。
[0007]在另一特定實施例中，揭示一種制作堆疊式多裸片半導體裝置的方法，所述方法包含形成N個裸片的堆疊，其中每一裸片包含:芯片識別符結構，其包括第一組N個穿硅通孔，所述穿硅通孔各自硬連線到一組外部電觸點；芯片識別符選擇邏輯，其耦合到所述芯片識別符結構；以及芯片選擇結構，其包括耦合到所述芯片識別符選擇邏輯的第二組N個穿硅通孔，其中N為大于一的整數(shù)。所述方法還包含將每一組外部電觸點中的每一外部電觸點耦合到電壓源或耦合到接地，其中所述第一組N個穿硅通孔中的每一者具有耦合到鄰近穿硅通孔的墊，且所述第二組N個穿硅通孔中的每一者耦合到其自己的相應墊。
[0008]在另一特定實施例中，揭示一種多裸片堆疊式半導體裝置，其包含第一裸片，其包括用于識別芯片的第一裝置，所述第一裝置包括數(shù)目N個穿硅通孔，其各自硬連線到第一組用于形成外部電接觸的裝置，所述數(shù)目N包括大于一的整數(shù)。所述多裸片堆疊式半導體裝置還包含第二裸片，其包括用于識別芯片的第二裝置，所述第二裝置包括N個穿硅通孔，其各自硬連線到第二組用于形成電接觸的裝置。
[0009]在另一特定實施例中，揭不一種方法，其包含基于第一裸片在裸片堆疊中的位置而接收芯片識別符信號。在所述第一裸片處經由所述第一裸片的多個穿硅通孔接收所述芯片識別符信號。所述方法還包含基于所述所接收到的芯片識別符信號確定所述第一裸片是否為由所接收到的芯片選擇信號指示的特定裸片。
[0010]所揭示的實施例中的至少一者所提供的一個特定優(yōu)點是兩個或兩個以上裸片的垂直堆疊的每一裸片大體上相同，且在不對所述垂直堆疊中的每一裸片進行編程、分類、標記或分離的情況下形成所述裸片堆疊。在堆疊式裸片中使用不帶任何編程或不同分類的相同裸片降低了總成本且提供較簡單的芯片后勤供應。不需要裸片的非易失性編程。在審閱整個申請案之后，本發(fā)明的其它方面、優(yōu)點和特征將變得明顯，整個申請案包含以下部分:【專利附圖】
【附圖說明】、【具體實施方式】和權利要求書。
【專利附圖】
【附圖說明】
[0011]圖1是具有芯片識別符結構的垂直堆疊裸片的第一實施例的說明性圖；
[0012]圖2是芯片識別符選擇邏輯的實施例的說明性圖；
[0013]圖3是具有安置在封裝襯底上方的封裝中的芯片識別符結構的垂直堆疊裸片的第二實施例的說明性圖；
[0014]圖4是具有安置于母裸片上方的芯片識別符結構的垂直堆疊裸片的第三實施例的說明性圖；
[0015]圖5是耦合到鄰近穿硅通孔(TSV)的墊的穿硅通孔(TSV)的實施例的說明性圖；
[0016]圖6是形成具有芯片識別符結構的垂直堆疊裸片的方法的說明性實施例的流程圖；
[0017]圖7是包含具有具芯片識別符結構的多裸片堆疊的模塊的便攜式通信裝置的特定實施例的框圖；以及
[0018]圖8是說明結合具有芯片識別符結構的多裸片堆疊使用的制造工藝的數(shù)據(jù)流程圖。
【具體實施方式】
[0019]下文參考圖式描述本發(fā)明的特定實施例。在描述中，共同特征在圖式中始終由共同參考編號指示。參看圖1，描繪具有芯片識別符結構的垂直堆疊裸片的第一實施例的說明性圖，且將其大體表不為100。垂直堆疊100可包含第一裸片102、第二裸片104、第三裸片106以及第四裸片108，其中第四裸片108堆疊在第三裸片106上方，第三裸片106堆疊在第二裸片104上方,第二裸片104堆疊在第一裸片102上方。每一裸片102到108包含娃襯底110和金屬層112。每一裸片還包含至少一個穿硅通孔(TSV) 124，其延伸穿過硅襯底110以傳送芯片識別符和其它數(shù)據(jù)。每一裸片進一步包含芯片識別符結構114，所述芯片識別符結構包含至少兩個穿硅通孔(TSV)，其各自硬連線到外部電觸點。在特定實施例中，所述外部電觸點耦合到電壓源VDD 126或耦合到接地128。舉例來說，可從封裝襯底或母裸片接收電壓源VDD 126或接地128。
[0020]用于每一裸片的芯片識別符結構114包含第一列TSV 116、第二列TSV 118、第三列TSV 120以及第四列TSV 122。追蹤穿過相應的金屬層112中的連接，第四裸片108的第四列TSV 122耦合到第三裸片106的第三列TSV 120，第三裸片106的第三列TSV120耦合到第二裸片104的第二列TSV 118，第二裸片104的第二列TSV 118耦合到第一裸片102的第一列TSV 116，第一裸片102的第一列TSV 116耦合到接地128。類似地，第四裸片108的第三列TSV 120耦合到第三裸片106的第二列TSV 118，第三裸片106的第二列TSV 118耦合到第二裸片104的第一列TSV 116，第二裸片104的第一列TSV 116耦合到第一裸片102的第四列TSV 122，第一裸片102的第四列TSV 122耦合到電壓源VDD 126。同樣，第四裸片108的第二列TSV 118耦合到第三裸片106的第一列TSV 116，第三裸片106的第一列TSV 116耦合到第二裸片104的第四列TSV 122，第二裸片104的第四列TSV 122耦合到第一裸片102的第三列TSV 120，第一裸片102的第三列TSV 120也耦合到電壓源VDD 126。最后，第四裸片108的第一列TSV 116耦合到第三裸片106的第四列TSV 122，第三裸片106的第四列TSV 122耦合到第二裸片104的第三列TSV 120，第二裸片104的第三列TSV 120耦合到第一裸片102的第二列TSV 118，第一裸片102的第二列TSV 118也耦合到電壓源VDD 126。
[0021]相應金屬層112中的芯片識別符結構114之間的連接在每一裸片中是相同的，且使得可基于哪一列TSV 116到122連接到接地128而唯一地選擇每一裸片。舉例來說，第一裸片102的第一列TSV 116連接到接地128，第二裸片104的第二列TSV 118連接到接地128，第三裸片106的第三列TSV 120連接到接地128，且第四裸片108的第四列TSV 122連接到接地128。舉例來說，垂直堆疊100中的每一裸片可基于哪一列TSV 116到122連接到接地128來辨識其垂直位置。在替代實施例中，除了一個以外的列TSV 116到122耦合到接地128，而列TSV 116到122中的一者耦合到電壓源VDD 126，在所述情況下，可基于哪一列TSV 116到122連接到電壓源VDD 126而唯一地選擇每一裸片。每一裸片102到108具有相同的芯片識別符結構114,其在每一娃襯底110中包含相同的TSV結構,且在每一金屬層112中包含相同布線。
[0022]兩個或兩個以上裸片的垂直堆疊100的每一裸片大體上相同，且在不對垂直堆疊100中的每一裸片進行編程、分類、標記或分離的情況下形成裸片102、104、106、108的垂直堆疊100。物理上預定的芯片識別符結構114區(qū)分垂直堆疊100中的每一裸片，且信道接口可在堆疊的多個裸片102、104、106、108之間共享。在垂直堆疊100中使用不帶任何編程或不同分類的相同裸片可降低總成本且提供較簡單的芯片后勤供應。不需要裸片102、104、106、108的非易失性編程。
[0023]參看圖2，描繪芯片識別符選擇邏輯的實施例的說明性圖，且大體表示為202。圖1的裸片102、104、106、108的垂直堆疊100中的每一裸片可通過芯片識別符選擇邏輯202從主機裝置214接收特定且不同的芯片識別符信號。在特定實施例中，提供到主機裝置214的接口。舉例來說，主機裝置214可為單獨裝置或母裸片。
[0024]主機裝置214可接入任何特定裸片，但共用接入信道結構在多個裸片之間共享，例如圖3和圖4中所示且在下文更全面描述的共用接入信道結構306。主機裝置214可經由主機裝置214與垂直裸片堆疊100中的裸片102到108之間的共享接口提供芯片選擇信號Chip ID [O:3]和數(shù)據(jù)信號Data [O:n]。可將芯片選擇信號Chip ID [O:3]和數(shù)據(jù)信號Data[0:n]施加到垂直裸片堆疊100中的所有裸片102到108可接入的TSV。數(shù)據(jù)信號Data[0:n]可因此經由共用接入信道結構306從主機裝置214發(fā)送到任一特定裸片，其中使用芯片識別符選擇邏輯202來選擇所述特定裸片。為了簡單起見，圖2中未說明主機裝置214與圖1的裸片102、104、106、108的垂直堆疊100之間的共享接口。
[0025]在特定實施例中，芯片識別解碼邏輯204耦合到圖1的芯片識別符結構114，且分別經由線路206、208、210和212接受列TSV 116、118、120和122作為輸入。芯片識別符選擇邏輯202可包含芯片識別解碼邏輯204，且可響應于來自主機裝置214的芯片選擇信號Chip ID[O:3]。芯片識別符選擇邏輯202可在芯片識別符結構114中的TSV處檢測圖1的電壓源VDD 126或接地128。來自圖1的第一列TSV 116的信號可經由線路206輸入到芯片識別解碼邏輯204。來自圖1的第二列TSV 118的信號可經由線路208輸入到芯片識別解碼邏輯204。來自圖1的第三列TSV 120的信號可經由線路210輸入到芯片識別解碼邏輯204。來自圖1的第四列TSV 122的信號可經由線路212輸入到芯片識別解碼邏輯204。
[0026]可經由線路224從芯片識別解碼邏輯204輸出信號S [O]，且信號S [O]可為到選擇電路232的控制信號，其可確定是否選擇第一芯片。為了確定是否選擇第一芯片，線路216上來自主機裝置214的信號Chip ID[O]沿線路240從芯片識別符選擇邏輯202輸出。信號S [I]可經由線路226從芯片識別解碼邏輯204輸出，且可為到選擇電路234的控制信號，其可確定線路218上來自主機裝置214的信號Chip ID[I]是否沿線路240從芯片識別符選擇邏輯202輸出。信號S[2]可經由線路228從芯片識別解碼邏輯204輸出，且可為到選擇電路236的控制信號，其可確定線路220上來自主機裝置214的信號Chip ID [2]是否沿線路240從芯片識別符選擇邏輯202輸出。信號S[3]可經由線路230從芯片識別解碼邏輯204輸出，且可為到選擇電路238的控制信號，其可確定線路222上來自主機裝置214的信號Chip ID [3]是否沿線路240從芯片識別符選擇邏輯202輸出。
[0027]使用圖1的第一裸片102作為說明性實施例，由于第一裸片102在垂直裸片堆疊100內的位置，第一列TSV 116連接到接地128，且第二列TSV 118、第三列TSV 120和第四列TSV 122全部連接到電壓源VDD 126。在此情況下，沿線路206的輸入將為邏輯“低”，且沿線路208、210和212的輸入將全部為邏輯“高”。芯片識別解碼邏輯204可使輸入反相，使得沿線路224的信號S[0]為邏輯“高”信號，而分別沿線路226、228和230的信號S[l]、S[2]和S[3]全部為邏輯“低”信號。因為信號S[O]為邏輯“高”，所以選擇電路232的通過門的N型金屬氧化物半導體(NMOS)晶體管接通。信號S[0]也經反相為邏輯“低”，其接通選擇電路232的通過門的P型金屬氧化物半導體(PMOS)晶體管。因為NMOS和PMOS是接通的，因此選擇電路232的通過門具有低阻抗狀態(tài)，其實現(xiàn)信號傳播，與NMOS和PMOS斷開時的高阻抗狀態(tài)形成對比。沿線路216的信號Chip ID[0]經反相，且穿過選擇電路232的低阻抗通過門，以成為沿線路240的來自芯片識別符選擇邏輯202的選定輸出。
[0028]作為對比，因為信號S[l]為邏輯“低”，所以選擇電路234的通過門的NMOS晶體管斷開。信號s[l]經反相為邏輯“高”，其斷開選擇電路234的通過門的PMOS晶體管。沿線路218的信號Chip ID[1]可經反相，但不穿過選擇電路234的高阻抗通過門。類似地，因為信號S[2]和S[3]處于邏輯“低”，所以選擇電路236和選擇電路238的通過門也處于高阻抗狀態(tài)。因此，基于在TSV 116到122處接收到的信號，第一裸片102的芯片識別符選擇邏輯202基于芯片選擇信號Chip ID[O]而不是芯片選擇信號Chip ID[1:3]來產生沿線路240的輸出。為了說明，當芯片選擇信號Chip ID[O]具有“高”狀態(tài)時，沿線路240的輸出為“低”，且當芯片選擇信號Chip ID[0]具有“低”狀態(tài)時，沿線路240的輸出為“高”。以此方式，可基于第一裸片102在垂直裸片堆疊100中的位置以及主機裝置214所提供的芯片選擇信號Chip ID[0:3]來選擇或取消選擇圖1的第一裸片102。當被選擇時，來自主機裝置214的數(shù)據(jù)信號Data[0:n]可由圖1的第一裸片102接入。當不被選擇時，數(shù)據(jù)信號Data [O:n]可不被第一裸片102接入，而是可由垂直裸片堆疊100中的另一裸片接入。
[0029]參看圖3，描繪具有安置于封裝襯底上方的封裝中的芯片識別符結構的垂直堆疊裸片的第二實施例的說明性圖，且大體表示為300。圖1的垂直堆疊100可安置于封裝襯底304上方的封裝302中。垂直堆疊100的每一裸片具有芯片選擇結構320，其針對垂直堆疊100中的每個裸片包含一 TSV。芯片選擇結構320中的TSV可耦合在一起以形成延伸穿過垂直堆疊100的列322。垂直堆疊100的每一裸片還具有圖2的芯片識別符選擇邏輯202，其耦合到芯片識別符結構114且耦合到芯片選擇結構320。垂直堆疊100的每一裸片進一步具有共用接入信道結構306，其包含多個TSV 308，以提供將可由每一裸片接入的數(shù)據(jù)信號 Data[O:n]。
[0030]如上文相對于圖1所述，封裝襯底304供應耦合到垂直堆疊100的芯片識別符結構114的電壓源126和接地128。封裝襯底304具有形成于封裝襯底304的與垂直堆疊100相對的側上的多個封裝球310。所述多個封裝球310針對垂直堆疊100中的每個裸片包含一芯片選擇封裝球。舉例來說，芯片選擇封裝球(CSO) 312可耦合到芯片選擇結構320中的TSV的列322中的第一者，芯片選擇封裝球(CSl) 314可耦合到芯片選擇結構320中的TSV的列322中的第二者，芯片選擇封裝球(CS2) 316可耦合到芯片選擇結構320中的TSV的列322中的第三者，且芯片選擇封裝球(CS3) 318可耦合到芯片選擇結構320中的TSV的列322中的第四者。在特定實施例中，其中垂直堆疊100中存在N個裸片，所述多個封裝球310包含至少N個芯片選擇封裝球，其耦合到垂直堆疊100的一個裸片的芯片選擇結構320中的一組N個TSV。
[0031]在特定實施例中，垂直堆疊100中的每一裸片為存儲器裸片，從而提供增加的總存儲器密度。垂直堆疊100中的每一裸片具有相同實施方案，且在封裝在封裝302中之前，對裸片的編程或分類或標記或分離是不必要的。芯片識別符結構114的TSV列可硬連線在封裝襯底304中?？蓪⑷魏螖?shù)目N個裸片堆疊在垂直堆疊100中，其中N為大于一的整數(shù)。
[0032]參看圖4，描繪具有安置于母裸片上方的芯片識別符結構的垂直堆疊裸片的第三實施例的說明性圖，且大體表示為400。圖1的垂直堆疊100可安置于母裸片402上方。垂直堆疊100的每一裸片具有芯片選擇結構320，其針對垂直堆疊100中的每個裸片包含一TSV0芯片選擇結構320中的TSV可耦合在一起以形成延伸穿過垂直堆疊100的列322。垂直堆疊100的每一裸片還具有圖2的芯片識別符選擇邏輯202，其耦合到芯片識別符結構114且耦合到芯片選擇結構320。垂直堆疊100的每一裸片進一步具有共用接入信道結構306，其包含多個TSV 308。
[0033]如上文相對于圖1所述，母裸片402供應耦合到芯片識別符結構114的電壓源126和接地128。電壓源126和接地128可安置在母裸片402的金屬層406中。電壓源126和接地128可通過延伸穿過母裸片402的硅襯底404的芯片識別符TSV 408耦合到垂直堆疊100的芯片識別符結構114，一個芯片識別符TSV 408用于垂直堆疊100中的一個裸片。在特定實施例中，其中垂直堆疊100中存在N個裸片，一組N個芯片識別符TSV408耦合到垂直堆疊100的一個裸片的芯片識別符結構114中的一組N個TSV。
[0034]一組芯片選擇TSV 410 (垂直堆疊100中的裸片中的每一者一個)可延伸穿過母裸片402的硅襯底404。所述組芯片選擇TSV 410可耦合到由延伸穿過垂直堆疊100的芯片選擇結構320中的TSV形成的列322。舉例來說，芯片選擇信號(CSO)可通過第一芯片選擇TSV 410耦合到芯片選擇結構320中的TSV的列322中的第一者，從而提供對垂直堆疊100的裸片中的第一者的接入。芯片選擇信號(CSl)可通過第二芯片選擇TSV 410耦合到芯片選擇結構320中的TSV的列322中的第二者，從而提供對垂直堆疊100的裸片中的第二者的接入。芯片選擇信號(CS2)可通過第三芯片選擇TSV 410耦合到芯片選擇結構320中的TSV的列322中的第三者，從而提供對垂直堆疊100的裸片中的第三者的接入。芯片選擇信號(CS3)可通過第四芯片選擇TSV 410耦合到芯片選擇結構320中的TSV的列322中的第四者，從而提供對垂直堆疊100的裸片中的第四者的接入。在特定實施例中，其中垂直堆疊100中存在N個裸片，一組N個芯片選擇TSV410耦合到垂直堆疊100的一個裸片的芯片選擇結構320中的一組N個TSV。
[0035]一組共用接入信道TSV 412可延伸穿過母裸片402的硅襯底404。共用接入信道TSV412中的每一者可對應于包含于垂直堆疊100中的每一裸片的共用接入信道結構306中的多個TSV 308中的一者。
[0036]在特定實施例中，母裸片402包含邏輯芯片，且垂直堆疊100中的每一裸片為存儲器裸片，從而提供增加的總存儲器密度。芯片選擇TSV 410中的每一者以及共用接入信道TSV 412中的每一者可耦合到母裸片402的存儲器信道物理層414。任何數(shù)目N個存儲器裸片可堆疊在垂直堆疊100中，其中N為大于一的整數(shù)。
[0037]參看圖5，描繪耦合到鄰近穿硅通孔(TSV)的墊的穿硅通孔(TSV)的實施例的說明性圖，且大體表示為500。TSV 502可為類似于圖1的芯片識別符結構114的芯片識別符結構中的TSV，其具有可通過線路506耦合到芯片識別符結構中的鄰近TSV 508的墊504。TSV508具有可通過線路512耦合到芯片識別符結構中的鄰近TSV 514的墊510。TSV 514具有可通過線路518耦合到芯片識別符結構中的鄰近TSV 520的墊516。TSV 520具有可通過線路524耦合到芯片識別符結構中的鄰近TSV 502的墊522。線路506、512、518和524可安置于類似于圖1的金屬層112的金屬層中。雖然圖5中僅展示四個TSV 502、508、514和520，但其中芯片識別符結構中的TSV具有耦合到芯片識別符結構中的鄰近TSV的墊的此布置可一般化到任何數(shù)目N個TSV，其中N為大于一的整數(shù)。在芯片選擇結構中，類似于圖3和圖4的芯片選擇結構320，每一 TSV可耦合到其自己的相應墊。
[0038]如圖5中所說明的包含TSV的芯片識別符結構可使不同芯片識別信號能夠傳達給堆疊中的每一裸片，因為每一 TSV接收施加到來自另一裸片的鄰近TSV的墊的信號。舉例來說，可基于第一裸片在裸片堆疊中的位置而接收芯片識別符信號，其中在第一裸片處經由第一裸片的多個穿硅通孔接收所述芯片識別符信號。為了說明，芯片識別符信號可包含圖1的芯片識別符結構114的每一 TSV 116、118、120和122處的電壓。第一裸片可基于接收到的芯片識別符信號來確定第一裸片是否為由接收到的芯片選擇信號指示的特定裸片。舉例來說，第一裸片可經由圖2的芯片識別解碼邏輯204解碼芯片識別符信號，且將所得信號(例如圖2的信號S[0:3]中的一者)與接收到的芯片選擇信號進行比較，如相對于圖2所述。
[0039]在特定實施例中，每一裸片可因TSV與鄰近墊之間的布線而接收不同的芯片ID信號，而不實施有源邏輯或其它電路來遞增或以其它方式產生或修改接收到的芯片識別符信號。使用圖5的結構作為說明性實例，第一裸片的芯片識別符結構的第一 TSV 502可具有耦合到芯片識別符結構(例如圖1的芯片識別符結構114)的第二 TSV 508的墊504，第二TSV 508鄰近于第一 TSV 502。芯片識別符信號(例如對應于提供給多個TSV 116、118、120和122中的一者的接地128的信號)的至少一部分是在墊504處從第二裸片的第一 TSV接收，且傳達給第一裸片的第二 TSV 508。為了說明，圖1的裸片102的第一列TSV 116可經由耦合到裸片104的第二 TSV 118的裸片104的墊傳達對應于接地128的信號。
[0040]圖1、圖3和圖4的垂直堆疊100提供多裸片堆疊式半導體裝置的實例，所述裝置具有至少一第一裸片102，第一裸片102具有芯片識別符結構114，芯片識別符結構114具有數(shù)目N個TSV，其各自硬連線到第一組外部電觸點，數(shù)目N為大于一的整數(shù)。數(shù)目N可等于垂直堆疊100中的裸片的數(shù)目。多裸片堆疊式半導體裝置(例如垂直堆疊100)還具有至少一第二裸片104，第二裸片104具有芯片識別符結構114，芯片識別符結構114具有N個TSV，其各自硬連線到第二組外部電觸點。在特定實施例中，第一組外部電觸點中和第二組外部電觸點中的每一外部電觸點耦合到接地128或耦合到電壓源VDD 126。N個TSV中的每一者可具有耦合到芯片識別符結構114中的每一者中的鄰近TSV的墊，例如如圖5中所示。
[0041]參看圖6，描繪形成具有芯片識別符結構的垂直堆疊裸片的方法的說明性實施例的流程圖，且大體表示為600。制作堆疊式多裸片半導體裝置的方法600包含在602處形成N個裸片的堆疊，其中N為大于一的整數(shù)。N個裸片中的每一者包含芯片識別符結構，其包含第一組N個TSV，所述TSV各自硬連線到一組外部電觸點。N個裸片中的每一者還包含芯片識別符選擇邏輯，其耦合到芯片識別符結構。N個裸片中的每一者進一步包含芯片選擇結構，其包含第二組N個TSV，所述TSV耦合到芯片識別符選擇邏輯。舉例來說，圖1的垂直堆疊100可為四個裸片102、104、106和108的堆疊，每一裸片包含芯片識別符結構114，芯片識別符結構114包含第一組四個TSV，其各自硬連線到一組外部電觸點。垂直堆疊100的每一裸片還可包含圖2的芯片識別符選擇邏輯202，其耦合到芯片識別符結構114。垂直堆疊100的每一裸片可進一步包含圖3和圖4的芯片選擇結構320，其包含耦合到芯片識別符選擇邏輯202的第二組四個TSV。
[0042]方法600還包含在604處將每一組外部電觸點中的每一外部電觸點耦合到電壓源或耦合到接地。第一組N個TSV中的每一者具有耦合到鄰近TSV的墊。第二組N個TSV中的每一者耦合到其自己的相應墊。舉例來說，圖1的芯片識別符結構114中的每一 TSV可耦合到電壓源VDD 126或耦合到接地128。第一組四個TSV中的每一者可具有耦合到鄰近TSV的墊，例如如圖5中所示。圖3和圖4的芯片選擇結構320中的第二組四個TSV中的每一者可耦合到其自己的相應墊。在特定實施例中，圖1、圖3和圖4的垂直堆疊100的每一裸片進一步包含共用接入信道結構，其包含多個TSV。舉例來說，圖3和圖4的垂直堆疊100的每一裸片可進一步包含共用接入信道結構306，其可包含多個TSV 308。
[0043]圖7是包含具有多裸片堆疊的模塊的系統(tǒng)700的特定實施例的框圖，所述多裸片堆疊具有芯片識別符結構，所述結構具有多個TSV 764。系統(tǒng)700可實施于便攜式電子裝置中，且包含耦合到計算機可讀媒體(例如存儲器732，其存儲例如軟件766等計算機可讀指令)的處理器710，例如數(shù)字信號處理器(DSP)。系統(tǒng)700包含具有多裸片堆疊的模塊，所述多裸片堆疊具有芯片識別符結構，所述結構具有多個TSV 764。在說明性實例中，具有多裸片堆疊的模塊(所述多裸片堆疊具有芯片識別符結構，所述結構具有多個TSV 764)包含具有根據(jù)圖6的實施例而產生的圖1、圖3或圖4的芯片識別符結構的多裸片堆疊的實施例中的任一者，或其任何組合。具有多裸片堆疊的模塊(所述多裸片堆疊具有芯片識別符結構，所述結構具有多個TSV 764)可在處理器710中，或可為單獨的裝置或電路(未圖示)。在特定實施例中，如圖7中所示，具有多裸片堆疊的模塊(所述多裸片堆疊具有芯片識別符結構，所述結構具有多個TSV 764)可由數(shù)字信號處理器(DSP)710存取。在另一特定實施例中，存儲器732可包含具有多裸片堆疊的模塊(所述多裸片堆疊具有芯片識別符結構，所述結構具有多個TSV 764)。
[0044]相機接口 768耦合到處理器710，且還耦合到相機(例如攝像機770)。顯示器控制器726耦合到處理器710且耦合到顯示裝置728。編碼器/解碼器(CODEC) 734也可耦合到處理器710。揚聲器736和麥克風738可耦合到CODEC 734。無線接口 740可耦合到處理器710且耦合到無線天線742。
[0045]在特定實施例中，處理器710、顯示器控制器726、存儲器732、CODEC 734、無線接口 740以及相機接口 768包含于系統(tǒng)級封裝或芯片上系統(tǒng)裝置722中。在特定實施例中，輸入裝置730和電源744耦合到芯片上系統(tǒng)裝置722。此外，在特定實施例中，如圖7中所說明，顯示裝置728、輸入裝置730、揚聲器736、麥克風738、無線天線742、攝像機770以及電源744在芯片上系統(tǒng)裝置722外部。然而，顯示裝置728、輸入裝置730、揚聲器736、麥克風738、無線天線742、攝像機770以及電源744可耦合到芯片上系統(tǒng)裝置722的組件，例如接口或控制器。
[0046]前面揭示的裝置和功能性(例如圖1、圖2、圖3、圖4或圖5的裝置，圖6的方法，或其任何組合)可設計且配置為存儲在計算機可讀媒體上的計算機文件(例如，RTL、⑶SI1、GERBER等)。可將一些或所有此些文件提供給制造處理者，其基于此些文件而制造裝置。所得產品包含半導體晶片，其接著被切成半導體裸片，且封裝到半導體芯片中。所述半導體芯片接著在電子裝置中使用。圖8描繪電子裝置制造工藝800的特定說明性實施例。
[0047]在制造工藝800中(例如在研究計算機806處)接收物理裝置信息802。物理裝置信息802可包含表示半導體裝置(例如圖1的多裸片裝置100、圖3的多裸片裝置300或圖4的多裸片裝置400)的至少一個物理性質的設計信息。舉例來說，物理裝置信息802可包含物理參數(shù)、材料特性以及結構信息，其經由耦合到研究計算機806的用戶接口 804輸入。研究計算機806包含耦合到計算機可讀媒體(例如存儲器810)的處理器808，例如一個或一個以上處理核。處理器810可存儲計算機可讀指令，其可執(zhí)行以致使處理器808變換物理裝置信息802以使其符合文件格式，且產生庫文件812。
[0048]在特定實施例中，庫文件812包含包括經變換設計信息的至少一個數(shù)據(jù)文件。舉例來說，庫文件812可包含包括圖1的多裸片裝置100、圖3的多裸片裝置300或圖4的多裸片裝置400的半導體裝置庫，其用于結合電子設計自動化(EDA)工具820使用。
[0049]庫文件812可在包含耦合到存儲器818的處理器816 (例如一個或一個以上處理核)的設計計算機814處結合EDA工具820使用。EDA工具820可作為處理器可執(zhí)行指令存儲在存儲器818處，以使設計計算機814的用戶能夠使用庫文件812的圖1的多裸片裝置100、圖3的多裸片裝置300或圖4的多裸片裝置400來設計電路。舉例來說，設計計算機814的用戶可經由耦合到設計計算機814的用戶接口 824輸入電路設計信息822。電路設計信息822可包含表示半導體裝置(例如圖1的多裸片裝置100、圖3的多裸片裝置300或圖4的多裸片裝置400)的至少一個物理性質的設計信息。為了說明，電路設計性質可包含特定電路的識別以及與電路設計中的其它元件的關系、定位信息、特征大小信息、互連信息或表示半導體裝置的物理性質的其它信息。
[0050]設計計算機814可經配置以變換包含電路設計信息822的設計信息以符合文件格式。為了說明，文件信息可包含數(shù)據(jù)庫二進制文件格式，其表示平面幾何形狀、文本標簽，以及關于層級格式(例如圖形數(shù)據(jù)系統(tǒng)(GDSII)文件格式)中的電路布局的其它信息。設計計算機814可經配置以產生包含經變換設計信息的數(shù)據(jù)文件，例如包含描述圖1的多裸片裝置100、圖3的多裸片裝置300或圖4的多裸片裝置400的信息以及其它電路或信息的⑶SII文件826。為了說明，數(shù)據(jù)文件可包含對應于包含圖1的多裸片裝置100、圖3的多裸片裝置300或圖4的多裸片裝置400且還包含芯片上系統(tǒng)(SOC)內的額外電子電路和組件的SOC的信息。
[0051]可在制造工藝828處接收⑶SII文件826以根據(jù)⑶SII文件826中的經變換信息來制造圖1的多裸片裝置100、圖3的多裸片裝置300或圖4的多裸片裝置400。舉例來說，裝置制造工藝可包含將⑶SII文件826提供給掩模制造商830，以產生一個或一個以上掩模，例如待用于光刻處理的掩模，說明為代表性掩模832。掩模832可在制造工藝期間用以產生一個或一個以上晶片834，晶片834可經測試且分成若干裸片，例如代表性裸片836。裸片836包含結合圖1的多裸片裝置100、圖3的多裸片裝置300或圖4的多裸片裝置400使用的電路。
[0052]可將裸片836提供到封裝工藝838，其中將裸片836并入到代表性封裝840中。舉例來說，封裝840可包含多個裸片836，例如圖1的多裸片裝置100、圖3的多裸片裝置300、圖4的多裸片裝置400，或系統(tǒng)級封裝(SiP)布置，或其任一組合。封裝840可經配置以符合一個或一個以上標準或規(guī)定，例如聯(lián)合電子裝置工程設計會議(JEDEC)標準。封裝工藝838可包含耦合到存儲可由計算機執(zhí)行的指令的計算機可讀有形媒體的處理器。所述處理器可集成到電子裝置(例如計算機或電子封裝裝置)中。所述指令可包含可由計算機執(zhí)行以起始形成N個裸片的堆疊(其中N為大于一的整數(shù))的指令。N個裸片中的每一者包含芯片識別符結構，所述結構包含第一組N個TSV，所述TSV各自硬連線到一組外部電觸點。N個裸片中的每一者還包含芯片識別符選擇邏輯，其耦合到芯片識別符結構。N個裸片中的每一者進一步包含芯片選擇結構，所述結構包含第二組N個TSV，所述TSV耦合到芯片識別符選擇邏輯。所述指令還可包含可由計算機執(zhí)行以起始將每一組外部電觸點中的每一外部電觸點耦合到電壓源或耦合到接地的指令。第一組N個TSV中的每一者具有耦合到鄰近TSV的墊。第二組N個TSV中的每一者耦合到其自己的相應墊。在封裝工藝838處執(zhí)行存儲在計算機可讀有形媒體中的指令可產生包含多個裸片836(例如圖1的多裸片裝置100、圖3的多裸片裝置300、圖4的多裸片裝置400或其任一組合)的封裝840。
[0053]可將關于封裝840的信息分發(fā)給各個產品設計者，例如經由存儲在計算機846處的組件庫。計算機846可包含耦合到存儲器850的處理器848，例如一個或一個以上處理核。印刷電路板(PCB)工具可作為處理器可執(zhí)行指令存儲在存儲器850處，以處理經由用戶接口 844從計算機846的用戶接收的PCB設計信息842。PCB設計信息842可包含電路板上的所封裝半導體裝置的物理定位信息，所述所封裝半導體裝置對應于包含圖1的多裸片裝置100、圖3的多裸片裝置300或圖4的多裸片裝置400的封裝840。
[0054]計算機846可經配置以變換PCB設計信息842以產生數(shù)據(jù)文件，例如具有包含電路板上的所封裝半導體裝置的物理定位信息以及例如跡線和通孔等電連接的布局的數(shù)據(jù)的GERBER文件852，其中所述所封裝半導體裝置對應于包含圖1的多裸片裝置100、圖3的多裸片裝置300或圖4的多裸片裝置400的封裝840。在其它實施例中，由經變換PCB設計信息產生的數(shù)據(jù)文件可具有不同于GERBER格式的格式。
[0055]GERBER文件852可在板組裝工藝854處接收，且用以形成根據(jù)存儲在GERBER文件852內的設計信息而制造的PCB，例如代表性PCB 856。舉例來說，可將GERBER文件852上載到一個或一個以上機器，以用于執(zhí)行PCB生產工藝的各個步驟。PCB 856可填充有包含封裝840的電子組件，以形成代表性印刷電路組合件(PCA) 858。
[0056]PCA 858可在產品制造工藝860處接收，且集成到一個或一個以上電子裝置(例如第一代表性電子裝置862和第二代表性電子裝置864)中。作為說明性非限制實例，第一代表性電子裝置862、第二代表性電子裝置864或兩者可從機頂盒、音樂播放器、視頻播放器、娛樂單元、導航裝置、通信裝置、個人數(shù)字助理(PDA)、固定位置數(shù)據(jù)單元和計算機的群組中選擇。作為另一明性非限制實例，電子裝置862和864中的一者或一者以上可為遠程單元，例如移動電話、手持式個人通信系統(tǒng)(PCS)單元、例如個人數(shù)據(jù)助理等便攜式數(shù)據(jù)單元、具全球定位系統(tǒng)(GPS)功能的裝置、導航裝置、例如儀表讀數(shù)設備等固定位置數(shù)據(jù)單元，或任何其它存儲或檢索數(shù)據(jù)或計算機指令的裝置，或其任一組合。盡管圖8說明根據(jù)本發(fā)明教示的遠程單元，但本發(fā)明不限于這些示范性所說明單元。本發(fā)明的實施例可合適地用于包含包括存儲器和芯片上電路的有源集成電路的任何裝置中。
[0057]因此，圖1的多裸片裝置100、圖3的多裸片裝置300或圖4的多裸片裝置400可經制造、處理且并入到電子裝置中，如說明性工藝800中所描述。相對于圖1到6而揭示的實施例的一個或一個以上方面可包含在各個處理階段，例如在庫文件812、⑶SII文件826以及GERBER文件852內，以及存儲在研究計算機806的存儲器810、設計計算機814的存儲器818、計算機846的存儲器850、各個階段(例如在板組裝工藝854處)使用的一個或一個以上其它計算機或處理器(未圖示)的存儲器處，且還并入到例如掩模832、裸片836、封裝840、PCA 858、例如原型電路或裝置(未圖示)等其它產品或其任一組合等一個或一個以上其它物理實施例中。舉例來說，⑶SII文件826或制造工藝828可包含計算機可讀有形媒體，其存儲可由計算機執(zhí)行的指令，所述指令包含可由計算機執(zhí)行以起始形成圖1的多裸片裝置100、圖3的多裸片裝置300或圖4的多裸片裝置400的指令。盡管描繪從物理裝置設計到最終產品的各個代表性生產階段，但在其它實施例中，可使用較少的階段，或可包含額外階段。類似地，工藝800可由單個實體或由執(zhí)行工藝800的各個階段的一個或一個以上實體執(zhí)行。
[0058]所屬領域的技術人員將進一步了解，結合本文中所揭示的實施例而描述的各種說明性邏輯塊、配置、模塊、電路及方法步驟可實施為電子硬件、由處理單元執(zhí)行的計算機軟件或兩者的組合。上文以大體上依據(jù)其功能性描述了各種說明性組件、塊、配置、模塊、電路和步驟。將所述功能性實施為硬件還是可執(zhí)行處理指令取決于特定應用及強加于整個系統(tǒng)的設計約束。所屬領域的技術人員可針對每一特定應用以不同方式來實施所描述的功能性，但所述實施決策不應被解釋為會導致脫離本發(fā)明的范圍。
[0059]結合本文中所揭示的實施例而描述的方法或算法的步驟可直接體現(xiàn)于硬件中、由處理器執(zhí)行的軟件模塊中或兩者的組合中。軟件模塊可駐存在隨機存取存儲器(RAM)、磁阻隨機存取存儲器(MRAM)、自旋扭矩轉移磁阻隨機存取存儲器(STT-MRAM)、快閃存儲器、只讀存儲器(ROM)、可編程只讀存儲器(PROM)、可擦除可編程只讀存儲器(EPROM)、電可擦除可編程只讀存儲器(EEPROM)、寄存器、硬盤、可裝卸盤、壓縮光盤只讀存儲器(CD-ROM)，或此項技術中已知的任何其它形式的存儲媒體。示范性存儲媒體耦合到處理器，使得處理器可從存儲媒體讀取信息和將信息寫入到存儲媒體。在替代方案中，存儲媒體可與處理器成一體式。處理器及存儲媒體可駐存在專用集成電路(ASIC)中。ASIC可駐留在計算裝置或用戶終端中。在替代方案中，處理器及存儲媒體可作為離散組件駐存在計算裝置或用戶終端中。
[0060]提供對所揭示實施例的先前描述是為了使所屬領域的技術人員能夠制作或使用所揭示的實施例。所屬領域的技術人員將容易明白對這些實施例的各種修改，且本文所定義的原理可在不脫離本發(fā)明的范圍的情況下應用于其它實施例。因此，本發(fā)明無意限于本文所示的實施例，而是將被賦予與如由所附權利要求書界定的原理和新穎特征一致的最寬范圍。
【權利要求】
1.一種半導體裝置，其包括: 裸片，其包括第一穿硅通孔以傳送芯片識別符和其它數(shù)據(jù)；以及 芯片識別符結構，其包括至少兩個穿孔，所述至少兩個穿孔各自硬連線到外部電觸點。
2.根據(jù)權利要求1所述的半導體裝置，其中所述外部電觸點耦合到芯片選擇信號。
3.根據(jù)權利要求1所述的半導體裝置，其進一步包括到芯片識別解碼邏輯，所述芯片識別解碼邏輯耦合到所述芯片識別符結構。
4.根據(jù)權利要求1所述的半導體裝置，其進一步包括到通往主機裝置的接口。
5.根據(jù)權利要求4所述的半導體裝置，其中所述主機裝置為單獨裝置或母裸片。
6.根據(jù)權利要求1所述的半導體裝置，其中所述外部電觸點耦合到電壓源或耦合到接地。
7.根據(jù)權利要求6所述的半導體裝置，其中所述電壓源或所述接地是從封裝襯底或母裸片接收的。
8.根據(jù)權利要求3所述的半導體裝置，其進一步包括芯片識別符選擇邏輯，所述芯片識別符選擇邏輯包括所述芯片識別解碼邏輯且響應來自主機裝置的芯片選擇信號。
9.根據(jù)權利要求8所述的半導體裝置，其中所述芯片識別符選擇邏輯在所述芯片識別符結構中的所述至少兩個穿孔處檢測電壓源或接地。
10.根據(jù)權利要求1所述的半導體裝置，其中所述兩個穿孔中的每一者具有耦合到在所述芯片識別符結構中的相鄰芽孔的塾。
11.根據(jù)權利要求1所述的半導體裝置，其進一步包括選自由以下各項組成的群組的裝置:機頂盒、音樂播放器、視頻播放器、娛樂單元、導航裝置、通信裝置、個人數(shù)字助理PDA、固定位置數(shù)據(jù)單元和計算機，所述半導體裝置集成到所述裝置中。
12.—種多裸片堆疊式半導體裝置，其包括: 第一裸片，其包括第一芯片識別符結構，所述第一芯片識別符結構包括數(shù)目N個穿孔，所述穿孔各自硬連線到第一組外部電觸點，所述數(shù)目N包括大于一的整數(shù)；以及 第二裸片，其包括第二芯片識別符結構，所述第二芯片識別符結構包括N個穿孔，所述穿孔各自硬連線到第二組電觸點。
13.根據(jù)權利要求12所述的多裸片堆疊式半導體裝置，其中所述第一組外部電觸點中以及所述第二組外部電觸點中的每一外部電觸點耦合到接地或耦合到電壓源。
14.根據(jù)權利要求12所述的多裸片堆疊式半導體裝置，其中所述N個穿孔中的每一者具有耦合到在所述第一芯片識別符結構和所述第二芯片識別符邏輯每一者中的相鄰穿孔的墊。
15.根據(jù)權利要求12所述的多裸片堆疊式半導體裝置，其進一步包括選自由以下各項組成的群組的裝置:機頂盒、音樂播放器、視頻播放器、娛樂單元、導航裝置、通信裝置、個人數(shù)字助理PDA、固定位置數(shù)據(jù)單元和計算機，所述多裸片堆疊式半導體裝置集成到所述裝置中。
16.一種制作堆疊式多裸片半導體裝置的方法，所述方法包括: 形成N個裸片的堆疊，其中每一裸片包括: 芯片識別符結構，其包括第一組N個穿孔，所述穿孔各自硬連線到一組外部電觸點； 芯片識別符選擇邏輯，其耦合到所述芯片識別符結構；以及 芯片選擇結構，其包括耦合到所述芯片識別符選擇邏輯的第二組N個穿孔，其中N為大于一的整數(shù)；以及 將每一組外部電觸點中的每一外部電觸點耦合到電壓源或耦合到接地，其中所述第一組N個穿孔中的每一者具有耦合到鄰近穿孔的墊，且所述第二組N個穿孔中的每一者耦合到其自己的相應墊。
17.根據(jù)權利要求16所述的方法，其中每一裸片進一步包括共用接入信道結構，所述共用接入信道結構包括多個穿孔。
18.根據(jù)權利要求16所述的方法，其中在供應所述電壓源和所述接地的封裝襯底上形成所述N個裸片的所述堆疊，且所述封裝襯底具有形成于所述封裝襯底的與所述N個裸片的所述堆疊相對的側上的多個封裝球，所述多個封裝球包括至少N個芯片選擇封裝球，所述至少N個芯片選擇封裝球耦合到N個裸片的所述堆疊的一個裸片的所述芯片選擇結構中的所述第二組N個穿孔。
19.根據(jù)權利要求18所述的方法，其中N個裸片的所述堆疊包括N個存儲器裸片的堆疊。
20.根據(jù)權利要求16所述的方法，其中在供應所述電壓源和所述接地的母裸片上形成所述N個裸片的所述堆疊，且所述母裸片包括:第三組N個穿孔，其耦合到N個裸片的所述堆疊的一個裸片的所述芯片識別符結構中的所述第一組N個穿孔；以及第四組N個穿孔，其耦合到N個裸片的所述堆疊的所述一個裸片的所述芯片選擇結構中的所述第二組N個穿孔。
21.根據(jù)權利要求20所述的方法，其中所述母裸片包括邏輯芯片，N個裸片的所述堆疊包括N個存儲器裸片的堆疊，且所述第四組N個穿孔耦合到所述母裸片的存儲器信道物理層。
22.根據(jù)權利要求16所述的方法，其中N個裸片的所述堆疊的每一裸片大體上相同，且在不對N個裸片的所述堆疊的每一裸片進行編程、分類、標記或分離的情況下形成N個裸片的所述堆疊。
23.根據(jù)權利要求16所述的方法，其中通過集成到電子裝置中的處理器來起始所述形成和所述耦合。
24.根據(jù)權利要求16所述的方法，其進一步包括將所述堆疊式多裸片半導體裝置集成到選自由以下各項組成的群組的裝置中:機頂盒、音樂播放器、視頻播放器、娛樂單元、導航裝置、通信裝置、個人數(shù)字助理PDA、固定位置數(shù)據(jù)單元和計算機。
25.—種方法,其包括: 用于形成N個裸片的堆疊的第一步驟，其中每一裸片包括: 芯片識別符結構，其包括第一組N個穿孔，所述穿孔各自硬連線到一組外部電觸點； 芯片識別符選擇邏輯，其耦合到所述芯片識別符結構；以及 芯片選擇結構，其包括耦合到所述芯片識別符選擇邏輯的第二組N個穿孔，其中N為大于一的整數(shù)；以及 用于將每一組外部電觸點中的每一外部電觸點耦合到電壓源或耦合到接地的第二步驟，其中所述第一組所述N個穿孔中的每一者具有耦合到鄰近穿孔的墊，且所述第二組所述N個穿孔中的每一者耦合到其自己的相應墊。
26.根據(jù)權利要求25所述的方法，其中通過集成到電子裝置中的處理器來起始所述第一步驟和所述第二步驟。
27.一種方法，其包括: 接收表示半導體裝置的至少一個物理性質的設計信息，所述半導體裝置包括: 第一裸片，其包括第一芯片識別符結構，所述第一芯片識別符結構包括數(shù)目N個穿孔，所述穿孔各自硬連線到第一組外部電觸點，所述數(shù)目N包括大于一的整數(shù)；以及 第二裸片，其堆疊在所述第一裸片上方，所述第二裸片包括第二芯片識別符結構，所述第二芯片識別符結構包括N個穿孔，所述穿孔各自硬連線到第二組外部電觸點； 變換所述設計信息以使其符合文件格式；以及 產生包括所述經變換的設計信息的數(shù)據(jù)文件。
28.根據(jù)權利要求27所述的方法，其中所述數(shù)據(jù)文件包括GDSII格式。
29.—種方法,其包括: 接收包括對應于半導體裝置的設計信息的數(shù)據(jù)文件；以及 根據(jù)所述設計信息制造所述半導體裝置，其中所述半導體裝置包括: 第一裸片，其包括第一芯片識別符結構，所述第一芯片識別符結構包括數(shù)目N個穿孔，所述穿孔各自硬連線到第一組外部電觸點，所述數(shù)目N包括大于一的整數(shù)；以及 第二裸片，其堆疊在所述第一裸片上方，所述第二裸片包括第二芯片識別符結構，所述第二芯片識別符結構包括N個穿孔，所述穿孔各自硬連線到第二組外部電觸點。
30.根據(jù)權利要求29所述的方法，其中所述數(shù)據(jù)文件具有GDSII格式。
31.一種方法，其包括: 接收設計信息，所述設計信息包括電路板上的所封裝半導體裝置的物理定位信息，所述所封裝半導體裝置包括半導體結構，所述半導體結構包括: 第一裸片，其包括第一芯片識別符結構，所述第一芯片識別符結構包括數(shù)目N個穿孔，所述穿孔各自硬連線到第一組外部電觸點，所述數(shù)目N包括大于一的整數(shù)；以及 第二裸片，其堆疊在所述第一裸片上方，所述第二裸片包括第二芯片識別符結構，所述第二芯片識別符結構包括N個穿孔，所述穿孔各自硬連線到第二組外部電觸點；以及變換所述設計信息以產生數(shù)據(jù)文件。
32.根據(jù)權利要求31所述的方法，其中所述數(shù)據(jù)文件具有GERBER格式。
33.一種方法,其包括: 接收包括設計信息的數(shù)據(jù)文件，所述設計信息包括電路板上的所封裝半導體裝置的物理定位信息；以及 根據(jù)所述設計信息制造經配置以接納所述所封裝半導體裝置的所述電路板，其中所述所封裝半導體裝置包括半導體結構，所述半導體結構包括: 第一裸片，其包括第一芯片識別符結構，所述第一芯片識別符結構包括數(shù)目N個穿孔，所述穿孔各自硬連線到第一組外部電觸點，所述數(shù)目N包括大于一的整數(shù)；以及 第二裸片，其堆疊在所述第一裸片上方，所述第二裸片包括第二芯片識別符結構，所述第二芯片識別符結構包括N個穿孔，所述穿孔各自硬連線到第二組外部電觸點。
34.根據(jù)權利要求33所述的方法，其中所述數(shù)據(jù)文件具有GERBER格式。
35.根據(jù)權利要求33所述的方法，其進一步包括將所述電路板集成到選自由以下各項組成的群組的裝置中:機頂盒、音樂播放器、視頻播放器、娛樂單元、導航裝置、通信裝置、個人數(shù)字助理PDA、固定位置數(shù)據(jù)單元和計算機。
36.一種多裸片堆疊式半導體裝置，其包括: 第一裸片，其包括用于識別芯片的第一裝置，所述第一裝置包括數(shù)目N個穿孔，所述穿孔各自硬連線到第一組用于形成外部電接觸的裝置，所述數(shù)目N包括大于一的整數(shù)；以及 第二裸片，其包括用于識別芯片的第二裝置，所述第二裝置包括N個穿孔，所述穿孔各自硬連線到第二組用于形成外部電接觸的裝置。
37.根據(jù)權利要求36所述的多裸片堆疊式半導體裝置，其中所述第一組用于形成外部電接觸的裝置中以及所述第二組用于形成外部電接觸的裝置中的所述用于形成外部電接觸的裝置中的每一者耦合到接地或耦合到電壓源。
38.根據(jù)權利要求36所述的多裸片堆疊式半導體裝置，其中所述N個穿孔中的每一者具有耦合到在所述用于識別芯片的第一裝置和所述用于識別芯片的第二裝置每一者中的相鄰穿孔的墊。
39.根據(jù)權利要求36所述的多裸片堆疊式半導體裝置，其進一步包括選自由以下各項組成的群組的裝置:機頂盒、音樂播放器、視頻播放器、娛樂單元、導航裝置、通信裝置、個人數(shù)字助理PDA、固定位置數(shù)據(jù)單元和計算機，所述多裸片堆疊式半導體裝置集成到所述裝置中。
40.一種存儲計算機可執(zhí)行指令的計算機可讀媒體，指令包括: 用以起始形成N個裸片的堆疊的計算機可執(zhí)行指令，其中每一裸片包括: 芯片識別符結構，其包括第一組N個穿孔，所述穿孔各自硬連線到一組外部電觸點； 芯片識別符選擇邏輯，其耦合到所述芯片識別符結構；以及 芯片選擇結構，其包括耦合到所述芯片識別符選擇邏輯的第二組N個穿孔，其中N為大于一的整數(shù)；以及 用以起始將每一組外部電觸點中的每一外部電觸點耦合到電壓源或耦合到接地的計算機可執(zhí)行指令，其中所述第一組N個穿孔中的每一者具有耦合到鄰近穿孔的墊，且所述第二組N個穿孔中的每一者耦合到其自己的相應墊。
41.一種方法，其包括: 基于第一裸片在裸片堆疊中的位置而接收芯片識別符信號，其中在所述第一裸片處經由所述第一裸片的多個穿孔接收所述芯片識別符信號；以及 基于所述所接收到的芯片識別符信號確定所述第一裸片是否為由所接收到的芯片選擇信號指示的特定裸片。
42.根據(jù)權利要求41所述的方法，其中所述第一裸片的芯片識別符結構的第一穿孔具有耦合到所述芯片識別符結構的第二穿孔的墊，所述第二穿孔與所述第一穿孔相鄰，且其中在所述墊處從第二裸片的第一穿孔接收所述芯片識別符信號的至少一部分，且將所述芯片識別符信號的所述至少一部分傳達給所述第一裸片的所述第二穿孔。
【文檔編號】G11C8/12GK104392742SQ201410532445
【公開日】2015年3月4日 申請日期:2010年10月7日 優(yōu)先權日:2009年10月7日
【發(fā)明者】徐鐘元 申請人:高通股份有限公司
相關技術
網友詢問留言
已有0條留言
- 還沒有人留言評論。精彩留言會獲得點贊！
1