存儲器燒錄接口電路及燒錄方法
【專利摘要】本發(fā)明提供了一種存儲器燒錄接口電路及燒錄方法。該存儲器燒錄接口電路采用至少一個燒錄通道，包括：至少一個選擇信號產(chǎn)生模塊，分別接收時鐘信號和干擾序列信號并且產(chǎn)生相應的燒錄通道的選擇信號；燒錄端口選擇模塊，從至少一個選擇信號產(chǎn)生模塊接收選擇信號，并且根據(jù)選擇信號將相應的燒錄通道導通；以及燒錄控制模塊，從燒錄端口選擇模塊接收時鐘信號、燒錄模式序列和燒錄數(shù)據(jù)序列，并且產(chǎn)生燒錄模式信號和燒錄控制信號，其中至少一個選擇信號產(chǎn)生模塊包括干擾序列解碼模塊，干擾序列解碼模塊對干擾序列信號解碼，以及將解碼干擾序列和預存序列對比而產(chǎn)生選擇信號。該存儲器燒錄接口電路實現(xiàn)燒錄方法的可靠性以及保密性。
【專利說明】存儲器燒錄接口電路及燒錄方法

【技術(shù)領域】
[0001]本發(fā)明涉及數(shù)據(jù)存儲領域，尤其涉及一種存儲器的燒錄接口電路及存儲器的燒錄方法。

【背景技術(shù)】
[0002]用于長久保持數(shù)據(jù)的非揮發(fā)性存儲器在電子產(chǎn)品中有著廣泛的應用。一次性可編程（One Time Programmable,OTP)存儲器在應用中只允許進行一次編程。用戶可以根據(jù)不同的需求對OTP存儲器進行編程操作，然后不允許再次修改OTP存儲器中的內(nèi)容，從而提供了存儲器編程的可操作性和靈活性以及數(shù)據(jù)安全性。OTP存儲器廣泛應用于存儲安全信息、產(chǎn)品標識符、信息履歷管理信息用的ID芯片以及用于程序存儲的控制器芯片等領域，應用方式靈活，成本較低。
[0003]可以采用燒錄器對OTP存儲器進行編程操作?，F(xiàn)有的燒錄器通常包括單組燒錄管腳，其中采用單組的時鐘和數(shù)據(jù)，將數(shù)據(jù)直接寫入OTP存儲器，從而實現(xiàn)燒錄。由于現(xiàn)有的燒錄器的燒錄管腳不能重新配置，因而難以兼容系統(tǒng)的多樣性設計。由于燒錄管腳僅僅對應于一個數(shù)據(jù)通道，因此在燒錄過程中不能滿足數(shù)據(jù)的保密性要求和抗干擾碼要求。
[0004]為了提供多個數(shù)據(jù)通道，可以設置多組燒錄管腳，并且對不同組的燒錄管腳進行復用控制，從而實現(xiàn)多個OTP存儲器的并行燒錄。該方法可以共用位于復用模塊上游的硬件資源（例如上位機、上游數(shù)據(jù)總線），并且由于同時燒錄多個OTP存儲器可以提高燒錄的效率。然而，多組燒錄管腳的復用控制會使芯片管腳增加或者增加額外的控制并且使得燒錄不可靠，也沒法實現(xiàn)保密。
[0005]隨著電子技術(shù)的發(fā)展，期望芯片的燒錄管腳可以根據(jù)期望的方案靈活配置，從而實現(xiàn)燒錄方法的可靠性以及保密性。


【發(fā)明內(nèi)容】

[0006]有鑒于此，本發(fā)明提供了一種存儲器燒錄接口電路及燒錄方法。
[0007]根據(jù)本發(fā)明的一方面，提供一種存儲器燒錄接口電路，采用至少一個燒錄通道，每個燒錄通道用于將數(shù)據(jù)信號從相應的一組燒錄管腳傳送至存儲器，包括：至少一個選擇信號產(chǎn)生模塊，分別接收時鐘信號和干擾序列信號并且產(chǎn)生相應的燒錄通道的選擇信號；燒錄端口選擇模塊，從所述至少一個選擇信號產(chǎn)生模塊接收選擇信號，并且根據(jù)選擇信號將相應的燒錄通道導通；以及燒錄控制模塊，從燒錄端口選擇模塊接收時鐘信號、燒錄模式序列和燒錄數(shù)據(jù)序列，并且產(chǎn)生燒錄模式信號和燒錄控制信號，其中所述至少一個選擇信號產(chǎn)生模塊包括干擾序列解碼模塊，所述干擾序列解碼模塊對干擾序列信號解碼，以及將解碼干擾序列和預存序列對比而產(chǎn)生選擇信號。
[0008]優(yōu)選地，所述燒錄接口電路還包括管腳處理模塊，所述管腳處理模塊對輸入的時鐘信號進行濾波處理。
[0009]優(yōu)選地，所述至少一個選擇信號產(chǎn)生模塊包括彼此不同的預存序列。
[0010]優(yōu)選地，所述至少一個燒錄通道分別包括用于傳送時鐘信號的時鐘數(shù)據(jù)線、用于傳送干擾序列信號的選擇數(shù)據(jù)線、以及用于傳送燒錄模式序列和燒錄數(shù)據(jù)序列的燒錄數(shù)據(jù)線。
[0011 ] 優(yōu)選地，所述選擇數(shù)據(jù)線與所述燒錄數(shù)據(jù)線為共用的數(shù)據(jù)線。
[0012]優(yōu)選地，所述燒錄數(shù)據(jù)線為多條，使得在選擇一個數(shù)據(jù)通道時，可以經(jīng)由相應的數(shù)據(jù)通道的多條燒錄數(shù)據(jù)線同時寫入多個存儲器。
[0013]優(yōu)選地，所述選擇數(shù)據(jù)線與所述多條燒錄數(shù)據(jù)線之一為共用數(shù)據(jù)線。
[0014]根據(jù)本發(fā)明的另一方面，提供一種存儲器燒錄方法，采用至少一個燒錄通道，每個燒錄通道用于將數(shù)據(jù)信號從相應的一組燒錄管腳傳送至存儲器，包括：根據(jù)時鐘信號和干擾序列信號產(chǎn)生相應的燒錄通道的選擇信號；根據(jù)選擇信號將相應的燒錄通道導通；根據(jù)時鐘信號和燒錄模式序列產(chǎn)生燒錄模式信號；以及根據(jù)時鐘信號和燒錄數(shù)據(jù)序列產(chǎn)生燒錄控制信號。
[0015]優(yōu)選地，根據(jù)時鐘信號和干擾序列信號產(chǎn)生相應的燒錄通道的選擇信號包括：對干擾序列信號解碼；以及將解碼干擾序列和燒錄通道的預存序列對比而產(chǎn)生選擇信號。
[0016]優(yōu)選地，在對干擾序列信號解碼的步驟之前，還包括：對時鐘信號進行濾波。
[0017]優(yōu)選地，所述燒錄通道的預存序列彼此不同。
[0018]優(yōu)選地，在根據(jù)時鐘信號和燒錄數(shù)據(jù)序列產(chǎn)生燒錄控制信號的步驟之后，還包括：將燒錄控制信號經(jīng)由多條燒錄數(shù)據(jù)線同時寫入多個存儲器。
[0019]本發(fā)明提供了的存儲器燒錄接口電路，只需要對選定的一組燒錄管腳輸入一個序列即可將該組管腳選為燒錄管腳，實現(xiàn)燒錄方法的可靠性以及保密性。

【專利附圖】

【附圖說明】
[0020]圖I為根據(jù)本發(fā)明的OTP存儲器燒錄系統(tǒng)實施例的結(jié)構(gòu)框圖。
[0021]圖2為圖I中的燒錄接口電路第一實施例的結(jié)構(gòu)框圖。
[0022]圖3為圖I中的燒錄接口電路第二實施例的結(jié)構(gòu)框圖。
[0023]圖4為根據(jù)本發(fā)明的OTP存儲器燒錄系統(tǒng)實施例的時鐘信號PClk和數(shù)據(jù)信號PData的時序圖。
[0024]圖5為根據(jù)本發(fā)明的OTP存儲器燒錄系統(tǒng)執(zhí)行串行燒錄的實施例的時鐘信號PClk和數(shù)據(jù)信號TOata的時序圖。
[0025]圖6為根據(jù)本發(fā)明的OTP存儲器燒錄系統(tǒng)實施例的燒錄方法流程圖。
[0026]圖7為圖I中的燒錄接口電路第三實施例的結(jié)構(gòu)框圖。

【具體實施方式】
[0027]現(xiàn)在參照顯示了本發(fā)明的具體實施例的附圖在下文中更全面地描述本發(fā)明的實施例。但是本發(fā)明并不僅僅限于這些實施例。在下文對本發(fā)明的細節(jié)描述中，詳盡描述了一些特定的細節(jié)部分。對本領域技術(shù)人員來說沒有這些細節(jié)部分的描述也可以完全理解本發(fā)明。為了避免混淆本發(fā)明的實質(zhì)，公知的方法、過程、流程、元件和電路并沒有詳細敘述。
[0028]此外，本領域普通技術(shù)人員應當理解，在此提供的附圖都是為了說明的目的，并且附圖不一定是按比例繪制的?？梢岳斫獾氖?，盡管這里的術(shù)語第一、第二等可用于表述不同的元件,但是這些元件并不受這些術(shù)語的限制。這些術(shù)語僅僅用于將一個元件與另一個元件區(qū)別開。例如，在不背離本發(fā)明的范圍的情況下，第一元件可以被稱為第二元件，而類似地，第二元件能被稱為第一元件。這里使用的術(shù)語“和/或”包括一個或多個所列關聯(lián)項的任意和所有組合。
[0029]在本申請的上下文中，術(shù)語“燒錄通道”是指在燒錄接口電路中提供的從上位機到OTP存儲器的數(shù)據(jù)信號和時鐘信號的路徑。燒錄接口電路可以包括一個或多個燒錄通道。
[0030]圖I為根據(jù)本發(fā)明的OTP存儲器燒錄系統(tǒng)實施例的結(jié)構(gòu)框圖。如圖I所示，OTP存儲器燒錄系統(tǒng)包括：燒錄接口電路10、與燒錄接口電路10的輸入端連接的上位機20和與燒錄接口電路10的輸出端連接的OTP存儲器30。
[0031]上位機20是可操作執(zhí)行指令集、執(zhí)行指定任務的通用或?qū)Ｓ锰幚砥鳌Ｉ衔粰C20控制燒錄系統(tǒng)的運行，上位機20向燒錄接口電路10發(fā)出時鐘信號PClk和數(shù)據(jù)信號H)ata。數(shù)據(jù)信號TOata包括三種類型的數(shù)據(jù)：干擾序列，燒錄模式序列和燒錄數(shù)據(jù)序列。在操作中，上位機20在不同的階段分別向燒錄接口電路10提供干擾序列、燒錄模式序列和燒錄數(shù)據(jù)序列。
[0032]OTP存儲器30包含由一定數(shù)量的存儲單元組成的存儲陣列、行解碼器、列解碼器、存儲器控制器等。每個存儲單元能進行多次的讀操作，但只能進行一次寫操作。OTP存儲器30從燒錄接口電路10獲得燒錄使能信號和燒錄控制信號。
[0033]燒錄接口電路10從上位機20接收時鐘信號PClk和數(shù)據(jù)信號H)ata。燒錄接口電路10根據(jù)數(shù)據(jù)信號roata中的干擾序列產(chǎn)生選擇信號，以選擇特定的燒錄通道；根據(jù)數(shù)據(jù)信號H)ata中的燒錄模式序列產(chǎn)生燒錄使能信號選擇燒錄模式；通過解碼數(shù)據(jù)信號H)ata中的燒錄數(shù)據(jù)序列得到燒錄控制信號。
[0034]圖2為圖I中的燒錄接口電路10的第一實施例的結(jié)構(gòu)框圖。如圖2所示，燒錄接口電路10包括：燒錄端口選擇模塊103、與燒錄端口選擇模塊103的輸入端相連的選擇信號產(chǎn)生模塊105、以及與燒錄端口選擇模塊103輸出端相連的燒錄控制模塊104。
[0035]選擇信號產(chǎn)生模塊105通過一組燒錄管腳從上位機20接收時鐘信號PClk和數(shù)據(jù)信號F1Data15在一個實例中，選擇信號產(chǎn)生模塊105包括管腳處理模塊101和干擾序列解碼模塊102。在另一個示例中，選擇信號產(chǎn)生模塊105可以僅包括干擾序列解碼模塊102。
[0036]管腳處理模塊101對時鐘信號PClk作濾波處理，典型時間為200ns至2us，主要起到減少信號的干擾碼影響作用。然后管腳處理模塊101將數(shù)據(jù)信號PData和經(jīng)濾波處理的時鐘信號PClk傳送到干擾序列解碼模塊102。
[0037]干擾序列解碼模塊102接收數(shù)據(jù)信號I3Data和經(jīng)過管腳處理模塊101濾波處理過的時鐘信號PClk。數(shù)據(jù)信號roata包含干擾序列，此干擾序列由設計者指定，以實現(xiàn)對于燒錄管腳組的選擇以及燒錄過程的保密控制。輸入的數(shù)據(jù)信號PData在輸入時鐘信號PClk的邊沿由干擾序列解碼模塊102中的寄存器鎖存，輸入固定時鐘周期后，干擾序列完整地鎖存入干擾序列解碼模塊102中的寄存器。鎖存的干擾序列與干擾序列解碼模塊102中預存的固定序列比對，產(chǎn)生一個選擇信號。干擾序列解碼模塊102將選擇信號發(fā)送給燒錄端口選擇模塊103。
[0038]如果鎖存的干擾序列與干擾序列解碼模塊102中預存的固定序列一致，選擇信號有效（例如高電平）；如果鎖存的干擾序列與干擾序列解碼模塊102中預存的固定序列不一致，選擇信號無效（例如低電平）。
[0039]燒錄端口選擇模塊103的輸入端包括選擇信號輸入端、時鐘信號輸入端和數(shù)據(jù)信號輸入端，分別從干擾序列解碼模塊102接收選擇信號，從上位機20接收時鐘信號PClk和數(shù)據(jù)信號H)ata。
[0040]如果選擇信號有效，燒錄端口選擇模塊103使得相應的時鐘信號輸入端和數(shù)據(jù)信號輸入端與其輸出端之間導通，從而導通一個燒錄通道。在選擇的燒錄通道中，燒錄端口選擇模塊103將從上位機20收到的時鐘信號PClk和數(shù)據(jù)信號PData發(fā)送給燒錄控制模塊104。此后，該端口一直選為燒錄端口，直到再次上電，再次輸入干擾序列，再次選擇燒錄端□。
[0041]如果選擇信號為否，燒錄端口選擇模塊103使得相應的時鐘信號輸入端和數(shù)據(jù)信號輸入端與其輸出端之間斷開，從而斷開一個燒錄通道，直到再次上電。可選地，燒錄端口選擇模塊103可以向上位機20發(fā)送干擾序列錯誤信號。
[0042]燒錄控制模塊104從燒錄選擇模塊103接收時鐘信號PClk和數(shù)據(jù)信號TOata。在時鐘信號PClk的上升沿，燒錄控制模塊104將數(shù)據(jù)信號PData鎖存到燒錄控制模塊104中的寄存器中，輸入固定時鐘周期后，燒錄模式序列完整地鎖存入燒錄控制模塊104中的寄存器，燒錄控制模塊104將燒錄模式序列通過燒錄控制模塊104中的譯碼電路譯碼得到燒錄使能信號，根據(jù)燒錄使能信號選擇燒錄模式。燒錄控制模塊104繼續(xù)接收從燒錄選擇模塊103發(fā)送來的時鐘信號PClk和數(shù)據(jù)信號H)ata。在時鐘信號PClk的上升沿，燒錄控制模塊104將數(shù)據(jù)信號TOata鎖存到燒錄控制模塊104中的寄存器中，輸入固定時鐘周期后，燒錄數(shù)據(jù)序列完整地鎖存入燒錄控制模塊104中的寄存器。燒錄控制模塊104將燒錄數(shù)據(jù)序列通過譯碼電路譯碼得到OTP存儲器30的燒錄控制信號，根據(jù)OTP存儲器30的燒錄控制信號，執(zhí)行燒錄操作。
[0043]圖3為圖I中的燒錄接口電路10第二實施例的結(jié)構(gòu)框圖。在本實施例中，燒錄接口電路10包括：燒錄端口選擇模塊203、與燒錄端口選擇模塊203的輸入端相連的第一選擇信號產(chǎn)生模塊205和第二選擇信號產(chǎn)生模塊208、以及與燒錄端口選擇模塊203輸出端相連的燒錄控制模塊204。
[0044]第一選擇信號產(chǎn)生模塊205通過第一組燒錄管腳從上位機20接收時鐘信號PClk和數(shù)據(jù)信號H)ata，第二選擇信號產(chǎn)生模塊208通過第二組燒錄管腳從上位機20接收時鐘信號PClk和數(shù)據(jù)信號H)ata。在一個實例中，第一選擇信號產(chǎn)生模塊205包括第一管腳處理模塊201和第一干擾序列解碼模塊202，第二選擇信號產(chǎn)生模塊208包括第二管腳處理模塊206和第二干擾序列解碼模塊207ο在另一個不例中，第一選擇信號產(chǎn)生模塊205可以僅包括干擾序列解碼模塊202，和/或第二選擇信號產(chǎn)生模塊208可以僅包括干擾序列解碼模塊 207。
[0045]第一選擇信號產(chǎn)生模塊205和第二選擇信號產(chǎn)生模塊208與第一實施例的燒錄接口電路中的選擇信號產(chǎn)生模塊105的工作方式類似，根據(jù)從相應一組燒錄管腳接收的時鐘信號PClk和數(shù)據(jù)信號H)ata，分別產(chǎn)生相應的第一選擇信號和第二選擇信號。
[0046]燒錄端口選擇模塊203的輸入端包括第一選擇信號輸入端、第一時鐘信號輸入端、第一數(shù)據(jù)信號輸入端、第二選擇信號輸入端、第二時鐘信號輸入端和第二數(shù)據(jù)信號輸入端，分別從第一選擇信號產(chǎn)生模塊205接收第一選擇信號，從上位機20接收第一時鐘信號PClk和第一數(shù)據(jù)信號roata，以及從第二選擇信號產(chǎn)生模塊208接收第二選擇信號，從上位機20接收第二時鐘信號PClk和第二數(shù)據(jù)信號TOata。
[0047]如果第一選擇信號和第二選擇信號之一有效，燒錄端口選擇模塊203使得相應的時鐘信號輸入端和數(shù)據(jù)信號輸入端與其輸出端之間導通，從而導通一個燒錄通道。在選擇的燒錄通道中，燒錄端口選擇模塊203將從上位機20收到的時鐘信號PClk和數(shù)據(jù)信號PData發(fā)送給燒錄控制模塊204。
[0048]在選擇燒錄通道之后，根據(jù)第二實施例的燒錄接口電路選擇燒錄模式和執(zhí)行燒錄的方式與根據(jù)第一實施例的燒錄接口電路相同。
[0049]圖4為上位機20發(fā)出的時鐘信號PClk和數(shù)據(jù)信號I3Data的時序圖。如圖4所示，上位機20首先發(fā)出η個時鐘周期的干擾序列，然后發(fā)出m個時鐘周期的燒錄模式序列，最后是P個時鐘周期的燒錄數(shù)據(jù)序列。干擾序列用于判斷是否將某組燒錄管腳選為燒錄通道；燒錄模式序列用于產(chǎn)生OTP存儲器燒錄的使能信號，對燒錄方法進行選擇；燒錄數(shù)據(jù)序列由燒錄控制模塊104解碼成燒錄控制信號和燒錄內(nèi)容。其中所述的OTP存儲器燒錄的使能信號根據(jù)用戶需求設置，可以是串行燒錄，并行燒錄等；所述的燒錄控制信號包括燒錄地址（ADDR)，寫使能信號(Write Enable，WE)，片選信號(Chip Select，CS)，輸入通道(DataInput,DI),輸出通道（Data Output,DO)等OTP控制信號。其中m,η,p均為大于I的自然數(shù)。
[0050]圖5為根據(jù)本發(fā)明的OTP存儲器燒錄系統(tǒng)實施例執(zhí)行串行燒錄時的時鐘信號PClk和數(shù)據(jù)信號PData的時序圖。上位機20首先發(fā)出η個時鐘周期的干擾序列，選擇燒錄通道；然后發(fā)出m個時鐘周期的燒錄模式序列，選擇燒錄模式；然后是ο個時鐘周期的第一 OTP存儲器的燒錄數(shù)據(jù)序列，經(jīng)過燒錄控制模塊104解碼之后產(chǎn)生第一 OTP存儲器的控制信號，完成第一 OTP存儲器的燒錄操作；上位機20繼續(xù)發(fā)出P個時鐘周期的第二 OTP存儲器的燒錄數(shù)據(jù)序列，經(jīng)過燒錄控制模塊104解碼之后產(chǎn)生第二 OTP存儲器的控制信號，完成第二 OTP存儲器的燒錄操作。
[0051]圖6為根據(jù)本發(fā)明的OTP存儲器燒錄系統(tǒng)實施例的燒錄方法的流程圖。如圖6所示存儲器燒錄系統(tǒng)實施例的燒錄方法包括：
[0052]在步驟SI，上位機20上電，芯片端口特性設置為輸入特性。
[0053]在步驟S2，上位機20向燒錄接口電路10發(fā)送時鐘信號PClk和數(shù)據(jù)信號I3Data,其中數(shù)據(jù)信號PData包含一串指定的干擾序列。
[0054]在步驟S3，燒錄接口電路10中的管腳處理模塊101對從上位機20接收的時鐘信號PClk作濾波處理，典型時間200ns至2us，主要起到減少信號的干擾影響作用。
[0055]在步驟S4，干擾序列解碼模塊102在輸入時鐘PClk的邊沿將數(shù)據(jù)信號TOata中的干擾序列鎖存在干擾序列解碼模塊102的寄存器中。
[0056]在步驟S5，干擾序列解碼模塊102對比鎖存的干擾序列與干擾序列解碼模塊102中預存的固定序列，產(chǎn)生干擾序列對比選擇信號并將干擾序列對比選擇信號發(fā)送給燒錄端口選擇模塊103。
[0057]在步驟S6，燒錄端口選擇模塊103根據(jù)選擇信號做出判斷。如果選擇信號為否，進入步驟S7 ;如果干擾序列對比選擇信號有效，進入步驟S8。
[0058]在步驟S7，不將該燒錄管腳組作為燒錄端口，等待上位機20的再次上電。
[0059]在步驟S8，將該燒錄管腳組作為燒錄端口。直到上位機20再次上電，傳送干擾序列之前，一直有效。
[0060]在步驟S9，上位機20繼續(xù)輸入時鐘信號PClk和數(shù)據(jù)信號H)ata，此時數(shù)據(jù)信號PData由燒錄模式序列構(gòu)成。燒錄控制模塊104在輸入時鐘信號PClk的上升沿將輸入數(shù)據(jù)信號PData鎖存在燒錄控制模塊104中的寄存器中。
[0061]在步驟S10，燒錄控制模塊104根據(jù)鎖存的燒錄模式序列得到OTP存儲器燒錄的燒錄模式信號，并選擇與之對應的燒錄模式。
[0062]在步驟SI I，上位機20繼續(xù)輸入時鐘信號PClk和數(shù)據(jù)信號H)ata，此時數(shù)據(jù)信號PData由燒錄數(shù)據(jù)序列構(gòu)成。燒錄控制模塊104鎖存燒錄數(shù)據(jù)序列。
[0063]在步驟S12，燒錄控制模塊104將燒錄數(shù)據(jù)序列譯碼產(chǎn)生燒錄控制信號。
[0064]在步驟S13，燒錄控制模塊104依據(jù)燒錄控制信號執(zhí)行燒錄操作。
[0065]圖7為圖I中燒錄接口電路的第三實施例的結(jié)構(gòu)框圖。如圖7所示，上位機20輸出一個時鐘信號PClk，一個干擾序列roataO，以及8個數(shù)據(jù)信號I3Datal至H)ata8。數(shù)據(jù)信號F1Datal至F1DataS由燒錄數(shù)據(jù)序列和燒錄模式序列組成；干擾序列F1DataO包含干擾序列。所述的數(shù)據(jù)信號F1DatapHF1DataS中的燒錄模式序列一致。
[0066]管腳處理模塊101對時鐘信號PClk進行濾波處理，然后將干擾序列TOataO和濾波處理過的時鐘信號PClk發(fā)送給干擾序列解碼模塊102。
[0067]干擾序列解碼模塊102在時鐘信號PClk的邊沿鎖存TOataO在干擾序列解碼模塊102中的寄存器中，干擾序列解碼模塊102對比寄存器中的干擾序列與預存的序列，向燒錄選擇模塊103發(fā)送選擇信號。
[0068]燒錄選擇模塊103根據(jù)選擇信號，決定是否將該組管腳選為燒錄通道。如果該組管腳選為燒錄通道，燒錄選擇模塊103將時鐘信號PClk以及數(shù)據(jù)信號TOatal至TOataS發(fā)送到燒錄控制模塊104。
[0069]燒錄控制模塊104包含8個寄存器：寄存器I···寄存器8 ;8組譯碼電路：譯碼電路I…譯碼電路8，并通過8組輸出管腳連接8個OTP存儲器：第一 OTP存儲器301…第八OTP存儲器308。燒錄控制模塊104首先根據(jù)數(shù)據(jù)信號roatalHTOataS中的燒錄模式序列產(chǎn)生燒錄模式信號。在時鐘信號PClk的上升沿，燒錄控制模塊104將數(shù)據(jù)信號TOatabHTOataS鎖存到對應的寄存器I···寄存器8，然后通過對應的譯碼電路得到8個OTP存儲器燒錄控制信號，通過8組管腳實現(xiàn)第一 OTP存儲器301…第八OTP存儲器308的燒錄。
[0070]在一個優(yōu)選的實施例中，燒錄數(shù)據(jù)線H)ata8與選擇數(shù)據(jù)線I3DataO可以共用，PDataO由干擾序列、燒錄數(shù)據(jù)序列和燒錄模式序列組成，從而節(jié)省一條燒錄數(shù)據(jù)線。
[0071]本發(fā)明提供了一種存儲器燒錄接口電路，只需要對選定的一組燒錄管腳輸入一個序列即可將該組管腳選為燒錄管腳，實現(xiàn)燒錄方法的可靠性以及保密性。
[0072]以上所述僅為本發(fā)明的優(yōu)選實施例，并不用于限制本發(fā)明，對于本領域技術(shù)人員而言，本發(fā)明可以有各種改動和變化。凡在本發(fā)明的精神和原理之內(nèi)所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種存儲器燒錄接口電路，采用至少一個燒錄通道，每個燒錄通道用于將數(shù)據(jù)信號從相應的一組燒錄管腳傳送至存儲器，包括: 至少一個選擇信號產(chǎn)生模塊，分別接收時鐘信號和干擾序列信號并且產(chǎn)生相應的燒錄通道的選擇信號； 燒錄端口選擇模塊，從所述至少一個選擇信號產(chǎn)生模塊接收選擇信號，并且根據(jù)選擇信號將相應的燒錄通道導通；以及 燒錄控制模塊，從燒錄端口選擇模塊接收時鐘信號、燒錄模式序列和燒錄數(shù)據(jù)序列，并且產(chǎn)生燒錄模式信號和燒錄控制信號， 其中所述至少一個選擇信號產(chǎn)生模塊包括干擾序列解碼模塊，所述干擾序列解碼模塊對干擾序列信號解碼，以及將解碼干擾序列和預存序列對比而產(chǎn)生選擇信號。
2.根據(jù)權(quán)利要求1所述的存儲器燒錄接口電路，其中，所述燒錄接口電路還包括管腳處理模塊，所述管腳處理模塊對輸入的時鐘信號進行濾波處理。
3.根據(jù)權(quán)利要求1或2所述的存儲器燒錄接口電路，其中，所述至少一個選擇信號產(chǎn)生模塊包括彼此不同的預存序列。
4.根據(jù)權(quán)利要求1或2所述的存儲器燒錄接口電路，其中，所述至少一個燒錄通道分別包括用于傳送時鐘信號的時鐘數(shù)據(jù)線、用于傳送干擾序列信號的選擇數(shù)據(jù)線、以及用于傳送燒錄模式序列和燒錄數(shù)據(jù)序列的燒錄數(shù)據(jù)線。
5.根據(jù)權(quán)利要求4所述的存儲器燒錄接口電路，其中所述選擇數(shù)據(jù)線與所述燒錄數(shù)據(jù)線為共用的數(shù)據(jù)線。
6.根據(jù)權(quán)利要求4所述的存儲器燒錄接口電路，其中所述燒錄數(shù)據(jù)線為多條，使得在選擇一個數(shù)據(jù)通道時，可以經(jīng)由相應的數(shù)據(jù)通道的多條燒錄數(shù)據(jù)線同時寫入多個存儲器。
7.根據(jù)權(quán)利要求6所述的存儲器燒錄接口電路，其中所述選擇數(shù)據(jù)線與所述多條燒錄數(shù)據(jù)線之一為共用數(shù)據(jù)線。
8.一種存儲器燒錄方法，采用至少一個燒錄通道，每個燒錄通道用于將數(shù)據(jù)信號從相應的一組燒錄管腳傳送至存儲器，包括: 根據(jù)時鐘信號和干擾序列信號產(chǎn)生相應的燒錄通道的選擇信號； 根據(jù)選擇信號將相應的燒錄通道導通； 根據(jù)時鐘信號和燒錄模式序列產(chǎn)生燒錄模式信號；以及 根據(jù)時鐘信號和燒錄數(shù)據(jù)序列產(chǎn)生燒錄控制信號。
9.根據(jù)權(quán)利要求8所述的存儲器燒錄方法，其中根據(jù)時鐘信號和干擾序列信號產(chǎn)生相應的燒錄通道的選擇信號包括: 對干擾序列信號解碼；以及 將解碼干擾序列和燒錄通道的預存序列對比而產(chǎn)生選擇信號。
10.根據(jù)權(quán)利要求9所述的方法，在對干擾序列信號解碼的步驟之前，還包括:對時鐘信號進行濾波。
11.根據(jù)權(quán)利要求9所述的方法，其中所述燒錄通道的預存序列彼此不同。
12.根據(jù)權(quán)利要求8所述的方法，在根據(jù)時鐘信號和燒錄數(shù)據(jù)序列產(chǎn)生燒錄控制信號的步驟之后，還包括:將燒錄控制信號經(jīng)由多條燒錄數(shù)據(jù)線同時寫入多個存儲器。
【文檔編號】G11C17/18GK104332180SQ201410668685
【公開日】2015年2月4日 申請日期:2014年11月20日 優(yōu)先權(quán)日:2014年11月20日
【發(fā)明者】王承君, 陳國棟, 張豪威, 李猛 申請人:杭州士蘭微電子股份有限公司