一種相變存儲(chǔ)器的讀出電路及讀出方法
【專(zhuān)利摘要】本發(fā)明提供一種相變存儲(chǔ)器的讀出電路及讀出方法，包括用于存儲(chǔ)數(shù)據(jù)的目標(biāo)相變存儲(chǔ)單元；根據(jù)目標(biāo)相變存儲(chǔ)單元的當(dāng)前狀態(tài)產(chǎn)生讀電流的讀電路；將讀電流與讀參考電流進(jìn)行比較，并產(chǎn)生讀出電壓信號(hào)的比較電路。在相變存儲(chǔ)器進(jìn)行讀取操作時(shí)，將目標(biāo)相變存儲(chǔ)單元的字線(xiàn)置位到讀字線(xiàn)電壓；當(dāng)讀使能有效時(shí)，目標(biāo)相變存儲(chǔ)單元所在的位線(xiàn)將產(chǎn)生相應(yīng)的讀電流；通過(guò)比較讀電流和讀參考電流的大小，得到讀出的電壓信號(hào)。本發(fā)明不需要通過(guò)鉗位的方式限制位線(xiàn)電壓，因此能有效地加快讀取過(guò)程，特別適用于使用Diode等作為選通管時(shí)相變存儲(chǔ)器陣列位線(xiàn)具有較高壓降的情況，避免了位線(xiàn)鉗位等方式帶來(lái)的讀出時(shí)延，有利于高速相變存儲(chǔ)器產(chǎn)品的實(shí)現(xiàn)。
【專(zhuān)利說(shuō)明】—種相變存儲(chǔ)器的讀出電路及讀出方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及微電子學(xué)領(lǐng)域，特別是涉及一種相變存儲(chǔ)器的讀出電路及讀出方法。

【背景技術(shù)】
[0002]相變存儲(chǔ)器，是一種新型的阻變式非易失性半導(dǎo)體存儲(chǔ)器，它以硫系化合物材料為存儲(chǔ)介質(zhì)，利用加工到納米尺寸的相變材料在多晶態(tài)(材料呈低阻狀態(tài))與非晶態(tài)(材料呈高阻狀態(tài))時(shí)不同的電阻狀態(tài)來(lái)實(shí)現(xiàn)數(shù)據(jù)的存儲(chǔ)。
[0003]相變存儲(chǔ)器是基于Ovshinsky在20世紀(jì)60年代末提出的奧弗辛斯基電子效應(yīng)的存儲(chǔ)器，它一般是指硫系化合物隨機(jī)存儲(chǔ)器，又被稱(chēng)作奧弗辛斯基電效應(yīng)統(tǒng)一存儲(chǔ)器。相變存儲(chǔ)器作為一種新的存儲(chǔ)器，由于其讀寫(xiě)速度快，可擦寫(xiě)耐久性高，保持信息時(shí)間長(zhǎng)，低功耗，非揮發(fā)等特性，特別是隨著加工技術(shù)和存儲(chǔ)單元的尺寸縮小到納米數(shù)量級(jí)時(shí)相變存儲(chǔ)器的這些特性也變得越來(lái)越突出，因此它被業(yè)界認(rèn)為是最有發(fā)展?jié)摿Φ南乱淮鎯?chǔ)器。
[0004]相變存儲(chǔ)器的基本存儲(chǔ)單元由相變材料介質(zhì)單元和選通開(kāi)關(guān)單元組成。其中，相變存儲(chǔ)器選通器件實(shí)現(xiàn)著存儲(chǔ)陣列特定存儲(chǔ)單元被選擇進(jìn)行讀寫(xiě)的開(kāi)關(guān)操作功能，目前被應(yīng)用的選通器件包括BJT、M0SFET晶體管以及垂直D1de ( 二極管)。其中D1de作為選通管時(shí)因其極高的電流密度所能實(shí)現(xiàn)的工藝最高極限的4F2單元面積，極具應(yīng)用潛力。
[0005]相變存儲(chǔ)器中存儲(chǔ)的數(shù)據(jù)(即相變單元的晶態(tài)或非晶態(tài))要通過(guò)讀出電路讀取，考慮到其呈現(xiàn)出來(lái)的直觀特性為低阻或高阻態(tài)，因此，相變存儲(chǔ)器都是通過(guò)在讀使能信號(hào)及讀電路的控制下，向相變存儲(chǔ)器存儲(chǔ)單元輸入較小量值的電流或者電壓，然后測(cè)量存儲(chǔ)單元上的電壓值或電流值來(lái)實(shí)現(xiàn)的。
[0006]讀出電路通過(guò)發(fā)送一個(gè)極低的電流值(電壓值)給相變存儲(chǔ)單元，此時(shí)讀取位線(xiàn)的電壓(電流)，如果位線(xiàn)電壓較高(電流較小)則表示相變單元為高阻態(tài)，即“I”;如果位線(xiàn)電壓較低(電流較大)則表示相變單元為低阻態(tài)，即“O”。然而，在讀的過(guò)程中，當(dāng)有電流流過(guò)相變存儲(chǔ)單元時(shí)，相變存儲(chǔ)單元會(huì)產(chǎn)生焦耳熱，當(dāng)焦耳熱的功率大于單元的散熱效率時(shí)，這種熱效應(yīng)會(huì)影響相變存儲(chǔ)單元的基本狀態(tài)；同時(shí)，當(dāng)相變存儲(chǔ)單元兩端電壓差超過(guò)某一個(gè)閾值時(shí)，相變材料內(nèi)部載流子會(huì)發(fā)生擊穿效應(yīng)，載流子突然增加，從而表現(xiàn)出低阻的特性，而此時(shí)材料本身并沒(méi)有發(fā)生相變。上述兩個(gè)現(xiàn)象即所謂的讀破壞現(xiàn)象。為了克服以上缺點(diǎn)，讀出電路通常通過(guò)鉗位的方式強(qiáng)制讀操作時(shí)被選中存儲(chǔ)單元所在位線(xiàn)的電壓小于相變材料的閾值電壓，從而避免讀破壞現(xiàn)象的產(chǎn)生。
[0007]對(duì)于基于BJT、MOSFET選通的相變存儲(chǔ)器，一方面由于讀取電流通常很小，選通管在開(kāi)啟時(shí)幾乎不產(chǎn)生壓降，位線(xiàn)電壓較小，且?guī)缀跤上嘧儐卧系膲航禌Q定；另一方面，這種基于三端選通器件的相變存儲(chǔ)單元在操作時(shí)其電流未流經(jīng)字線(xiàn)路徑，而是直接流至公共地。因此，一般使用位線(xiàn)鉗位的方式控制讀取時(shí)的位線(xiàn)電壓以克服上述缺點(diǎn)。然而，對(duì)于基于D1de選通的相變存儲(chǔ)器，由于D1de自身的壓降，讀取時(shí)位線(xiàn)電壓被抬高到(VesT+VTHDi(XJ，其中VTHDimte為D1de的開(kāi)啟閾值。從而導(dǎo)致位線(xiàn)電壓過(guò)高，無(wú)法完成快速鉗位。
[0008]因此，如何有效解決基于D1de選通的相變存儲(chǔ)器通過(guò)鉗位方式限制位線(xiàn)電壓所帶來(lái)的位線(xiàn)電壓過(guò)高、無(wú)法完成快速鉗位問(wèn)題是本領(lǐng)域技術(shù)人員亟待解決的問(wèn)題。


【發(fā)明內(nèi)容】

[0009]鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種相變存儲(chǔ)器的讀出電路及讀出方法，用于解決現(xiàn)有技術(shù)中基于D1de選通的相變存儲(chǔ)器的位線(xiàn)電壓被抬高而產(chǎn)生的影響相變存儲(chǔ)器的速度、讀破壞等問(wèn)題。
[0010]為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種相變存儲(chǔ)器的讀出電路，所述相變存儲(chǔ)器的讀出電路至少包括:
[0011]目標(biāo)相變存儲(chǔ)單元，用于存儲(chǔ)數(shù)據(jù)；
[0012]讀電路，連接于所述目標(biāo)相變存儲(chǔ)單元，用于向所述目標(biāo)相變存儲(chǔ)單元提供電壓，并根據(jù)所述目標(biāo)相變存儲(chǔ)單元的當(dāng)前狀態(tài)產(chǎn)生讀電流；
[0013]比較電路，連接于所述讀電路，用于將所述讀電流與一讀參考電流進(jìn)行比較，以產(chǎn)生所述目標(biāo)相變存儲(chǔ)單元的讀出電壓信號(hào)。
[0014]優(yōu)選地，所述目標(biāo)相變存儲(chǔ)單元包括相變電阻和二極管，其中，所述相變電阻一端連接所述讀電路、另一端連接所述二極管的正極，所述二極管的負(fù)極連接字線(xiàn)讀電壓。
[0015]優(yōu)選地，所述讀電路包括第一傳輸門(mén)及一組電流鏡，所述電流鏡包括第一 PMOS管和第二 PMOS管；其中，所述第一傳輸門(mén)的一端連接所述目標(biāo)相變存儲(chǔ)單元的位線(xiàn)、另一端連接所述第一 PMOS管的漏端；所述第一 PMOS管的源端連接電源，所述第一 PMOS管的柵端與所述第二 PMOS管的柵端相連并連接至所述第一 PMOS管的漏端；所述第二 PMOS管的源端連接電源、漏端連接所述比較電路。
[0016]優(yōu)選地，所述比較電路包括一組電流鏡，所述電流鏡包括第一 NMOS管以及第二NMOS管，其中，所述第一 NMOS管的漏端連接所述讀電路的輸出端，所述第一 NMOS管的源端接地，所述第一 NMOS管的柵端與所述第二 NMOS管的柵端相連并連接至所述第一 NMOS管的漏端，所述第二 NMOS管的源端接地、漏端連接所述讀參考電流。
[0017]更優(yōu)選地，所述讀參考電流由參考信號(hào)產(chǎn)生電路提供，所述參考信號(hào)產(chǎn)生電路包括參考單元、第二傳輸門(mén)、第三PMOS管以及第四PMOS管，其中，所述參考單元的一端連接所述目標(biāo)相變存儲(chǔ)單元的字線(xiàn)，所述參考單元的另一端連接所述第二傳輸門(mén)，所述第二傳輸門(mén)的另一端連接所述第三PMOS管的漏端，所述第三PMOS管的源端連接電源，所述第三PMOS管的柵端連接所述第四PMOS管的柵端并連接至所述第三PMOS管的漏端；所述第四PMOS管的源端連接電源、漏端連接所述比較電路。
[0018]更優(yōu)選地，所述參考單元包括參考電阻以及參考二極管，其中，所述參考電阻的一端連接所述第二傳輸門(mén)、另一端連接所述參考二極管的正極，所述參考二極管的負(fù)極連接所述目標(biāo)相變存儲(chǔ)單元的字線(xiàn)。
[0019]為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明還提供一種基于上述相變存儲(chǔ)器的讀出電路的讀出方法，所述相變存儲(chǔ)器的讀出方法至少包括:
[0020]在所述相變存儲(chǔ)器進(jìn)行讀取操作時(shí)，將所述目標(biāo)相變存儲(chǔ)單元的字線(xiàn)置位到所述字線(xiàn)讀電壓；
[0021]當(dāng)讀使能有效時(shí)，所述目標(biāo)相變存儲(chǔ)單元所在的位線(xiàn)將根據(jù)所述目標(biāo)相變存儲(chǔ)單元的狀態(tài)產(chǎn)生相應(yīng)的讀電流，并由所述讀電路讀??；
[0022]藉由所述比較電路對(duì)所述讀電流和讀參考電流進(jìn)行比較，以分辨出所述目標(biāo)相變存儲(chǔ)單元的狀態(tài)并得到讀出電壓信號(hào)。
[0023]優(yōu)選地，所述字線(xiàn)讀電壓使得讀取時(shí)所述目標(biāo)相變存儲(chǔ)單元上的壓降小于所述目標(biāo)相變存儲(chǔ)單元的閾值電壓。
[0024]優(yōu)選地，所述讀電流由所述字線(xiàn)讀電壓及所述目標(biāo)相變存儲(chǔ)單元的狀態(tài)確定，所述讀電流滿(mǎn)足如下關(guān)系式:
[0025]Ird — Vgst/Rgst
[0026]其中，Ird為所述讀電流，Vgst為所述目標(biāo)相變存儲(chǔ)單元上的壓降，所述ResT為所述相變電阻的阻值。
[0027]優(yōu)選地，所述的讀參考電流由所述字線(xiàn)讀電壓及所述目標(biāo)相變存儲(chǔ)單元的狀態(tài)確定，所述讀參考電流滿(mǎn)足如下關(guān)系式:
[0028]Ird Q〈Irdf〈IrdJ
[0029]其中，Iri C1為所述目標(biāo)相變存儲(chǔ)單元高阻時(shí)的讀電流，Ird l為所述目標(biāo)相變存儲(chǔ)單元低阻時(shí)的讀電流。
[0030]優(yōu)選地，所述讀出電壓信號(hào)與芯片內(nèi)部工作電壓相匹配。
[0031]如上所述，本發(fā)明的相變存儲(chǔ)器的讀出電路及讀出方法，具有以下有益效果:
[0032]本發(fā)明的相變存儲(chǔ)器的讀出電路及讀出方法不需要通過(guò)鉗位的方式限制位線(xiàn)電壓，因此能有效地加快讀取過(guò)程，特別適用于使用D1de等作為選通管時(shí)相變存儲(chǔ)器陣列位線(xiàn)具有較高壓降的情況，避免了位線(xiàn)鉗位等方式帶來(lái)的讀出時(shí)延，有利于高速相變存儲(chǔ)器產(chǎn)品的實(shí)現(xiàn)。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0033]圖1顯示為本發(fā)明的相變存儲(chǔ)器的讀出電路原理示意圖。
[0034]圖2顯示為本發(fā)明的相變存儲(chǔ)器的讀出電路結(jié)構(gòu)示意圖。
[0035]圖3顯示為本發(fā)明的相變存儲(chǔ)器的讀出電路及讀出方法在讀取高阻(非晶態(tài))時(shí)的工作過(guò)程示意圖。
[0036]圖4顯示為本發(fā)明的相變存儲(chǔ)器的讀出電路及讀出方法在讀取低阻(多晶態(tài))時(shí)的工作過(guò)程示意圖。
[0037]元件標(biāo)號(hào)說(shuō)明
[0038]I目標(biāo)相變存儲(chǔ)單元
[0039]2讀電路
[0040]21 第一傳輸門(mén)
[0041]3比較電路
[0042]4 參考信號(hào)產(chǎn)生電路
[0043]41 參考單元
[0044]42 第二傳輸門(mén)

【具體實(shí)施方式】
[0045]以下通過(guò)特定的具體實(shí)例說(shuō)明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說(shuō)明書(shū)所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過(guò)另外不同的【具體實(shí)施方式】加以實(shí)施或應(yīng)用，本說(shuō)明書(shū)中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒(méi)有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。
[0046]請(qǐng)參閱圖1?圖4。需要說(shuō)明的是，本實(shí)施例中所提供的圖示僅以示意方式說(shuō)明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時(shí)的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時(shí)各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0047]實(shí)施例一
[0048]如圖1所示，本發(fā)明提供一種相變存儲(chǔ)器的讀出電路，所述相變存儲(chǔ)器的讀出電路至少包括:
[0049]目標(biāo)相變存儲(chǔ)單元I，用于存儲(chǔ)數(shù)據(jù)；
[0050]讀電路2，連接于所述目標(biāo)相變存儲(chǔ)單元1，用于向所述目標(biāo)相變存儲(chǔ)單元I提供電壓，并根據(jù)所述目標(biāo)相變存儲(chǔ)單元I的當(dāng)前狀態(tài)產(chǎn)生讀電流Iri;
[0051 ] 比較電路3，連接于所述讀電路2，用于將所述讀電流Irt與一讀參考電流Irif進(jìn)行比較，以產(chǎn)生所述目標(biāo)相變存儲(chǔ)單元I的讀出電壓信號(hào)dsa。
[0052]具體地,如圖1所示,在本實(shí)施例中,所述目標(biāo)相變存儲(chǔ)單元I包括相變電阻Resi^P二極管D1，其中，所述相變電阻ResT —端連接所述讀電路2、另一端連接所述二極管Dl的正極，所述二極管Dl的負(fù)極連接字線(xiàn)讀電壓Vi。
[0053]如圖1所示，所述相變電阻ResT與所述讀電路2相連的一端作為所述目標(biāo)相變存儲(chǔ)單元I的位線(xiàn)BL，所述二極管Dl與所述字線(xiàn)讀電壓V.相連的一端作為所述目標(biāo)相變存儲(chǔ)單元I的字線(xiàn)WL。如圖1所示，在本實(shí)施例中，所述字線(xiàn)讀電壓Vi由電源Vdd、所述第一PMOS管PMl的閾值電壓Vthp、所述二極管Dl的閾值Vthd以及從所述電源Vdd到所述字線(xiàn)讀電壓\L路徑上的其他器件壓降決定，所述字線(xiàn)讀電壓Vi的幅值應(yīng)使得讀取時(shí)所述目標(biāo)相變存儲(chǔ)單元I上的壓降VesT小于所述目標(biāo)相變存儲(chǔ)單元I的閾值電壓VTHe，以避免所述目標(biāo)相變存儲(chǔ)單元I被讀破壞。
[0054]具體地，如圖1所示，所述讀電路2包括第一傳輸門(mén)21及一組電流鏡，所述電流鏡包括第一 PMOS管PMl和第二 PMOS管PM2。其中，所述第一傳輸門(mén)21的一端連接所述目標(biāo)相變存儲(chǔ)單元I的位線(xiàn)BL、另一端連接所述第一 PMOS管PMl的漏端，所述第一傳輸門(mén)21的控制端連接一組反相的讀使能信號(hào)RE和RE_。所述第一 PMOS管PMl的源端連接所述電源Vdd，所述第一 PMOS管PMl的柵端與所述第二 PMOS管PM2的柵端相連并連接至所述第一PMOS管PMl的漏端；所述第二 PMOS管PM2的源端連接所述電源Vdd、漏端連接所述比較電路3。
[0055]如圖1所示，在本實(shí)施例中，當(dāng)所述讀使能信號(hào)RE和RE_起效時(shí)，所述第一傳輸門(mén)21開(kāi)啟，所述目標(biāo)相變存儲(chǔ)單元I的位線(xiàn)BL上產(chǎn)生與所述目標(biāo)相變存儲(chǔ)單元I的當(dāng)前狀態(tài)相對(duì)應(yīng)的所述讀電流Iri，所述讀電流Iri與經(jīng)所述第一 PMOS管PMl鏡像到所述第二 PMOS管PM2的漏端。
[0056]具體地，如圖1所示，所述比較電路3為電流比較器，有兩個(gè)輸入端和一個(gè)輸出端，所述比較電路3將所述讀電路2輸出的所述讀電流Iri與所述讀參考電流Ittlf進(jìn)行比較，并輸出所述目標(biāo)相變存儲(chǔ)單元I的讀出電壓信號(hào)Dsa，所述讀出電壓信號(hào)Dsa與芯片內(nèi)部工作電壓相匹配，所述讀出電壓信號(hào)Dsa為“O”或“ I ”。
[0057]實(shí)施例二
[0058]如圖2所示，作為本發(fā)明的相變存儲(chǔ)器的讀出電路的另一實(shí)施例，本實(shí)施例的原理與實(shí)施例--致，包括:
[0059]目標(biāo)相變存儲(chǔ)單元I，用于存儲(chǔ)數(shù)據(jù)；
[0060]讀電路2，連接于所述目標(biāo)相變存儲(chǔ)單元1，用于向所述目標(biāo)相變存儲(chǔ)單元I提供電壓，并根據(jù)所述目標(biāo)相變存儲(chǔ)單元I的當(dāng)前狀態(tài)產(chǎn)生讀電流Iri;
[0061 ] 比較電路3，連接于所述讀電路2，用于將所述讀電流Irt與一讀參考電流Irif進(jìn)行比較，以產(chǎn)生所述目標(biāo)相變存儲(chǔ)單元I的讀出電壓信號(hào)dsa。
[0062]所述目標(biāo)相變存儲(chǔ)單元I以及所述讀電路2的結(jié)構(gòu)和原理與實(shí)施例一中的一致，對(duì)所述比較電路3做更具體的描述。
[0063]具體地，如圖2所示，所述比較電路3包括一組電流鏡，所述電流鏡包括第一 NMOS管匪I以及第二 NMOS管匪2。其中，所述第一 NMOS管匪I的漏端連接所述讀電路2的輸出端，即所述第二 PMOS管PM2的漏端；所述第一 NMOS管NMl的源端接地Gnd，所述第一 NMOS管匪I的柵端與所述第二 NMOS管匪2的柵端相連并連接至所述第一 NMOS管匪I的漏端，所述第二 NMOS管匪2的源端接地Gnd、漏端連接所述讀參考電流Ittlf。
[0064]更具體地，如圖2所示，所述讀參考電流Irif由參考信號(hào)產(chǎn)生電路4提供，所述參考信號(hào)產(chǎn)生電路4包括參考單元41、第二傳輸門(mén)42、第三PMOS管PM3以及第四PMOS管PM4。其中，所述參考單元41包括參考電阻Rtl以及參考二極管D2，所述參考電阻Rtl的一端連接所述第二傳輸門(mén)42、另一端連接所述參考二極管D2的正極，所述參考二極管D2的負(fù)極連接所述目標(biāo)相變存儲(chǔ)單元I的字線(xiàn)WL。所述第二傳輸門(mén)42的另一端連接所述第三PMOS管PM3的漏端，所述第三PMOS管PM3的源端連接電源Vdd，所述第三PMOS管PM3的柵端連接所述第四PMOS管PM4的柵端并連接至所述第三PMOS管PM3的漏端；所述第四PMOS管PM4的源端連接電源Vdd、漏端連接所述比較電路3。
[0065]所述第一 PMOS管PMl與所述第二 PMOS管PM2將所述讀電流Irt鏡像到所述第一NMOS管NMl的漏端，所述第三PMOS管PM3與所述第四PMOS管PM4將所述讀參考電流Irif鏡像到所述第二 NMOS管匪2的漏端，并將比較結(jié)果以電壓形式輸出，所述比較結(jié)果即為所述讀出電壓信號(hào)Dsa。
[0066]如圖1?圖2所示，本發(fā)明還提供一種基于上述相變存儲(chǔ)器的讀出電路的讀出方法，所述相變存儲(chǔ)器的讀出方法至少包括:
[0067]在所述相變存儲(chǔ)器進(jìn)行讀取操作時(shí)，將所述目標(biāo)相變存儲(chǔ)單元I的字線(xiàn)WL置位到所述字線(xiàn)讀電壓I。
[0068]具體地，所述字線(xiàn)讀電壓Vwl使得讀取時(shí)所述目標(biāo)相變存儲(chǔ)單元I上的壓降VesT小于所述目標(biāo)相變存儲(chǔ)單元I的閾值電壓vTHe，以避免所述目標(biāo)相變存儲(chǔ)單元I被讀破壞。
[0069]當(dāng)讀使能RE和RE_有效時(shí)，所述第一傳輸門(mén)21開(kāi)啟，所述目標(biāo)相變存儲(chǔ)單元I所在的位線(xiàn)BL將根據(jù)所述目標(biāo)相變存儲(chǔ)單元I的狀態(tài)產(chǎn)生相應(yīng)的讀電流I#并由所述讀電路2讀取。
[0070]具體地，所述讀電流I^1由所述字線(xiàn)讀電壓Vwl及所述目標(biāo)相變存儲(chǔ)單元I的狀態(tài)確定，所述讀電流I^1滿(mǎn)足如下關(guān)系式:
[0071]Ird — Vgst/Rgst
[0072]其中，Ird為所述讀電流，Vgst為所述目標(biāo)相變存儲(chǔ)單元上的壓降，所述ResT為所述相變電阻的阻值。
[0073]藉由所述比較電路3對(duì)所述讀電流I^1和讀參考電流Irif進(jìn)行比較，以分辨出所述目標(biāo)相變存儲(chǔ)單元I的狀態(tài)并得到讀出電壓信號(hào)Dsa。
[0074]具體地，所述讀使能RE和RE_有效，所述第二傳輸門(mén)42開(kāi)啟，由所述參考單元41的狀態(tài)得到所述讀參考電流I,df，所述第三PMOS管PM3和所述第四PMOS管PM4將所述讀參考電流Ittlf鏡像到所述比較電路3，并與所述讀電流Iri比較后輸出所述讀出電壓信號(hào)Dsa。所述的讀參考電流Irif由所述字線(xiàn)讀電壓Vwl及所述目標(biāo)相變存儲(chǔ)單元I的狀態(tài)確定，所述讀參考電流Ittlf滿(mǎn)足如下關(guān)系式:
[0075]Ird Q〈Irdf〈Ird I
[0076]其中，Iri C1為所述目標(biāo)相變存儲(chǔ)單元高阻時(shí)的讀電流，Ird l為所述目標(biāo)相變存儲(chǔ)單元低阻時(shí)的讀電流。
[0077]如圖3所示，為本發(fā)明的相變存儲(chǔ)器的讀出電路及讀出方法在讀取高阻(非晶態(tài))時(shí)的仿真結(jié)果，其中，高阻設(shè)置為200ΚΩ，所述參考電阻Rci設(shè)置為100ΚΩ。讀取期間，所述字線(xiàn)讀電壓Vwl設(shè)置為0.6V，電源電壓Vdd設(shè)置為2.5V，所述讀使能信號(hào)RE有效，在此條件下產(chǎn)生的位線(xiàn)電壓V&慢慢升至1.7V，而所述目標(biāo)相變存儲(chǔ)單元I上的壓降\^小于0.5V，從而有效避免了讀破壞效應(yīng)。同時(shí)，本發(fā)明的相變存儲(chǔ)器的讀出電路及讀出方法的讀出時(shí)間由讀高阻時(shí)的時(shí)間決定，所述讀出電壓信號(hào)Dsa在50ns后進(jìn)行跳變，可見(jiàn)，讀取時(shí)間有效加快。
[0078]如圖4所示，為本發(fā)明的相變存儲(chǔ)器的讀出電路及讀出方法在讀取低阻(多晶態(tài))時(shí)的仿真結(jié)果，其中，低阻設(shè)置為50ΚΩ，所述參考電阻R0設(shè)置為100ΚΩ。讀取期間，所述字線(xiàn)讀電壓Vwl設(shè)置為0.6V，電源電壓Vdd設(shè)置為2.5V，所述讀使能信號(hào)RE有效，在此條件下所述位線(xiàn)電壓慢慢升至1.7V，而所述目標(biāo)相變存儲(chǔ)單元I上的壓降VesT小于0.5V，從而有效避免了讀破壞效應(yīng)。
[0079]本發(fā)明的相變存儲(chǔ)器的讀出電路及讀出方法，在相變存儲(chǔ)器進(jìn)行讀取操作時(shí)，將目標(biāo)相變存儲(chǔ)單元的字線(xiàn)置位到讀字線(xiàn)電壓，從而使得目標(biāo)相變存儲(chǔ)單元上的壓降在讀過(guò)程中小于目標(biāo)相變存儲(chǔ)單元的閾值電壓，進(jìn)而避免目標(biāo)相變存儲(chǔ)單元讀破壞現(xiàn)象的產(chǎn)生；當(dāng)讀使能有效時(shí)，目標(biāo)相變存儲(chǔ)單元所在的位線(xiàn)將根據(jù)目標(biāo)相變存儲(chǔ)單元的狀態(tài)產(chǎn)生相應(yīng)的讀電流；通過(guò)比較讀電流和讀參考電流的大小，便可以分辨出目標(biāo)相變存儲(chǔ)單元的狀態(tài)并得到讀出的電壓信號(hào)“I”或“O”。由于該方法不需要通過(guò)鉗位的方式限制位線(xiàn)電壓，因此能有效地加快讀取過(guò)程，特別適用于使用D1de等作為選通管時(shí)相變存儲(chǔ)器陣列位線(xiàn)具有較高壓降的情況，避免了位線(xiàn)鉗位等方式帶來(lái)的讀出時(shí)延，有利于高速相變存儲(chǔ)器產(chǎn)品的實(shí)現(xiàn)。
[0080]綜上所述，本發(fā)明提供一種相變存儲(chǔ)器的讀出電路，包括用于存儲(chǔ)數(shù)據(jù)的目標(biāo)相變存儲(chǔ)單元；根據(jù)目標(biāo)相變存儲(chǔ)單元的當(dāng)前狀態(tài)產(chǎn)生讀電流的讀電路；將讀電流與讀參考電流進(jìn)行比較，并產(chǎn)生讀出電壓信號(hào)的比較電路。在相變存儲(chǔ)器進(jìn)行讀取操作時(shí)，將目標(biāo)相變存儲(chǔ)單元的字線(xiàn)置位到讀字線(xiàn)電壓，從而使得目標(biāo)相變存儲(chǔ)單元上的壓降在讀過(guò)程中小于目標(biāo)相變存儲(chǔ)單元的閾值電壓，進(jìn)而避免目標(biāo)相變存儲(chǔ)單元讀破壞現(xiàn)象的產(chǎn)生；當(dāng)讀使能有效時(shí)，目標(biāo)相變存儲(chǔ)單元所在的位線(xiàn)將根據(jù)目標(biāo)相變存儲(chǔ)單元的狀態(tài)產(chǎn)生相應(yīng)的讀電流；通過(guò)比較讀電流和讀參考電流的大小，便可以分辨出目標(biāo)相變存儲(chǔ)單元的狀態(tài)并得到讀出的電壓信號(hào)。本發(fā)明的相變存儲(chǔ)器的讀出電路及讀出方法不需要通過(guò)鉗位的方式限制位線(xiàn)電壓，因此能有效地加快讀取過(guò)程，特別適用于使用D1de等作為選通管時(shí)相變存儲(chǔ)器陣列位線(xiàn)具有較高壓降的情況，避免了位線(xiàn)鉗位等方式帶來(lái)的讀出時(shí)延，有利于高速相變存儲(chǔ)器產(chǎn)品的實(shí)現(xiàn)。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點(diǎn)而具高度產(chǎn)業(yè)利用價(jià)值。
[0081]上述實(shí)施例僅例示性說(shuō)明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修飾或改變。因此，舉凡所屬【技術(shù)領(lǐng)域】中具有通常知識(shí)者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
【權(quán)利要求】
1.一種相變存儲(chǔ)器的讀出電路，其特征在于，所述相變存儲(chǔ)器的讀出電路至少包括: 目標(biāo)相變存儲(chǔ)單元，用于存儲(chǔ)數(shù)據(jù)； 讀電路，連接于所述目標(biāo)相變存儲(chǔ)單元，用于向所述目標(biāo)相變存儲(chǔ)單元提供電壓，并根據(jù)所述目標(biāo)相變存儲(chǔ)單元的當(dāng)前狀態(tài)產(chǎn)生讀電流； 比較電路，連接于所述讀電路，用于將所述讀電流與讀參考信號(hào)進(jìn)行比較，以產(chǎn)生所述目標(biāo)相變存儲(chǔ)單元的讀出電壓信號(hào)。
2.根據(jù)權(quán)利要求1所述的相變存儲(chǔ)器的讀出電路，其特征在于:所述目標(biāo)相變存儲(chǔ)單元包括相變電阻和二極管，其中，所述相變電阻一端連接所述讀電路、另一端連接所述二極管的正極，所述二極管的負(fù)極連接字線(xiàn)讀電壓。
3.根據(jù)權(quán)利要求1所述的相變存儲(chǔ)器的讀出電路，其特征在于:所述讀電路包括第一傳輸門(mén)及一組電流鏡，所述電流鏡包括第一 PMOS管和第二 PMOS管；其中，所述第一傳輸門(mén)的一端連接所述目標(biāo)相變存儲(chǔ)單元的位線(xiàn)、另一端連接所述第一 PMOS管的漏端；所述第一PMOS管的源端連接電源，所述第一 PMOS管的柵端與所述第二 PMOS管的柵端相連并連接至所述第一 PMOS管的漏端；所述第二 PMOS管的源端連接電源、漏端連接所述比較電路。
4.根據(jù)權(quán)利要求1所述的相變存儲(chǔ)器的讀出電路，其特征在于:所述比較電路包括一組電流鏡，所述電流鏡包括第一 NMOS管以及第二 NMOS管，其中，所述第一 NMOS管的漏端連接所述讀電路的輸出端，所述第一 NMOS管的源端接地，所述第一 NMOS管的柵端與所述第二NMOS管的柵端相連并連接至所述第一匪OS管的漏端，所述第二 NMOS管的源端接地、漏端連接所述讀參考電流。
5.根據(jù)權(quán)利要求1或4所述的相變存儲(chǔ)器的讀出電路，其特征在于:所述讀參考電流由參考信號(hào)產(chǎn)生電路提供，所述參考信號(hào)產(chǎn)生電路包括參考單元、第二傳輸門(mén)、第三PMOS管以及第四PMOS管，其中，所述參考單元的一端連接所述目標(biāo)相變存儲(chǔ)單元的字線(xiàn)，所述參考單元的另一端連接所述第二傳輸門(mén)，所述第二傳輸門(mén)的另一端連接所述第三PMOS管的漏端，所述第三PMOS管的源端連接電源，所述第三PMOS管的柵端連接所述第四PMOS管的柵端并連接至所述第三PMOS管的漏端；所述第四PMOS管的源端連接電源、漏端連接所述比較電路。
6.根據(jù)權(quán)利要求5所述的相變存儲(chǔ)器的讀出電路，其特征在于:所述參考單元包括參考電阻以及參考二極管，其中，所述參考電阻的一端連接所述第二傳輸門(mén)、另一端連接所述參考二極管的正極，所述參考二極管的負(fù)極連接所述目標(biāo)相變存儲(chǔ)單元的字線(xiàn)。
7.如權(quán)利要求1?6任意一項(xiàng)所述的相變存儲(chǔ)器的讀出電路的讀出方法，其特征在于，所述相變存儲(chǔ)器的讀出方法至少包括: 在所述相變存儲(chǔ)器進(jìn)行讀取操作時(shí)，將所述目標(biāo)相變存儲(chǔ)單元的字線(xiàn)置位到所述字線(xiàn)讀電壓； 當(dāng)讀使能有效時(shí)，所述目標(biāo)相變存儲(chǔ)單元所在的位線(xiàn)將根據(jù)所述目標(biāo)相變存儲(chǔ)單元的狀態(tài)產(chǎn)生相應(yīng)的讀電流，并由所述讀電路讀??； 藉由所述比較電路對(duì)所述讀電流和讀參考電流進(jìn)行比較，以分辨出所述目標(biāo)相變存儲(chǔ)單元的狀態(tài)并得到讀出電壓信號(hào)。
8.根據(jù)權(quán)利要求7所述的相變存儲(chǔ)器的讀出方法，其特征在于:所述字線(xiàn)讀電壓使得讀取時(shí)所述目標(biāo)相變存儲(chǔ)單元上的壓降小于所述目標(biāo)相變存儲(chǔ)單元的閾值電壓。
9.根據(jù)權(quán)利要求7所述的相變存儲(chǔ)器的讀出方法，其特征在于:所述讀電流由所述字線(xiàn)讀電壓及所述目標(biāo)相變存儲(chǔ)單元的狀態(tài)確定，所述讀電流滿(mǎn)足如下關(guān)系式:
Ird — Vgst/Rgst 其中，I^1為所述讀電流，Vgst為所述目標(biāo)相變存儲(chǔ)單元上的壓降，所述ResT為所述相變電阻的阻值。
10.根據(jù)權(quán)利要求7所述的相變存儲(chǔ)器的讀出方法，其特征在于:所述的讀參考電流由所述字線(xiàn)讀電壓及所述目標(biāo)相變存儲(chǔ)單元的狀態(tài)確定，所述讀參考電流滿(mǎn)足如下關(guān)系式:
Ird—0〈 Irdf〈 Ird—I 其中，O為所述目標(biāo)相變存儲(chǔ)單元高阻時(shí)的讀電流，Irdj為所述目標(biāo)相變存儲(chǔ)單元低阻時(shí)的讀電流。
11.根據(jù)權(quán)利要求7所述的相變存儲(chǔ)器的讀出電路，其特征在于:所述讀出電壓信號(hào)與芯片內(nèi)部工作電壓相匹配。
【文檔編號(hào)】G11C13/00GK104347113SQ201410675312
【公開(kāi)日】2015年2月11日 申請(qǐng)日期:2014年11月21日 優(yōu)先權(quán)日:2014年11月21日
【發(fā)明者】李喜, 陳后鵬, 宋志棠, 閔國(guó)全 申請(qǐng)人:中國(guó)科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所, 上海市納米科技與產(chǎn)業(yè)發(fā)展促進(jìn)中心