本發(fā)明是有關(guān)于一種非易失性(nonvolatile)存儲器。

背景技術(shù)：

閃存是一種典型的非易失性存儲器技術(shù)。閃存元件的存儲單元包括電荷儲存結(jié)構(gòu)，例如浮置柵(floating gate)或電荷捕捉介電層(dielectric charge trapping layer)。其是通過控制儲存在電荷儲存結(jié)構(gòu)中的電荷數(shù)量，來將數(shù)據(jù)儲存于閃存元件的存儲單元中。被儲存電荷的數(shù)量對閃存元件中的存儲單元設(shè)定了一個閾值電壓(threshold voltage)，與被儲存數(shù)據(jù)的數(shù)值產(chǎn)生關(guān)連。

數(shù)據(jù)可以通過對快閃存儲單元(flash memory cell)施加寫入電壓脈沖(program voltage pulses)而被寫入快閃存儲單元，使電荷被儲存于存儲單元的電荷儲存結(jié)構(gòu)中。數(shù)據(jù)可以通過對快閃存儲單元施加擦除電壓脈沖(erase voltage pulses)而被從快閃存儲單元中擦除，使電荷被從存儲單元的電荷儲存結(jié)構(gòu)中移除。

有時當(dāng)快閃存儲單元被施加擦除電壓脈沖之后，快閃存儲單元可能會被過度擦除(over-erease)而使閾值電壓值過低甚至是負值。因為具有極低的閾值電壓值，因此被過度擦除的存儲單元甚至可能在未被讀取操作選擇時，即已被導(dǎo)通。在與被過度擦除的存儲單元共享位線(bit line)的其他存儲單元上所進行的讀取操作，可能因為被過度擦除存儲單元的導(dǎo)通而導(dǎo)致數(shù)據(jù)讀取錯誤。

閃存元件可能被劃分成多個可擦除區(qū)塊(erasable blocks)。在被擦除區(qū)塊上進行的擦除操作，會對位于被擦除區(qū)塊中的存儲單元施加擦除電壓脈沖，并驗證位于被擦除區(qū)塊中所有的存儲單元的數(shù)據(jù)已被擦除。作為擦除操作的一部分，溫和寫入序列(soft program sequence)是在擦除和擦除驗證順序之后，于被擦除區(qū)塊上進行，通過施加寫入電壓來更正位于被擦除區(qū) 塊中被過度擦除的存儲單元。

快閃存儲元件可以支持一個暫停擦除指令(erase suspend command)。暫停擦除指令會促使快閃存儲元件暫停正在被擦除區(qū)塊上所進行的擦除操作，并容許另一個操作，例如讀取操作，繼續(xù)進行。在暫停擦除操作之前，可以在被擦除區(qū)塊上進行溫和寫入序列，藉以更正位于被擦除區(qū)塊中被過度擦除的存儲單元。然而，溫和寫入序列的典型操作時間約為1至數(shù)毫秒(milliseconds)，比暫停擦除指令所要求的延遲時間(latency)(大約10微秒(microseconds)還要長很多。

對一個正在進行擦除操作卻被暫停擦除指令打斷的被擦除區(qū)塊來說，可以通過對被擦除區(qū)塊施加一個負壓，來降低位于被擦除區(qū)塊中被過度擦除的存儲單元的漏電情況，如美國編號No.8,482,987號專利案，標(biāo)題為「暫停擦除操作的方法及裝置」(Method and Apparatus for the Erase Suspend Operation.)所述。美國編號No.8,482,987號專利案所敘述，通過施加一個負壓以降低位于被擦除區(qū)塊中被過度擦除存儲單元漏電的方法。該方法用來響應(yīng)暫停擦除指令的延遲時間，可以短于使用溫和寫入程序來更正被過度擦除的存儲單元所需的延遲時間。然而，此通過施加一個負壓以降低位于被擦除區(qū)塊中的被過度擦除存儲單元漏電的方法，還需要使用負壓泵浦電路(negative voltage pump circuits)，而這可能會增加晶粒面積(die area)和成本。

因此，有需要提供一種低延遲時間的方法用來降低在進行擦除操作卻被暫停擦除指令打斷的被擦除區(qū)塊中被過度擦除存儲單元的漏電問題。也可以在實施低延遲時間的方法時，不需要大幅增加晶粒面積和成本。

技術(shù)實現(xiàn)要素：

本說明書所揭露的技術(shù)提供一種存儲器電路，其包括包含有多個存儲單元區(qū)塊(blocks of memory cells)的非易失性存儲器陣列，且每一個區(qū)塊包括多個存儲單元區(qū)段(sectors of memory cells)；以及控制邏輯。此控制邏輯是構(gòu)建來針對一擦除指令(erase command)，在陣列的多個區(qū)塊之中辨識出一區(qū)塊，并將被辨識區(qū)塊中的多個區(qū)段加以擦除，并且判斷每一個區(qū)段內(nèi)是否有被過度擦除的存儲單元。

本說明書還揭露一種電路，其包括非易失性存儲器陣列以及控制邏輯。此控制邏輯被構(gòu)建來：

(1)針對一擦除指令以執(zhí)行一擦除操作，來辨識陣列中的某一存儲單元區(qū)塊。此擦除操作包括一擦除程序(erase sequence)用來施加擦除偏壓(erase bias)以降低區(qū)塊中存儲單元的閾值電壓，以及一擦除驗證程序(erase verify sequence)，用來判斷區(qū)塊中的存儲單元是否具有低于一第一擦除驗證電平(erase verify level)的閾值電壓，并用來辨識區(qū)塊中具有低于第二擦除驗證電平的閾值電壓的一存儲單元。其中，第二擦除驗證電平異于第一擦除驗證電平。

(2)針對一暫停擦除指令以執(zhí)行一暫停擦除操作將擦除操作暫停。暫停擦除操作包括對已被辨識的存儲單元施加一偏壓處理(bias arrangement)，來增加該已被辨識的存儲單元的閾值電壓，以及容許控制邏輯在存儲器陣列中執(zhí)行另一操作。

本說明書還揭露一種在具有低延遲時間的暫停擦除(low-latency erase suspend)的非易失性存儲器陣列上進行的擦除操作。此非易失性存儲器陣列包括多個存儲單元區(qū)。每個區(qū)塊包括多個存儲單元區(qū)段。此方法包括針對一擦除指令以辨識位于陣列中多個區(qū)塊之中的某一區(qū)塊；擦除已被辨識的存儲單元中的多個區(qū)段；以及判斷每一個區(qū)段中是否有被過度擦除的存儲單元。此方法包括記錄區(qū)段中被過度擦除的存儲單元。此方法包括針對暫停擦除指令(responsive to suspend)，在對區(qū)段施加溫和寫入脈沖(soft programing plus)之前，對被記錄的存儲單元施加一更正脈沖(correction pulse)。

本技術(shù)的其他層面及優(yōu)點，可見于下述的圖式、說明書及權(quán)利要求范圍，其詳細說明如下：

附圖說明

圖1是繪示一種存儲器的簡化方塊圖。

圖2是繪示一部分的存儲單元存儲器陣列(memory array of memory cells)。

圖3是繪示擦除存儲單元區(qū)塊的方法流程圖。

圖4是繪示存儲單元區(qū)段中存儲單元閾值電壓的分布案例。

圖5是繪示擦除存儲單元區(qū)段的方法流程圖。

圖6是繪示低延遲時間的暫停擦除操作的方法流程圖。

圖7是繪示擦除和暫停擦除操作的方法流程圖。

【符號說明】

160：存儲單元陣列 161：地址譯碼器

162：導(dǎo)線 163：頁面緩沖器

164：導(dǎo)線 165：總線

168：偏壓安排供給電壓 169：控制器

173：導(dǎo)線 174：外圍電路

175：存儲器 210：區(qū)域

220：區(qū)段

301、302、304、306、308、310、312：步驟

502、504、506、507、508、510、512、514、516、518、520、522、524：步驟

602、604、606、607、608、610、612、620：步驟

710、720、730、740、750：步驟

具體實施方式

以下配合圖式提供本發(fā)明實施例的詳細說明。

圖1是繪示一種存儲器175范例的簡化方塊圖。存儲器175包括存儲單元陣列(array of memory cells)160。陣列160可以包括NOR快閃存儲單元、NAND快閃存儲單元或其他適合儲存電荷的非易失性存儲單元。

地址譯碼器(address decoder)161經(jīng)由導(dǎo)線162連接至陣列160。地址由總線(bus)165被提供至地址譯碼器161。地址譯碼器161可以包括字線譯碼器(word line decoders)、位線譯碼器(bit line decoders)或其他適合的譯碼器，用來對被提供的地址進行譯碼，并且選擇位于陣列160中相對應(yīng)的存儲單元。

位于陣列160中的位線是經(jīng)由導(dǎo)線164連接至頁面緩沖器(page buffer)163，頁面緩沖器再經(jīng)由導(dǎo)線173連接至外圍電路174。

外圍電路包含使用非陣列160的一部分的邏輯電路或模擬電路，例如，地址譯碼器161、控制器169、偏壓安排供給電壓(biasing arrangement supply voltage)方塊168等等，所形成的電路。在本案例中，標(biāo)示為其他外圍電路的方塊174可以包括輸入/輸出(I/O)電路、高速緩存(cache memory)、錯誤碼糾正(error-code-correction，ECC)電路或位于存儲器175上的其他電路構(gòu)件，例如一般用途處理器(general purpose processor)或特殊用途處理器(special purpose processor)，或是由陣列160所支持，可提供系統(tǒng)單芯片(system-on-a-chip)功能的模塊組合(combination of modules)。數(shù)據(jù)經(jīng)由導(dǎo)線173被提供至輸入/輸出端口(I/O port)或存儲器175的其他內(nèi)部或外部數(shù)據(jù)目地地址(data destinations)。傳送至或由陣列160輸出的數(shù)據(jù)，可以被儲存于(或快取自)高速緩存。錯誤碼糾正電路可以對快取數(shù)據(jù)執(zhí)行錯誤碼糾正(例如，同位檢查(parity check)，以確保傳送至或由陣列160輸出的數(shù)據(jù)的正確性。

控制器169，被實施用來作為例如狀態(tài)機(state machine)，提供訊號來控制經(jīng)由電壓供應(yīng)器(voltage supply)所產(chǎn)生或提供，或由方塊168所供應(yīng)的偏壓安排供給電壓(bias arrangement supply voltage)的應(yīng)用，藉以進行本說明書所述的各項操作。這些操作包括擦除操作、讀取操作以及寫入操作。這些操作也包含此處所述的低延遲時間的暫停擦除操作?？刂破鬟B接至地址譯碼器161、頁面緩沖器163以及其他的外圍電路174?？刂破骺梢允褂迷摷夹g(shù)領(lǐng)域中所已知的特殊用途處理器來實施。在其他實施例之中，控制器包括一般用途處理器可以被實施于相同的存儲器175之中，以執(zhí)行計算機程序來控制元件的操作。在另外一些實施例之中，特殊用途處理器和一般用途處理器的組合可以用來實施此一控制器。

頁面緩沖器163連接至陣列160的位線，且可以包括一個或多個儲存單元(例如，鎖存器(latches))與每一被連接的位線連接。控制器169可以通過分別將位線連接至頁面緩沖器163的方式，使地址譯碼器161選擇并連接陣列160中特定的存儲單元；也可以使頁面緩沖器163儲存寫入存儲單元或從這些存儲單元中所讀取的數(shù)據(jù)。

圖2是繪示圖1所繪示的存儲單元存儲器陣列160的一部分。在圖2的案例中，X軸譯碼器(例如，地址譯碼器161的一部分)對輸入的地址 (supplied addresses)進行譯碼，并且在陣列160中選擇對應(yīng)的字線。陣列160包括一個或多個P型(或N型)阱區(qū)。位線選擇晶體管(bit line select transistors)會(例如，基于被位線譯碼器所譯碼的地址)而選擇屬于相同阱區(qū)的存儲單元，并將這些存儲單元連接至全局位線(global bit line)，且通過Y-解碼晶體管(Y-pass transistors)連接至感測放大器(sense amplifiers)。屬于相同阱區(qū)的存儲單元(如圖2所繪示的區(qū)域210)，可以被劃分成多個存儲單元區(qū)塊。每一個區(qū)塊對應(yīng)一個由整合存儲器175的主系統(tǒng)(host system)所發(fā)出的擦除指令。整合存儲器175主系統(tǒng)中的文件系統(tǒng)或軟件模塊，可以對存儲器175發(fā)出含有擦除腳本(erase instruction code)以及特定區(qū)塊的示別碼(identification of a particular block)(例如，通過提供特定區(qū)塊的地址)的擦除指令。

因為每一個存儲單元具有不同的晶體管特性，且經(jīng)歷不同的環(huán)境(例如不同電場)，所以一群存儲單元可能具有某個范圍或分布的閾值電壓，而非單一閾值電壓值。在一存儲單元區(qū)塊中，存儲單元閾值電壓分布的寬度(對應(yīng)一擦除指令的標(biāo)的)，可通過將該區(qū)塊劃分成多個存儲單元區(qū)段來加以縮小。例如圖2中的每一個區(qū)塊(例如區(qū)塊#2)可劃分成16個區(qū)段(220)。每一個區(qū)段可以被一或多條存儲器陣列160的字線所存取。例如，每一個區(qū)段可以被一或多條存儲器陣列160的全局字線(global word line)所存取。全局字線包括8條局部字線(local word line)連接至4,096個存儲單元。每一個區(qū)段具有一個比整體區(qū)塊(包含16個擦除區(qū)段)的存儲單元閾值電壓分布還要窄的存儲單元閾值電壓分布。區(qū)塊的擦除指令可以通過對區(qū)塊的每一個區(qū)段施以擦除及擦除驗證序列來執(zhí)行，如下述的圖3所繪示。由于，單一區(qū)段具有較整體區(qū)塊還要窄的存儲單元閾值電壓分布，因此可能僅需要較少的擦除脈沖即可移動區(qū)段的存儲單元閾值電壓分布，使存儲單元閾值電壓分布從高于一高閾值電壓值(對應(yīng)到一寫入狀態(tài))移動到低于一低閾值電壓值(對應(yīng)到一擦除狀態(tài))。

圖3是繪示圖2中用來擦除存儲單元區(qū)塊的方法流程圖。圖3是繪示區(qū)塊擦除操作的案例，其是以一區(qū)段一區(qū)段方式，對每一區(qū)段施以擦除、擦除驗證和溫和寫入步驟，反復(fù)地擦除區(qū)塊。圖3的案例包括，針對一擦除指令來辨識一存儲單元區(qū)塊；在該區(qū)塊的每一個區(qū)段執(zhí)行擦除操作。每 一區(qū)段的擦除操作包括執(zhí)行一擦除續(xù)列，其包括施加一偏壓以降低區(qū)段中的存儲單元閾值電壓。區(qū)段的擦除操作還包括執(zhí)行一擦除驗證序列。擦除驗證序列包括：判斷區(qū)段中的存儲單元是否具有低于第一擦除驗證電平的閾值電壓值。擦除驗證序列還包括：辨識區(qū)段中具有低于第二驗證電平的閾值電壓值的存儲單元。其中第二驗證電平與第一驗證電平不同。區(qū)段的擦除操作還包括在擦除驗證序列之后施加溫和寫入序列。

圖3所繪示的方法可以通過控制器169、偏壓安排供給電壓方塊168和存儲器175的其他構(gòu)件來實施。在本案例中，擦除存儲單元區(qū)塊的方法由步驟301開始。在步驟301中，存儲器175接收一個擦除指令以擦除存儲單元區(qū)塊。例如，存儲器175接收一個整合存儲器175的主系統(tǒng)所發(fā)出的擦除指令。擦除指令可以包括擦除腳本以及要被擦除的存儲單元區(qū)塊的地址。

針對擦除指令，控制器169在存儲器區(qū)塊上執(zhí)行了一個擦除操作。作為擦除操作的一部分，控制器169首先執(zhí)行一預(yù)寫入程序(re-program sequence)(步驟302)。預(yù)寫入程序用來寫入擦除單元(erase unit)中的存儲單元，使其具有幾乎相同的閾值電壓范圍，進而使后續(xù)施加于存儲單元上的擦除及擦除驗證序列具有相似的閾值電壓。

作為存儲器區(qū)塊上擦除操作的一部分，控制器169在存儲器區(qū)塊上執(zhí)行一擦除程序及擦除驗證序列。控制器169是通過設(shè)定一區(qū)段指數(shù)(sector index)以辨識擦除單元的第一擦除區(qū)段(例如圖2所繪示的區(qū)段(0))來開始執(zhí)行本案例中的擦除程序及擦除驗證序列(步驟304)。之后，使用擦除程序及擦除驗證序列將被區(qū)段索引所辨識的區(qū)段擦除(步驟306)。如將于下述的圖4和圖5中詳細討論的內(nèi)容，擦除程序是施加一連串電壓脈沖程序(a sequence of voltage pulses)，來降低區(qū)段中存儲單元的閾值電壓。擦除驗證程序包括判斷區(qū)段中的存儲單元是否具有低于第一擦除驗證電平的閾值電壓值。擦除驗證程序還包括辨識區(qū)段中具有低于第二擦除驗證電平的閾值電壓值的存儲單元。在這里，第二擦除驗證電平低于第一擦除驗證電平。在擦除此區(qū)段之后，再檢查區(qū)段指數(shù)，以判斷擦除單元中的最后一個區(qū)段是否已經(jīng)被擦除(步驟308)。如果沒有，區(qū)段指數(shù)將會增加(步驟310)，且程序會返回至步驟306。通過此一方式，在擦除單元中的所有抹區(qū)段上 執(zhí)行擦除程序及擦除驗證程序，直到最后擦除區(qū)段(例如圖2所繪示的區(qū)段(15))的存儲單元被擦除，才停止程序(步驟312)。

圖4是繪示存儲單元區(qū)段中存儲單元的閾值電壓分布范例。施加在區(qū)段中存儲單元上的每一個擦除電壓脈沖(于圖3的步驟306)，會降低區(qū)段中存儲單元的閾值電壓。圖4分別繪示出尚未施加擦除脈沖之前、施加第N個擦除脈沖之后以及施加第N+1個擦除脈沖之后，位于區(qū)段中的存儲單元的存儲單元閾值電壓分布狀況。連續(xù)的擦除電壓脈沖使存儲單元閾值電壓分布向左移動，如圖4中的箭號所示。

擦除存儲單元區(qū)段的目標(biāo)是將存儲單元的閾值電壓分布從高于寫入狀態(tài)的對應(yīng)電平移動至低于擦除狀態(tài)的對應(yīng)電平。詳言之，擦除存儲單元區(qū)段的目標(biāo)是將閾值電壓分布移動至低于圖4所繪示的第1擦除驗證電平EV。當(dāng)每一個擦除脈沖施加給此區(qū)段之后，位于此區(qū)段中的存儲單元其閾值電壓都會被以第一擦除驗證電平EV來加以驗證。如圖4所繪示，由于在施加第N+1個擦除脈沖之后，閾值電壓分布已移動至第一擦除驗證電平EV的左邊，可判斷在施加第N+1個擦除脈沖之后，區(qū)段中所有的存儲單元都已遭擦除。

另外，在每一個擦除脈沖施加給此區(qū)段之后，此區(qū)段中存儲單元的閾值電壓都會被以第二擦除驗證電平VL來加以驗證。值得注意的是，至少在最后的擦除脈沖程序之中，第二擦除驗證電平VL是低于第一擦除驗證電平EV。第二擦除驗證電平VL是用來在擦除程序中的特定脈沖之后，以低于一存儲單元預(yù)期門限值的閾值電壓來辨識區(qū)段中的存儲單元。且在至少一些周期之后，此預(yù)期門限值會低于第一擦除驗證電平EV(也就是，已經(jīng)擦除)。被第二擦除驗證電平VL所辨識的存儲單元，或者所謂的快速存儲單元(fast cells)，更可能需要一溫和寫入脈沖(soft program pulse)以防止過度擦除狀態(tài)的發(fā)生。這些存儲單元的辨識符號(identifier)，例如偏移地址(offset address)，至少在區(qū)段擦除的程序期間內(nèi)會被儲存在控制器可讀取的寄存器(register)中。例如，圖4是繪示在第N個擦除脈沖之后被辨識的快速存儲單元，以及在第N+1個擦除脈沖之后被辨識的快速存儲單元。如圖4所繪示，快速存儲單元具有一個相對于擦除區(qū)段中的其他存儲單元的閾值電壓更「偏離本體(outlier)」的閾值電壓。

在圖4的案例之中，在擦除程序的后繼擦除脈沖之后，使用不同且更小的第二擦除驗證電平VL來辨識快速存儲單元。在一個說明性的案例中，在程序中與第一擦除脈沖一起使用的第一擦除驗證電平EV可以是4伏特(V)。第二擦除脈沖之后的第二擦除驗證電平VL可以是3.5伏特；第三擦除脈沖之后，可以是3伏特；第四擦除脈沖以及后續(xù)擦除脈沖之后，則可以是2.5伏特。在另一個案例中，在每一個擦除脈沖之后，可以采用單一種數(shù)值的第二擦除驗證電平VL來辨識快速存儲單元。例如第一擦除驗證電平EV可以是5伏特，同時對后續(xù)的每一個擦除脈沖，第二擦除驗證電平VL都是1.3伏特。

圖5是根據(jù)一案例繪示存儲單元區(qū)段的擦除程序和擦除驗證程序(圖3的步驟306)的流程圖。在此一案例中，流程圖由步驟502開始。在步驟502之中，控制器169初始化一個標(biāo)識(flag)，為了辨識將其命名為溫和寫入驗證(soft program verify，SPV)標(biāo)識，使其數(shù)值等于1。SPV標(biāo)識可被儲存于圖1所繪示的存儲器175的寄存器191之中。

控制器169在存儲單元區(qū)段上執(zhí)行擦除程序和擦除驗證程序。作為擦除程序的一部分，控制器169促使偏壓安排供給電壓方塊168施加擦除脈沖至位于區(qū)段中的存儲單元(步驟504)。擦除脈沖會降低位于區(qū)段中存儲單元的閾值電壓。

在施加擦除脈沖至位于區(qū)段中的存儲單元之后，控制器169在區(qū)段上執(zhí)行擦除驗證程序。控制器169首先判斷SPV標(biāo)識的數(shù)值是否設(shè)定為0(步驟506)。假如已經(jīng)設(shè)定為0(例如，當(dāng)有一個或多個快速存儲單元在目前的區(qū)段中被辨識)，控制器169即進行步驟512，以驗證位于此區(qū)段中的所有存儲單元都已被第一擦除驗證電平擦除，詳細內(nèi)容將于后續(xù)說明。

作為擦除驗證程序的一部分，假如SPV標(biāo)識的數(shù)值并未設(shè)定為0(意即，SPV標(biāo)識的數(shù)值為1)，在當(dāng)前的擦除脈沖之后，控制器169會辨識區(qū)段中具有低于第二擦除驗證電平VL的閾值電壓的快速存儲單元?？刂破?69會進行一或多個構(gòu)建來辨識位于區(qū)段中的存儲單元的溫和寫入(SPV)驗證步驟。

在步驟507中，控制器169初始化第二擦除驗證電平VL(即VL＝1.3伏特低于第一擦除驗證電平)。如同先前圖4所述，第二擦除驗證電平VL 低于第一擦除驗證電平EV(在步驟512中)。控制器169通過施加第二擦除驗證電平VL偏壓至區(qū)段的字線，來進行具有第二擦除驗證電平VL的第二驗證步驟(步驟508)。閾值電壓高過第二擦除驗證電平VL的存儲單元將不會被導(dǎo)通(conduct)。閾值電壓低于第二擦除驗證電平VL的存儲單元才會被導(dǎo)通。

在步驟510中，控制器169會判斷該區(qū)段中是否具有閾值電壓低于第二擦除驗證電平VL的存儲單元。假如擦除區(qū)段中的所有存儲單元都具有高于第二擦除驗證電平VL的閾值電壓(即，沒有一個被導(dǎo)通)，控制器169才會繼續(xù)進行步驟512，以驗證位于此區(qū)段中的所有存儲單元都已被擦除，而處于第一擦除驗證電平EV。

假如在步驟510中發(fā)現(xiàn)任何一個存儲單元具有低于第二擦除驗證電平VL的閾值電壓(意即，他們正在低于第二擦除驗證電平VL的字線偏壓下被導(dǎo)通)?？刂破?69會繼續(xù)辨識一或多個具有低于第二擦除驗證電平VL的閾值電壓的存儲單元?？刂破?69并非辨識該區(qū)段中所有存儲單元是否具有低于第二擦除驗證電平VL的閾值電壓，相反的，控制器169是辨識具有低于第二擦除驗證電平VL的閾值電壓的(例如，一個、二個或五個)存儲單元(快速存儲單元)所構(gòu)成的子集(subset)。被辨識存儲單元的數(shù)目是一種權(quán)衡設(shè)計，因為這樣較易于一次管理記錄一或多個快速存儲單元，而不需要大幅增加晶粒面積和成本。

在圖5的案例中，一個快速存儲單元被辨識出來，并通過儲存的方式，將其辨識符號記錄于，例如寄存器，中。在步驟510中，判斷位于區(qū)段中的存儲單元，是否有一或多個存儲單元具有低于第二擦除驗證電平VL的閾值電壓之后，控制器169會判斷這一個或多個存儲單元是否已經(jīng)經(jīng)過步驟514的偵測。假如有一個以上具有低于第二擦除驗證電平VL的閾值電壓的存儲單元已通過偵測，控制器169會在步驟516中(以0.1伏特的幅度)降低第二擦除驗證電平VL，然后回到步驟508?？刂破?69會重復(fù)步驟516、508、510和514的循環(huán)(loop)，直到單一快速存儲單元被辨識出來為止。例如，控制器169會以(步驟507中)初始電壓為1.3伏特的第二擦除驗證電平VL開始第二驗證步驟(步驟508)，并且以0.1伏特的幅度降低第二擦除驗證電平VL，直到單一快速存儲單元被辨識出來為止。被辨識出 來的單一快速存儲單元具有擦除區(qū)段中所有閾值電壓低于初始第二擦除驗證電平VL的存儲單元中最低的閾值電壓。同樣地，控制器169會通過重復(fù)類似步驟508、510、514和516的循環(huán)的步驟，來記錄多個位于區(qū)段中的快速存儲單元，直到寄存器組被存滿為止，或者直到不超過五個，在一個任意的案例中，存儲單元被辨識和記錄為止。在一個實施例中，控制器169會記錄位于擦除區(qū)段中具有低于初始第二擦除驗證電平VL的閾值電壓的所有存儲單元。也就是說，控制器169會跳過返回步驟514和516的循環(huán)。

在步驟518中，控制器169會將已被辨識的快速存儲單元的地址或辨識符號記錄在寄存器191中。在步驟520中，控制器169會將SPV標(biāo)識的數(shù)值設(shè)定為0，以顯示有一個位于擦除區(qū)段中的快速存儲單元已被辨識出來，且成為暫停擦除操作中溫和寫入的候選標(biāo)的。然后，控制器169再進行步驟512。

在步驟512中，控制器169會驗證位于擦除區(qū)段中已經(jīng)被擦除而位于第一擦除驗證電平EV的所有存儲單元。(例如，通過偏壓安排供給電壓方塊168)施加具有第一擦除驗證電平EV的偏壓至區(qū)段的字線。假如存儲單元的閾值電壓低于第一擦除驗證電平EV，且可以在用于讀取的字線偏壓下被導(dǎo)通，該存儲單元會被判斷為已被擦除。

在步驟522中，控制器169會判斷位于區(qū)段中的所有存儲單元是否被第一擦除驗證電平EV(例如5伏特)擦除。假如位于擦除區(qū)段中的所有存儲單元都具有低于第一擦除驗證電平EV的閾值電壓，則在字線偏壓下會被導(dǎo)通，控制器169會判定擦除區(qū)段中的所有存儲單元都已被擦除?？刂破?69之后會進行步驟524中的溫和寫入步驟。假如并非所有擦除區(qū)段中的存儲單元都被驗證已被第一擦除驗證電平EV擦除(意即，有一部分并未在字線偏壓下進行下一個步驟)，控制器169會重復(fù)擦除和擦除驗證程序，包括辨識一或多個快速存儲單元，如返回至步驟504的循環(huán)，直到所有擦除區(qū)段中的存儲單元都被驗證已被第一擦除驗證電平EV擦除為止。

在所有擦除區(qū)段中的存儲單元都已確認在步驟522中被擦除之后，控制器169會接著執(zhí)行溫和寫入程序，以更正區(qū)段中被過度擦除的存儲單元(步驟524)。溫和寫入程序包括以第三擦除驗證電平辨識被過度擦除的存 儲單元。第三擦除驗證電平是低于第一擦除驗證電平EV。例如，第一擦除驗證電平EV可以是5伏特；同時第三擦除驗證電平可以是3伏特。溫和寫入程序也包括通過(例如，以偏壓安排供給電壓方塊168)施加溫和寫入電壓脈沖程序至區(qū)段中已被辨識的過度擦除存儲單元，以更正已被辨識的過渡擦除存儲單元。溫和寫入電壓脈沖會增加已被辨識的過度擦除存儲單元的閾值電壓(使已被辨識的過度擦除存儲單元在其他存儲單元處于一般讀取偏壓狀態(tài)的期間內(nèi)較不易被導(dǎo)通或造成漏電)。

圖6是繪示低延遲時間的暫停擦除操作的方法流程圖。圖6所繪示的方法，可以通過控制器169、偏壓安排供給電壓方塊168和存儲器175的其他構(gòu)件來實施。在本案例中，低延遲時間的暫停擦除操作的方法由步驟602開始。在步驟602中，存儲器175接收一個(例如，從一個整合存儲器175的主系統(tǒng)所發(fā)出的)暫停擦除指令。暫停擦除指令命令存儲器175暫停位于存儲器陣列161中存儲單元區(qū)塊的擦除操作。暫停擦除指令可以容許控制器169(或者存儲器175的其他構(gòu)件)在安全地停止擦除操作之后，在存儲器陣列161上進行一個不同的操作，例如讀取操作。

針對停擦除指令，控制器169判斷區(qū)塊上擦除操作的當(dāng)前步驟(current step)(步驟604)。控制器169可以根據(jù)當(dāng)前步驟安全地停止區(qū)塊上擦除操作的執(zhí)行。在步驟606中，控制器169判斷當(dāng)前步驟是否為區(qū)塊的區(qū)段上所進行的擦除以及擦除驗證程序的一部分(即圖3的步驟306，或圖4的流程圖的一部分)，即擦除操作中區(qū)段擦除周期的部分。當(dāng)然，其他暫停邏輯也可以運用于擦除操作中的其他部分。在本案例中，假如當(dāng)前步驟不是區(qū)塊的區(qū)段上所進行的擦除以及擦除驗證程序的一部分，則控制器169會將區(qū)塊上的擦除操作暫停在當(dāng)前步驟(步驟620)。例如，假如當(dāng)前步驟是在擦除區(qū)塊中的一區(qū)段之前(在圖3的步驟306之前)，由于尚未有擦除脈沖被施加至區(qū)塊中的存儲單元，因此沒有過度擦除區(qū)塊存儲單元或快速存儲單元的風(fēng)險?？刂破?69可以安全地暫停區(qū)塊上擦除操作的執(zhí)行。

假如當(dāng)前步驟已是在區(qū)塊的區(qū)段上所進行的擦除以及擦除驗證程序的一部分，假如擦除驗證并未完成，控制器169會完成該區(qū)段上所進行的擦除驗證程序(步驟607)。擦除驗證只在當(dāng)前的區(qū)段上執(zhí)行，而非針對整個區(qū)塊的所有區(qū)段。

在步驟608中，控制器169會判斷SPV標(biāo)識的數(shù)值是否設(shè)定為0，其顯示在當(dāng)前被擦除的區(qū)段中已經(jīng)辨識出一或多個快速存儲單元。假如SPV標(biāo)識的數(shù)值為1，控制器169會暫停區(qū)塊上的擦除操作(步驟620)。假如有快速存儲單元在擦除區(qū)段被辨識出來(即，SPV標(biāo)識的數(shù)值為0)，控制器169會存取寄存器191以查找(look up)被辨識的快速存儲單元的地址(步驟610)。在步驟612中，控制器169會執(zhí)行一個輕微寫入程序(weak program sequence)，只針對被辨識的快速存儲單元進行更正。此輕微寫入程序包括(例如，通過偏壓安排供給電壓方塊168)施加一或多個電壓脈沖至被辨識的快速存儲單元。輕微寫入程序的偏壓脈沖可增加被辨識的快速存儲單元的閾值電壓。因此，快速存儲單元較不易在其他存儲單元處于一般讀取偏壓狀態(tài)的期間內(nèi)被導(dǎo)通(而造成漏電)。在完成輕微寫入程序之后，控制器169會繼續(xù)暫停區(qū)塊上的擦除操作(步驟620)。在步驟620暫停區(qū)塊上的擦除操作之后，控制器169(或存儲器175中的其他模塊)可以安全地在存儲器175中進行其他操作。

由于輕微寫入操作(步驟612)只會花費約數(shù)微秒(microseconds)的時間，因此圖6所例示的暫停擦除操作方法滿足暫停擦除指令對延遲時間的需求(約10微秒)。

在進行步驟620暫停區(qū)塊上的擦除操作之前，控制器169可以在寄存器191中儲存一狀態(tài)指示器(status indicator)，其是用來顯示區(qū)塊上的擦除操作要被暫停的步驟。例如，狀態(tài)指示器可以顯示：擦除操作被暫停之前的步驟是預(yù)寫入程序(圖3的步驟302)。狀態(tài)指示器可以顯示擦除操作被暫停之前正要被擦除的區(qū)段。狀態(tài)指示器也可以包括擦除操作被暫停之前，被施加至擦除區(qū)段的擦除脈沖的數(shù)目。在暫停完成之后，控制器可以由狀態(tài)指示器所顯示的步驟，重新繼續(xù)被暫停的擦除操作。

圖7是繪示在非揮法性存儲器陣列，例如圖1和圖2所繪示的存儲器175中的陣列160，上進行擦除和暫停擦除操作的方法流程圖。此存儲器陣列包括多個存儲單元區(qū)塊。每一區(qū)塊可以被整合存儲器175的主系統(tǒng)所發(fā)出的擦除指令加以辨識。每個區(qū)塊包括多個存儲單元區(qū)段。圖7所繪示的方法可以通過控制器169、偏壓安排供給電壓方塊168和存儲器175的其他構(gòu)件來實施。在本案例中，在非揮法性存儲器陣列上進行擦除和暫停 擦除操作的方法由步驟710開始。在步驟710中，控制器169會判斷存儲器175是否接收了(由整合存儲器175的主系統(tǒng)所發(fā)出的)擦除指令，用來辨識陣列160中多個區(qū)塊中的其中一個區(qū)塊，例如圖2所繪示的區(qū)塊#2。假如存儲器175接收了擦除指令，用來辨識陣列160中多個區(qū)塊中的其中一個區(qū)塊?？刂破?69會(隨同存儲器175的其他構(gòu)件)會擦除被辨識的區(qū)塊中的多個區(qū)段(例如圖2所繪示的區(qū)塊#2中的區(qū)段(0)到區(qū)段(15))?？刂破?69會促使地址譯碼器161選擇位于被辨識的區(qū)塊中每一區(qū)段里的存儲單元，并促使偏壓安排供給電壓方塊168施加擦除電壓，藉以降低區(qū)段中存儲單元的閾值電壓(例如，圖4所述的內(nèi)容)。

控制器169也會判斷每一區(qū)段中是否有過度擦除的存儲單元。如圖5所描述的內(nèi)容，控制器169會驗證位于區(qū)段中的存儲單元是否具有低于第一擦除驗證電平EV的閾值電壓(例如圖5的步驟512)?？刂破?69也會判斷區(qū)段中是否有過度擦除的存儲單元，其具有低于第二擦除驗證電平VL的閾值電壓(例如圖5的步驟508和510)。第二擦除驗證電平VL低于第一擦除驗證電平EV。在步驟730中，控制器169會紀錄區(qū)段中的過度擦除存儲單元。例如，控制器169可以紀錄區(qū)段中的單一過度擦除存儲單元(例如，圖5的步驟518所述，記錄快速存儲單元的地址)。

在判斷區(qū)段中是否有過度擦除的存儲單元之后，控制器169可以促使偏壓安排供給電壓方塊168施加溫和寫入脈沖至區(qū)段(例如圖5的步驟524)。在步驟740中，在施加溫和寫入脈沖至區(qū)段之前，控制器169會判斷存儲器175是否接收了暫停擦除指令。假如存儲器175接收暫停擦除指令是在施加溫和寫入脈沖被施加至區(qū)段之前，在步驟750中，控制器169會促使偏壓安排供給電壓方塊168施加更正脈沖至被記錄的存儲單元。如圖6所述，更正脈沖會增加被記錄(被過度擦除)的存儲單元的閾值電壓。

一種形成存儲器的方法，包括提供非易失性存儲器陣列，其包括多個存儲單元區(qū)塊，且每一區(qū)塊包括多個存儲單元區(qū)段；以及提供控制邏輯，其是構(gòu)建來針對擦除指令以辨識陣列中多個區(qū)塊中的其中一個區(qū)塊，擦除被辨識區(qū)塊中多個區(qū)段，并判斷每個區(qū)段中是否有過度擦除存儲單元。

綜上所述，雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本發(fā)明的精神 和范圍內(nèi)，當(dāng)可作各種的更動與潤飾。因此，本發(fā)明的保護范圍當(dāng)視隨附的權(quán)利要求范圍所界定的為準(zhǔn)。