本發(fā)明涉及一種存儲器管理方法，尤其涉及一種用于可復(fù)寫式非易失性存儲器模塊的存儲器管理方法、存儲器存儲裝置和存儲器控制電路單元。

背景技術(shù)：

數(shù)碼相機(jī)、移動電話與MP3播放器在這幾年來的成長十分迅速，使得消費(fèi)者對存儲媒體的需求也急速增加。由于快閃存儲器(例如，快閃存儲器)具有數(shù)據(jù)非易失性、省電、體積小等特性，所以非常適合內(nèi)裝于上述所舉例的各種便攜式多媒體裝置中。

一般來說，當(dāng)可復(fù)寫式非易失性存儲器模塊的使用時(shí)間和/或存取次數(shù)增加，從可復(fù)寫式非易失性存儲器模塊的存儲單元讀取的數(shù)據(jù)會包含越來越多的錯誤比特。然而，數(shù)據(jù)校正操作往往需要花費(fèi)大量的時(shí)間。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提出一種存儲器管理方法、存儲器存儲裝置，與存儲器控制電路單元，其能夠減少從可復(fù)寫式非易失性存儲器模塊中讀取的數(shù)據(jù)所包含的錯誤比特。

本發(fā)明的一范例實(shí)施例提出一種存儲器管理方法，其用于可復(fù)寫式非易失性存儲器模塊，所述可復(fù)寫式非易失性存儲器模塊包括多個(gè)存儲單元，所述存儲器管理方法包括：從所述存儲單元中取得第一存儲單元的抹除狀態(tài)電壓與所述第一存儲單元的程序化狀態(tài)電壓，其中所述第一存儲單元是操作于第一程序化模式；以及若所述抹除狀態(tài)電壓與所述程序化狀態(tài)電壓之間的間隙的寬度大于第一門檻值，將所述第一存儲單元操作于第二程序化模式，其中操作于所述第二程序化模式的所述第一存儲單元的多個(gè)第二狀態(tài)的第二數(shù)量小于或等于操作于所述第一程序化模式的所述第一存儲單元的多個(gè)第一狀態(tài)的第一數(shù)量。

在本發(fā)明的一范例實(shí)施例中，所述抹除狀態(tài)電壓是所述第一存儲單元的最抹除(most-erased)狀態(tài)電壓，并且所述程序化狀態(tài)電壓是所述第一存儲單元的最程序化(most-programmed)狀態(tài)電壓，其中取得所述抹除狀態(tài)電壓與所述程序化狀態(tài)電壓的步驟包括：在所述第一存儲單元被抹除之后，記錄所述最抹除狀態(tài)電壓；以及在所述第一存儲單元被程序化之后，記錄所述最程序化狀態(tài)電壓。

在本發(fā)明的一范例實(shí)施例中，所述存儲器管理方法還包括：若所述抹除狀態(tài)電壓與所述程序化狀態(tài)電壓之間的所述間隙的所述寬度不大于所述第一門檻值，將所述第一存儲單元操作于第三程序化模式，其中操作于所述第三程序化模式的所述第一存儲單元的多個(gè)第三狀態(tài)的第三數(shù)量小于所述第二數(shù)量。

在本發(fā)明的一范例實(shí)施例中，所述存儲器管理方法還包括：若所述抹除狀態(tài)電壓與所述程序化狀態(tài)電壓之間的所述間隙的所述寬度大于第二門檻值，將所述第一存儲單元操作于第四程序化模式，其中所述第二門檻值大于所述第一門檻值，其中操作于所述第四程序化模式的所述第一存儲單元的多個(gè)第四狀態(tài)的第四數(shù)量大于所述第二數(shù)量。

在本發(fā)明的一范例實(shí)施例中，所述存儲器管理方法還包括：若所述抹除狀態(tài)電壓和所述程序化狀態(tài)電壓之間的所述間隙的所述寬度不大于第一預(yù)設(shè)門檻值，則將所述第一存儲單元操作于錯誤校正模式中，其中所述第一預(yù)設(shè)門檻值小于所述第一門檻值。

在本發(fā)明的一范例實(shí)施例中，所述存儲器管理方法還包括：判斷所述抹除狀態(tài)電壓和所述程序化狀態(tài)電壓之間的所述間隙的所述寬度是否大于第二預(yù)設(shè)門檻值，其中所述第二預(yù)設(shè)門檻值大于所述第一門檻值；以及若所述抹除狀態(tài)電壓和所述程序化狀態(tài)電壓之間的所述間隙的所述寬度不大于所述第二預(yù)設(shè)門檻值，則判斷所述間隙的所述寬度是否大于所述第一門檻值；以及若所述抹除狀態(tài)電壓和所述程序化狀態(tài)電壓之間的所述間隙的所述寬度大于所述第二預(yù)設(shè)門檻值，則保持將所述第一存儲單元操作于所述第一程序化模式而不執(zhí)行判斷所述間隙的所述寬度是否大于所述第一門檻值的步驟。

在本發(fā)明的一范例實(shí)施例中，所述存儲器管理方法還包括：將指示所述第一存儲單元不操作于所述第一程序化模式的信息記錄在所述可復(fù)寫式非易 失性存儲器模塊的管理區(qū)中。

在本發(fā)明的一范例實(shí)施例中，所述管理區(qū)中的第二存儲單元的第二可靠度高于所述第一存儲單元的第一可靠度。

本發(fā)明的另一范例實(shí)施例提出一種存儲器存儲裝置，其包括連接接口單元、可復(fù)寫式非易失性存儲器模塊及存儲器控制電路單元。所述連接接口單元用以電性連接至主機(jī)系統(tǒng)。所述可復(fù)寫式非易失性存儲器模塊包括多個(gè)存儲單元。所述存儲器控制電路單元電性連接至所述連接接口單元與所述可復(fù)寫式非易失性存儲器模塊。所述存儲器控制電路單元是用以取得所述存儲單元中的第一存儲單元的抹除狀態(tài)電壓和所述第一存儲單元的程序化狀態(tài)電壓，其中所述第一存儲單元是操作于第一程序化模式，其中若所述抹除狀態(tài)電壓和所述程序化狀態(tài)電壓之間的間隙的寬度大于第一門檻值，所述存儲器控制電路單元還用以將所述第一存儲單元操作于第二程序化模式，其中操作于所述第二程序化模式的所述第一存儲單元的多個(gè)第二狀態(tài)的第二數(shù)量小于或等于操作于所述第一程序化模式的所述第一存儲單元的多個(gè)第一狀態(tài)的第一數(shù)量。

在本發(fā)明的一范例實(shí)施例中，所述抹除狀態(tài)電壓是所述第一存儲單元的最抹除狀態(tài)電壓，并且所述程序化狀態(tài)電壓是所述第一存儲單元的最程序化狀態(tài)電壓，其中所述存儲器控制電路單元取得所述抹除狀態(tài)電壓和所述程序化狀態(tài)電壓的操作包括：在所述第一存儲單元被抹除之后，記錄所述最抹除狀態(tài)電壓；以及在所述第一存儲單元被程序化之后，記錄所述最程序化狀態(tài)電壓。

在本發(fā)明的一范例實(shí)施例中，若所述抹除狀態(tài)電壓和所述程序化狀態(tài)電壓之間的所述間隙的所述寬度不大于所述第一門檻值，所述存儲器控制電路單元還用以將所述第一存儲單元操作于第三程序化模式，其中操作于所述第三程序化模式的所述第一存儲單元的多個(gè)第三狀態(tài)的第三數(shù)量小于所述第二數(shù)量。

在本發(fā)明的一范例實(shí)施例中，若所述抹除狀態(tài)電壓和所述程序化狀態(tài)電壓之間的所述間隙的所述寬度大于第二門檻值，則所述存儲器控制電路單元還用以將所述第一存儲單元操作于第四程序化模式，其中所述第二門檻值大于所述第一門檻值，其中操作于所述第四程序化模式的所述第一存儲單元的 多個(gè)第四狀態(tài)的第四數(shù)量大于所述第二數(shù)量。

在本發(fā)明的一范例實(shí)施例中，若所述抹除狀態(tài)電壓和所述程序化狀態(tài)電壓之間的所述間隙的所述寬度不大于第一預(yù)設(shè)門檻值，則所述存儲器控制電路單元還用以將所述第一存儲單元操作于錯誤校正模式，其中所述第一預(yù)設(shè)門檻值小于所述第一門檻值。

在本發(fā)明的一范例實(shí)施例中，所述存儲器控制電路單元還用以判斷所述抹除狀態(tài)電壓和所述程序化狀態(tài)電壓之間的所述間隙的所述寬度是否大于第二預(yù)設(shè)門檻值，其中所述第二預(yù)設(shè)門檻值大于所述第一門檻值，其中若所述抹除狀態(tài)電壓和所述程序化狀態(tài)電壓之間的所述間隙的所述寬度不大于所述第二預(yù)設(shè)門檻值，則所述存儲器控制電路單元還用以判斷所述間隙的所述寬度是否大于所述第一門檻值，其中若所述抹除狀態(tài)電壓和所述程序化狀態(tài)電壓之間的所述間隙的所述寬度大于所述第二預(yù)設(shè)門檻值，則所述存儲器控制電路單元還用以保持將所述第一存儲單元操作于所述第一程序化模式而不執(zhí)行判斷所述間隙的所述寬度是否大于所述第一預(yù)設(shè)門檻值的操作。

在本發(fā)明的一范例實(shí)施例中，所述存儲器控制電路單元還用以將指示所述第一存儲單元不操作于所述第一程序化模式的信息記錄在所述可復(fù)寫式非易失性存儲器模塊的管理區(qū)中。

在本發(fā)明的一范例實(shí)施例中，所述管理區(qū)中的第二存儲單元的第二可靠度高于所述第一存儲單元的第一可靠度。

本發(fā)明的另一范例實(shí)施例提出一種存儲器控制電路單元，其用以控制可復(fù)寫式非易失性存儲器模塊，所述存儲器控制電路單元包括主機(jī)接口、存儲器接口及存儲器管理電路。所述主機(jī)接口用以電性連接至主機(jī)系統(tǒng)。所述存儲器接口用以電性連接至所述可復(fù)寫式非易失性存儲器模塊，其中所述可復(fù)寫式非易失性存儲器模塊包括多個(gè)存儲單元。所述存儲器管理電路電性連接至所述主機(jī)接口和所述存儲器接口。所述存儲器管理電路用以取得所述存儲單元中的第一存儲單元的抹除狀態(tài)電壓和所述第一存儲單元的程序化狀態(tài)電壓，其中所述第一存儲單元操作于第一程序化模式，其中若所述抹除狀態(tài)電壓和所述程序化狀態(tài)電壓之間的間隙的寬度大于第一門檻值，則所述存儲器管理電路還用以將所述第一存儲單元操作于第二程序化模式，其中操作于所述第二程序化模式的所述第一存儲單元的多個(gè)第二狀態(tài)的第二數(shù)量小于或等 于操作于所述第一程序化模式的所述第一存儲單元的多個(gè)第一狀態(tài)的第一數(shù)量。

在本發(fā)明的一范例實(shí)施例中，所述抹除狀態(tài)電壓是所述第一存儲單元的最抹除狀態(tài)電壓，并且所述程序化狀態(tài)電壓是所述第一存儲單元的最程序化狀態(tài)電壓，其中所述存儲器管理電路取得所述抹除狀態(tài)電壓和所述程序化狀態(tài)電壓的操作包括：在所述第一存儲單元被抹除之后，記錄所述最抹除狀態(tài)電壓；以及在所述第一存儲單元被程序化之后，記錄所述最程序化狀態(tài)電壓。

在本發(fā)明的一范例實(shí)施例中，若所述抹除狀態(tài)電壓和所述程序化狀態(tài)電壓之間的所述間隙的所述寬度不大于所述第一門檻值，則所述存儲器管理電路還用以將所述第一存儲單元操作于第三程序化模式，其中操作于所述第三程序化模式的所述第一存儲單元的多個(gè)第三狀態(tài)的第三數(shù)量小于所述第二數(shù)量。

在本發(fā)明的一范例實(shí)施例中，若所述抹除狀態(tài)電壓和所述程序化狀態(tài)電壓之間的所述間隙的所述寬度大于第二門檻值，則所述存儲器控制電路單元還用以將所述第一存儲單元操作于第四程序化模式，其中所述第二門檻值大于所述第一門檻值，其中操作于所述第四程序化模式的所述第一存儲單元的多個(gè)第四狀態(tài)的第四數(shù)量大于所述第二數(shù)量。

在本發(fā)明的一范例實(shí)施例中，若所述抹除狀態(tài)電壓和所述程序化狀態(tài)電壓之間的所述間隙的所述寬度不大于第一預(yù)設(shè)門檻值，則所述存儲器管理電路還用以將所述第一存儲單元操作于錯誤校正模式，其中所述第一預(yù)設(shè)門檻值小于所述第一門檻值。

在本發(fā)明的一范例實(shí)施例中，所述存儲器管理電路還用以判斷所述抹除狀態(tài)電壓和所述程序化狀態(tài)電壓之間的所述間隙的所述寬度是否大于第二預(yù)設(shè)門檻值，其中所述第二預(yù)設(shè)門檻值大于所述第一門檻值，其中若所述抹除狀態(tài)電壓和所述程序化狀態(tài)電壓之間的所述間隙的所述寬度不大于所述第二預(yù)設(shè)門檻值，則所述存儲器管理電路還用以判斷所述間隙的所述寬度是否大于所述第一門檻值；其中若所述抹除狀態(tài)電壓和所述程序化狀態(tài)電壓之間的所述間隙的所述寬度大于所述第二預(yù)設(shè)門檻值，則所述存儲器管理電路還用以保持將所述第一存儲單元操作于所述第一程序化模式而不執(zhí)行判斷所述間隙的所述寬度是否大于所述第一門檻值的操作。

在本發(fā)明的一范例實(shí)施例中，所述存儲器管理電路還用以將指示所述第一存儲單元不操作于所述第一程序化模式的信息記錄在所述可復(fù)寫式非易失性存儲器模塊的一管理區(qū)中。

在本發(fā)明的一范例實(shí)施例中，所述管理區(qū)中的第二存儲單元的第二可靠度高于所述第一存儲單元的第一可靠度。

基于上述，根據(jù)一個(gè)存儲單元的抹除狀態(tài)電壓和程序化狀態(tài)電壓，一個(gè)程序化模式可以被決定并且被來操作此存儲單元。藉此，從此存儲單元中讀取的數(shù)據(jù)所包含的錯誤比特可被減少，并可延長可復(fù)寫式非易失性存儲器模塊的壽命。

為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉范例實(shí)施例，并配合附圖作詳細(xì)說明如下。

附圖說明

圖1是本發(fā)明的一范例實(shí)施例所示出的主機(jī)系統(tǒng)與存儲器存儲裝置的示意圖；

圖2是本發(fā)明的一范例實(shí)施例所示出的電腦、輸入/輸出裝置與存儲器存儲裝置的示意圖；

圖3是本發(fā)明的一范例實(shí)施例所示出的主機(jī)系統(tǒng)與存儲器存儲裝置的示意圖；

圖4是圖1的存儲器存儲裝置的結(jié)構(gòu)方塊圖；

圖5是本發(fā)明的一范例實(shí)施例所示出的可復(fù)寫式非易失性存儲器模塊的結(jié)構(gòu)方塊圖；

圖6是本發(fā)明的一范例實(shí)施例所示出的存儲單元陣列的示意圖；

圖7是本發(fā)明的一范例實(shí)施例所示出的浮動?xùn)艠O存儲單元的示意圖；

圖8是本發(fā)明的一范例實(shí)施例所示出的電荷捕獲層存儲單元的示意圖；

圖9是本發(fā)明的一范例實(shí)施例所示出的存儲器控制電路單元的結(jié)構(gòu)方塊圖；

圖10是本發(fā)明的一范例實(shí)施例所示出的存儲單元的臨界電壓分布的示意圖；

圖11是本發(fā)明的另一范例實(shí)施例所示出的存儲單元的臨界電壓分布的 示意圖；

圖12是本發(fā)明的另一范例實(shí)施例所示出的存儲單元的臨界電壓分布的示意圖；

圖13是本發(fā)明的一范例實(shí)施例所示出的待處理的退化臨界電壓分布的示意圖；

圖14a-14c是本發(fā)明的一范例實(shí)施例所示出的管理存儲單元的操作的示意圖；

圖15是本發(fā)明的一范例實(shí)施例所示出的存儲器管理方法的流程圖；

圖16是本發(fā)明的另一范例實(shí)施例所示出的存儲器管理方法的流程圖。

附圖標(biāo)記說明：

10：存儲器存儲裝置；

11：主機(jī)系統(tǒng)；

12：電腦；

122：微處理器；

124：隨機(jī)存取存儲器；

126：系統(tǒng)總線；

128：數(shù)據(jù)傳輸接口；

13：輸入/輸出裝置；

21：鼠標(biāo)；

22：鍵盤；

23：顯示器；

24：打印機(jī)；

25：隨身盤；

26：存儲卡；

27：固態(tài)硬盤；

31：數(shù)碼相機(jī)；

32：SD卡；

33：MMC卡；

34：存儲棒；

35：CF卡；

36：嵌入式存儲裝置；

402：連接接口單元；

404：存儲器控制電路單元；

406：可復(fù)寫式非易失性存儲器模塊；

502：存儲單元陣列；

504：字線控制電路；

506：位線控制電路；

508：行譯碼器；

510：數(shù)據(jù)輸入/輸出緩沖器；

512：控制電路；

602：存儲單元；

604：位線；

606：字線；

608：共用源極線；

612：選擇柵漏極晶體管；

614：選擇柵源極晶體管；

712CG、812CG：控制柵極；

714FG：浮動?xùn)艠O；

714TP：浮動?xùn)艠O的上表面；

714BT：浮動?xùn)艠O的下表面；

716、816：P型基板；

814CTL：電荷捕獲層；

902：存儲器管理電路；

904：主機(jī)接口；

906：存儲器接口；

908：錯誤檢查與校正電路；

910：緩沖存儲器；

912：電源管理電路；

1010、1020、1110、1120、1130、1140、1210、1220、1230、1240、1250、1260、1270、1280、1310、1320：狀態(tài)；

1330：重疊區(qū)域；

S1501、S1502、S1503、S1504、S1505、S1506、S1507、S1508、S1601、S1602、S1603、S1604、S1605、S1606、S1607、S1608、S1609：存儲器管理方法的步驟。

具體實(shí)施方式

一般來說，存儲器存儲裝置(也稱存儲器存儲系統(tǒng))包括可復(fù)寫式非易失性存儲器模塊和控制器(也稱控制電路)。存儲器存儲裝置通常與主機(jī)系統(tǒng)一起使用，使得主機(jī)系統(tǒng)可以從存儲器存儲裝置中讀寫數(shù)據(jù)。

圖1是本發(fā)明的一范例實(shí)施例所示出的主機(jī)系統(tǒng)和存儲器存儲裝置的示意圖。圖2是本發(fā)明的一范例實(shí)施例所示出的電腦、輸入/輸出裝置與存儲器存儲裝置的示意圖。

請參照圖1，主機(jī)系統(tǒng)11包括電腦12和輸入/輸出裝置13。電腦12包括微處理器122、隨機(jī)存取存儲器(random access memory,簡稱RAM)124、系統(tǒng)總線126以及數(shù)據(jù)傳輸接口128。舉例來說，如圖2所示，輸入/輸出裝置13包括鼠標(biāo)21、鍵盤22、顯示器23與打印機(jī)24。必須了解的是，在圖2中所示出的裝置并非用以限定輸入/輸出裝置13，輸入/輸出裝置13可還包括其他裝置。

在一范例實(shí)施例中，存儲器存儲裝置10是通過數(shù)據(jù)傳輸接口128電性連接至主機(jī)系統(tǒng)11的其他裝置。通過使用微處理器122、隨機(jī)存取存儲器124與輸入/輸出裝置13，可將數(shù)據(jù)寫入至存儲器存儲裝置10中，或者從存儲器存儲裝置10中讀取數(shù)據(jù)。舉例來說，如圖2所示，存儲器存儲裝置10可以是諸如隨身盤25、存儲卡26或固態(tài)硬盤27等的可復(fù)寫式非易失性存儲器存儲裝置。

圖3是本發(fā)明的一范例實(shí)施例所示出的主機(jī)系統(tǒng)與存儲器存儲裝置的示意圖。

一般來說，主機(jī)系統(tǒng)11為可實(shí)質(zhì)地與存儲器存儲裝置10配合以存儲數(shù)據(jù)的任意系統(tǒng)。在本范例實(shí)施例中，主機(jī)系統(tǒng)11示出為電腦系統(tǒng)。然而，在另一范例實(shí)施例中主機(jī)系統(tǒng)11可以是數(shù)碼相機(jī)、攝影機(jī)、通信裝置、音頻播放器或視頻播放器等系統(tǒng)。例如，在主機(jī)系統(tǒng)為數(shù)碼相機(jī)(攝影機(jī))31時(shí)，可 復(fù)寫式非易失性存儲器存儲裝置則為SD卡32、MMC卡33、存儲棒(memory stick)34、CF卡35或嵌入式存儲裝置36(如圖3所示)。嵌入式存儲裝置36包括嵌入式多媒體卡(Embedded MMC,簡稱eMMC)。值得一提的是，嵌入式多媒體卡是直接電性連接于主機(jī)系統(tǒng)的基板上。

圖4是圖1的存儲器存儲裝置的結(jié)構(gòu)方塊圖。

請參照圖4，存儲器存儲裝置10包括連接接口單元402、存儲器控制電路單元404與可復(fù)寫式非易失性存儲器模塊406。

在本范例實(shí)施例中，連接接口單元402是相容于串行高級技術(shù)附件(Serial Advanced Technology Attachment,簡稱SATA)標(biāo)準(zhǔn)。然而，本發(fā)明不限于此，連接接口單元402也可以是相容于并行高級技術(shù)附件(Parallel Advanced Technology Attachment,簡稱PATA)標(biāo)準(zhǔn)、電氣和電子工程師協(xié)會(Institute of Electrical and Electronic Engineers,簡稱IEEE)1394標(biāo)準(zhǔn)、高速周邊元件連接接口(Peripheral Component Interconnect Express,簡稱PCI Express)標(biāo)準(zhǔn)、通用序列總線(Universal Serial Bus,簡稱USB)、安全數(shù)碼(Secure Digital,簡稱SD)接口標(biāo)準(zhǔn)、超高速一代(Ultra High Speed-I,簡稱UHS-I)接口標(biāo)準(zhǔn)、超高速二代(Ultra High Speed-II,簡稱UHS-II)接口標(biāo)準(zhǔn)、存儲棒(Memory Stick,簡稱MS)接口標(biāo)準(zhǔn)、多媒體存儲卡(Multi Media Card,簡稱MMC)接口標(biāo)準(zhǔn)、嵌入式多媒體存儲卡(Embedded Multimedia Card,簡稱eMMC)接口標(biāo)準(zhǔn)、通用快閃存儲器(Universal Flash Storage,簡稱UFS)接口標(biāo)準(zhǔn)、小型快閃(Compact Flash,簡稱CF)接口標(biāo)準(zhǔn)、整合式驅(qū)動電子接口(Integrated Device Electronics,簡稱IDE)標(biāo)準(zhǔn)或其他適合的標(biāo)準(zhǔn)。連接接口單元402與存儲器控制電路單元404是被封裝至一個(gè)芯片當(dāng)中，或者連接接口單元402也可以是布設(shè)在包含有存儲器控制電路單元404的芯片之外。

存儲器控制電路單元404用以執(zhí)行多個(gè)邏輯門或多個(gè)以硬件形式或固件形式實(shí)作的控制指令，以根據(jù)主機(jī)系統(tǒng)11的指令在可復(fù)寫式非易失性存儲器模塊406中進(jìn)行數(shù)據(jù)的寫入、讀取與抹除等操作。

可復(fù)寫式非易失性存儲器模塊406被電性連接至存儲器控制電路單元404并且用以存儲從主機(jī)系統(tǒng)11寫入的數(shù)據(jù)?？蓮?fù)寫式非易失性存儲器模塊406可以是與非門(NAND)快閃存儲器模塊、或非門(NOR)快閃存儲器模塊或是其他形式的快閃存儲器模塊。

圖5是本發(fā)明的一范例實(shí)施例所示出的可復(fù)寫式非易失性存儲器模塊的結(jié)構(gòu)方塊圖。圖6是本發(fā)明的一范例實(shí)施例所示出的存儲單元陣列的示意圖。

請參照圖5，可復(fù)寫式非易失性存儲器模塊406包括存儲單元陣列502、字線控制電路504、位線控制電路506、行譯碼器508、數(shù)據(jù)輸入/輸出緩沖器510以及控制電路512。

在本范例實(shí)施例中，存儲單元陣列502包括用以存儲數(shù)據(jù)的多個(gè)存儲單元602、多個(gè)選擇柵漏極(select gate drain,簡稱SGD)晶體管612與多個(gè)選擇柵源極(select gate source,簡稱SGS)晶體管614，以及連接此些存儲單元的多條位線604、多條字線606、與共用源極線608(如圖6所示)。存儲單元602是以陣列方式(或以三維堆疊方式)配置在位線604與字線606的交叉點(diǎn)上。當(dāng)從存儲器控制電路單元404接收到寫入指令或讀取指令時(shí)，控制電路512會控制字線控制電路504、位線控制電路506、行譯碼器508、數(shù)據(jù)輸入/輸出緩沖器510來寫入數(shù)據(jù)至存儲單元陣列502或從存儲單元陣列502中讀取數(shù)據(jù)，其中字線控制電路504用以控制施予至字線606的電壓，位線控制電路506用以控制施予至位線604的電壓，行譯碼器508依據(jù)指令中的列地址以選擇對應(yīng)的位線，并且數(shù)據(jù)輸入/輸出緩沖器510用以暫存數(shù)據(jù)。

可復(fù)寫式非易失性存儲器模塊406中的每一個(gè)存儲單元可以通過改變存儲單元的臨界電壓來存儲一或多個(gè)比特?cái)?shù)據(jù)。特別是，在每一個(gè)存儲單元中，控制柵極與通道之間有一電荷存儲層。施予寫入電壓至控制柵極可改變電荷存儲層中的電子數(shù)量，從而改變存儲單元的臨界電壓。改變臨界電壓的此一過程也被稱之為“寫入數(shù)據(jù)至存儲單元”或是“程序化存儲單元”。存儲單元陣列502中的每一個(gè)存儲單元依據(jù)臨界電壓的變化而有多個(gè)存儲狀態(tài)。此外，存儲單元所屬的存儲狀態(tài)可通過施予讀取電壓來決定，以獲得存儲在存儲單元中的比特?cái)?shù)據(jù)。在本范例實(shí)施例中，每一存儲單元的電荷存儲層可以是浮動?xùn)艠O或是電荷捕獲層。

圖7是本發(fā)明的一范例實(shí)施例所示出的浮動?xùn)艠O存儲單元的示意圖。

請參照圖7，浮動?xùn)艠O存儲單元包括控制柵極712CG、浮動?xùn)艠O714FG以及P型基板(或井)716。當(dāng)控制柵極712CG被施予正電壓并且P型基板(或井)716接地時(shí)，浮動?xùn)艠O714FG的上表面714TP是帶負(fù)電并且浮動?xùn)艠O714FG的下表面714BT是帶正電。在此情況下，浮動?xùn)艠O存儲單元中可存儲 的電量的理論上限為qN_D×H，其中q為基本電荷、N_D為浮動?xùn)艠O614FG的施主密度(doner density)，并且H為浮動?xùn)艠O的高度。然而，理論上限并非實(shí)際上限，一些不規(guī)律的事件也可能會驅(qū)使所述存儲的電量超出所述上限。

圖8是本發(fā)明的一范例實(shí)施例所示出的電荷捕獲層存儲單元的示意圖。

請參照圖8，電荷捕獲層存儲單元包括控制柵極812CG、電荷捕獲層814CTL與P型基板(或井)816。在此例中，電荷捕獲層存儲單元中可存儲的電量的理論上限為qN_t，其中N_t為電荷捕獲層814CTL的陷阱密度(trap density)。然而，理論上限并非實(shí)際上限，一些不規(guī)律的事件也可能會使此存儲電量超出極值之外。

圖9是本發(fā)明的一范例實(shí)施例所示出的存儲器控制電路單元的結(jié)構(gòu)方塊圖。

請參照圖9，存儲器控制電路單元404包括存儲器管理電路902、主機(jī)接口904、存儲器接口906和錯誤檢查與校正電路908。

存儲器管理電路902是用以控制存儲器控制電路單元404的整體運(yùn)作。特別是，存儲器管理電路902具有多個(gè)控制指令。在存儲器存儲裝置10的操作過程中，此些控制指令會被執(zhí)行以執(zhí)行諸如寫入、讀取和抹除數(shù)據(jù)等的各種操作。存儲器控制電路單元404的操作方法類似于存儲器管理電路902的操作方法，因此以下省略相關(guān)的描述。

在本范例實(shí)施例中，存儲器管理電路902的控制指令是以固件形式來實(shí)作。舉例來說，存儲器管理電路902具有微處理器單元(未示出)與只讀存儲器(未示出)，而控制指令是燒錄在只讀存儲器中。在存儲器存儲裝置10的操作過程中，微處理器單元會執(zhí)行控制指令來完成寫入、讀取或抹除數(shù)據(jù)等操作。

在另一范例實(shí)施例中，存儲器管理電路902的控制指令也可以程序碼的形式存儲在可復(fù)寫式非易失性存儲器模塊406的特定區(qū)域(例如，存儲器中專用以存放系統(tǒng)數(shù)據(jù)的系統(tǒng)區(qū))中。此外，存儲器管理電路902具有微處理器單元(未示出)、只讀存儲器(未示出)，以及隨機(jī)存取存儲器(未示出)。尤其是，只讀存儲器中具有開機(jī)碼(boot code)，當(dāng)存儲器控制電路單元404被使能時(shí)，微處理器單元會執(zhí)行此開機(jī)碼來將存儲在可復(fù)寫式非易失性存儲器模塊406中的控制指令載入至存儲器管理電路902的隨機(jī)存取存儲器中。然后，微處理器單元會執(zhí)行此些控制指令來完成寫入、讀取或抹除數(shù)據(jù)等操作。

此外，在另一范例實(shí)施例中，存儲器管理電路902的控制指令也可以是以硬件形式被實(shí)作。例如，存儲器管理電路902包括微控制器、存儲器寫入電路、存儲器讀取電路、存儲器抹除電路與數(shù)據(jù)處理電路。存儲器寫入電路、存儲器讀取電路、存儲器抹除電路與數(shù)據(jù)處理電路皆電性連接至微處理器。存儲器寫入電路用以對可復(fù)寫式非易失性存儲器模塊406下達(dá)寫入指令以將數(shù)據(jù)寫入至可復(fù)寫式非易失性存儲器模塊406中；存儲器讀取電路用以對可復(fù)寫式非易失性存儲器模塊406下達(dá)讀取指令以從可復(fù)寫式非易失性存儲器模塊406中讀取數(shù)據(jù)；存儲器抹除電路用以對可復(fù)寫式非易失性存儲器模塊406下達(dá)抹除指令以將數(shù)據(jù)從可復(fù)寫式非易失性存儲器模塊406中抹除；而數(shù)據(jù)處理電路用以處理欲寫入至可復(fù)寫式非易失性存儲器模塊406的數(shù)據(jù)以及欲從可復(fù)寫式非易失性存儲器模塊106中讀取的數(shù)據(jù)。

主機(jī)接口904電性連接至存儲器管理電路902并且用以接收和識別從主機(jī)系統(tǒng)11所傳送的指令與數(shù)據(jù)。換句話說，從主機(jī)系統(tǒng)11傳送的指令與數(shù)據(jù)會通過主機(jī)接口904被傳送至存儲器管理電路902。在本范例實(shí)施例中，主機(jī)接口904是相容于串行高級技術(shù)附件(SATA)標(biāo)準(zhǔn)。然而，必須了解的是，本發(fā)明不限于此，主機(jī)接口904也可以是相容于并行高級技術(shù)附件(PATA)標(biāo)準(zhǔn)、電氣和電子工程師協(xié)會(IEEE)1394標(biāo)準(zhǔn)、高速周邊元件連接接口(PCI Express)標(biāo)準(zhǔn)、通用序列總線(USB)、安全數(shù)碼(SD)接口標(biāo)準(zhǔn)、超高速一代(UHS-I)接口標(biāo)準(zhǔn)、超高速二代(UHS-II)接口標(biāo)準(zhǔn)、存儲棒(MS)接口標(biāo)準(zhǔn)、多媒體存儲卡(MMC)接口標(biāo)準(zhǔn)、嵌入式多媒體存儲卡(eMMC)接口標(biāo)準(zhǔn)、通用快閃存儲器(UFS)接口標(biāo)準(zhǔn)、小型快閃(CF)接口標(biāo)準(zhǔn)、整合式驅(qū)動電子接口(IDE)標(biāo)準(zhǔn)或其他適合數(shù)據(jù)傳輸?shù)臉?biāo)準(zhǔn)。

存儲器接口906是電性連接至存儲器管理電路902并且用以存取可復(fù)寫式非易失性存儲器模塊406。也就是說，欲寫入至可復(fù)寫式非易失性存儲器模塊406的數(shù)據(jù)會經(jīng)由存儲器接口906轉(zhuǎn)換為可復(fù)寫式非易失性存儲器模塊406所能接受的格式。特別是，當(dāng)存儲器管理電路902欲存取可復(fù)寫式非易失性存儲器模塊406時(shí)，存儲器接口906會傳送對應(yīng)的指令序列。此些指令序列包括來自總線的一或多個(gè)信號或數(shù)據(jù)。例如，在讀取指令序列中，會包括諸如識別碼和存儲器地址等信息。

錯誤檢查與校正電路908是電性連接至存儲器管理電路902并且用以執(zhí) 行錯誤檢查與校正程序以確保數(shù)據(jù)的正確性。特別是，當(dāng)存儲器管理電路902從主機(jī)系統(tǒng)11中接收到寫入指令時(shí)，錯誤檢查與校正電路908會為對應(yīng)此寫入指令的數(shù)據(jù)產(chǎn)生對應(yīng)的錯誤校正碼(ECC)和/或錯誤檢測碼(EDC)，并且存儲器管理電路902會將對應(yīng)此寫入指令的數(shù)據(jù)與對應(yīng)的錯誤校正碼和/或錯誤檢測碼寫入至可復(fù)寫式非易失性存儲器模塊406中。之后，當(dāng)存儲器管理電路902從可復(fù)寫式非易失性存儲器模塊406中讀取數(shù)據(jù)時(shí)會同時(shí)從可復(fù)寫式非易失性存儲器模塊406讀取此數(shù)據(jù)對應(yīng)的錯誤校正碼和/或錯誤檢測碼，并且錯誤檢查與校正電路908會依據(jù)此錯誤校正碼和/或錯誤檢測碼對所讀取的數(shù)據(jù)執(zhí)行錯誤檢查與校正程序。

在一范例實(shí)施例中，存儲器控制電路單元404還包括緩沖存儲器910與電源管理電路912。緩沖存儲器910電性連接至存儲器管理電路902并且用以暫存來自主機(jī)系統(tǒng)11的數(shù)據(jù)與指令或來自可復(fù)寫式非易失性存儲器模塊406的數(shù)據(jù)。電源管理電路912電性連接至存儲器管理電路902并且用以控制存儲器存儲裝置10的電源。

可復(fù)寫式非易失性存儲器模塊406中的存儲單元會構(gòu)成多個(gè)實(shí)體程序化單元，并且此些實(shí)體程序化單元會構(gòu)成多個(gè)實(shí)體抹除單元。特別是，在同一條字線上的存儲單元構(gòu)成一或多個(gè)實(shí)體程序化單元。如果每一個(gè)存儲單元可以存儲兩個(gè)以上的比特，則在同一條字線上的實(shí)體程序化單元至少可以被劃分為下實(shí)體程序化單元和上實(shí)體程序化單元。一般來說，下實(shí)體程序化單元的寫入速度快于上實(shí)體程序化單元的寫入速度，或下實(shí)體程序化單元的可靠度高于上實(shí)體程序化單元的可靠度。

在本范例實(shí)施例中，實(shí)體程序化單元為程序化的最小單元。即，實(shí)體程序化單元為寫入數(shù)據(jù)的最小單元。例如，實(shí)體程序化單元可以是實(shí)體頁面(page)或?qū)嶓w扇區(qū)(sector)。若實(shí)體程序化單元是實(shí)體頁面，則此實(shí)體程序化單元通常包括數(shù)據(jù)比特區(qū)與冗余比特區(qū)。數(shù)據(jù)比特區(qū)包含多個(gè)實(shí)體扇區(qū)用以存儲使用者的數(shù)據(jù)，而冗余比特區(qū)用以存儲系統(tǒng)數(shù)據(jù)(例如，錯誤校正碼)。在本范例實(shí)施例中，數(shù)據(jù)比特區(qū)包含32個(gè)實(shí)體扇區(qū)，并且每一個(gè)實(shí)體扇區(qū)的大小為512比特組。然而，在另一范例實(shí)施例中，數(shù)據(jù)比特區(qū)也可以包括8、16或者更多或更少的實(shí)體扇區(qū)，實(shí)體扇區(qū)的數(shù)量和大小并不限于此。另一方面，實(shí)體抹除單元為抹除的最小單元。也就是說，每一實(shí)體抹除單元包含同時(shí)被 抹除的一最小數(shù)量的存儲單元。舉例來說，實(shí)體抹除單元可以是實(shí)體區(qū)塊。

圖10是本發(fā)明的一范例實(shí)施例所示出的存儲單元的臨界電壓分布的示意圖。

請參照圖10，在寫入數(shù)據(jù)至多個(gè)存儲單元之后，此些存儲單元的臨界電壓分布包括1010和1020兩個(gè)狀態(tài)。狀態(tài)1010和1020分別代表比特值“1”和“0”。例如，具有較低電壓峰值的狀態(tài)1010代表比特值“1”，并且具有較高電壓峰值的狀態(tài)1020代表比特值“0”。通過施予介于狀態(tài)1010和狀態(tài)1020間的讀取電壓至此些存儲單元，可以取得此些存儲單元所存儲的數(shù)據(jù)。舉例來說，對應(yīng)于某一讀取電壓，臨界電壓低于此讀取電壓的存儲單元可被識別為存儲比特值“1”，而臨界電壓高于此讀取電壓的其他存儲單元則可被識別為存儲比特值“0”。在本范例實(shí)施例中，每一個(gè)存儲單元包含兩個(gè)狀態(tài)也稱作其被操作于二階存儲單元(two level cell,簡稱2LC)程序化模式。每一個(gè)操作在二階存儲單元程序化模式的存儲單元可用以存儲一個(gè)比特的數(shù)據(jù)。然而，在另一范例實(shí)施例中，狀態(tài)1010是代表比特值“0”，而狀態(tài)1020是代表比特值“1”。

圖11是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的存儲單元的臨界電壓分布的示意圖。

請參照圖11，在寫入數(shù)據(jù)至多個(gè)存儲單元之后，此些存儲單元的臨界電壓分布包括1110至1140四個(gè)狀態(tài)。此些狀態(tài)1110至1140分別表示比特值“11”、“10”、“00”和“01”。例如，狀態(tài)1110是代表比特值“11”，狀態(tài)1120是代表比特值“10”，狀態(tài)1130是代表比特值“00”，以及狀態(tài)1140是代表比特值“01”。通過施予不同的讀取電壓至此些存儲單元中，可以取得存儲在此些存儲單元中的數(shù)據(jù)。在本范例實(shí)施例中，每一個(gè)存儲單元包含四個(gè)狀態(tài)，也稱作此些存儲單元被操作于四階存儲單元(four level cell,簡稱4LC)程序化模式。每一操作在四階存儲單元程序化模式的存儲單元可用以存儲兩個(gè)比特的數(shù)據(jù)。然而，狀態(tài)1110至1140中的每一狀態(tài)所代表的數(shù)據(jù)可能根據(jù)不同的設(shè)計(jì)而有所不同。

圖12是本發(fā)明的另一范例實(shí)施例所示出的存儲單元的臨界電壓分布的示意圖。

請參照圖12，在寫入數(shù)據(jù)至多個(gè)存儲單元之后，此些存儲單元的臨界電 壓分布包括1210至1280八個(gè)狀態(tài)。此些狀態(tài)1210至1280分別表示比特值“111”、“110”、“100”、“101”、“001”、“000”、“010”和“011”。通過施予不同的讀取電壓至此些存儲單元中，可以讀取存儲在此些存儲單元中的數(shù)據(jù)。在本范例實(shí)施例中，每一個(gè)存儲單元包含八個(gè)狀態(tài)，也稱作此些存儲單元被操作于八階存儲單元(eight level cell,簡稱8LC)程序化模式。每一操作在八階存儲單元程序化模式的存儲單元可用以存儲三個(gè)比特的數(shù)據(jù)。然而，狀態(tài)1210至1280中的每一狀態(tài)所代表的數(shù)據(jù)可能根據(jù)不同的設(shè)計(jì)而有所不同。

必須注意的是，在另一范例實(shí)施例中，每一存儲單元的狀態(tài)的數(shù)量也可以是三、五、六、七或更多，本發(fā)明不加以限制。換句話說，每一存儲單元可以被操作于M階存儲單元(M level cell,簡稱MLC)程序化模式，其中M可為任何大于或等于二的正整數(shù)。若某一存儲單元被操作在M階存儲單元程序化模式，則此存儲單元在其所對應(yīng)的臨界電壓分布中具有M個(gè)狀態(tài)(或峰)。

然而，當(dāng)存儲單元重復(fù)地被程序化和抹除之后(即，經(jīng)過多個(gè)P/E循環(huán))，存儲單元的臨界電壓分布的各個(gè)峰值會逐漸退化(即，越扁平和越寬)，并且存儲在此些存儲單元中的數(shù)據(jù)的錯誤會增加。

圖13是本發(fā)明的一范例實(shí)施例所示出的待處理的退化臨界電壓分布的示意圖。

請參照圖13，以操作在2LC程序化模式的存儲單元的退化臨界電壓分布為例，代表比特值“1”的狀態(tài)1310和代表比特值“0”的狀態(tài)1320有部分重疊。在重疊區(qū)域1330中，某一個(gè)存儲比特值“1”的存儲單元的臨界電壓高于所施加的讀取電壓V_read，因此此存儲單元可能被錯誤識別為存儲比特值“0”；或者，某一個(gè)存儲比特值“0”的存儲單元的臨界電壓低于所施加的讀取電壓V_read，因此此存儲單元可能被錯誤識別為存儲比特值“1”。即，在此情況下，當(dāng)施予讀取電壓V_read以讀取存儲在此些存儲單元中的數(shù)據(jù)時(shí)，所讀取的數(shù)據(jù)中可能會包含許多的錯誤。類似的情況也可能會發(fā)生在圖11和圖12中任兩個(gè)相鄰的狀態(tài)中。

在本范例實(shí)施例中，是假設(shè)可復(fù)寫式非易失性存儲器模塊406中的某一個(gè)存儲單元(以下也稱為第一存儲單元)一開始是被操作在一個(gè)特定的程序化模式(也稱第一程序化模式)。例如，第一程序化模式可能是在可復(fù)寫式非易失 性存儲器模塊406的制造過程中就被配置。存儲器管理電路902會取得第一存儲單元的抹除狀態(tài)電壓和第一存儲單元的程序化狀態(tài)電壓。在此，抹除狀態(tài)電壓是指第一存儲單元的最抹除(most-erased)狀態(tài)電壓，并且程序化狀態(tài)電壓是指第一存儲單元的最程序化(most-programmed)狀態(tài)電壓。在本范例實(shí)施例中，當(dāng)?shù)谝淮鎯卧幱谀ǔ隣顟B(tài)時(shí)，存儲器管理電路902會記錄此第一存儲單元的最抹除狀態(tài)電壓。其中，第一存儲單元處于抹除狀態(tài)是指此第一存儲單元已被抹除并且還沒有被用來存儲數(shù)據(jù)。例如，存儲器管理電路902會抹除第一存儲單元然后記錄下此第一存儲單元的最抹除狀態(tài)電壓。當(dāng)?shù)谝淮鎯卧幱诔绦蚧癄顟B(tài)時(shí)，存儲器管理電路902會記錄此第一存儲單元的最程序化狀態(tài)電壓。其中，第一存儲單元處于程序化狀態(tài)是指此第一存儲單元已被程序化并且數(shù)據(jù)已被存儲在此第一存儲單元中。例如，存儲器管理電路902會程序化第一存儲單元然后記錄下此第一存儲單元的最程序化狀態(tài)電壓。若第一存儲單元處于程序化狀態(tài)時(shí)具有多個(gè)狀態(tài)，則第一存儲單元的最程序化狀態(tài)電壓指的是第一存儲單元的此些狀態(tài)中具有最高臨界電壓的狀態(tài)。

以圖10到圖12的范例實(shí)施例為例，根據(jù)第一存儲單元所采用的程序化模式(即，第一程序化模式)，此第一存儲單元的最抹除狀態(tài)電壓會包含在狀態(tài)1010、1110或1210之中，并且此第一存儲單元的最程序化狀態(tài)電壓則是會包含在狀態(tài)1020、1140或1280之中。然而，在另一范例實(shí)施例中，存儲器管理電路902可以掃描可復(fù)寫式非易失性存儲器模塊406中的所有或部分的存儲單元，以取得被掃描的存儲單元的最抹除狀態(tài)電壓與最程序化狀態(tài)電壓。

存儲器管理電路902會分析抹除狀態(tài)電壓和程序化狀態(tài)電壓之間的間隙并且依據(jù)抹除狀態(tài)電壓和程序化狀態(tài)電壓之間的間隙的寬度來決定用以操作第一存儲單元的程序化模式。根據(jù)不同的間隙的寬度，不同的程序化模式可能會被決定并且被采用。在一些例子中，新決定的程序化模式也可能和第一程序化模式相同。

在本范例實(shí)施例中，存儲器管理電路902會判斷抹除狀態(tài)電壓和程序化狀態(tài)電壓之間的間隙的寬度是否大于一門檻值(以下也稱為第一門檻值)。若此抹除狀態(tài)電壓和此程序化狀態(tài)電壓之間的間隙的寬度大于第一門檻值，存儲器管理電路902會決定將第一存儲單元操作在一個(gè)特定的程序化模式(以下也 稱為第二程序化模式)。第二程序化模式與第一程序化模式可能相同也可能不同。操作在第二程序化模式的第一存儲單元的狀態(tài)(以下也稱為第二狀態(tài))的數(shù)量(以下也稱為第二數(shù)量)會小于或等于操作在第一程序化模式的第一存儲單元的狀態(tài)(以下也稱為第一狀態(tài))的數(shù)量(以下也稱為第一數(shù)量)。然而，若抹除狀態(tài)電壓和程序化狀態(tài)電壓之間的間隙的寬度不大于第一門檻值，則存儲器管理電路902會決定將第一存儲單元操作在另一程序化模式(以下也稱為第三程序化模式)。此第三程序化模式不同于第一程序化模式與第二程序化模式。操作在第三程序化模式的第一存儲單元的狀態(tài)(以下也稱為第三狀態(tài))的數(shù)量(以下也稱為第三數(shù)量)會小于第二數(shù)量。

在本范例實(shí)施例中，若抹除狀態(tài)電壓和程序化狀態(tài)電壓之間的間隙的寬度大于第一門檻值，則存儲器管理電路902會進(jìn)一步判斷此間隙的寬度是否大于另一門檻值(以下也稱為第二門檻值)。第二門檻值大于第一門檻值。若上述的間隙的寬度大于第二門檻值，則存儲器管理電路902會決定將第一存儲單元操作在另一程序化模式(以下也稱為第四程序化模式)。操作在第四程序化模式的第一存儲單元的狀態(tài)(也稱第四狀態(tài))的數(shù)量(也稱第四數(shù)量)會大于第二數(shù)量并且小于或等于第一數(shù)量。然而，若上述間隙的寬度大于第一門檻值并且小于第二門檻值，則第一存儲單元會被保持操作在第二程序化模式。多個(gè)連續(xù)判斷所采用的門檻值會逐漸增加，并且對應(yīng)的判斷操作會被執(zhí)行，直到所述間隙的寬度被判定于為落于兩個(gè)特定的門檻值之間。如此一來，便可以決定適當(dāng)?shù)某绦蚧Ｊ讲⒋顺绦蚧Ｊ接糜诓僮鞯谝淮鎯卧Q句話說，若第一存儲單元的抹除狀態(tài)電壓和第一存儲單元的程序化狀態(tài)電壓之間的間隙太窄，第一存儲單元可被決定為操作在具有比較少狀態(tài)的程序化模式中；而若第一存儲單元的抹除狀態(tài)電壓和第一存儲單元的程序化狀態(tài)電壓之間的間隙足夠?qū)挘瑒t第一存儲單元可被決定為操作在具有較多狀態(tài)的程序化模式。藉此，第一存儲單元的可靠度便可被改善。在本范例實(shí)施例中，每一個(gè)存儲單元都是根據(jù)所述的間隙而被操作在對應(yīng)的程序化模式。即，在同一實(shí)體單元或不同實(shí)體單元中的至少兩個(gè)不同的存儲單元可能會被操作在不同的程序化模式中。然而，在另一范例實(shí)施例中，在對應(yīng)于某一個(gè)存儲單元的程序化模式被決定后，包含此存儲單元的某一個(gè)實(shí)體單元中所有的存儲單元皆會被操作在相同的程序化模式。例如，此實(shí)體單元可以是實(shí)體扇區(qū)、實(shí)體 程序化單元或是實(shí)體抹除單元。如此一來，存儲器存儲裝置10的使用壽命便可被延長。

圖14a-14c是本發(fā)明的一范例實(shí)施例所示出的管理存儲單元操作的示意圖。

請參照圖14a，假設(shè)一些存儲單元一開始是被設(shè)定為以4LC程序化模式來操作。在臨界電壓退化后，這些存儲單元的臨界電壓分布的峰值變的越來越扁平和越來越寬。例如，圖14a中示出了至少部分存儲單元的退化抹除狀態(tài)電壓和退化程序化狀態(tài)電壓。在本范例實(shí)施例中，在執(zhí)行上述分析每一個(gè)存儲單元的抹除狀態(tài)電壓和程序化狀態(tài)電壓之間的間隙并且指派特定的程序化模式給每一個(gè)存儲單元的操作之后，臨界電壓坐落在電壓范圍ΔV的存儲單元被指派操作在2LC程序化模式(如圖14b所示)，原因是此些存儲單元的所述間隙太窄；而臨界電壓不坐落在電壓范圍ΔV的存儲單元則維持操作在4LC程序化模式(如圖14c所示)。例如，在本范例實(shí)施例中，電壓范圍ΔV可被視為第一門檻值。

在一范例實(shí)施例中，存儲器管理電路902還可以判斷所述抹除狀態(tài)電壓和程序化狀態(tài)電壓之間的間隙的寬度是否大于一預(yù)設(shè)門檻值(以下也稱為第一預(yù)設(shè)門檻值)。此第一預(yù)設(shè)門檻值小于在以上范例實(shí)施例中與上述間隙比較的其他門檻值。若抹除狀態(tài)電壓和程序化狀態(tài)電壓之間的間隙的寬度不大于第一預(yù)設(shè)門檻值，則存儲器管理電路902還可以決定將第一存儲單元操作在錯誤校正模式。在錯誤校正模式中，錯誤檢查與校正電路908會檢查和校正從第一存儲單元讀取的數(shù)據(jù)。例如，在圖13的范例實(shí)施例中，即使1310和1320兩個(gè)狀態(tài)相互重疊或非常接近，讀取數(shù)據(jù)中的錯誤一般可以在錯誤校正模式中被校正。在一范例實(shí)施例中，除了錯誤校正模式以外的其他程序化模式(例如，2LC程序化模式,4LC程序化模式或8LC程序化模式等)將不會采用任何的錯誤校正程序，以加速讀取數(shù)據(jù)的速度。然而，在另一范例實(shí)施例中，錯誤校正模式會采用較強(qiáng)的錯誤校正程序，而其他程序化模式(例如，2LC程序化模式,4LC程序化模式或8LC程序化模式等)則會采用較弱的錯誤校正程序。較強(qiáng)的錯誤校正程序的錯誤校正能力要優(yōu)于較弱的錯誤校正程序。例如，較強(qiáng)的錯誤校正程序可包含需要大量計(jì)算資源的迭代譯碼程序，諸如低密度奇偶碼(low density parity code,簡稱LDPC)算法、BCH算法等等；而較弱的 錯誤校正程序則可包含非迭代譯碼程序或任何對計(jì)算資源需求較低的譯碼算法?；?，在維持?jǐn)?shù)據(jù)可靠度的同時(shí)，數(shù)據(jù)讀取的速度也能夠提升。

在前述范例實(shí)施例中，所述分析與判斷操作可在任何時(shí)間點(diǎn)執(zhí)行，像是在制造過程中或是在使用者端。例如，可以在存儲器存儲裝置10的制造過程中通過測試裝置來執(zhí)行。例如，可以在存儲器存儲裝置10出廠后由存儲器管理電路902來執(zhí)行。然而，在另一范例實(shí)施例中，上述的分析與判斷的操作只有當(dāng)?shù)谝淮鎯卧谝淮鎯卧膶?shí)體單元或可復(fù)寫式非易失性存儲器模塊406的使用程度(usage degree)達(dá)到一預(yù)設(shè)程度才會執(zhí)行。上述的使用程度可通過任何與第一存儲單元的可靠度相關(guān)的因子來估算。在一范例實(shí)施例中，使用程度是以使用程度值(usage degree value)來表示。使用程度值是根據(jù)如讀取次數(shù)、寫入次數(shù)、抹除次數(shù)、錯誤比特?cái)?shù)、錯誤比特率、數(shù)據(jù)存儲持續(xù)時(shí)間或其他與第一存儲單元的可靠度相關(guān)的因子來決定。例如，若第一存儲單元的抹除次數(shù)達(dá)到3000次，上述的分析與判斷操作會被執(zhí)行，以優(yōu)化第一存儲單元的可靠度；反之，若第一存儲單元的抹除次數(shù)未達(dá)3000次，則上述的分析與判斷操作不會被執(zhí)行并且第一存儲單元會被維持操作在第一程序化模式中。

在另一范例實(shí)施例中，存儲器管理電路902會判斷所述間隙的寬度是否大于另一預(yù)設(shè)門檻值(以下也稱為第二預(yù)設(shè)門檻值)。若所述間隙的寬度大于第二預(yù)設(shè)門檻值，表示所述間隙的寬度足夠?qū)?，那么存儲器管理電?02便不會執(zhí)行所述分析與判斷操作并且第一存儲單元會被維持操作在第一程序化模式。然而，若所述間隙的寬度不大于第二門檻值，則存儲器管理電路902便會繼續(xù)執(zhí)行上述分析與判斷操作。也就是說，在一些范例實(shí)施例中，所述分析與判斷操作可以根據(jù)第一存儲單元的所述間隙或所述使用程度來決定是否執(zhí)行。

在本范例實(shí)施例中，在決定將第一存儲單元操作在某一個(gè)的程序化模式后，指示第一存儲單元不操作在原先的第一程序化模式的信息會被記錄在可復(fù)寫式非易失性存儲器模塊406的一個(gè)管理區(qū)中。例如，此信息可以指示存儲單元所采用的程序化模式和/或采用新程序化模式的存儲單元與實(shí)體單元的至少其中之一的實(shí)體地址。然而，記錄在管理區(qū)中的信息還可以包含任何有用的信息，而不限于上述。管理區(qū)中的每一個(gè)存儲單元的可靠度可能高于 第一存儲單元或其他不在管理區(qū)中的存儲單元的可靠度。例如，在本范例實(shí)施例中，在管理區(qū)中的每一個(gè)存儲單元都操作在2LC程序化模式中，以確保存儲在管理區(qū)中的信息是正確的。上述信息可以是當(dāng)存儲器管理電路902欲操作(例如，寫入數(shù)據(jù)至可復(fù)寫式非易失性存儲器模塊406)對應(yīng)的存儲單元時(shí)從管理區(qū)中讀取出來。另外，在另一范例實(shí)施例中，上述的信息也可以是被記錄在存儲器控制電路單元404中。

在一范例實(shí)施例中，管理區(qū)是配置在可復(fù)寫式非易失性存儲器模塊406的每一個(gè)串(string)(即，存儲單元串)和/或每一個(gè)頁面(即，實(shí)體頁面)中。舉例來說，假設(shè)可復(fù)寫式非易失性存儲器模塊406包括M個(gè)頁面和N個(gè)串，每一頁面包括關(guān)聯(lián)至同一條字線的多個(gè)存儲單元，每一串包括關(guān)聯(lián)至同一條位線的多個(gè)存儲單元，則可復(fù)寫式非易失性存儲器模塊406的存儲單元的總數(shù)為M×N。在此范例實(shí)施例中，在某一個(gè)串中的Q個(gè)存儲單元被用以記錄此串所采用的程序化模式的信息，其中Q＝log₂Z，Z為可能被采用的程序化模式的總數(shù)。舉例來說，假如可能被采用的程序化模式的總數(shù)為4(例如，ECC、2LC、3LC和4LC)，則Q會被設(shè)定為2。另外，在屬于某一個(gè)頁面的管理區(qū)中的存儲單元則會被用以記錄此頁面所采用的程序化模式的信息?；?，若某一個(gè)頁面將要被程序化，那么此頁面所采用的程序化模式的信息會先被讀取，并且使用此頁面所采用的程序化模式來程序化此頁面。

在一范例實(shí)施例中，上述Q個(gè)存儲單元的總數(shù)可以被計(jì)算為Q×(M+N)。例如，此些Q×(M+N)個(gè)存儲單元被稱為自適應(yīng)分配存儲器用量(adaptive allocation memory usage)。為了記錄上述信息(例如，采用程序化模式的相關(guān)信息或采用新程序化模式的存儲單元的實(shí)體地址)，以下不等式(1.1)被滿足。

Q×(M+N)＜R₁×2^Q×MN×M/2 (1.1)

在不等式(1.1)中，R₁為在一個(gè)串中的一個(gè)存儲單元發(fā)生錯誤的機(jī)率，R₁×2^Q×MN×M/2為以串為基礎(chǔ)作錯誤校正所移除的存儲單元個(gè)數(shù)(即，屬于同一串的所有有錯誤比特的存儲單元皆會被舍棄)。當(dāng)N遠(yuǎn)大于M時(shí)，不等式(1.1)可以被簡化成以下的不等式(1.2)。

Q/2^Q-1＜M²R₁ (1.2)

在此例中，R₁也可稱作R_bound。當(dāng)M增加時(shí)R_bound會減少。然而，在另一范例實(shí)施例中，為了記錄上述信息(例如，采用程序化模式的相關(guān)信息或采 用新程序化模式的存儲單元的實(shí)體地址)，以下不等式(2.1)被滿足。

Q×(M+N)＜R₂×2^Q×MN (2.1)

在不等式(2.1)中，R₂為一個(gè)存儲單元發(fā)生錯誤的機(jī)率，R₂×2^Q×MN為以存儲單元為基礎(chǔ)作錯誤校正所移除的存儲單元個(gè)數(shù)(即，只有發(fā)生錯誤的存儲單元會被刪除)。當(dāng)N遠(yuǎn)大于M時(shí)，不等式(2.1)可以被簡化成以下的不等式(2.2)。

Q/2^Q＜MR₂ (2.2)

在此例中，R₂也可稱作R_bound。當(dāng)M增加時(shí)R_bound會減少。也就是說，隨著可復(fù)寫式非易失性記憶模塊406的一個(gè)串所含的存儲單元增加，本發(fā)明的存儲器管理方法就會更有效。

圖15是根據(jù)本發(fā)明的一范例實(shí)施例所示出的存儲器管理方法的流程圖。

請參照圖15，假設(shè)在可復(fù)寫式非易失性存儲器模塊406中的第一存儲單元初始是被設(shè)定操作在第一程序化模式，并且此第一程序化模式為4LC程序化模式。在步驟S1501中，第一存儲單元的抹除狀態(tài)電壓與第一存儲單元的程序化狀態(tài)電壓會被取得。在此，抹除狀態(tài)電壓是指最抹除狀態(tài)電壓，并且程序化狀態(tài)電壓是指最程序化狀態(tài)電壓，相關(guān)的描述已在先前段落說明，以下不再重復(fù)。在步驟S1502中，判斷抹除狀態(tài)電壓與程序化狀態(tài)電壓之間的間隙(即，間隙的寬度)是否大于第一預(yù)設(shè)門檻值。若此間隙不大于第一預(yù)設(shè)門檻值，則在步驟S1503中，決定將第一存儲單元操作在錯誤校正(ECC)模式。錯誤校正模式已在先前段落說明，相關(guān)說明在此不再重復(fù)描述。若此間隙大于第一預(yù)設(shè)門檻值，則在步驟S1504中，判斷此間隙是否大于第一門檻值。其中，第一門檻值大于第一預(yù)設(shè)門檻值。若此間隙不大于第一門檻值，則在步驟S1505中，決定將第一存儲單元操作在第三程序化模式。在本范例實(shí)施例中，第三程序化模式為2LC程序化模式。若此間隙大于第一門檻值，則在步驟S1506中，判斷此間隙是否大于第二門檻值，其中第二門檻值大于第一門檻值。若此間隙不大于第二門檻值，則在步驟S1507中，決定將第一存儲單元操作在第二程序化模式。在本范例實(shí)施例中，第二程序化模式為3LC程序化模式。若此間隙大于第二門檻值，在步驟S1508中，決定將第一存儲單元操作在第四程序化模式中。在本范例實(shí)施例中，第四程序化模式為4LC程序化模式。然而，在圖15的另一范例實(shí)施例中，若第一存儲單元起始的程序 化模式為5LC程序化模式到8LC程序化模式中的其中一個(gè)或?yàn)槠渌绦蚧Ｊ剑瑒t在步驟S1506之后還會執(zhí)行額外的判斷步驟。另外，根據(jù)不同的設(shè)計(jì)，在圖15的范例實(shí)施例中所采用的每一個(gè)程序化模式有可能不同，并且判斷步驟S1502、S1504和S1506中的任一個(gè)也可能被省略。例如，在圖15的另一范例實(shí)施例中，步驟S1504是接在步驟S1501后被執(zhí)行，而步驟S1502會被省略。

圖16是本發(fā)明的另一范例實(shí)施例所示出的存儲器管理方法的流程圖。

請參照圖16，假設(shè)在可復(fù)寫式非易失性存儲器模塊406中的第一存儲單元初始是被設(shè)定操作在第一程序化模式，并且此地一程序化模式為4LC程序化模式。在步驟S1601中，第一存儲單元的抹除狀態(tài)電壓和第一存儲單元的程序化狀態(tài)電壓會被取得。在此，抹除狀態(tài)電壓是指最抹除狀態(tài)電壓，并且程序化狀態(tài)電壓是指最程序化狀態(tài)電壓，相關(guān)的描述已在先前段落說明，以下不再重復(fù)。在步驟S1602中，判斷抹除狀態(tài)電壓和程序化狀態(tài)電壓的間隙是否大于第二預(yù)設(shè)門檻值。若此間隙大于第二預(yù)設(shè)門檻值，則不執(zhí)行以下的步驟。例如，步驟S1601會在步驟S1602之后再次執(zhí)行。若此間隙不大于第二預(yù)設(shè)門檻值，則在步驟S1603中，判斷此間隙是否大于第一預(yù)設(shè)門檻值。若此間隙不大于第一預(yù)設(shè)門檻值，則在步驟S1604中，決定將第一存儲單元操作在錯誤校正模式。錯誤校正模式已在先前段落說明，相關(guān)說明在此不再重復(fù)描述。若此間隙大于第一預(yù)設(shè)門檻值，則在步驟S1605中，判斷此間隙是否大于第一門檻值。其中第一門檻值大于第一預(yù)設(shè)門檻值。若此間隙不大于第一門檻值，則在步驟S1606中，決定將第一存儲單元操作在第三程序化模式。在本范例實(shí)施例中，第三程序化模式為2LC程序化模式。若此間隙大于第一門檻值，則在步驟1607中，會判斷此間隙是否大于第二門檻值，其中第二門檻值大于第一門檻值。若此間隙不大于第二門檻值，則在步驟S1608中，決定將第一存儲單元操作在第二程序化模式中。在本范例實(shí)施例中，第二程序化模式為3LC程序化模式。若此間隙大于第二門檻值，則在步驟S1609中，決定將第一存儲單元操作在第四程序化模式。在本范例實(shí)施例中，第四程序化模式為4LC程序化模式。然而，在圖16的另一范例實(shí)施例中，步驟S1602也可以替換成判斷第一存儲單元的使用程度是否達(dá)到預(yù)設(shè)程度的操作。若第一存儲單元的使用程度達(dá)到預(yù)設(shè)程度，則執(zhí)行如步驟S1603等后續(xù)步驟。 若此第一存儲單元的使用程度未達(dá)預(yù)設(shè)程度，則如步驟S1603等后續(xù)步驟便不會被執(zhí)行。

然而，圖15和圖16中的每一個(gè)步驟都已在以上段落中詳細(xì)描述，以下不再重復(fù)贅述。必須注意的是，圖15和圖16中的每一個(gè)步驟都可以程序碼或電路來實(shí)作，但此并非用以限定本發(fā)明。另外，圖15與圖16中所示出的方法可以單獨(dú)實(shí)施或配合以上范例實(shí)施例一起實(shí)施，本發(fā)明不加以限制。

綜上所述，根據(jù)存儲單元的抹除狀態(tài)電壓與程序化狀態(tài)電壓之間的間隙落于某一個(gè)范圍，一個(gè)特定的程序化模式會被決定并且用以操作此存儲單元。藉此，從此存儲單元所讀取的數(shù)據(jù)所包含的錯誤比特可被減少，并且可復(fù)寫式非易失性存儲器模塊的使用壽命可被延長。

最后應(yīng)說明的是：以上各實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述各實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的范圍。