背景技術：

本技術涉及存儲器器件的操作。

電荷捕獲材料可以被用于在存儲器器件中存儲表示數(shù)據(jù)狀態(tài)的電荷。電荷捕獲材料可以垂直布置在三維(3d)堆疊的存儲器結構中，或者水平地布置在二維(2d)存儲器結構中。3d存儲器結構的一個示例是比特成本可縮放(bitcostscalable,bics)架構，其包括交替導電層和電介質層的堆疊。在堆疊中形成存儲器孔，然后通過用包括電荷捕獲層的材料填充存儲器孔來形成nand串。直的nand串在一個存儲器孔中延伸，而管狀或u形的nand串(p-bics)包括一對在兩個存儲器孔中延伸的并由底部柵極連接的存儲器單元的垂直列。存儲器單元的控制柵極由導電層提供。

然而，在操作這種存儲器件中呈現(xiàn)出各種挑戰(zhàn)。

附圖說明

類似編號的元件指向不同圖中的共同的組件。

圖1a是3d堆疊的非易失性存儲器器件的透視圖。

圖1b是諸如圖1a的3d堆疊非易失性存儲器器件100的存儲器器件的功能框圖。

圖1c描繪了圖1b的溫度感測電路115的示例。

圖1d描繪了可以由處理器執(zhí)行的代碼。

圖1e是描繪圖1b的感測塊sb1的一個實施例的框圖。

圖2a描繪了u形nand實施例中的示例字線層202和204的頂視圖，作為圖1a中的blk0的示例實現(xiàn)方式。

圖2b描繪了與圖2a一致的示例選擇柵級層部分的頂視圖。

圖2c描繪了堆疊231的實施例，其示出了沿著線220的圖2a的部分209的橫截面圖，其中提供三個選擇柵極層sgl1、sgl2和sgl3。

圖2d描繪了圖2c的堆疊231的選擇柵極層和字線層的可替換的視圖。

圖3a描繪了在直的nand串實施例中圖1a的塊blk0的示例字線層304的頂視圖。

圖3b描繪了與圖3a一致的示例sgd層362的頂視圖。

圖3c1描繪了堆疊376的實施例，示出了沿著線305的圖3a的部分307的橫截面圖，其中提供三個sgd層、三個sgs層和虛擬字線層dwll1和dwll2。

圖3c2描繪了沿其高度的存儲器孔的寬度的變化。

圖3d描繪了圖3c的堆疊376的選擇柵極層和字線層的可替換的視圖。

圖4a描繪了圖3c1的區(qū)域246的視圖，示出了虛擬存儲器單元(dummymemorycell,dmc)和數(shù)據(jù)儲存存儲器單元(mc)之上的sgd晶體管dla(與圖3c1一致的)、d1al和dla2。

圖4b1描繪了沿線444的圖4a的區(qū)域246的橫截面視圖。

圖4b2描繪了圖4b1的隧道層404的特寫視圖，示出了氧化物404a、氮化物404b、氧化物404c配置。

圖4c描繪了圖3c2的nand串的區(qū)域410的放大視圖。

圖5a描繪了包含平坦(flat)控制柵極和電荷捕獲區(qū)域的存儲器單元的字線方向的橫截面圖，作為圖1b的存儲器結構126中的存儲器單元的2d示例。

圖5b描繪了圖5a中的沿線559的橫截面圖，示出了具有平坦控制柵極和電荷捕獲層的nand串530。

圖5c描繪了圖5b的nand串的部分540的放大視圖。

圖6a和6b描繪了具有四個數(shù)據(jù)狀態(tài)的一次通過(onepass)完整編程操作，作為圖5c的編程通過的示例。

圖6a描繪了用于操作存儲器件的過程，其中完整編程操作之后是刷新編程操作。

圖6b描繪了用于進行與圖6a的步驟603一致的感測操作的過程。

圖6c描繪了基于對較高目標數(shù)據(jù)狀態(tài)的存儲器單元的vth降檔的測量來確定是否對目標數(shù)據(jù)狀態(tài)的存儲器單元進行刷新編程的過程。

圖7a和7b描繪了與圖6a的步驟600一致的具有四個數(shù)據(jù)狀態(tài)的一次通過完整編程操作。

圖7c描繪了圖7b的vth分布，其具有由于電荷損失引起的vth降檔，以及用于感測存儲器單元的不同子集的vth范圍的控制柵極電壓，與圖6a的步驟603一致。

圖7d描繪了圖7c的具有由與圖6a的步驟604一致的刷新編程引起的vth升檔的vth分布。

圖8a和8b描繪了與圖6a的步驟600一致的具有八個數(shù)據(jù)狀態(tài)的一次通過完整編程操作。

圖8c描繪了圖8b的具有由電荷損失引起的vth降檔的vth分布，以及用于感測存儲器單元的不同子集的vth范圍的控制柵極電壓，與圖6a的步驟603一致。

圖9描繪了根據(jù)存儲器單元的目標數(shù)據(jù)狀態(tài)和vth降檔量分類的存儲器單元的示例子集。

圖10a描繪了與圖6a的步驟600一致的在完整編程操作期間的數(shù)據(jù)鎖存器中的位組合的示例。

圖10b描繪了在將存儲器單元分類成子集的感測操作之后并且在刷新編程操作之前的數(shù)據(jù)鎖存器中的位組合的示例，與圖6a一致。

圖11a描繪了在與圖6a的步驟600一致的示例完整編程操作中施加到字線的電壓。

圖11b描繪了在與圖6a的步驟604a一致的示例刷新編程操作中施加到字線的電壓，其中施加一個或多個編程脈沖，直到通過對于c狀態(tài)存儲器單元的不同子集的驗證測試。

圖11c描繪了在與圖6a的步驟604a一致的示例刷新編程操作中施加到字線的電壓，其中施加一個或多個編程脈沖，直到通過對于b狀態(tài)存儲器單元的不同子集的驗證測試。

圖11d描繪了在與圖6a的步驟604a一致的示例刷新編程操作中施加到字線的電壓，其中施加一個或多個編程脈沖，直到通過對于a狀態(tài)存儲器單元的子集的驗證測試。

圖12a1描繪了在與圖6a的步驟604b一致的示例刷新編程操作中施加到字線的電壓，其中施加固定數(shù)量的編程脈沖來刷新編程c狀態(tài)存儲器單元的子集。

圖12a2描繪了在與圖6a的步驟604a和604b一致的示例刷新編程操作中施加到字線的電壓，其中施加固定數(shù)量的編程脈沖來刷新c狀態(tài)存儲器單元的子集csub2和csub3，并且施加一個或多個編程脈沖，直到通過對于c狀態(tài)存儲器單元的子集csub3的驗證測試。

圖12b描繪了在與圖6a的步驟604b一致的示例刷新編程操作中施加到字線的電壓，其中施加固定數(shù)量的編程脈沖來刷新編程b狀態(tài)存儲器單元的子集。

圖12c描繪了在與圖6a的步驟604b一致的示例刷新編程操作中施加到字線的電壓，其中施加固定數(shù)量的編程脈沖來刷新編程a狀態(tài)存儲器單元的子集。

圖13a描繪了示出當在完成完整編程操作之后作為時間的函數(shù)進行數(shù)據(jù)保留檢查的時間的時間線。

圖13b描繪了示出當在作為高于閾值溫度的累積時間的函數(shù)進行數(shù)據(jù)保留檢查的時間的時間線。

圖13c描繪了示出當在完成完整編程操作之后作為時間的函數(shù)進行數(shù)據(jù)保留檢查的時間的時間線，其中在不同的刷新編程操作中對不同目標數(shù)據(jù)狀態(tài)的存儲器單元進行刷新編程。

圖14a是示出了直到下一個數(shù)據(jù)保留檢查的時間作為vth中的降檔的度量的函數(shù)的曲線圖，與圖6a的判定步驟601一致。

圖14b是示出了直到下一個數(shù)據(jù)保留檢查的時間作為目標數(shù)據(jù)狀態(tài)的函數(shù)的曲線圖，與圖6a的判定步驟601以及圖13c一致。

圖14c是示出了刷新編程期間的對于存儲器單元的示例子集的作為感測到的vth降檔的函數(shù)的vth升檔的圖，與圖6a的步驟604一致。

圖14d是示出了對于不同的目標數(shù)據(jù)狀態(tài)在刷新編程期間驗證電壓作為感測到的vth降檔的函數(shù)的曲線圖，其中每個目標數(shù)據(jù)狀態(tài)具有三個被刷新編程的子集，與圖6a的步驟604a一致。

圖14e是示出了對于不同的目標數(shù)據(jù)狀態(tài)在刷新編程期間驗證電壓作為感測到的vth降檔的函數(shù)的曲線圖，其中c狀態(tài)具有三個被編程刷新的子集，b狀態(tài)具有兩個被編程刷新的子集，并且a狀態(tài)具有一個被刷新編程的子集，與圖6a的步驟604a以及圖7d一致。

圖14f是示出與圖14d和14e一致的在沒有刷新編程的情況下可允許的vth中的降檔的曲線圖。

圖14g是示出與圖14e一致的經受刷新編程的子集的數(shù)量的曲線圖。

圖14h是示出與圖6a的步驟604b一致的在刷新編程期間作為目標數(shù)據(jù)狀態(tài)的函數(shù)的編程脈沖的數(shù)量的圖。

圖14i是示出與圖6a的步驟604a或604b一致的在刷新編程期間作為目標數(shù)據(jù)狀態(tài)的函數(shù)的初始vpgm的曲線圖。

圖15a描繪了與圖2c和3c1的存儲器器件一致的nand串的電路圖。

圖15b描繪了圖15a的存儲器單元1506的電路圖。

圖16a描繪了在擦除狀態(tài)和c狀態(tài)的存儲器單元組的測試數(shù)據(jù)，示出了緊接在編程之后的初始vth分布1600、完整序列重新編程之后的降檔vth分布1601和vth分布1602。

圖16b描繪了在擦除狀態(tài)和c狀態(tài)中的存儲器單元組的測試數(shù)據(jù)，示出了緊接在編程之后的初始vth分布1610、在使用單個編程脈沖刷新編程之后的降檔vth分布1611和vth分布1612。

圖16c描繪了在擦除狀態(tài)和c狀態(tài)中的存儲器單元組的測試數(shù)據(jù)，示出了緊接在編程之后的初始vth分布1620、使用一個編程脈沖刷新編程之后的的降檔vth分布1621、vth分布1622以及使用兩個編程脈沖刷新編程之后的vth分布1623。

具體實施方式

提供了用于監(jiān)視和調整電荷捕獲存儲器中的存儲器單元的閾值電壓電平的技術。

電荷捕獲存儲器器件可以使用諸如氮化硅或其它氮化物的電荷捕獲材料，或者使用諸如氧化物-氮化物-氧化物(oxide-nitride-oxide，o-n-o)配置的多層配置中的電荷捕獲材料。電荷捕獲材料通過隧道層與溝道層分離。例如，電荷捕獲存儲器器件可以是3d存儲器器件，其中形成交替導電和電介質層的堆疊。在堆疊中蝕刻存儲器孔，并且將膜沉積在孔中，使得形成存儲器單元或選擇柵極晶體管，其中導電層與存儲器孔相交。這些膜包括沿單個單元或整個nand串垂直延伸的電荷捕獲層、隧道層和溝道層。導電層中的一些被用作用于存儲器單元的控制柵極，并且其它導電層被用作用于選擇柵極晶體管的控制柵極，例如nand串中的漏極或源極側晶體管。電荷捕獲存儲器器件的另一示例是2d存儲器器件，其中電荷捕獲層沿nand串水平延伸。

然而，這些存儲器單元在其被編程之后的電荷損失可以是重大的。這種損耗是由存儲器單元的隧道ono層中的淺陷阱的電荷逃逸引起的。與浮置柵極存儲器單元相比，電荷捕獲存儲器單元特別容易受到電荷損失的影響。作為電荷損失的結果，存儲器單元的閾值電壓(vth)可以降低到其數(shù)據(jù)狀態(tài)不能被準確地讀回的程度。這與需要提供可靠的長期數(shù)據(jù)存儲相沖突。

一個選擇是周期性地進行存儲器單元的完全重新編程。在這種方法中，存儲器單元被讀取以獲得原始寫入數(shù)據(jù)，存儲器單元被從擦除狀態(tài)擦除并編程為對應于寫入數(shù)據(jù)的多個目標數(shù)據(jù)狀態(tài)。然而，這種方法基本上重復了原始編程，并且涉及許多編程循環(huán)，這些循環(huán)使存儲器單元暴露于額外的編程干擾，特別是擦除狀態(tài)到a狀態(tài)干擾。此外，該過程是耗時的。

一種解決方案是進行就地刷新編程。在該方法中，進行數(shù)據(jù)保留檢查，其中存儲器單元被讀取以識別經歷了vth降檔的單元。存儲器單元根據(jù)vth降檔的量被分類成不同的子集(例如，相鄰和非重疊的子集)。然后發(fā)生刷新編程，其中vth被升高成與vth降檔成正比的量。在這種方法中，基于vth降檔的量，刷新編程的量被調整到存儲器單元的不同子集。對于每個數(shù)據(jù)狀態(tài)的子集數(shù)量可以相對較小，從而使復雜度最小化。當數(shù)據(jù)在冷儲存應用編程中存儲相對長的時間時，例如數(shù)月或數(shù)年，該方法特別合適。這樣的數(shù)據(jù)被存儲一次，并且在一段時間內被讀取多次，其中電荷損失可能是重大的。可以對存儲器單元的任何單位——例如，單個單元、字線的一部分、整個字線或塊——進行刷新編程。刷新編程可以使用每個子集的固定的或自適應的編程脈沖數(shù)。此外，一些單元將沒有可檢測到的vth降檔或少量的可以被忽略的vth降檔。這些單元不需要被刷新編程。

可以對于不同的數(shù)據(jù)狀態(tài)對要被刷新編程的子集不同地進行配置。例如，在一些情況下，具有相對較高的數(shù)據(jù)狀態(tài)的存儲器單元將經歷相對較大的vth降檔?？梢詾槊總€數(shù)據(jù)狀態(tài)定制每個數(shù)據(jù)狀態(tài)的子集數(shù)量以及子集的大小。另外，可以對于每個數(shù)據(jù)狀態(tài)來定制被認為是次要且不經受刷新編程的vth降檔的大小。此外，在一個選擇中，對于通過誤差校正碼(errorcorrectioncode，ecc)解碼而校正的數(shù)據(jù)狀態(tài)的存儲器單元定義子集。

在一個方面，當滿足準則時，啟動數(shù)據(jù)保留檢查(包括讀取和刷新編程)。例如，該準則可以包括自存儲器單元被編程起通過特定的時間段。該準則可以包括其中存儲器器件的溫度超過閾值溫度的時間量。該準則可以例如包括存儲器件是否達到如由pe計數(shù)器跟蹤的編程-擦除(pe)循環(huán)的指定數(shù)量。

另一個選擇是基于指示先前的數(shù)據(jù)保留檢查中vth降檔量的度量來設置對于后續(xù)數(shù)據(jù)保留檢查的時間，其中當vth降檔量相對較大時，時間相對較快。另一個選擇是基于在較高數(shù)據(jù)狀態(tài)的單元中看到的vth降檔量決定是否對較低數(shù)據(jù)狀態(tài)的存儲器單元進行數(shù)據(jù)保留檢查。另一個選擇是對在不同時間和/或頻率上的不同數(shù)據(jù)狀態(tài)進行數(shù)據(jù)保留檢查。各種其它選擇也是可能的。

這些解決方案可以避免編程干擾，從而允許更頻繁地進行數(shù)據(jù)保留檢查。這可以增加存儲器器件的耐久性。此外，可以將vth分布變窄以減少不可校正的讀取錯誤的可能性。

以下討論提供了解決上述和其它問題的示例存儲器器件和相關技術的構造的細節(jié)。

圖1a是3d堆疊的非易失性存儲器器件的透視圖。存儲器器件100包括襯底101。在襯底上是存儲器單元的示例塊blk0和blk1以及具有由塊使用的電路的外圍區(qū)域104。襯底101還可以在塊下方承載電路以及在導電路徑中圖案化以承載電路的信號的一個或多個較下部的金屬層。在存儲器器件的中間區(qū)域102中形成這些塊。在存儲器器件的上部區(qū)域103中，一個或多個上部金屬層在導電路徑中圖案化以承載電路的信號。每個塊包括存儲器單元的堆疊區(qū)域，其中堆疊的交替電平表示字線。在一種可能的方法中，每個塊具有相對的分層側面，垂直接觸從該側面向上延伸到上部金屬層以形成到導電路徑的連接。盡管以兩個塊為例，可以使用在x和/或y方向上延伸的其它塊。

在一種可能的方法中，平面在x方向上的長度表示信號路徑到字線在一層或多層上部金屬層中延伸的方向(字線或sgd線方向)，并且平面在y方向上的寬度表示信號路徑到位線在一個或多個上部金屬層中延伸的方向(位線方向)。z方向表示存儲器器件的高度。

圖1b是諸如圖1a的3d堆疊非易失性存儲器器件100的存儲器器件的功能框圖。存儲器件100可以包括一個或多個存儲器裸芯108。存儲器裸芯108包括存儲器單元的存儲器結構126，諸如存儲器單元陣列、控制電路110和讀取/寫入電路128。在3d配置中，存儲器結構可以包括圖1a的塊blk0和blk1。存儲器結構126可以經由行解碼器124的字線和經由列解碼器132的位線來尋址。讀取/寫入電路128包括多個感測塊sb1、sb2、...、sbp(感測電路)，并允許一頁存儲器單元被并行讀取或編程。通常，控制器122包括在與一個或多個存儲器裸芯108相同的存儲器件100(例如，可移動存儲卡)中。命令和數(shù)據(jù)經由數(shù)據(jù)總線120在主機140和控制器122之間以及經由線118在控制器與一個或多個存儲器裸芯108之間傳送。

存儲器結構可以是2d或3d的。存儲器結構可以包含一個或多個包括3d陣列的存儲器單元陣列。存儲器結構可以包含單片三維存儲器結構，其中多個存儲器電平在單個襯底(例如晶片)上方(而不是在其中)形成，而沒有中間襯底。存儲器結構可以包括在具有布置在硅襯底上方的有源區(qū)的存儲器單元的陣列的一個或多個物理層中，單片地形成的任何類型的非易失性存儲器。存儲器結構可以在具有與存儲器單元的操作相關聯(lián)的電路的非易失性存儲器器件中，無論相關聯(lián)的電路是在襯底之上還是在襯底內。

控制電路110與讀取/寫入電路128協(xié)作以對存儲器結構126進行存儲器操作，并且該控制電路110包括狀態(tài)機112、片上地址解碼器114和功率控制模塊116。狀態(tài)機112提供存儲器操作的芯片級控制?？梢詾槿绫疚乃龅乃⑿戮幊滩僮鞯膮?shù)提供存儲區(qū)域113。

控制器122還可以包括溫度感測電路115，其被處理器122c用來提供存儲器器件的環(huán)境溫度。例如，如下面進一步討論的，可以使用溫度來確定是否滿足準則以進行刷新編程過程。還可參見圖13b。

圖1c描繪了圖1b的溫度感測電路115的示例。電路包括pmosfet131a、131b和134、雙極晶體管133a和133b以及電阻器r1、r2和r3。i1、i2和i3表示電流。voutput是提供給模擬到數(shù)字(adc)轉換器129的基于溫度的輸出電壓。vbg是與溫度無關的電壓。電壓電平生成電路135使用vbg來設定電壓電平的數(shù)量。例如，參考電壓可以通過電阻分壓器電路分成幾個電平。

adc將voutput與電壓電平進行比較，并選擇電壓電平當中最接近的匹配值，將相應的數(shù)字值(vtemp)輸出到處理器。這是指示存儲器器件的溫度的數(shù)據(jù)。在一種方法中，rom熔絲123存儲將匹配電壓電平與溫度關聯(lián)的數(shù)據(jù)。然后，處理器使用溫度來設置存儲器器件中的基于溫度的參數(shù)。

通過將在晶體管131b之上的基極-發(fā)射極電壓(vbe)和在電阻器r2之上的電壓降相加來獲得vbg。雙極晶體管133a具有比雙極晶體管133b大的面積(乘以因子n)。pmosfet131a和131b在尺寸上相等并且被布置成電流鏡配置，使得電流i1和i2基本相等。我們有vbg＝vbe+r2xi2和il＝ve/r1，使得i2＝ve/r1。作為結果，vbg＝vbe+r2xktln(n)/rlxq，其中t是溫度，k是玻爾茲曼常數(shù)，q是電荷的單位。pmosfet134的源極連接到功率電壓vdd，并且晶體管漏極和電阻r3之間的節(jié)點是輸出電壓voutput。晶體管134的柵極連接到與pmosfet131a和131b的柵極相同的端口，并且通過pmosfet134的電流與通過pmosfet131a和131b的電流成鏡像。

再次參考圖1b，片上地址解碼器114在由主機或存儲器控制器使用的硬件地址和由解碼器124和132使用的硬件地址之間提供地址接口。功率控制模塊116在存儲器操作期間控制提供給字線和位線的功率和電壓。它可以包括對于3d配置中的字線層(wll)、sgs晶體管和sgd晶體管以及源極線的驅動器。在一種方法中，感測塊可以包括位線驅動器。sgs晶體管是在nand串的源極端處的選擇柵極晶體管，sgd晶體管是在nand串的漏極端處的選擇柵極晶體管。

在一些實現(xiàn)方式中，可以組合一些組件。在各種設計中，除了存儲器結構126之外，組件中的一個或多個(單獨或組合)可以被認為是被配置為進行本文所述動作的至少一個控制電路。例如，控制電路可以包括控制電路110、狀態(tài)機112、解碼器114/132、功率控制模塊116、感測塊sb1、sb2、...、sbp(包括圖1e中的處理器192和管理電路mc0)、讀取/寫入電路128和控制器122等中的任何一個或其組合。結合圖1e進一步討論感測塊sb1。

片下(off-chip)控制器122可以包括處理器122c和諸如rom122a和ram122b的儲存器件(存儲器)。儲存器件包括諸如一組指令的代碼，并且處理器可操作以執(zhí)行該組指令以提供本文所描述的功能?；蛘呋蛄硗?，處理器可以從存儲器結構的儲存器件126a——諸如一個或多個字線中的存儲器單元的保留區(qū)域中訪問代碼。

例如，圖1d描繪了可以由處理器122c執(zhí)行的代碼。代碼150被控制器用來訪問存儲器結構，例如用于編程、讀取和擦除操作。代碼可以包括啟動代碼151和控制代碼(指令組)160。啟動代碼是在啟動或開啟過程中初始化控制器的軟件以使控制器可以訪問存儲器結構的軟件?？刂破骺梢允褂迷摯a來控制一個或多個存儲器結構。當上電時，處理器122c從rom122a或儲存器件126a取出啟動代碼用于進行，并且啟動代碼初始化系統(tǒng)組件，并將控制代碼加載到ram122b中。一旦控制代碼被加載到ram中，則由處理器執(zhí)行?？刂拼a包括進行基本任務的驅動程序，諸如控制和分配內存、指令的優(yōu)先處理、以及控制輸入和輸出端口。

控制代碼還包括用于將存儲器單元組編程為多個目標數(shù)據(jù)狀態(tài)的指令(161)，以及用于在所述編程之后以及在存儲器單元組未被擦除時間段期間感測和刷新編程存儲器單元組的指令(162)。通常，控制代碼可以包括進行本文描述的功能(包括圖6a、6b和6c的處理的步驟)的指令。

除了nand閃速存儲器之外，還可以使用其它類型的非易失性存儲器。

半導體存儲器器件包括，易失性存儲器器件——諸如動態(tài)的隨機存取存儲器(“dram”)或靜態(tài)的隨機存取存儲器(“sram”)器件；非易失性存儲器器件——諸如電阻式隨機存取存儲器(“reram”)、電可擦除可編程只讀存儲器(“eeprom”)、閃速存儲器(也可以被認為是eeprom的子集)、鐵電的隨機存取存儲器(“fram”)以及磁阻的隨機存取存儲器(“mram”)；以及其它可以儲存信息的半導體元件。每種類型的存儲器器件可以具有不同的配置。例如，閃速存儲器器件可以配置在nand或nor配置中。

存儲器器件可以以任何組合由無源和/或有源元件構成。以非限制性示例的方式，無源半導體存儲器元件包括reram器件元件，其在一些實施例中包括電阻率切換儲存元件——諸如反熔絲或變相材料，以及可選地控制元件——諸如二極管或晶體管。進一步以非限制性示例的方式，有源半導體存儲器元件包括eeprom和閃速存儲器器件元件，其在一些實施例中包括包含電荷儲存區(qū)域的元件——諸如浮置柵極、傳導的納米粒子或電荷儲存電介質材料。

多個存儲器元件可以被配置為使得它們串聯(lián)連接或者使得每個元件可被獨立地訪問。以非限制性示例的方式，在nand配置(nand存儲器)中的閃速存儲器器件通常包含串聯(lián)連接的存儲器元件。nand串是包括存儲器單元和選擇柵極晶體管的串聯(lián)連接的晶體管的組的示例。

nand存儲器陣列可以被配置為使得陣列由多個存儲器串構成，其中串由共享單個位線并作為一組存取的多個存儲器元件構成?？商鎿Q地，存儲器元件可以被配置為使得每個元件可被獨立地訪問，例如nor存儲器陣列。nand和nor存儲器的配置是示例的，并且可以以其它方式配置存儲器元件。

位于襯底中和/或襯底上的半導體存儲器元件可以以二維或者三維布置，諸如二維存儲器結構或三維存儲器結構。

在二維存儲器結構中，半導體存儲器元件被布置在單個平面或者單個存儲器器件級中。典型地，在二維存儲器結構中，存儲器元件被布置在基本上平行于支撐存儲器元件的襯底的主表面而延伸的平面中(例如，在x-y方向平面中)。襯底可以是在其上或其中形成存儲器元件的層的晶片，或者它可以是在存儲器元件形成之后附接到存儲器元件的載體襯底。作為非限制性示例，襯底可以包括諸如硅的半導體。

存儲器元件可以布置在有序的陣列中的單個存儲器器件級中——諸如在多個行和/或列中。但是，存儲器元件在不規(guī)則或者非正交的配置中形成陣列。存儲器元件的每一個具有兩個或多個電極或接觸線——諸如位線和字線。

三維存儲器陣列被布置為使得存儲器元件占據(jù)多個平面或多個存儲器器件級，從而在三維中形成結構(即，在x、y和z方向中，其中z方向基本上垂直于襯底的主表面，并且x和y方向基本上平行于襯底的主表面)。

作為非限制性示例，三維存儲器結構可以被垂直地布置為多個二維存儲器器件級的堆棧。作為另一非限制性示例，三維存儲器陣列可以被布置為多個垂直的列(例如，基本上垂直地延伸到襯底的主表面的列，即，在y方向中)，其中每個列具有多個存儲器元件。列可以布置在二維配置中，例如，在x-y平面中，產生具有元件在多個垂直地堆棧的存儲器平面上的存儲器元件的三維布置。存儲器元件在三維中的其它配置也可以組成三維存儲器陣列。

以非限制性示例的方式，在三維nand存儲器陣列中，存儲器元件可以耦接在一起以在單個水平的(例如，x-y)存儲器器件級中形成nand串?？商鎿Q地，存儲器元件可以耦接在一起以形成橫穿多個水平的存儲器器件級的垂直的nand串?？梢栽O想其它三維配置，其中一些nand串在單個存儲器級中包含存儲器元件，而其它串包含跨過多個存儲器級的存儲器元件。三維存儲器陣列也可以設計在nor配置中和在reram配置中。

典型地，在單片三維存儲器陣列中，一個或多個存儲器器件級形成在單個襯底上?？蛇x地，單片三維存儲器陣列也可以具有至少部分在單個襯底中的一個或多個存儲器層。作為非限制性示例，襯底可以包括諸如硅的半導體。在單片三維陣列中，組成陣列的存儲器器件級的層通常形成在陣列的在下面的存儲器器件級的層上。但是，單片三維存儲器陣列的相鄰存儲器器件級的層可以被共享或者具有在存儲器器件級之間相互介入的層。

其次，二維陣列可以單獨地形成并且然后封裝在一起以形成具有存儲器的多個層的非單片存儲器器件。例如，非單片堆棧的存儲器可以通過在單獨的襯底上形成存儲器級并且然后在彼此上堆棧存儲器級來形成?？梢栽诙褩Ｖ皩⒁r底減薄或者從存儲器器件級移除，但是由于存儲器器件級初始形成在單獨的襯底之上，所以所產生的存儲器陣列不是單片三維存儲器陣列。此外，多個二維存儲器陣列或三維存儲器陣列(單片或非單片)可以形成在單獨的芯片上并且然后封裝在一起以形成疊層芯片存儲器器件。

存儲器元件的操作以及與存儲器元件的通信通常需要相關聯(lián)的電路。作為非限制性示例，存儲器器件可以具有用于控制和驅動存儲器元件以實現(xiàn)諸如編程和讀取的功能的電路。該相關聯(lián)的電路可以在與存儲器元件相同的襯底上和/或在單獨的襯底上。例如，用于存儲器讀取-寫入操作的控制器可以位于單獨的控制器芯片上和/或在與存儲器元件相同的襯底上。

本領域技術人員應認識到的是，該技術不限于所描述的二維和三維示例結構，而是涵蓋了本文所述的技術的精神和范圍內以及如本領域技術人員所理解的所有相關的存儲器結構。

圖1e是描繪圖1b的感測塊sb1的一個實施例的框圖。感測塊被劃分成稱為感測模塊(例如，sm0)或感測放大器的一個或多個核心部分，以及被稱為管理電路(例如，mc0)的公共部分。在一個實施例中，存在對于每個位線的單獨的感測模塊和用于一組感測模塊的公共管理電路，例如smo、smi、sm2和sm3。在組中的感測模塊中的每一個經由數(shù)據(jù)總線172與相關聯(lián)的管理電路通信。因此，存在與存儲器單元組的感測模塊通信的一個或多個管理電路。

每個感測模塊smo、smi、sm2和sm3分別包括感測電路sco、sci、sc2和sc3，通過分別確定在連接的位線bl0、bl1、bl2和bl3中的導通電流是否高于或低于預定閾值電壓(驗證電壓)來進行感測。每個感測塊smo、smi、sm2和sm3還分別包括位線鎖存器bll0、bll1、bll2和bll3，其用于設置所連接的位線上的電壓狀態(tài)。例如，在編程電壓期間，鎖存在位線鎖存器中的預定狀態(tài)將導致所連接的位線被拉至鎖定狀態(tài)(例如，1.5-3v)、緩慢編程狀態(tài)(例如，0.5-1v)或正常編程狀態(tài)(例如，0v)。

管理電路mc0包括處理器192，數(shù)據(jù)鎖存器194、195、196和197的四個示例組以及耦合在所述數(shù)據(jù)鎖存器組和數(shù)據(jù)總線120之間的i/o接口198?？梢詾槊總€感測塊提供一組數(shù)據(jù)鎖存器，并且可以包括由ldl、udl、rlsb和rmsb識別的數(shù)據(jù)鎖存器。在每個存儲器單元中存儲兩位數(shù)據(jù)的存儲器中，ldl存儲用于寫入數(shù)據(jù)的低頁(lp)的位，并且udl存儲用于寫入數(shù)據(jù)的高頁(up)的位。rlsb存儲識別用于刷新編程操作的子集的最低有效位，并且rmsb存儲識別用于刷新編程操作的子集的最高有效位。rlsb和rmsb一起定義了四個可能的位組合(00、01、10和11)，它們可以為數(shù)據(jù)狀態(tài)識別多達四個子集。還參見圖10a和10b。

也可以使用額外的數(shù)據(jù)鎖存器。例如，在每存儲器單元三位的實現(xiàn)方式中，可以使用一個額外的數(shù)據(jù)鎖存器來存儲數(shù)據(jù)的中間頁(mp)。每個存儲器單元四位的實現(xiàn)方式可以使用低-中和高-中數(shù)據(jù)鎖存器。本文提供的技術意在包含這些變體。在另外的選擇中，當其vth在其目標數(shù)據(jù)狀態(tài)的驗證電壓的特定裕度內時，另一鎖存器用于識別存儲器單元是否處于緩慢編程模式。

處理器192在讀取和編程期間進行計算。為了讀取，處理器確定存儲在所感測的存儲器單元中的數(shù)據(jù)狀態(tài)，并將數(shù)據(jù)存儲在數(shù)據(jù)鎖存器組中。對于完整編程和刷新編程，處理器讀取鎖存器以確定要寫入存儲器單元的數(shù)據(jù)狀態(tài)。

在讀取期間，系統(tǒng)的操作在狀態(tài)機112的控制下，狀態(tài)機112控制向尋址的存儲器單元供應的不同的控制柵極電壓。當該狀態(tài)機步進通過與存儲器支持的各種存儲器狀態(tài)(例如，狀態(tài)a、b和c)相對應的各種預定義的控制柵極電壓(例如，圖7b中的vrer/a，vra/b和vrb/c)時，感測模塊可以以這些電壓之一跳閘，并且將從感測模塊經由數(shù)據(jù)總線172提供相應的輸出給處理器192。此時，處理器192通過考慮感測模塊的跳閘事件和關于來自狀態(tài)機的經由輸入線193的所施加的控制柵極電壓的信息來確定存儲器狀態(tài)。然后，該處理器計算對于存儲器狀態(tài)的二進制編碼，并將結果數(shù)據(jù)位存儲到數(shù)據(jù)鎖存器194-197的組中。在管理電路mc0的另一個實施例中，位線鎖存器既用作鎖存感測塊的輸出的鎖存器，也用作如上所述的位線鎖存器。

一些實現(xiàn)方式可以包括多個處理器。在一個實施例中，每個處理器將包括一條輸出線(未示出)，使得輸出線中的每一條都被線或(wired-or)在一起。在一些實施例中，輸出線在被連接到線或(wired-or)的線之前被反轉。該配置使得可以在編程驗證過程中快速確定編程過程何時完成，因為狀態(tài)機接收線或可以確定何時被編程的所有位已經達到期望的水平。例如，當每個位已經達到其期望的電平時，該位的邏輯0將被發(fā)送到線或的線(或者數(shù)據(jù)一反轉)。當所有位輸出數(shù)據(jù)0(或數(shù)據(jù)一反轉)時，狀態(tài)機知道要終止編程過程。因為每個處理器與四個感測模塊通信，所以狀態(tài)機需要讀取四次線或的線，或者邏輯被添加到處理器192以累積相關聯(lián)的位線的結果，使得狀態(tài)機只需要讀取線或的線一次。類似地，通過正確地選擇邏輯電平，全局狀態(tài)機可以檢測第一位何時改變其狀態(tài)并相應地改變算法。

在編程或驗證操作期間，要編程的數(shù)據(jù)(寫入數(shù)據(jù))從數(shù)據(jù)總線120被存儲在數(shù)據(jù)鎖存器194-197的組中，在lp和up數(shù)據(jù)鎖存器中。在狀態(tài)機的控制下的編程操作包括施加到所尋址的存儲器單元的控制柵極的一系列編程電壓脈沖。每個編程電壓之后是回讀(驗證)，以確定所述存儲器單元是否已被編程到期望的存儲器狀態(tài)。在某些情況下，處理器相對于所需的存儲器狀態(tài)來監(jiān)視回讀存儲器狀態(tài)。當兩個狀態(tài)一致時，處理器設置位線鎖存器以使位線被拉至指定編程禁止的狀態(tài)(例如，2-3v)。這樣即使編程電壓出現(xiàn)在其控制柵級上，也禁止耦合到位線的存儲器單元進一步編程。在其它實施例中，處理器最初加載位線鎖存器，并且感測電路在驗證過程期間將其設置為禁止值。

數(shù)據(jù)鎖存器194-197中的每一組可以被實現(xiàn)為用于每個感測塊的數(shù)據(jù)鎖存器的堆疊。在一個實施例中，每個感測模塊有三個數(shù)據(jù)鎖存器。在一些實現(xiàn)方式中，數(shù)據(jù)鎖存器被實現(xiàn)為移位寄存器，使得存儲在其中的并行數(shù)據(jù)被轉換為用于數(shù)據(jù)總線120的串行數(shù)據(jù)，反之亦然。與存儲器單元的讀取/寫入塊相對應的所有數(shù)據(jù)鎖存器可以鏈接在一起以形成塊狀移位寄存器，使得可以通過串行傳送來輸入或輸出數(shù)據(jù)塊。具體地，讀取/寫入模塊堆被適配為使得它的數(shù)據(jù)鎖存器組中的每一個將數(shù)據(jù)順序地移入或移出數(shù)據(jù)總線，如同它們是對于整個讀取/寫入塊的移位寄存器的一部分。

圖2a描繪了u形nand實施例中的示例字線層202和204的頂視圖，作為圖1a中的blk0的示例實現(xiàn)方式。在3d堆疊存儲器器件中，沿著通過在堆疊中的交替的導電和電介質層延伸的存儲器孔形成存儲器單元。存儲器單元通常被布置在nand串中。每個導電層可以包括一個或多個字線層。字線層是字線的示例。

視圖是堆疊中多個wll之間的代表層。還參考圖2c，堆疊包括交替的電介質層和導電層。電介質層包括dl0至dl25，并且可以由例如二氧化硅(sio2)制成。導電層包括背柵極層(bgl)、數(shù)據(jù)存儲字線層wll0至wll19、虛擬(非數(shù)據(jù)存儲)字線層dwlla和dwllb以及選擇柵級層sgl1、sgl2和sgl3。字線層是控制層上的存儲器單元的柵極的導電路徑。此外，每個選擇柵極層可以包含到選擇柵極晶體管(例如，sgd和/或sgs晶體管)的導電線。

圖2a的字線層可以表示圖2c中的字線層中的任何一個。這些導電層可以包括例如摻雜的多晶硅——諸如鎢或金屬硅化物的金屬?？梢韵虮硸艠O施加5-10v的示例電壓，以保持連接漏極側和源極側的列的導電狀態(tài)。

對于每個塊，每個導電層可以被劃分為兩個字線層202和204，兩個字線層202和204通過狹縫206彼此絕緣。通過蝕刻在堆疊中垂直延伸的空隙形成狹縫，通常從底部的蝕刻停止層直到至少堆疊的頂層，然后用絕緣材料填充狹縫。這是可能導致堆疊的頂部導電層中的電荷積累的蝕刻類型的示例。狹縫206是在塊中以鋸齒形圖案延伸的單個連續(xù)狹縫。這種方法可以提供更大的靈活性來控制存儲器單元，因為wll可以被獨立地驅動。

每個塊包括在堆疊中垂直延伸的存儲器孔或垂直延伸的柱，并且包括諸如nand串中的一列存儲器單元。每個圓圈表示與字線層相關聯(lián)的存儲器孔或存儲器單元。沿著線220的存儲器單元的示例列包括c0到c11。列c0、c3、c4、c7、c8和c11表示各個nand串的漏極側列。列c1、c2、c5、c6、c9和c10表示各個nand串的源級側列。該圖表示簡化，通常將使用更多行的存儲器孔，在圖中向右和向左延伸。此外，這些圖不一定是按比例的。存儲器單元的列可以被布置在諸如子塊的子集中。

另外，以組合布置nand串，其中組中的每個nand串具有擁有公共控制柵極電壓的sgd晶體管。另參見圖2b。區(qū)域201、203、205、207、208和210各自表示一組nand串或字線層中的一組存儲器單元。例如，區(qū)域210包括nand串ns0、...、ns0-14。編程操作可以涉及一組nand串。組中的每個nand串可以與獨立控制的相應位線相關聯(lián)，以允許或禁止編程。

附圖并不是按比例的，并且沒有示出所有存儲器列。例如，如圖所示更實際的塊可能在y方向上具有十二個存儲器列，但是在x方向上具有非常大的數(shù)量，例如32k個存儲器列，塊中總共有384,000個存儲器列。使用u形nand串，本例中提供了192k個nand串。使用直的nand串，在該示例中提供了384,000個nand串。假設每列有二十四個存儲器單元，組中有384,000x24＝9,216,000個存儲器單元。

圖2b描繪了與圖2a一致的示例選擇柵級層部分的頂視圖。在一種方法中，選擇柵極層215不同于wll在于，選擇柵極層為nand串中的每一組提供單獨的sgd層部分或線。也就是說，沿x方向延伸的sgd晶體管中的每一個被分別地控制。換句話說，nand串中的每一組的sgd晶體管的控制柵極被共同地控制。

另外，在一個方法中，為在x方向上延伸的一對sgs晶體管(對于相鄰的nand串組)提供sgs層部分或線?？蛇x地，使用額外的狹縫，使得為在x方向上延伸的單行sgs晶體管提供單獨的sgs層部分。因此，一對sgs晶體管或單行sgs晶體管中的sgs晶體管的控制柵極也被共同地控制。

sgs和sgd層部分由于狹縫239、240、241、242、243、245、247和248而產生。如圖2c中的示例狹縫241所描繪，狹縫沿堆疊部分向下延伸。區(qū)域227、228、229、232、233和237分別表示sgd線216、218、219、223、224和226中的sgd晶體管。區(qū)域253和254、255和257以及258和259分別表示sgs線217、221和225中的sgs晶體管。區(qū)域255和257、258和259分別表示sgs層部分221和225中的sgs晶體管。來自圖2a的部分209被重復以用作參考。

選擇柵極晶體管與nand串ns0-ns5相關聯(lián)。

圖2c描繪了堆疊231的實施例，其示出了圖2a的沿著線220的部分209的橫截面圖，其中提供三個選擇柵極層sgl1、sgl2和sgl3。在這種情況下，狹縫向下延伸至dl22，使得在每個nand串的每列中形成三個單獨的選擇柵極晶體管層。堆疊具有頂部287和底部238。

在一種方法中，選擇柵極的導電層可以具有與存儲器單元的導電層相同的高度(溝道長度)。這有助于存儲器器件的制造。在列中，單獨的選擇柵極晶體管一起等效于具有是單獨的選擇柵極晶體管的溝道長度之和的溝道長度的一個選擇柵極晶體管。另外，在一種方法中，列中(例如，層sgl1，sgl2和sgl3中)的選擇柵極晶體管在操作期間被連接并接收公共電壓。sgs晶體管可以具有與sgd晶體管類似的結構。另外，sgs和sgd晶體管可以具有與存儲器單元晶體管類似的結構。

在一種方法中，襯底可以是p型，并且可以提供連接到頂部選擇柵極層的接地。通孔(via)244將c0和ns0的漏極側連接到位線288。通孔262將c1和ns0的源級側連接到源極線289。背柵極263、264、265和266分別在nso、ns1、ns2和ns3中提供。

區(qū)域d1、d2、d3和d4表示sgd晶體管，并且區(qū)域s1、s2、s3和s4表示sgl1中的sgs晶體管。

圖2d描繪了圖2c的堆疊231的選擇柵極層和字線層的可替換的視圖。sgl層sgl1、sgl2和sgl3的每一個包括與一組nand串的漏極側(由實線示出)或源極(由虛線示出)相關聯(lián)的選擇柵極線的平行的行。例如，sgl1包括與圖2b一致的漏極側選擇柵極線216、218、219、223、224和226以及源極側選擇柵極線217、221和225。在一種方法中，可以獨立地控制每個選擇柵極線。

以下，sgl層是字線層。每個字線層包括連接到nand串的漏極側上的存儲器單元(背柵極和漏極端之間的nand串的一半)的漏極側字線和連接到nand串的源極側上的存儲器單元(背柵極和源極之間的nand串的一半)的源級側字線。例如，dwll1、dwll2、wll19、wll18和wll17分別包括漏極側字線270d、271d、272d、273d和274d以及源極側字線270s、271s、272s、273s和274s。

wll3、wll2、wll1和wll0分別包括漏極側字線275d、276d、277d和278d，并且分別包括源極側字線275s、276s、277s和278s。在一種方法中，可以獨立地控制每個字線。

在示例編程操作中，源級側字線272s是塊中的第一編程字線，并且漏極側字線272d是塊中的最終編程字線。

圖3a描繪了在直的nand串實施例中圖1a的塊blk0的示例字線層304的頂視圖。在這種配置中，nand串只有一列，如在u形nand串中，源極側選擇柵極位于列的底部，而不是在頂部。另外，塊的給定層具有連接到該層的存儲器單元中的每一個的一個wll。絕緣材料填充的狹縫346、347、348、349和350也可用于制造工藝中，以便在通過濕蝕刻去除未摻雜的多晶硅層并沉積電介質以形成交替的電介質層時，為堆疊提供結構的支撐。虛線305延伸穿過列c12-c17。圖3c1中示出了沿著部分307的線305的橫截面視圖。

區(qū)域340、341、342、343、344和345表示各組nand串的存儲器單元(如圓圈)。例如，區(qū)域340表示nand串ns0a、…、nsoa-14中的存儲器單元。額外的nand串包括ns1a、ns2a、ns3a、ns4a和ns5a。

或者，層304表示sgs層，在這種情況下，每個圓圈代表sgs晶體管。

圖3b描繪了與圖3a一致的示例sgd層362的頂視圖。狹縫357、358、359、360和361將sgd層劃分成部分363、364、365、366、367和368。每個部分連接一組nand串中的sgd晶體管。例如，sgd層部分363或線連接nand串ns0a至ns0a-14組中的sgd晶體管。區(qū)域351、352、353、354、355和356分別表示sgd層部分363、364、365、336、367和368中的各組nand串的sgd晶體管(如圓圈)。來自圖3a的部分307也被重復。選擇柵極晶體管與nand串ns0a-ns5a相關聯(lián)。

圖3c1描繪了圖3a的沿著線305的部分307的橫截面圖的堆疊376的實施例，其中提供三個sgd層，三個sgs層和虛擬字線層dwll1和dwll2。對應于nand串ns0a-ns3a的存儲器單元的列被描繪在多層堆疊中。堆疊包括襯底101、襯底上的絕緣膜250以及源極線sl0a的部分。sgd線子集中的額外的直的nand串延伸(例如沿著x軸)在橫截面中所描繪的nand串之后。ns0a具有源極端sea和漏極端dea。還描繪了來自圖3a的狹縫346、347和348。還描繪了位線bl0a的部分。導電通孔373將dea連接到bl0a。這些列形成在存儲器孔mh0-mh4中。存儲器孔是柱形的，并且至少從堆疊的頂部370到底部371延伸。

源極線sl0a連接到每個nand串的源極端。sl0a也連接到在x方向上位于這些nand串之后的其它存儲器串組的組。

字線層——例如wll0-wll23，以及電介質層——例如dl0-dl24，被交替布置在堆疊中。sgs晶體管369、372、374和375形成在sgs1層中。

在圖4a中更詳細地示出了堆疊的區(qū)域246。在圖4c中更詳細地示出了堆疊的區(qū)域410。區(qū)域dla、d2a、d3a和d4a表示sgd晶體管。

圖3c2描繪了沿存儲器孔高度的其寬度的變化。由于用于創(chuàng)建記憶孔的蝕刻工藝，存儲器孔的橫截面寬度(例如直徑)可以沿其高度變化。這是由于非常高的縱橫比(aspectratio)。例如，約25-30的深度與直徑比是常見的。通常，直徑從存儲器孔的頂部到底部逐漸變小。在一些情況下，如圖所示，在孔的頂部發(fā)生輕微的變窄，使得直徑在從存儲器孔的頂部到底部逐漸變小之前變得稍微變寬。

由于存儲器孔的寬度和形成在存儲器孔中的垂直柱的寬度的不均勻，存儲器單元的編程和擦除速度可以基于它們沿存儲器孔的位置而變化。具有較小直徑的存儲器孔，跨隧道層的電場較強，使得編程和擦除速度更高。

在這種情況下，存儲器單元沿著存儲器器件中的垂直延伸的存儲器孔(mh0-mh7)布置，并且垂直延伸的存儲器孔的寬度沿存儲器器件的高度變化。

圖3d描繪了圖3c的堆疊376的選擇柵極層和字線層的可替換的視圖。sgd層sgd1和sgd2各自包括與nand串組的漏極側相關聯(lián)的選擇柵極線的平行的行。例如，sgd1包括與圖3b一致的漏級側選擇柵極線363、364、365、366、367和368。一種方法中，可以獨立地控制每個選擇柵極線。

sgd層以下是字線層。在一種方法中，每個字線層表示字線，并且其連接到堆疊中給定高度的存儲器單元組。例如，dwll3、dwll4、wll22、wll21、wll20和wll19分別表示字線399、398、397、396、395和394。wll2、wll1、wll0和dwll5分別表示字線393、392、391和390。在一種方法中，可以獨立地控制每個字線。

字線層下方是sgs層。sgs層sgs1和sgs2各自包括與nand串組的源極側相關聯(lián)的選擇柵極線的平行的行。例如，sgs1包括源極選擇柵極線380、381、382、383、384和385。在一種方法中，可以獨立地控制每個選擇柵極線。

在示例編程操作中，源級側字線391是塊中的第一編程字線，漏極側字線397是塊中的最終編程字線。

圖4a描繪了圖3c1的區(qū)域246的視圖，其示出了虛擬存儲器單元(dmc)和數(shù)據(jù)儲存存儲器單元(mc)之上的sgd晶體管dla、d1al和dla2。可以沿著列的側壁并在每個字線層內沉積多個層。這些層可以包括例如使用原子層沉積被沉積的氧化物-氮化物-氧化物(o-n-o)和多晶硅層。例如，該列包括諸如氮化硅(sin)或其它氮化物的電荷捕獲層或膜(ctl)403、隧道層(tl)404、多晶硅體或溝道(ch)405和介電核心(dc)406。字線層包括塊狀氧化物(box)402、塊狀高k材料401、阻擋金屬400以及諸如w399的導電金屬作為控制柵極。例如，分別為sgd晶體管dla、dlal和dla2，虛擬存儲器單元dmc和存儲器單元mc提供控制柵極cg1a、cglal、cgla2、cgla3和cgla4。在另一種方法中，除了金屬之外的所有這些層都提供在列中。在整個列中類似地形成其它存儲器單元。存儲器孔中的層形成nand串的柱狀有源區(qū)(aa)。

在選擇柵極晶體管和數(shù)據(jù)儲存存儲器單元之間使用一個或多個虛擬存儲器單元是有用的，因為對于與選擇柵極晶體管相鄰或接近的存儲器單元的編程干擾可以是較大的。這些邊緣單元由于對禁止的nand串的選擇柵極晶體管的電壓的限制而具有較低的溝道升壓量。具體地，為了提供非導電狀態(tài)的選擇柵極晶體管，相對較低的電壓被施加到它們的控制柵極，導致在這些選擇柵極晶體管旁邊的溝道區(qū)域中相對較低的溝道升壓量。因此，邊緣單元旁邊的溝道的區(qū)域因此也具有相對較低的溝道升壓量。相反，非邊緣單元旁邊的存儲器單元可以接收相對高的通過電壓，因為這些單元被提供在導電狀態(tài)，會導致相對較高的溝道升壓量。

當存儲器單元被編程時，電子被存儲在與存儲器單元相關聯(lián)的ctl的一部分中。這些電子從溝道被吸入到ctl中，并通過隧道層(tl)。存儲器單元的vth與存儲的電荷的量成比例地增加。在擦除操作期間，電子返回到溝道。

存儲器孔中的每一個可以被填充多個包含塊狀氧化物層、電荷俘獲層、隧道層和溝道層的環(huán)形層。存儲器孔中的每一個的核心區(qū)域填充有主體材料，并且多個環(huán)形層位于存儲器孔中的每一個中的核心區(qū)域和wll之間。

圖4b1描繪了圖4a的沿線444的區(qū)域246的橫截面視圖。在一種可能的方法中，除了作為圓柱體的核心填料之外，每個層都是環(huán)形的。

圖4b2描繪了圖4b1的隧道層404的特寫視圖，其示出了氧化物404a、氮化物404b、氧化物404c配置。

圖4c描繪了圖3c2的nand串的區(qū)域410的放大視圖。當通過相應字線將編程電壓施加到存儲器單元的控制柵極時，產生電場。在mc0中，電場使電子從溝道405隧穿到電荷捕獲層403的區(qū)域470中。類似地，對于mc1，電場使電子從溝道405隧穿到電荷捕獲層403的區(qū)域460中。電子進入電荷捕獲層的移動由指向左側的箭頭表示。電子用圓圈表示，其中圓圈內有破折號。

當隨后回讀所選字線上的存儲器單元時，在感測電路確定存儲器單元是否處于導電狀態(tài)時，控制柵極讀取被施加到存儲器單元的電壓如vre/a、vra/b和vrb/c。同時，讀通電壓vread(例如，8-9v)被施加到剩余的字線上。

然而，如一開始所述，回讀操作的準確性可以因存儲器單元中的電荷損失而受損。電荷損失的一種類型涉及從電荷捕獲層逃逸(de-trapping)。例如，電子452是從電荷捕獲區(qū)域470逃逸的電荷的示例，降低了mc0的vth。電子453是保留在電荷捕獲區(qū)域470中的電荷的示例。另一種類型的電荷損失涉及從隧道層逃逸。例如，電子452a是從隧道層404逃逸的電荷的示例。

mc1具有漏極drlb、源極sr1b和控制柵極cg1。

圖5a描繪了包含平坦的控制柵極和電荷捕獲區(qū)域的存儲器單元的字線方向的橫截面圖，作為圖1b的存儲器結構126中的存儲器單元的2d示例。電荷捕獲存儲器可以用于nor和nand閃速存儲器器件。與使用諸如摻雜的多晶硅的導體存儲電子的浮置柵極mosfet技術相反，該技術使用諸如氮化硅膜的絕緣體來存儲電子。作為示例，字線(wl)524跨越包括相應溝道區(qū)域506、516和526的nand串延伸。字線的部分提供控制柵極502、512和522。字線下方是多晶硅介電(ipd)層528、電荷俘獲層504、514和521、多晶硅層505、515和525以及隧道層(tl)層509、507和508。每個電荷捕獲層在相應的nand串中連續(xù)延伸。

存儲器單元500包括控制柵極502、電荷捕獲層504、多晶硅層505和溝道區(qū)域506的部分。存儲器單元510包括控制柵極512、電荷捕獲層514、多晶硅層515和溝道區(qū)域516的部分。存儲器單元520包括控制柵極522、電荷俘獲層521、多晶硅層525和溝道區(qū)域526的部分。

另外，可以使用平坦的控制柵極來代替圍繞浮置柵極的控制柵極。一個優(yōu)點是相比于浮置柵極電荷捕獲層可以被制成更薄。此外，存儲器單元可以被放置得更靠近在一起。

圖5b描繪了圖5a中的沿線559的橫截面圖，其示出了具有平坦控制柵極和電荷捕獲層的nand串530。nand串530包括sgs晶體管531、示例存儲元件500、532、...、533和534以及sgd晶體管535。在一個選擇中，如主要結合3d存儲器件所討論的，sgd晶體管可以被偏置以在擦除操作期間產生gidl。在另一種選擇中，可以將襯底直接偏置以提供溝道電壓，而字線被偏置在負電壓。

nand串可以形成在包括p型襯底區(qū)域555、n型阱556和p型阱557的襯底上。n型源極/漏極擴散區(qū)域sd1、sd2、sd3、sd4、sd5、sd6和sd7形成在p型阱557中。溝道電壓vch可以被直接施加到襯底的溝道區(qū)域。存儲器單元500包括控制柵極502和在電荷俘獲層504、多晶硅層505、隧道層509和溝道區(qū)域506之上的ipd部分528。存儲器單元532包括在電荷俘獲層504、多晶硅層505、隧道層509和溝道區(qū)域506之上的控制柵極536和ipd部分537。

例如，控制柵極層可以是多晶硅，并且隧道層可以是氧化硅。ipd層可以是諸如alox(氧化鋁)或hfox(氧化鉿)的高k電介質的堆疊，這有助于增加控制柵極層和電荷俘獲或電荷存儲層之間的耦合比。例如，電荷捕獲層可以是氮化硅和氧化物的混合物。浮置柵極存儲器單元和平坦的存儲器單元之間的差異是電荷存儲層的高度。通常的浮置柵級高度可以是約100nm，而電荷捕獲層可以小至3nm，并且多晶硅層可以為約5nm。

sgd和sgs晶體管具有與存儲元件相同的配置，但是具有較長的溝道長度以確保電流在禁止的nand串中截止。

在該示例中，層504、505和509在nand串中連續(xù)延伸。在另一種方法中，可以去除位于控制門502、512和522之間的層504、505和509的部分，暴露溝道506的頂表面。

圖5c描繪了圖5b的nand串的部分540的放大視圖。電荷俘獲層504包括分別直接位于存儲器單元500和532的下方和存儲器單元500和532的旁邊的區(qū)域541和543。電荷損失可以以與3d存儲器器件中類似的方式在2d存儲器器件中發(fā)生。電子551是從電荷捕獲區(qū)域541去捕獲的電荷的示例，降低了存儲器單元500的vth。電子552是保留在電荷捕獲區(qū)域541中的電荷的示例。電子551a是從隧道層509逃逸的電荷的示例。

圖6a描繪了用于操作存儲器器件的過程，其中完整編程操作之后是刷新編程操作。步驟600包括對存儲器單元組進行完整的編程操作以將寫入數(shù)據(jù)存儲到該組存儲器單元中。可以在一個或多個編程通過中將存儲器單元從擦除狀態(tài)編程到不同的目標數(shù)據(jù)狀態(tài)。例如，編程通過可以涉及從初始編程脈沖開始，并且在多個編程循環(huán)的每個循環(huán)中遞增編程脈沖，將一系列編程脈沖施加到存儲器單元組。通常，在每個編程循環(huán)中進行驗證測試。當存儲器單元的vth超過連接到該組存儲器單元的字線上的控制柵極電壓時，通過驗證測試。當要編程到目標數(shù)據(jù)狀態(tài)的所有或幾乎所有的存儲器單元都通過相應的驗證測試時，完成完整的編程操作。例如，參見圖7a、7b、8a和8b。

在完成完整編程操作之后，判定步驟601確定是否滿足準則以檢查該組存儲器單元的數(shù)據(jù)保留。例如，該準則可以包括通過特定的時間量，例如數(shù)天、數(shù)周或數(shù)月。在一種方法中，由圖13a的時間線中的虛線方格描述，數(shù)據(jù)保留檢查在完成完整編程操作后以均勻的時間間隔發(fā)生。例如，數(shù)據(jù)保留檢查對于所有目標數(shù)據(jù)狀態(tài)發(fā)生。

當存儲器單元組隨后被擦除并用于存儲新數(shù)據(jù)時，在另一個完整編程中，時間線被重置為零。在另一種方法中，由圖13a的時間線中的實線方格描述，數(shù)據(jù)保留檢查在完成完整編程操作后以逐漸縮短的時間間隔發(fā)生。這是基于這樣的理論，在完成完整編程操作后電荷損失以與時間成比例的更快的速率發(fā)生，從而隨著時間的推移，數(shù)據(jù)保留的檢查應該更加頻繁地發(fā)生。這避免了過度的電荷損失，其可能導致不可校正的讀取錯誤。

在另一種方法中，由圖13b的時間線描述，每當存儲器器件中的溫度超過閾值溫度達特定的時間累積量時，數(shù)據(jù)保留檢查就會發(fā)生。這是基于這樣的理論，即電荷損失主要發(fā)生在溫度高于閾值溫度的時候，因此對于數(shù)據(jù)保留檢查的時間應該基于溫度超過閾值溫度的時間的測量。

在另一種方法中，由圖13c的時間線1310、1312和1314描述，數(shù)據(jù)保留檢查對于不同數(shù)據(jù)狀態(tài)在不同時間和頻率上發(fā)生。例如，數(shù)據(jù)保留檢查對于c狀態(tài)在時間線1310中發(fā)生四次，對于b狀態(tài)在時間線1312中發(fā)生兩次，對于a狀態(tài)在時間線1314中發(fā)生一次。這三個時間線覆蓋同一時間段id。對于a和b狀態(tài)的數(shù)據(jù)保留檢查可選地與對于c狀態(tài)的數(shù)據(jù)保留檢查對齊。這是基于對于較高數(shù)據(jù)狀態(tài)的電荷損失較高的理論，使得對于較高數(shù)據(jù)狀態(tài)的數(shù)據(jù)保留檢查的時間應早于對于較低數(shù)據(jù)狀態(tài)的數(shù)據(jù)保留檢查的時間。

如果判定步驟601為假，則到達等待步驟602，之后可以再次評估判定步驟601。如果判定步驟601為真，則到達步驟603。該步驟涉及進行感測操作以識別組中的存儲器單元的數(shù)據(jù)狀態(tài)，并且基于vth中的降檔量將存儲器單元分類到對于每個目標數(shù)據(jù)狀態(tài)的子集。感測操作可以包括ecc解碼。例如，參見圖7c和8c。對于一個或多個目標數(shù)據(jù)狀態(tài)，步驟603a包括識別不被刷新編程的存儲器單元的第一子集，以及識別將以不同量被刷新編程的其它子集(例如，第二、第三...)。步驟604包括基于目標數(shù)據(jù)狀態(tài)和vth中的降檔量進行不同量的對于子集的刷新編程。例如，參見圖7d。用于子集的刷新編程可以涉及施加一個或多個編程脈沖，直到對于該子集的驗證測試通過(步驟604a)。這是一種自適應方法，其確保子集的存儲器單元的vth已經超過驗證電壓?；蛘撸瑢τ谧蛹乃⑿戮幊炭梢陨婕笆┘庸潭〝?shù)量的一個或多個編程脈沖，而不對子集進行驗證測試(步驟604b)。這是一種非自適應方法，其中編程脈沖的數(shù)量、大小和/或持續(xù)時間被設置為在vth中提供期望的升檔。這種方法可以節(jié)省時間，因為避免了驗證操作。可以分別為每個子集選擇步驟604a或604b。

許多變化是可能的。例如，可能使用步驟604a來刷新編程一個目標數(shù)據(jù)狀態(tài)的所有子集，并且使用步驟604a來刷新編程另一個目標數(shù)據(jù)狀態(tài)的所有子集。還可能使用步驟604a來刷新編程一個目標數(shù)據(jù)狀態(tài)的一個或多個子集，并且使用步驟604b來刷新編程一個目標數(shù)據(jù)狀態(tài)的一個或多個其它子集。另外，當刷新編程目標數(shù)據(jù)狀態(tài)的子集時，步驟604a中使用的編程脈沖可以與步驟604b中使用的編程脈沖分開或相同。

圖6b描繪了用于進行與圖6a的步驟603一致的感測操作的處理。步驟610包括進行讀取操作以識別組中的存儲器單元的數(shù)據(jù)狀態(tài)，以及基于讀取結果更新與存儲器單元相關聯(lián)的鎖存器。例如，參見圖7c、8d和10b。在圖7b中，可以通過使用vrer/a、vra/b和vrb/c的控制柵極電壓來讀取存儲器單元以識別數(shù)據(jù)狀態(tài)er、a、b和c。例如，具有vth<vrer/a的存儲器單元處于e狀態(tài)；具有vrer/a<vth<vra/b的存儲器單元處于a狀態(tài)；具有vra/b<vth<vrb/c的存儲器單元處于b狀態(tài)；并且具有vth>vrb/c的存儲器單元處于c狀態(tài)。在一些情況中，識別使用ecc解碼校正的存儲器單元的子集。由于ecc解碼而校正(例如翻轉)一個或多個位的存儲器單元是校正的存儲器單元。

即使當存儲器單元被讀取為處于另一數(shù)據(jù)狀態(tài)時，ecc解碼也可以確定存儲器單元應該處于某個數(shù)據(jù)狀態(tài)。例如，指示b狀態(tài)存儲器單元的vth<vrb/c的存儲器單元可以被校正為表示c狀態(tài)。ecc代碼可以具有允許檢測和糾正有限數(shù)量的錯誤的冗余。ecc技術的示例包括低密度奇偶校驗(low-densityparitycheck，ldpc)碼、turbo碼和級聯(lián)碼。ldpc碼是由許多單個奇偶校驗(spc)碼制成的高效線性塊碼。turbo碼使用迭代軟解碼，并組合兩個或多個相對簡單的卷積碼和交織器以產生塊碼。級聯(lián)代碼組合代數(shù)塊代碼和卷積碼。

狀態(tài)機或控制器可以基于讀取結果來評估存儲器單元，進行ecc解碼，并且更新對于具有確定的數(shù)據(jù)狀態(tài)的每個存儲器單元的鎖存器。

作為步驟610的另一示例，在圖8c中，可以通過使用vrer/a、vra/b、vrb/c、vrc/d、vrd/e，vre/f和vrf/g的控制柵極電壓讀取存儲器單元來識別數(shù)據(jù)狀態(tài)er、a、b、c、d、e、f和g。

步驟611包括進行附加讀取操作以識別對于每個目標數(shù)據(jù)狀態(tài)的存儲器單元的子集。例如，在圖7c中，附加讀取操作使用控制柵極電壓vral，vrb1，vrb2、vrcl、vrc2和vrc3。在圖8c中，附加讀取操作使用控制柵極電壓vrcs1、vrdsl、vresl、vres2、vrfs1、vrfs2、vrgsl和vrgs2。對于某些數(shù)據(jù)狀態(tài)，可能不會使用額外的讀取操作。例如，在圖8c中，在er和a狀態(tài)之間以及a和b狀態(tài)之間不使用額外的讀取操作。在某些情況中，對于目標數(shù)據(jù)狀態(tài)的附加讀取操作可以使用狀態(tài)的驗證電壓。例如，圖7c中對于c狀態(tài)的附加讀取操作可以使用vvc。然后將具有vth>vvc的c狀態(tài)單元分類到不需要刷新編程的子集，并且將具有vth<vvc的c狀態(tài)單元分類到需要刷新編程的子集。在其它情況下，對于目標數(shù)據(jù)狀態(tài)的附加讀取操作的最高控制柵極電壓以一定裕度(例如，圖14d或14e中的δva，δvb或δvc)低于狀態(tài)的驗證電壓。作為結果，例如，vvc-δvc<vth<vvc的c狀態(tài)單元被認為具有較少量vth降檔并且不被刷新編程。這些c狀態(tài)單元與vvc<vth的c狀態(tài)單元處于共同子集中，其中這個子集不被刷新編程。

圖6c描繪了基于對較高目標數(shù)據(jù)狀態(tài)的存儲器單元的vth降檔的測量來確定是否對目標數(shù)據(jù)狀態(tài)的存儲器單元進行刷新編程的過程。這是基于在較高數(shù)據(jù)狀態(tài)的單元中看到的vth降檔的量來決定是否對于較低數(shù)據(jù)狀態(tài)的存儲器單元進行刷新編程的示例。在某些情況中，對于較高數(shù)據(jù)狀態(tài)的存儲器單元，存在比對于較低數(shù)據(jù)狀態(tài)的存儲器單元較多的vth降檔，使得對于較低的數(shù)據(jù)狀態(tài)可以跳過刷新編程。此外，可以使用較高數(shù)據(jù)狀態(tài)的存儲器單元中的降檔量的度量來預測較低數(shù)據(jù)狀態(tài)的存儲器單元中的降檔量。如果在較低數(shù)據(jù)狀態(tài)的存儲器單元中預測的降檔量相對較小，則可以決定對于較低數(shù)據(jù)狀態(tài)的存儲器單元跳過刷新編程。這節(jié)省了存儲器器件中的時間和功耗。

此外，當通過圖6b中的讀取操作為在vth鄰近范圍中的多個子集被定義用于較高目標數(shù)據(jù)狀態(tài)時，多個子集中的最低子集中的存儲器單元的計數(shù)是對較低數(shù)據(jù)狀態(tài)的存儲器單元中的降檔量的最高預測，因為該計數(shù)表示較高的目標數(shù)據(jù)狀態(tài)的vth分布的下尾的大小。可選地，多個子集中的另一子集(除了最低子集之外)中的存儲器單元的計數(shù)可以預測較低數(shù)據(jù)狀態(tài)的存儲器單元中的降檔量。通常，多個子集中的一個或多個子集中的存儲器單元的計數(shù)可以預測較低數(shù)據(jù)狀態(tài)的存儲器單元中的降檔量。該計數(shù)或多個計數(shù)指示下尾部的形狀。例如，在四狀態(tài)存儲器器件中，較高的目標數(shù)據(jù)狀態(tài)可以是c狀態(tài)，以及較低的目標數(shù)據(jù)狀態(tài)可以是a狀態(tài)。作為另一示例，在八狀態(tài)存儲器器件中，較高的目標數(shù)據(jù)狀態(tài)可以是g狀態(tài)，并且較低的目標數(shù)據(jù)狀態(tài)可以是a狀態(tài)。

此外，與一個目標數(shù)據(jù)狀態(tài)相關聯(lián)的一個或多個計數(shù)可以用于決定是否在低于一個目標數(shù)據(jù)狀態(tài)的多個其它目標數(shù)據(jù)狀態(tài)中進行刷新編程。當數(shù)據(jù)狀態(tài)的驗證電壓低于另一數(shù)據(jù)狀態(tài)的驗證電壓時，該數(shù)據(jù)狀態(tài)低于另一數(shù)據(jù)狀態(tài)。例如，在四狀態(tài)存儲器器件中，可以使用c狀態(tài)的計數(shù)來決定是否對a和b狀態(tài)進行刷新編程。在另一示例中，在八狀態(tài)存儲器器件中，可以使用g狀態(tài)的計數(shù)來決定是否對a和b狀態(tài)進行刷新編程。

此外，可以使用與多個目標數(shù)據(jù)狀態(tài)相關聯(lián)的一個或多個計數(shù)來決定是否在低于多個目標數(shù)據(jù)狀態(tài)的一個目標數(shù)據(jù)狀態(tài)或多個其它目標數(shù)據(jù)狀態(tài)中進行刷新編程。例如，在四狀態(tài)存儲器器件中，可以使用b狀態(tài)和c狀態(tài)的計數(shù)來決定是否對a狀態(tài)進行刷新編程。在另一示例中，在八狀態(tài)存儲器器件中，可以使用f和g狀態(tài)的計數(shù)來決定是否對a狀態(tài)進行刷新編程。

根據(jù)上述，例如，步驟620包括獲得一個目標數(shù)據(jù)狀態(tài)的一個或多個子集中的存儲器單元的計數(shù)。判定步驟621確定計數(shù)是否超過閾值?？梢赃M行測試以提供最佳閾值，其指示何時可以跳過特定較低數(shù)據(jù)的刷新編程。閾值可以對于子集和相關聯(lián)的數(shù)據(jù)狀態(tài)進行調整。因此，如果與一個目標數(shù)據(jù)狀態(tài)相關聯(lián)的計數(shù)相對較高，則對于一個目標數(shù)據(jù)狀態(tài)的電荷損失的大小相對較高，并且預期對于另一個目標數(shù)據(jù)狀態(tài)的電荷損失的大小相對較高，使得數(shù)據(jù)保留檢查應該涉及另一個目標數(shù)據(jù)狀態(tài)?；蛘?，如果與一個目標數(shù)據(jù)狀態(tài)相關聯(lián)的計數(shù)相對較低，則一個目標數(shù)據(jù)狀態(tài)的電荷損失的大小相對較低，并且預期另一個目標數(shù)據(jù)狀態(tài)的電荷損失的大小相對較低，使得數(shù)據(jù)保留檢查可以跳過另一個目標數(shù)據(jù)狀態(tài)。

這個方法假設在對較低目標數(shù)據(jù)狀態(tài)進行數(shù)據(jù)保留檢查的決定之前，對較高目標數(shù)據(jù)狀態(tài)進行附加讀取操作。如果判定步驟621為真，則到達步驟622。這個步驟包括對另一(較低)目標數(shù)據(jù)狀態(tài)的存儲器單元進行刷新編程。如果判定步驟621為假，則到達步驟623。這個步驟包括不對另一(較低)目標數(shù)據(jù)狀態(tài)的存儲器單元進行刷新編程。

在圖7a-8c中，橫軸表示vth，并且縱軸表示對數(shù)和尺度上的存儲器單元的數(shù)量。為了清楚起見，以簡化的形式示出了vth分布。

圖7a和7b描繪了與圖6a的步驟600一致的具有四個數(shù)據(jù)狀態(tài)的一次通過完整編程操作。一個編程通過操作，也稱為完整序列編程，其(僅)涉及多個編程驗證操作(或編程循環(huán))的一個序列，該操作從初始vpgm電平開始進行，并且進行到最終vpgm電平，直到所選定的存儲器單元的組的閾值電壓達到各個目標數(shù)據(jù)狀態(tài)的一個或多個相應的驗證電壓。所有的存儲器單元可以在編程通過開始時處于擦除狀態(tài)。

對于其中每個存儲器單元以四個可能的vth范圍之一存儲兩位數(shù)據(jù)的情況，提供了存儲器單元陣列的示例vth分布。一位表示lp數(shù)據(jù)，另一位表示up數(shù)據(jù)。位組合可以由up位后接lp位來表示，例如，11表示up＝1，lp＝1；01表示up＝0，lp＝1；00表示up＝0，lp＝0；10表示up＝1，lp＝0。位組合存儲在諸如圖1e中的一組鎖存器中。例如，lp位可以被存儲在ldl中，up位可以被存儲在udl中。

為擦除(er)狀態(tài)存儲器單元提供第一vth分布700。三個vth分布710、720和730分別表示當存儲器單元的vth超過驗證電壓vva、vvb或vvc時存儲器單元達到的目標數(shù)據(jù)狀態(tài)a、b和c。

在完成編程通過之后，可以使用在vth分布之間的讀取參考電壓vrer/a、vra/b和vrb/c從存儲器單元讀取數(shù)據(jù)。通過測試給定存儲器單元的vth是否高于或低于讀取參考電壓中的一個或多個，系統(tǒng)可以確定由存儲器單元表示的數(shù)據(jù)狀態(tài)。

圖7c描繪了與圖6a的步驟603一致的圖7b的vth分布，其中由于電荷損失引起的vth降檔，以及用于感測存儲器單元的不同子集的vth范圍的控制柵極電壓。a、b和c狀態(tài)分別由vth分布710d、720d和730d表示。通常，電荷損失降低目標數(shù)據(jù)狀態(tài)的存儲器單元的包括上下尾部的vth分布。還參見圖16a-16c。

如果vth>vrc1，則c狀態(tài)的存儲器單元在第一子集(csub1)中，如果vrc2<vth<vrc1，則在第二子集(csub2)中，如果vrb/c<vth<vrc2，則在第三子集(csub3)中，或者如果vth<vrb/c，則在第四子集(csub4)中。

注意，在相鄰數(shù)據(jù)狀態(tài)之間區(qū)分的讀取電平也可以可選地用作子集的邊界，如這里所做的那樣。例如，vrb/c是csub4的上邊界和csub3的下邊界。在一種方法中，vth分布730d的部分731表示其中這些單元未被刷新編程的vrcl<vth<vvc的存儲器單元?？蛇x地，圖7c可以通過將vrcl與vvc融合來修改圖7c。其它狀態(tài)也可能會出現(xiàn)類似的融合。

如果vrb1<vth<vrb/c，則b狀態(tài)的存儲器單元在第一子集(bsubl)中，如果vrb2<vth<vrb1，則在第二子集(bsub2)，或如果vra/b<vth<vrb2則在第三子集(bsub3)。也可以為其中vth<vra/b的b狀態(tài)單元定義第四子集。在一種方法中，vth分布720d的部分721表示其中vrb1<vth<vvb的存儲器單元，其中這些單元未被刷新編程。

如果vral<vth<vra/b，則a狀態(tài)的存儲器單元在第一子集(asubl)中，或如果vre/a<vth<vra1，則在第二子集(asub2)。也可以為vth<vre/a的a狀態(tài)單元定義第三子集。在一種方法中，vth分布710d的部分711表示其中vra1<vth<vva的存儲器單元，其中這些單元未被刷新編程。er狀態(tài)單元不被刷新編程。

對于一個目標數(shù)據(jù)狀態(tài)(例如c)，感測操作在存儲器單元組中識別存儲器單元的至少第一、第二和第三子集，其中存儲器單元的第一子集處于第一閾值電壓范圍(vrcl或更高)，其包括初始驗證電壓(vvc)和低于初始驗證電壓的電壓范圍(vrcl-vvc)，存儲器單元的第二子集是處于低于第一閾值電壓范圍(vrc2-vrcl)的第二閾值電壓范圍，并且存儲器單元的第三子集處于低于第二閾值電壓范圍的第三閾值電壓范圍(vrb/c-vrc2)。在這種情況中，對存儲器單元的第二和第三子集進行刷新編程，而不對存儲器單元的第一子集進行刷新編程。存儲器單元的第四子集可以處于低于第三閾值電壓范圍的第四閾值電壓范圍(低于vrb/c)，其中存儲器單元的第四子集使用誤差校正碼解碼而被校正并且被刷新編程。

圖7d描繪了與圖6a的步驟604一致的圖7c的具有由刷新編程引起的vth升檔的vth分布。在一種方法中，對于每個目標數(shù)據(jù)狀態(tài)，第一子集不被刷新編程，以及其它子集被刷新編程。對于c狀態(tài)，vth分布732、733、734和735分別表示第一、第二、第三和第四子集csubl、csub2、csub3和csub4的存儲器單元。對于b狀態(tài)，vth分布722、723和724分別表示第一、第二和第三子集bsubl、bsub2和bsub3的存儲器單元。對于a狀態(tài)，vth分布712和713分別表示第一和第二子集asub和asub2的存儲器單元。

可以以不同的方式表征存儲器單元的子集的閾值電壓(vth)升檔。例如，vth可以升檔，其可以通過與刷新編程相關聯(lián)的vth(例如，用于刷新編程的驗證電壓，或刷新編程之后的vth分布的平均或中點)和與刷新編程之前的子集相關聯(lián)的vth(例如，作為子集的vth范圍的下邊界或上邊界的讀取電壓，或vth范圍的中點或平均值)之間的差異來表征。

例如，對于c狀態(tài)的存儲器單元，由對存儲器單元的第三子集的刷新編程引起的存儲器單元的第三子集的閾值電壓升檔(例如，vvc3-vrb/c)大于由對存儲器單元的第二子集的刷新編程引起的存儲器單元的第二子集的閾值電壓升檔(例如，vvc2-vrc2)。用于子集的閾值電壓升檔是由于刷新編程而使子集中的存儲器單元的vth增加的量。即使第二和第三子集的刷新編程使用相同的驗證電壓，例如vvc2，由對存儲器單元的第三子集的刷新編程引起的存儲器單元的第三子集的閾值電壓升檔(例如，vvc2-vrb/c)大于由對存儲器單元的第二子集的刷新編程引起的存儲器單元的第二子集的閾值電壓升檔(例如，vvc2-vrc2)。。

對于c狀態(tài)的存儲器單元，由對存儲器單元的第四子集的刷新編程引起的存儲器單元的第四子集的閾值電壓升檔(例如，vvc4-vrb/c+delta，其中delta是非零的)大于由對存儲器單元的第三子集的刷新編程引起的存儲器單元的第三子集的閾值電壓升檔。

對于b狀態(tài)的存儲器單元，由對存儲器單元的第三子集的刷新編程引起的存儲器單元的第三子集的閾值電壓升檔(例如，vvb3-vra/b)大于由對存儲器單元的第二子集的刷新編程引起的存儲器單元的第二子集的閾值電壓升檔(例如，vvb2-vrb2)。

圖7d的示例示出了與圖6a的步驟604a一致的刷新編程使用驗證電壓的情況。此外，不同的驗證電壓與每個子集相關聯(lián)。對于c狀態(tài)，驗證電壓vvc2、vvc3和vvc4分別用于子集csub2、csub3和csub4的刷新編程。因此，當子集的vth范圍相對較低時，驗證電壓可以相對較高。這種方法為最可能具有相對大量的電荷損失的存儲器單元提供額外的vth增加，使得它們在下次數(shù)據(jù)保留檢查時不會過大地降檔。此外，與對于最可能具有相對大量的電荷損失的存儲器單元沒有額外的vth增加的情況相比，直到下一次數(shù)據(jù)保留檢查的時間可以被延遲。

可以優(yōu)化對于每個子集的驗證電壓。其不應該太高，以導致vth分布的上尾部變寬，或者太低，導致在下次數(shù)據(jù)保留檢查之前允許過量的電荷損失。或者，可以對目標數(shù)據(jù)狀態(tài)的子集使用公共驗證電壓。例如，vvc2可以用于csub2、csub3和csub4的刷新編程。在這個示例中，vvc2超過了編程期間使用的初始驗證電壓vvc。這有助于在下一次數(shù)據(jù)保留檢查時減少vvc以下的vth降檔量。由于刷新編程，可以實現(xiàn)更窄的vth分布，并且可以減少由于vth分布的較長下尾部引起的不可校正誤差的可能性。

或者，刷新編程不使用驗證電壓，以及與圖6a的步驟604b一致。在這種情況下，編程脈沖的優(yōu)化也提供了窄的vth分布。

圖8a和8b描繪了與圖6a的步驟600一致的具有八個數(shù)據(jù)狀態(tài)的一次通過完整編程操作。在圖8a中，vth分布800表示er狀態(tài)。圖8b描繪了一次通過完整編程操作的最終閾值分布。er、a、b、c、d、e、f和g狀態(tài)分別由vth分布800、810、812、814、816、818、820和822表示。還為每個狀態(tài)描繪了一系列位，其格式為：高頁位/中間頁位/低頁位。

圖8c描繪了與圖6a的步驟603一致的圖8b的具有由電荷損失引起的vth降檔的vth分布，以及用于感測存儲器單元的不同子集的vth范圍的控制柵極電壓。降檔的a、b、c、d、e、f和g狀態(tài)分別由vth分布811、813、815、817、819、821和823表示。區(qū)分數(shù)據(jù)狀態(tài)的讀取電壓為vrer/a、vra/b、vrb/c、vrc/d、vrd/e、vre/f和vrf/g。在該示例中，額外的讀取電壓是用于g狀態(tài)的vrgsl和vrgs2、用于f狀態(tài)的vrfs1和vrfs2、用于e狀態(tài)的vresl和vres2、用于d狀態(tài)的vrdsl和用于c狀態(tài)的vrc1。在這個示例中，不對a和b狀態(tài)使用額外的讀取電壓?；谧x取電壓，可以識別多個子集。例如，g狀態(tài)對于具有vth>vrgsl、vrgs2<vth<vrgsl、vrf/g<vth<vrgs2和vth<vvf/g的存儲器單元分別具有第一、第二、第三和第四子集。f狀態(tài)對于具有vth>vrfs1、vrfs2<vth<vrfs1、vre/f<vth<vrfs2和vth<vre/f的存儲器單元分別具有第一、第二、第三和第四子集。e狀態(tài)對于具有vth>vresl、vres2<vth<vresl、vrd/e<vth<vres2和vth<vrd/e的存儲器單元分別具有第一，第二，第三和第四子集。d狀態(tài)對于具有vth>vrdsl、vrc/d<vth<vrdsl和vth<vrc/d的存儲器單元分別具有第一、第二和第三子集。c狀態(tài)對于具有vth>vrcsl、vrb/c<vth<vrcs1和vth<vrb/c的存儲器單元分別具有第一、第二和第三子集。b狀態(tài)對于具有vth>vvb、vra/b<vth<vvb和vth<vra/b的存儲器單元分別具有第一、第二和第三子集。a狀態(tài)對于具有vth>vva、vrer/a<vth<vva和vth<vrer/a的存儲器單元分別具有第一、第二和第三子集。

在這個示例中，初始驗證電壓vva和vvb分別用作a和b狀態(tài)的子集邊界，而初始驗證電壓vvc、vvd、vve、vvf和vvg分別不用作c、d、e、f和g狀態(tài)的子集邊界。

刷新編程可以使用或可以不使用與四狀態(tài)存儲器器件相關而討論的驗證測試。

圖9描繪了根據(jù)存儲器單元的目標數(shù)據(jù)狀態(tài)和vth降檔量分類的存儲器單元的示例子集。組950分別包括存儲器單元900-915和相關聯(lián)的位線920-935。在簡化的示例中，各種子集(“sub”)彼此相鄰，并且與圖7c一致地被標記。存儲器單元900-903位于esub中，該子集包括所有擦除狀態(tài)的存儲器單元。存儲器單元904和905在a狀態(tài)的第一子集asub1中。存儲器單元906和907在a狀態(tài)的第二子集aub2中。存儲器單元908和909在b狀態(tài)的第一子集bsub1中。存儲器單元910在b狀態(tài)的第二子集bsub2中。存儲器單元911在b狀態(tài)的第三子集bsub3中。存儲器單元912、913、914和915分別在c狀態(tài)的第一、第二、第三和第四子集csub1、csub2、csub3和csub4中。

如所提到的，存儲器單元的一部分(第一子集)將不進行刷新編程，而其它子集將進行刷新編程。

圖10a描繪了與圖6a的步驟600一致的在完整編程操作期間的數(shù)據(jù)鎖存器中的位組合的示例。如所提到的，例如結合圖1e，數(shù)據(jù)鎖存器組可以與每個位線相關聯(lián)，因此與連接到字線的存儲器單元組中的每個存儲器單元相關聯(lián)。在完整編程期間，apgm、bpgm和cpgm分別表示要被編程為a、b或c狀態(tài)的存儲器單元的位組合。此時，鎖存器ldl和udl分別存儲識別目標數(shù)據(jù)狀態(tài)的較低頁位和較高頁位。ainh，binh和cinh分別表示已經完成對a、b或c狀態(tài)的編程的存儲器單元的位組合，并且在編程操作中被禁止進一步編程。此時，無論目標數(shù)據(jù)狀態(tài)如何，鎖存器ldl和udl分別為1和1。e表示對于擦除狀態(tài)存儲器單元的位組合。x表示其值不重要的位。

圖10b描繪了與圖6a一致的在感測操作之后的數(shù)據(jù)鎖存器中的位組合的示例，該感測操作在刷新編程操作之前將存儲器單元分類成子集。當結合數(shù)據(jù)保留檢查來感測存儲器單元組時，鎖存器ldl和udl被更新以識別存儲器單元的目標數(shù)據(jù)狀態(tài)。例如，對于asubl和asub2中的a狀態(tài)單元，ldl和udl分別為1和0。對于bsubl、bsub2和bsub3中的b狀態(tài)單元，ldl和udl分別為0和0。對于csubl，csub2，csub3和csub4中的c狀態(tài)單元，ldl和udl分別為0和1。此外，鎖存器rlsb和rmsb存儲兩個數(shù)據(jù)位，用于識別目標數(shù)據(jù)狀態(tài)的多達四個子集。在這個示例中，rlsb和rmsb分別為0和0，以識別目標數(shù)據(jù)狀態(tài)的第一子集(例如，asubl、bsubl和csubl)。rlsb和rmsb分別為1和0，以識別目標數(shù)據(jù)狀態(tài)的第二子集(例如，asub2、bsub2和csub2)。rlsb和rmsb分別為0和1，以標識目標數(shù)據(jù)狀態(tài)的第三子集(例如，bsub3和csub3)。rlsb和rmsb分別為1和1，以識別目標數(shù)據(jù)狀態(tài)的第四子集(例如，csub4)。

在圖11a-12c中，橫軸描繪了時間或編程循環(huán)，以及縱軸描繪了vcg，即被選擇用于完整編程或刷新編程的字線上的電壓。

圖11a描繪了在與圖6a的步驟600一致的示例完整編程操作中施加到字線的電壓。完整的編程操作將存儲器單元從擦除狀態(tài)編程到不同的目標數(shù)據(jù)狀態(tài)，而刷新編程操作從由于隨時間發(fā)生的電荷損耗稍微低于目標數(shù)據(jù)狀態(tài)，但是高于擦除狀態(tài)的vth電平，來編程存儲器單元。編程操作包括一系列波形1100。對每個目標數(shù)據(jù)狀態(tài)進行增量步進脈沖編程。這個示例還基于編程循環(huán)進行驗證測試。例如，分別在循環(huán)1-4、3-7和5-9中驗證a，b和c狀態(tài)單元。示例驗證波形1110包括vva處的a狀態(tài)驗證電壓。示例驗證波形1111分別包括vva和vvb處的a和b狀態(tài)驗證電壓。示例驗證波形1113分別包括vvb和vvc處的b和c狀態(tài)驗證電壓。示例驗證波形1114包括vvc處的c狀態(tài)驗證電壓。還描繪了編程脈沖1101-1109。初始編程脈沖具有vpgm_init的大小。編程脈沖通常是以一個或多個步階從初始值(例如0v)增加到峰值，并且然后回到初始值的波形。

圖11b描繪了在與圖6a的步驟604a一致的示例刷新編程操作中施加到字線的電壓，其中施加一個或多個編程脈沖直到通過對于c狀態(tài)存儲器單元的不同子集的驗證測試。在一種方法中，單獨刷新編程具有不同目標數(shù)據(jù)狀態(tài)的存儲器單元。例如，可以刷新編程c狀態(tài)單元，接著是b狀態(tài)存儲器單元，然后是a狀態(tài)存儲器單元?？梢詫τ诿總€目標數(shù)據(jù)狀態(tài)優(yōu)化初始編程脈沖的大小和步階以及持續(xù)時間。通常，當目標數(shù)據(jù)狀態(tài)相對較高時，初始編程脈沖的大小相對較高。用于c狀態(tài)的刷新編程操作包含一系列波形1120。進行增量步進脈沖編程。波形包括編程脈沖1121-1124。示例驗證波形1130分別包含對于c狀態(tài)的第二、第三和第四子集的驗證電壓vvc2、vvc3和vvc4。

圖11c描繪了在與圖6a的步驟604a一致的示例刷新編程操作中施加到字線的電壓，其中施加一個或多個編程脈沖直到通過對于b狀態(tài)存儲器單元的不同子集的驗證測試。b狀態(tài)的刷新編程操作包含一系列波形1140。進行增量步進脈沖編程。波形包括編程脈沖1141-1143。示例驗證波形1150分別包含對于b狀態(tài)的第二和第三子集的驗證電壓vvb2和vvb3。

圖11d描繪了在與圖6a的步驟604a一致的示例刷新編程操作中施加到字線的電壓，其中施加一個或多個編程脈沖直到通過對于a狀態(tài)存儲器單元的子集的驗證測試。對于a狀態(tài)的刷新編程操作包含一系列波形1160。進行增量步進脈沖編程。波形包括編程脈沖1161和1162。示例驗證波形1170包含用于a狀態(tài)的第二子集的驗證電壓vva2。

注意，可以基于數(shù)據(jù)狀態(tài)的單元的vth分布來自適應地設置對于該數(shù)據(jù)狀態(tài)的子集的數(shù)量。例如，圖7c示出了a狀態(tài)vth分布的下尾的底部高于vrer/a，使得沒有單元具有vth<vrer/a。因此，不需要用于其中vth<vrer的a狀態(tài)的存儲器單元的子集，并且用于a狀態(tài)的刷新編程的波形不需要使用特定于這樣的子集的驗證電壓。然而，另一個數(shù)據(jù)保留檢查可以示出a狀態(tài)vth分布的下尾低于vrer/a，使得應當對具有vth<vrer/a的a狀態(tài)的存儲器單元定義(第三)子集，并且用于刷新編程的波形可以使用特定于該第三子集的驗證電壓。

圖12a1描繪了在與圖6a的步驟604b一致的示例刷新編程操作中施加到字線的電壓，其中施加固定數(shù)量的編程脈沖來刷新編程c狀態(tài)存儲器單元的子集。如所提到的，可以設置編程脈沖的數(shù)量、大小和/或持續(xù)時間來為目標數(shù)據(jù)狀態(tài)的存儲器單元提供期望的vth的升檔。如果編程脈沖的數(shù)量、大小和/或持續(xù)時間太小，則存儲器單元的vth的升檔可能太小，使得vth分布具有非常較下的尾部。如果編程脈沖的數(shù)量、大小和/或持續(xù)時間太大，則存儲器單元的vth的升檔可能過大，因此vth分布的上尾增加，并且vth分布將變寬?？梢赃M行測試以優(yōu)化對于每個目標數(shù)據(jù)狀態(tài)的編程脈沖的數(shù)量、幅度和/或持續(xù)時間。

波形1200分別包括第一、第二和第三編程脈沖1201、1202和1203。在每個編程脈沖期間對c狀態(tài)的不同組的子集進行編程。例如，在第一編程脈沖期間對csub2、csub3和csub4進行編程，在第二編程脈沖期間對csub3和csub4進行編程，在第三個編程脈沖期間對csub4進行編程。換句話說，在第一個編程脈沖期間，禁止(例如通過提高相關聯(lián)的位線電壓)csubl被編程，在第二個編程脈沖期間禁止csub和csub2被編程，并且在第三個編程脈沖期間禁止csub1、csub2和csub3被編程。

此外，在這個示例中以及圖12a2和12b中，編程脈沖具有相同的大小，例如彼此+/-5-10％以內。通過避免編程脈沖大小的步階增加，編程干擾的可能性被降低，因為編程干擾與編程脈沖大小成正比?；蛘?，編程脈沖可以隨著每個連續(xù)的編程循環(huán)而在大小上增加。一般來說，編程脈沖數(shù)將很小。

在刷新編程期間避免驗證電壓的使用可節(jié)省時間并降低功耗。如果編程脈沖的數(shù)量、大小和/或持續(xù)時間被優(yōu)化設置，則用于刷新編程的總時間可以小于用于完整序列編程的時間。

在該示例中，對存儲器單元(csub2)的第二子集進行刷新編程包含使用第一編程脈沖1201來對存儲器單元的第二子集的每個存儲器單元進行編程，并且不進行對存儲器單元的第二子集的相關聯(lián)的驗證測試或進一步編程，并且對存儲器單元的第三子集(csub3)進行刷新編程包括使用第一編程脈沖1201和第二編程脈沖1202來對存儲器單元的第三子集的每個存儲器單元進行編程，并且不進行對存儲器單元的第三子集的相關聯(lián)的驗證測試或進一步編程。

圖12a2描繪了在與圖6a的步驟604a和604b一致的示例刷新編程操作中施加到字線的電壓，其中施加固定數(shù)量的編程脈沖來刷新c狀態(tài)存儲器單元的子集csub2和csub3，并且施加一個或多個編程脈沖，直到通過對于c狀態(tài)存儲器單元的子集csub3的驗證測試。對刷新編程期間經歷相對小的vth升檔的一個或多個子集(例如，csub2和csub3)，這種方法使用不具有驗證測試的固定數(shù)量的編程脈沖，并且對在刷新編程期間經歷相對較大的vth升檔的一個或多個其它子集(例如，csub4)，這種方法使用具有驗證測試的自適應數(shù)量的編程脈沖。當vth中的升檔相對較大時，當應用編程脈沖時，存在存儲器單元可能達到的vth電平的相對較寬的范圍。在對于這些存儲器單元的刷新編程之后，對于這些存儲器單元的驗證測試的使用可能導致較窄的vth電平范圍。與對所有被刷新編程的子集使用驗證測試的情況相比，這種混合方法節(jié)省時間并且降低功耗。

波形1210分別包括第一、第二、第三和第四編程脈沖1204、1205、1206和1207，并且分別包括在vvc4處的相關聯(lián)的驗證電壓脈沖1211、1212、1213和1214。在每個編程脈沖期間對c狀態(tài)的子集的不同組進行編程。例如，在第一個編程脈沖期間對csub2、csub3和csub4進行編程，在第二個編程脈沖期間對csub3和csub4進行編程，在第三和第四編程脈沖期間對csub4進行編程?？赡苄枰谒木幊堂}沖，例如，以對在csub4中的相對較慢編程的存儲器單元進行編程。

圖12b描繪了在與圖6a的步驟604b一致的示例刷新編程操作中施加到字線的電壓，其中施加固定數(shù)量的編程脈沖來刷新編程b狀態(tài)存儲器單元的子集。波形1220分別包括第一和第二編程脈沖1221和1222。在每個編程脈沖期間對b狀態(tài)的子集的不同組進行編程。例如，在第一個編程脈沖期間對bsub2和bsub3進行編程，并在第二個編程脈沖期間對bsub3進行編程。換句話說，在第一個編程脈沖期間禁止bsubl被編程，并且在第二個編程脈沖期間禁止bsubl和bsub2被編程。

圖12c描繪了在與圖6a的步驟604b一致的示例刷新編程操作中施加到字線的電壓，其中施加固定數(shù)量的編程脈沖來刷新編程a狀態(tài)存儲器單元的子集。這個示例使用單個編程脈沖1240來對asub2中的存儲器單元進行編程，同時抑禁止asubl中的存儲器單元的編程。

圖13a-13c示出了時間通過向右移動而行進的時間線。

圖13a描繪了示出當在完成完整編程操作之后作為時間的函數(shù)進行數(shù)據(jù)保留檢查的時間的時間線。例如，可以在相同的刷新編程操作中刷新所有目標數(shù)據(jù)狀態(tài)的存儲器單元。數(shù)據(jù)保留檢查包含感測操作和刷新編程操作。在由虛線方框描述的一種方法中，在完成完整編程操作之后，以均勻的時間間隔發(fā)生數(shù)據(jù)保留檢查。在由實線方框描述的另一種方法中，在完成完整編程操作之后，數(shù)據(jù)保留檢查以逐漸更短的時間間隔處發(fā)生。

圖13b描繪了示出作為高于閾值溫度的累積時間的函數(shù)進行數(shù)據(jù)保留檢查的時間的時間線。在這種方法中，每當存儲器器件中的溫度超過對于特定累積時間量的閾值溫度時，就會發(fā)生數(shù)據(jù)保留檢查。電荷損失量可以隨溫度升高而增加，因此超過閾值溫度的累積時間量是何時應該進行數(shù)據(jù)保留檢查的良好指示。

圖13c描繪了示出當在完成完整編程操作之后作為時間的函數(shù)進行數(shù)據(jù)保留檢查的時間的時間線，其中在不同的刷新編程操作中對不同目標數(shù)據(jù)狀態(tài)的存儲器單元進行刷新編程。對于相對較高數(shù)據(jù)狀態(tài)的存儲器單元，電荷損失量可能更大，從而可以以較高的頻率對這些存儲器單元進行數(shù)據(jù)保留檢查。例如，在由時間線表示的給定時間段中，對于c狀態(tài)數(shù)據(jù)保留檢查在時間線1310中發(fā)生四次，對于b狀態(tài)在時間線1312中發(fā)生兩次，并且對于a狀態(tài)在時間線1314中發(fā)生一次。

可以提供一組可執(zhí)行指令來實現(xiàn)時間線1310、1312和1314。所述指令組可以包括用于確定滿足用于檢查多個目標數(shù)據(jù)狀態(tài)當中相對較高的目標數(shù)據(jù)狀態(tài)(例如，c狀態(tài))的數(shù)據(jù)保留的第一準則的指令；用于當滿足第一準則時，識別被編程為相對較高的目標數(shù)據(jù)狀態(tài)的存儲器單元并進行刷新編程的指令；用于確定滿足用于檢查多個目標數(shù)據(jù)狀態(tài)當中相對較低的目標數(shù)據(jù)狀態(tài)(例如，a狀態(tài))的數(shù)據(jù)保留的第二準則的指令，其中滿足第二準則比滿足第一準則的頻率較低；以及用于當滿足第二準則時，識別被編程為相對低的目標數(shù)據(jù)狀態(tài)的存儲器單元并進行刷新編程的指令。例如，在時間線的時間段期間，第一準則可以被滿足四次，而第二準則僅被滿足一次。

圖14a是示出了與圖6a的判定步驟601一致的直到下一次數(shù)據(jù)保留檢查的作為vth中的降檔的度量的函數(shù)的時間的曲線圖。例如，vth中的降檔的度量可以基于包含對于目標數(shù)據(jù)狀態(tài)的存儲器單元的vth分布的下尾的一個或多個子集中的存儲器單元的計數(shù)。當計數(shù)越大時，降檔越大。因此，當降檔較大時，直到下一次數(shù)據(jù)保留檢查的時間可以較小。這允許在vth降檔之前發(fā)生刷新編程會導致不可校正的錯誤。因此，該方法包括確定直到對存儲器單元組的下一次數(shù)據(jù)保留檢查為止的時間，其中當例如存儲器單元的第三子集的多個存儲器單元相對較小時，時間相對較長。

圖14b是示出了與圖6a的判定步驟601以及圖13c一致的直到下一次數(shù)據(jù)保留檢查的作為目標數(shù)據(jù)狀態(tài)的函數(shù)的時間的曲線圖。對于較高的數(shù)據(jù)狀態(tài)，vth降檔可以較大，使得當目標數(shù)據(jù)狀態(tài)相對較高時，對于目標數(shù)據(jù)狀態(tài)的直到下一次數(shù)據(jù)保留檢查的時間可以相對較小。

圖14c是示出了與圖6a的步驟604一致的刷新編程期間的對于存儲器單元的示例子集的作為感測到的vth降檔的函數(shù)的vth升檔的曲線圖。如所提到的，存儲器單元的vth降檔量可以根據(jù)其被分類到的子集的vth范圍來定義。當降檔量相對較大時，刷新編程期間的vth升檔量可以相對較大。這有助于在刷新編程之后為目標數(shù)據(jù)狀態(tài)提供窄的vth分布。

圖14d是示出了與圖6a的步驟604a一致的刷新編程期間對于三個不同子集作為感測到的vth降檔的函數(shù)的驗證電壓的曲線圖，其中每個目標數(shù)據(jù)狀態(tài)具有三個被刷新編程的子集。在圖14d和14e中，橫軸表示對于存儲器單元的vth降檔量，例如根據(jù)其被分類到的子集的vth范圍所定義。δva、δvb和δvc分別是低于vva、vvb和vvc的電壓裕度，其分別被包括為不經受刷新編程的a、b和c狀態(tài)的存儲器單元的第一子集的一部分。如所提到的，提供這樣的非零裕度避免了具有少量vth降檔的存儲器單元的刷新編程。這樣減少了刷新編程過程中的時間和功耗。此外，由于較高數(shù)據(jù)狀態(tài)的存儲器單元可能會經歷較大量的vth降檔，因此對于較高數(shù)據(jù)狀態(tài)(例如δvc>δvb>δva)，該裕度可能較大。這種方法可以導致每個目標數(shù)據(jù)狀態(tài)中大致相等的存儲器單元部分不進行刷新編程。

在圖14d和14e中，縱軸表示刷新編程期間的驗證電壓。在完整編程期間的初始驗證電壓vva、vvb和vvc被描述以作參考。

在圖14d中，每個目標數(shù)據(jù)狀態(tài)具有使用相應的驗證電壓刷新編程的三個存儲器單元的子集。例如，a狀態(tài)具有驗證電壓vva2(例如，如圖7d所描繪的)，vva3和vva4(圖7d中未描繪)。b狀態(tài)具有驗證電壓vvb2和vvb3(例如，如圖7d所描繪的)和vvb4(圖7d中未描繪)。c狀態(tài)具有驗證電壓vvc2，vvc3和vvc4(例如，如圖7d所描繪的)。如所提到的，在刷新編程期間使用高于初始驗證電壓的驗證電壓可以是有所幫助的。例如，刷新編程期間的最低驗證電壓可以超過對于每個目標數(shù)據(jù)狀態(tài)的初始驗證電壓(例如，vva2>vva，vvb2>vvb和vvc2>vvc)。可選地，刷新編程期間的最低驗證電壓超過對于每個目標數(shù)據(jù)狀態(tài)的初始驗證電壓的量可以是目標數(shù)據(jù)狀態(tài)的函數(shù)。例如，當目標數(shù)據(jù)狀態(tài)相對較高(例如，vvc2-vvc>vvb2-vvb>vva2-vva)時，刷新編程期間的最低驗證電壓超過初始驗證電壓的量可以相對較大。這有助于為更可能經歷電荷損失的較高狀態(tài)的存儲器單元提供額外的升檔。

可選地，刷新編程期間的最低驗證電壓超過初始驗證電壓的量對于所有目標數(shù)據(jù)狀態(tài)是相同的。

圖14e是示出了在刷新編程期間對于不同目標數(shù)據(jù)狀態(tài)作為感測到的vth降檔的函數(shù)的驗證電壓的曲線圖，其中c狀態(tài)具有三個被編程刷新的子集，b狀態(tài)具有兩個被編程刷新的子集，并且a狀態(tài)具有一個被刷新編程的子集，與圖6a的步驟604a以及圖7d一致。因此，被刷新編程的子集的數(shù)量是目標數(shù)據(jù)狀態(tài)的函數(shù)。具體地，對于相對較高的目標數(shù)據(jù)狀態(tài)，刷新編程的子集的數(shù)量相對較高。還參見圖14g。a狀態(tài)具有驗證電壓vva2，b狀態(tài)具有驗證電壓vvb2和vvb3，c狀態(tài)具有驗證電壓vvc2、vvc3和vvc4。

圖14e指示控制電路可以被配置為：(a)進行涉及存儲器單元組的完整編程操作，將存儲器單元編程為多個目標數(shù)據(jù)狀態(tài)(a、b、c)的完整編程操作，多個目標數(shù)據(jù)狀態(tài)包含具有相關聯(lián)的驗證電壓(vvc)的相對高的目標數(shù)據(jù)狀態(tài)和具有相關聯(lián)的驗證電壓(vva)的相對低的目標數(shù)據(jù)狀態(tài)；(b)確定滿足用于檢查存儲器單元組的數(shù)據(jù)保留的準則；(c)當滿足準則時：(a)識別存儲器單元的子集的數(shù)量n1>1，其中該存儲器單元被編程為相對高的目標數(shù)據(jù)狀態(tài)并且具有低于相對高的目標數(shù)據(jù)狀態(tài)的驗證電壓的閾值電壓，n1個子集中的每一個子集與nl個相鄰閾值電壓范圍當中的不同閾值電壓范圍相關聯(lián)，并且(a)識別存儲器單元的子集的數(shù)量n2>＝1，其中該存儲器單元被編程為相對低的目標數(shù)據(jù)狀態(tài)的以及具有低于相對低的目標數(shù)據(jù)狀態(tài)的驗證電壓的閾值電壓，其中n2<n1；(d)對存儲器單元的n2個子集進行刷新編程；以及(e)對已被編程為相對高的目標數(shù)據(jù)狀態(tài)的存儲器單元的n1個子集的每個子集進行刷新編程。

例如，c狀態(tài)可以是相對高的目標數(shù)據(jù)狀態(tài)，其中nl＝3，并且a狀態(tài)可以是相對低的目標數(shù)據(jù)狀態(tài)，其中n2＝1。

此外，被編程為相對高的目標數(shù)據(jù)狀態(tài)的存儲器單元的子集的數(shù)量n1與多個目標數(shù)據(jù)狀態(tài)中相對高的目標數(shù)據(jù)狀態(tài)的相對位置成比例。例如，c狀態(tài)是四狀態(tài)存儲器器件中的最高狀態(tài)，因此n1相對較高(例如3)。a狀態(tài)是四狀態(tài)存儲器器件中最低編程狀態(tài)，因此n1相對較小(例如1)。另外，對于被編程為相對高的目標數(shù)據(jù)狀態(tài)的存儲器單元的n1個子集的最低子集(例如，csub4)的刷新編程使用驗證電壓(例如，vvc4)，其以某量(vvc4-vvc)高于相對較高的目標數(shù)據(jù)狀態(tài)的驗證電壓(vvc)；并且該量與多個目標數(shù)據(jù)狀態(tài)當中相對高的目標數(shù)據(jù)狀態(tài)的相對位置成比例。例如，c狀態(tài)是四狀態(tài)存儲器器件中最高的編程狀態(tài)，因此vvc4-vvc相對較高。a狀態(tài)是四狀態(tài)存儲器器件中最低的編程狀態(tài)，因此vva2-vva相對較小。

圖14f是示出與圖14d和14e一致的在沒有刷新編程的情況下可允許的vth中的降檔的曲線圖。如所提到的，當目標數(shù)據(jù)狀態(tài)相對較高(例如，δvc>δvb>δva)時，在沒有刷新編程的情況下允許的vth中的降檔可以相對較大。

圖14g是示出與圖14e一致的要進行刷新編程的子集的數(shù)量的曲線圖。如在圖14e中所示，當目標數(shù)據(jù)狀態(tài)相對較高時，被刷新編程的子集的數(shù)量可以相對較高。

圖14h是示出與圖6a的步驟604b一致的在刷新編程期間作為目標數(shù)據(jù)狀態(tài)的函數(shù)的編程脈沖的數(shù)量的曲線圖。如在圖12a1，12b和12c中所示，相對較高數(shù)量的編程脈沖可以被用于相對較高的目標數(shù)據(jù)狀態(tài)。

圖14i是示出與圖6a的步驟604a或604b一致的在刷新編程期間作為目標數(shù)據(jù)狀態(tài)的函數(shù)的初始vpgm的曲線圖。如圖12a1、12b和12c所示，對于相對較高的目標數(shù)據(jù)狀態(tài)，初始編程脈沖的大小可以相對較高?；蛘?，當在對于目標數(shù)據(jù)狀態(tài)的刷新編程期間所有編程脈沖具有相同的大小時，對于較高的目標數(shù)據(jù)狀態(tài)，編程脈沖的大小可以相對較高。

圖15a描繪了與圖2c和3c1的存儲器器件一致的nand串的電路圖。與圖3c1一致的示例nand串ns0a(或與圖2c一致的ns0)包括sgd晶體管1501、1502和1503、漏極側的虛擬存儲器單元1504、數(shù)據(jù)儲存存儲器單元1505、...、1506、源極側虛擬存儲器單元1507和sgs晶體管1508、1509和1510。位線1512將nand串的漏極端連接到感測電路1500，感測電路1500用于在涉及選擇柵級晶體管和存儲器單元的操作期間感測nand串。源極線1511連接到nand串的源極端。電壓驅動器可以用于提供所描繪的電壓。例如，將vsg施加到可選地彼此連接的sgd晶體管的控制柵極，并將vsg施加到可選地彼此連接的sgs晶體管的控制柵極。vsg也可以被施加到虛擬存儲器單元1504和1507。此外，假設要進行數(shù)據(jù)保留檢查的存儲器單元組被連接到wll22。存儲器單元1504是組中的示例存儲器單元。在對于該組的感測操作期間，將控制柵極電壓vcgr施加到wll22，并且將通過電壓vpass施加到諸如連接到wll0的存儲器單元1506的剩余存儲器單元。vcgr可以具有不同的值，例如結合圖7c、7d和8c所討論的。vbl是位線電壓，vsl是源極線電壓。i_nand是nand串中感測到的電流。在驗證測試期間可以感測該電流。

圖15b描繪了圖15a的存儲器單元1506的電路圖。存儲器單元包括多個端，該多個端包括可以具有電壓vbl的漏極(d)端，可以具有電壓vs1的源極(s)端，可以具有電壓vcg的控制柵極(cg)端并且可以具有電壓vch的(ch)端。

在圖16a-16c中，橫軸表示vth，縱軸表示對數(shù)尺度上的存儲器單元的數(shù)量。

圖16a描繪了在擦除狀態(tài)和c狀態(tài)的存儲器單元組的測試數(shù)據(jù)，示出了在緊接編程之后的初始vth分布1600、完整序列重新編程之后的降檔vth分布1601和vth分布1602。與vth分布1600相比，vth分布1601的上下尾部較低。此外，完整序列重新編程導致e狀態(tài)存儲器單元的大量的編程干擾，如擦除狀態(tài)的vth分布的上尾的增量所示(參見箭頭1603)。

圖16b描繪了在擦除狀態(tài)和c狀態(tài)中的存儲器單元組的測試數(shù)據(jù)，其示出了在緊接編程之后的初始vth分布1610、在使用單個編程脈沖刷新編程之后的降檔vth分布1611和vth分布1612。單個編程脈沖提供了最佳的vth升檔量。有利的是，由于擦除狀態(tài)的vth分布的上尾沒有增加，所以不存在e狀態(tài)存儲器單元的編程干擾。圖16b中的降檔量大約是圖16a的降檔量一半。

圖16c描繪了擦除狀態(tài)和c狀態(tài)中的存儲器單元組的測試數(shù)據(jù)，示出了在緊接編程之后的初始vth分布1620、使用一個編程脈沖刷新編程之后的降檔vth分布1621、vth分布1622，以及使用兩個編程脈沖刷新編程之后的vth分布1623。兩個編程脈沖具有相同的大小并提供最佳的vth升檔量。有利的是，由于擦除狀態(tài)的vth分布的上尾沒有增加，所以不存在e狀態(tài)存儲器單元的編程干擾。圖16c中的降檔量與圖16a相同。

圖16a-16c的示例都具有以下優(yōu)點：由于由電荷損失引起的上尾的降低結合由刷新編程引起的上尾的升高導致vth分布變窄。然而，與完整編程相比，刷新編程避免了編程干擾并且消耗更少的時間。

因此，可以看出，在一個實施例中，一種用于操作存儲器器件(100)的方法包括：進行涉及存儲器單元(900-915)的組(950)的完整編程操作(1100)，完整編程操作使用一個目標數(shù)據(jù)狀態(tài)(a、b、c)的初始驗證電壓(vva、vvb、vvc)來操作對存儲器單元編程；在完成完整編程操作之后，作出是否滿足用于檢查該組存儲器單元的數(shù)據(jù)保留的準則的確定；響應于滿足準則的確定，對一個目標數(shù)據(jù)狀態(tài)的存儲器單元進行感測操作，以在該組存儲器單元中識別存儲器單元的多個子集，所述存儲器單元的多個子集包括存儲器單元的第一(asubl、bsubl、csubl)、第二(asub2、bsub2、csub2)和第三(bsub3、csub3)子集的存儲器單元的多個子集，存儲器單元的第一子集處于包含初始驗證電壓(vvc)的第一閾值電壓范圍(vth>vrcl；vrb1<vth<vrb/c；vra1<vth<vra/b)中，存儲器單元的第二子集處于低于第一閾值電壓范圍的第二閾值電壓范圍(vrc2<vth<vrcl；vrb2<vth<vrb1；vre/a<vth<vra1)，并且存儲器單元的第三子集處于低于第二閾值電壓范圍的第三閾值電壓范圍(vrb/c<vth<vrc2；vra/b<vth<vrb2；vth<vre/a)；以及對存儲器單元的第二子集進行刷新編程，并對存儲器單元的第三子集進行刷新編程，而不對存儲器單元的第一子集進行刷新編程，其中，由對存儲器單元的第三子集的刷新編程引起的存儲器單元的第三子集的閾值電壓升檔(vvc3-vrb/c；vvb3-vra/b)大于由對存儲器單元的第二子集的刷新編程引起的存儲器單元的第二子集的閾值電壓升檔(vvc2-vrc2；vvb2-vrb2)。

在另一實施例中，存儲器器件(100)包含：存儲器單元組(950)；以及控制電路(110、112、114、132、116、122、128、192，mc0、sb1、sb2、...、sbp)?？刂齐娐繁慌渲脼椋哼M行涉及存儲器單元組的完整編程操作(1100)，完整編程操作將存儲器單元編程為多個目標數(shù)據(jù)狀態(tài)(a、b、c)，多個目標數(shù)據(jù)狀態(tài)包含具有相關聯(lián)的驗證電壓(vvc)的相對高的目標數(shù)據(jù)狀態(tài)(c)和具有相關聯(lián)的驗證電壓(vva)的相對低的目標數(shù)據(jù)狀態(tài)(a)；確定滿足用于檢查該組存儲器單元的數(shù)據(jù)保留的準則；當滿足準則時：(a)識別存儲器單元的子集(csub2、csub3、csub4)的數(shù)量n1>1，其中該存儲器單元被編程為相對高的目標數(shù)據(jù)狀態(tài)并且具有低于相對較高的目標數(shù)據(jù)狀態(tài)的驗證電壓的閾值電壓(vth<vvc)，，n1個子集中的每一個子集與nl個相鄰閾值電壓范圍當中的不同閾值電壓范圍(vrc2<vth<vrcl，vrb/c<vth<vrc2，vth<vrb/c)相關聯(lián)，并且(a)識別存儲器單元的子集(asub2)的數(shù)量n2>1，其中該存儲器單元被編程為相對低的目標數(shù)據(jù)狀態(tài)的以及具有低于相對低的目標數(shù)據(jù)狀態(tài)的驗證電壓的閾值電壓(vre/a<vth<vra1)，其中n2<n1；對存儲器單元的n2個子集進行刷新編程；以及對已被編程為相對高的目標數(shù)據(jù)狀態(tài)的存儲器單元的n1個子集的每個子集進行刷新編程。

在另一個實施例中，存儲器控制器(122)包含：包含指令組(160)的儲存器件(122a，122b)，和可操作以執(zhí)行所述指令組的處理器(122c)。所述指令組包含：用于將存儲器單元的組(950)編程為多個目標數(shù)據(jù)狀態(tài)(a、b、c)的指令(161)；以及用于在編程之后和在該組存儲器單元未被擦除的時間段期間感測并且刷新編程該組存儲器單元的指令(162)。用于感測并且刷新編程的指令包含：用于確定滿足用于多個目標數(shù)據(jù)狀態(tài)中相對較高的目標數(shù)據(jù)狀態(tài)的數(shù)據(jù)保留的第一準則的指令；當滿足第一準則時，識別被編程為相對較高的目標數(shù)據(jù)狀態(tài)的存儲器單元并進行刷新編程的指令；用于確定滿足用于檢查多個目標數(shù)據(jù)狀態(tài)當中相對較低的目標數(shù)據(jù)狀態(tài)的數(shù)據(jù)保留的第二準則的指令，其中滿足第二準則比滿足第一準則頻率更低；以及用于當滿足第二準則時，識別被編程為相對低的目標數(shù)據(jù)狀態(tài)的存儲器單元并進行刷新編程的指令。

在另一個實施例中，存儲器器件包含：存儲器單元(900-915)的組(950)；以及控制電路(110、112、114、132、116、122、128、192、mc0、sb1、sb2、...、sbp)?？刂齐娐繁慌渲脼椋哼M行涉及該組存儲器單元的完整編程操作(1100)，完整編程操作使用一個目標數(shù)據(jù)狀態(tài)(a、b、c)的初始驗證電壓(vva、vvb、vvc)對存儲器單元編程；在完成完整的編程操作之后，作出滿足用于檢查該組存儲器單元的數(shù)據(jù)保留的準則的確定；響應于滿足準則的確定，對一個目標數(shù)據(jù)狀態(tài)的存儲器單元進行感測操作，以在該組存儲器單元中識別存儲器單元的第一(asubl、bsubl、csubl)、第二(asub2、bsub2、csub2)和第三(bsub3、csub3)子集，存儲器單元的第一子集處于包含初始驗證電壓(vvc)的第一閾值電壓范圍(vth>vrcl；vrb1<vth<vrb/c；vra1<vth<vra/b)中，存儲器單元的第二子集處于低于第一閾值電壓范圍的第二閾值電壓范圍(vrc2<vth<vrcl；vrb2<vth<vrb1；vre/a<vth<vra1)，并且存儲器單元的第三子集處于低于第二閾值電壓范圍的第三閾值電壓范圍(vrb/c<vth<vrc2；vra/b<vth<vrb2；vth<vre/a)；以及對存儲器單元的第二子集進行刷新編程，并對存儲器單元的第三子集進行刷新編程，而不對存儲器單元的第一子集進行刷新編程，其中，由對存儲器單元的第三子集的刷新編程引起的存儲器單元的第三子集的閾值電壓升檔(vvc3-vrb/c；vvb3-vra/b)大于由對存儲器單元的第二子集的由刷新編程引起的存儲器單元的第二子集的閾值電壓升檔(vvc2-vrc2；vvb2-vrb2)。

為了說明和描述的目的，已經提出了本發(fā)明的前面的詳細描述。它不是窮舉的或將本發(fā)明限制為所公開的精確形式。鑒于上述教導，許多修改和變化是可能的。選擇所描述的實施例以便最好地解釋本發(fā)明的原理及其實際應用，從而使得本領域的其它技術人員可以在各種實施例中以及使用適合于預期的特定用途的各種修改來最佳地使用本發(fā)明。目的是本發(fā)明的范圍由所附權利要求限定。