本發(fā)明涉及一種半導體存儲裝置及與非型快閃存儲器的編程方法，尤其涉及一種與非(NAND)型快閃存儲器及其編程方法。
背景技術(shù)：
：：在NAND型快閃存儲器中，通過反復進行數(shù)據(jù)的編程或擦除，因穿隧絕緣膜的劣化而導致電荷保持特性惡化，或因由穿隧絕緣膜所捕獲的電荷而產(chǎn)生閾值變動，從而引起位差錯(biterror)。日本專利特開2010-152989號公報中作為此種位差錯對策而搭載有差錯檢測校正(ErrorCheckingCorrection，ECC)電路。另外，日本專利特開2008-165805號公報中，揭示有一種關(guān)于在一個存儲胞元存儲多位(multibit)的數(shù)據(jù)的NAND型快閃存儲器的多位的數(shù)據(jù)的差錯校正方案。進而，日本專利特開2010-79486號公報中，揭示有一種快閃存儲器，將校正的差錯數(shù)為閾值以上的物理塊作為警告塊(warningblock)而登記至表(table)，在數(shù)據(jù)寫入時降低警告塊的選擇的優(yōu)先位次。圖1表示以芯片搭載ECC電路的NAND型快閃存儲器的主要部分。將自外部輸入/輸出端子輸入的編程數(shù)據(jù)加載至頁面緩沖器/讀出(sense)電路10，經(jīng)加載的編程數(shù)據(jù)經(jīng)由轉(zhuǎn)送電路20而轉(zhuǎn)送至ECC電路30。轉(zhuǎn)送電路20包含能夠進行雙向的數(shù)據(jù)轉(zhuǎn)送的多個晶體管，各晶體管通過共用連接于柵極的控制信號TG而驅(qū)動。ECC電路30進行經(jīng)轉(zhuǎn)送的編程數(shù)據(jù)的運算，并生成用以差錯檢測校正的差錯校正符號，將差錯校正符號寫回至頁面緩沖器/讀出電路10的規(guī)定區(qū)域。其次，在存儲器陣列的選擇頁對由頁面緩沖器/讀出電路10所保持的編程數(shù)據(jù)及差錯校正符號進行編程。圖2為現(xiàn)有的編程動作的流程。對選擇頁面的字線施加編程脈沖，對位線設(shè)定與編程數(shù)據(jù)相應的電壓，且對選擇頁面施加編程脈沖(S10)。其次，進行選擇頁面的編程校驗(verify)(S20)，從而判定選擇頁面的所有存儲胞元的編程是否合格(S30)。在判定所有存儲胞元的編程為合格的情況下，編 程結(jié)束。于存在編程為不合格的存儲胞元的情況下，判定編程脈沖的施加次數(shù)是否達到NMAX(S40)。此處，所謂NMAX，是指編程所容許的最大時間或編程所容許的最大編程脈沖的施加次數(shù)。在達到NMAX的情況下，將編程失敗的狀態(tài)告知于外部的控制器，且將所述塊作為壞塊(badblock)而進行管理。另一方面，若未達到NMAX，則依據(jù)增量步進編程脈沖(IncrementalStepProgramPulse，ISPP)，生成比上一次的編程脈沖大ΔV的具有步進電壓(stepvoltage)的編程脈沖(S50)，從而將該編程脈沖施加至選擇頁面。在未利用搭載于外部的控制器等的ECC功能、或者未搭載ECC的快閃存儲器中，編程校驗的合格是以所有位的合格為前提。與此相對，在利用搭載于外部的控制器等的ECC功能、或者芯片搭載有ECC的快閃存儲器中，即便在校驗中存在一部分的不合格位(“0”編程不合格的存儲胞元)，也能夠通過以ECC修復所述情況來視作疑似合格。例如，若能夠通過ECC來進行m位的差錯檢測校正，則理論上可最大修復m位的不合格位。當將可通過ECC來修復的最大位數(shù)設(shè)為Ncc、將在校驗中可視作疑似合格的最大的不合格位數(shù)設(shè)為Np、將實際的不合格的位數(shù)設(shè)為Nf時，將Np以Ncc≧Np的方式進行設(shè)定，優(yōu)選的是設(shè)定為Ncc＞Np。當Np≧Nf時，選擇頁面包含不合格位，但不合格位能夠通過ECC來修復，故將校驗判定為疑似合格。而且，當進行選擇頁面的讀出時，選擇頁面中所包含的不合格位作為差錯而被檢測出，對該數(shù)據(jù)進行校正。通過進行疑似合格的判定，減少編程失敗或壞塊，使良率提高，進而通過抑制編程脈沖的施加次數(shù)，可減少編程干擾。然而，利用疑似合格的現(xiàn)有的編程方法存在如下所述般的課題。例如，當將直至k位的不合格位視作疑似合格時(Np＝k)，若在編程脈沖的施加次數(shù)達到NMAX之前，則校驗時，在實際的不合格位數(shù)Nf小于可視作疑似合格的最大的不合格位數(shù)Np的時間點，編程自動結(jié)束。換言之，即便編程脈沖的施加次數(shù)充分小于NMAX，在可施加的次數(shù)方面仍存在余地，若Nf≦Np，則判定為疑似合格，編程結(jié)束。但是，在將編程設(shè)為不合格的存儲胞元中，也存在可通過下一次的編程脈沖的施加而合格者，本來的話，此種存儲胞元理想的是并非判定為不合格位，而是判定為合格位。若疑似合格中不合格位數(shù)多，則ECC的其他功能受到很大限制。技術(shù)實現(xiàn)要素：本發(fā)明為解決此種現(xiàn)有的課題的發(fā)明，且目的在于提供一種可改善編程不良的良率且進行不合格存儲胞元的修復的半導體存儲裝置及與非型快閃存儲器的編程方法。本發(fā)明的NAND型快閃存儲器的編程方法具有以下步驟：對選擇頁面施加編程脈沖；判定選擇頁面的編程的合格與否；以及當判定為不合格時，在編程脈沖的施加次數(shù)未達到小于編程的容許最大值的最佳值的情況下，對選擇頁面進一步施加編程脈沖，在編程脈沖的施加次數(shù)達到所述最佳值的情況下，若選擇頁面為預先指定的不合格位數(shù)，則判定為疑似合格。本發(fā)明的NAND型快閃存儲器的編程方法包括以下步驟：接收應編程的數(shù)據(jù)；判定利用所述應編程的數(shù)據(jù)而進行編程的位數(shù)是否為能夠利用差錯檢測校正部件而修復的修復位數(shù)以下；利用所述差錯檢測校正部件來生成所述應編程的數(shù)據(jù)的差錯校正符號；以及當判定利用所述應編程的數(shù)據(jù)而進行編程的位數(shù)為所述修復位數(shù)以下時，通過不在選擇頁面的普通區(qū)域進行編程，而在備用區(qū)域?qū)λ霾铄e校正符號進行編程來結(jié)束針對選擇頁面的編程。本發(fā)明的半導體存儲裝置包括：存儲器陣列；差錯檢測校正部件，生成應編程的數(shù)據(jù)的差錯校正符號；以及編程部件，在所述存儲器陣列的選擇頁面，對所述應編程的數(shù)據(jù)及所述差錯校正符號進行編程，且所述編程部件執(zhí)行如下處理：對選擇頁面施加編程脈沖，當判定選擇頁面的編程為不合格時，在編程脈沖的施加次數(shù)未達到小于編程的容許最大值的最佳值的情況下，對選擇頁面進一步施加編程脈沖，在編程脈沖的施加次數(shù)達到所述最佳值的情況下，若選擇頁面為預先指定的不合格位數(shù)，則判定為疑似合格。本發(fā)明的半導體存儲裝置包括：存儲器陣列；差錯檢測校正部件，生成應編程的數(shù)據(jù)的差錯校正符號；以及編程部件，在所述存儲器陣列的選擇頁面，對應編程的數(shù)據(jù)及所述差錯校正符號進行編程，且所述編程部件在利用應編程的數(shù)據(jù)而進行編程的位數(shù)為能夠利用所述差錯檢測校正部件而修復的修復位數(shù)以下時，通過不在選擇頁面的普通區(qū)域進行編程，而在備用區(qū)域?qū)λ霾铄e校正符號進行編程來結(jié)束選擇頁面的編程。根據(jù)本發(fā)明，執(zhí)行如下處理：當在編程的校驗中判定為不合格時，在編 程脈沖的施加次數(shù)未達到小于容許最大值的最佳值的情況下，進而施加編程脈沖，在編程脈沖的施加次數(shù)達到最佳值的情況下，若選擇頁面為預先指定的不合格位數(shù)，則判定為疑似合格，故至少直至編程脈沖達到最佳值為止，所有位的合格與否判定得到保證。由此，可自不合格判定將本來可合格的存儲器胞元修復。附圖說明圖1為對現(xiàn)有的快閃存儲器的ECC動作進行說明的圖；圖2為對現(xiàn)有的快閃存儲器的編程動作進行說明的流程圖；圖3為表示本發(fā)明的實施例中的NAND型快閃存儲器的整體的概略構(gòu)成的圖；圖4為表示本發(fā)明的實施例中的存儲胞元陣列的NAND串的構(gòu)成的電路圖；圖5為對本發(fā)明的第1實施例中的快閃存儲器的編程動作進行說明的流程圖；圖6為對本發(fā)明的第1實施例的編程動作時的普通區(qū)域的ECC處理進行說明的圖；圖7為對本發(fā)明的第1實施例的編程動作時的備用區(qū)域的ECC處理進行說明的圖；圖8為對本發(fā)明的第1實施例的讀出動作進行說明的流程圖；圖9為對本發(fā)明的第2實施例中的快閃存儲器的編程動作進行說明的流程圖；圖10為對本發(fā)明的第3實施例中的快閃存儲器的編程動作進行說明的流程圖。附圖標記：10：頁面緩沖器/讀出電路20：轉(zhuǎn)送電路30：ECC電路100：快閃存儲器110：存儲器陣列120：輸入/輸出緩沖器130：ECC電路140：地址寄存器150：控制部160：字線選擇電路170：頁面緩沖器/讀出電路180：列選擇電路190：內(nèi)部電壓產(chǎn)生電路300：普通區(qū)域310：備用區(qū)域311、312、313、314、315：區(qū)域Ax：行地址信息Ay：列地址信息BLK(0)、BLK(1)、…、BLK(m-1)：存儲塊GBL：位線K：虛線MC0～MC31：存儲胞元NU：串單元P-0～P-7：外部輸入/輸出端子110-0～110-7：I/O緩沖器S10、S20、S30、S40、S50、S100、S110、S120、S130、S140、S150、S160、S170、S200、S210、S220、S230、S240、S250、S300、S310、S320：步驟SGD、SGS：選擇柵極線SL：源極線TD：位線選擇晶體管TG：控制信號TS：源極線選擇晶體管Vers：擦除電壓Vpass：通過電壓Vpgm：寫入電壓Vread：讀出通過電壓WL：字線具體實施方式其次，參照附圖來詳細說明本發(fā)明的實施形態(tài)。此處，例示NAND型的快閃存儲器作為優(yōu)選形態(tài)。再者，應留意的是，附圖中，為了便于理解而強調(diào)表示了各部分，與實際元件的比例并不相同。將本發(fā)明的實施例中的快閃存儲器的典型構(gòu)成示于圖3。但是，此處所示的快閃存儲器的構(gòu)成為例示，本發(fā)明未必限定于此種構(gòu)成。本實施例的快閃存儲器100包含以下而構(gòu)成：存儲器陣列110，其中多個存儲胞元排列成矩陣狀；輸入/輸出緩沖器120，連接于外部輸入/輸出端子I/O，保持輸入/輸出數(shù)據(jù)；ECC電路130，進行在存儲器陣列110中進行編程的數(shù)據(jù)或自存儲器陣列110讀出的數(shù)據(jù)的差錯檢測校正；地址寄存器140，接收來自輸入/輸出緩沖器120的地址數(shù)據(jù)；控制部150，接收來自輸入/輸出緩沖器120的命令數(shù)據(jù)或來自外部的控制信號來控制各部；字線選擇電路160，自地址寄存器140接收行地址信息Ax，對行地址信息Ax進行解碼，并基于解碼結(jié)果來進行塊的選擇及字線的選擇等；頁面緩沖器/讀出電路170，保持自由字線選擇電路160所選擇的頁面讀出的數(shù)據(jù)，或保持針對所選擇的頁面的寫入數(shù)據(jù)；列選擇電路180，自地址寄存器140接收列地址信息Ay，對列地址信息Ay進行解碼，并基于該解碼結(jié)果來進行頁面緩沖器/讀出電路170內(nèi)的數(shù)據(jù)的選擇等；以及內(nèi)部電壓產(chǎn)生電路190，生成數(shù)據(jù)的讀出、編程及擦除等所需的各種電壓(寫入電壓Vpgm、通過電壓Vpass、讀出通過電壓Vread、擦除電壓Vers等)。存儲器陣列110具有沿列方向配置的m個存儲塊BLK(0)、存儲塊BLK(1)、…、存儲塊BLK(m-1)。接近存儲塊BLK(0)而配置有頁面緩沖器/讀出電路170。除此種構(gòu)成以外，頁面緩沖器/讀出電路170也可配置于塊的另一個端部或者兩側(cè)的端部。在一個存儲塊中，如圖4所示，形成多個將多個存儲胞元串聯(lián)連接而成的NAND串單元NU，在一個存儲塊內(nèi)沿行方向排列有n+1個串單元NU。 串單元NU包含：串聯(lián)連接的多個存儲胞元MCi(i＝0、1、…、31)；連接于作為其中一個端部的存儲胞元MC31的漏極側(cè)的選擇晶體管TD；以及連接于作為其中另一個端部的存儲胞元MC0的源極側(cè)的選擇晶體管TS，選擇晶體管TD的漏極連接于相對應的一條位線GBL，選擇晶體管TS的源極連接于共用的源極線SL。存儲胞元MCi的控制柵極連接于字線WLi，選擇晶體管TD、選擇晶體管TS的柵極連接于與字線WL并排的選擇柵極線SGD、選擇柵極線SGS。當字線選擇電路160基于行地址信息Ax或經(jīng)轉(zhuǎn)換的地址信息來選擇塊時，經(jīng)由塊的選擇柵極線SGS、選擇柵極線SGD而選擇性地對選擇晶體管TD、選擇晶體管TS進行驅(qū)動。圖4表示典型的串單元的構(gòu)成，但串單元也可在NAND串內(nèi)包含一個或多個虛設(shè)胞元。典型的是，存儲胞元具有金屬氧化物半導體結(jié)構(gòu)，該MOS結(jié)構(gòu)包括：作為N型擴散區(qū)域的源極/漏極，形成在P阱內(nèi)；穿隧氧化膜，形成在源極/漏極間的溝道上；浮動柵極(電荷蓄積層)，形成在穿隧氧化膜上；以及控制柵極，經(jīng)由電介質(zhì)膜而形成在浮動柵極上。當在浮動柵極中未蓄積電荷時，即寫入有數(shù)據(jù)“1”時，閾值處于負狀態(tài)，存儲胞元為常通(normallyon)。當浮動柵極中蓄積有電荷時，即寫入有數(shù)據(jù)“0”時，閾值轉(zhuǎn)變(shift)為正，存儲胞元為常關(guān)(normallyoff)。但是，存儲胞元可為存儲1位(二進制數(shù)據(jù))的單層胞元(SingleLevelCell，SLC)型，也可為存儲多位的多層胞元(Multi-levelCell，MLC)型。表1為表示在快閃存儲器進行各動作時施加的偏電壓的一例的表。在讀出動作時，對位線施加某正電壓，對所選擇的字線施加某電壓(例如0V)，對非選擇字線施加通過電壓Vpass(例如4.5V)，對選擇柵極線SGD、選擇柵極線SGS施加正電壓(例如4.5V)，使位線選擇晶體管TD、源極線選擇晶體管TS導通，對共用源極線施加0V。在編程(寫入)動作時，對所選擇的字線施加高電壓的編程電壓Vprog(15V～20V)，對非選擇的字線施加中間電位(例如10V)，使位線選擇晶體管TD導通，使源極線選擇晶體管TS斷開，將與數(shù)據(jù)“0”或“1”相應的電位供給至位線GBL。在擦除動作時，對塊內(nèi)的所選擇的字線施加0V，對P阱施加高電壓(例如20V)，將浮動柵極的電子抽出至基板，由此以塊為單位來擦除數(shù)據(jù)。表1當在編程動作時經(jīng)由輸入/輸出緩沖器120而輸入數(shù)據(jù)Di被加載至頁面緩沖器/讀出電路170時，ECC電路130對自頁面緩沖器/讀出電路170轉(zhuǎn)送的輸入數(shù)據(jù)Di進行運算，來生成輸入數(shù)據(jù)Di的差錯檢測校正所需的差錯校正符號或奇偶檢驗位(paritybit)。ECC的運算例如利用漢明碼(Hammingcode)或里德·索羅門(Reed-Solomon)等公知的方法來進行，將所輸入的k位或k字節(jié)的輸入數(shù)據(jù)Di轉(zhuǎn)換為p＝k+q。在本說明書中，將“q”稱為輸入數(shù)據(jù)Di的差錯檢測校正所需的差錯校正符號或奇偶檢驗位。在一優(yōu)選例中，ECC電路130將差錯校正符號設(shè)置于頁面緩沖器/讀出電路170的備用區(qū)域。如此，在存儲器陣列110的選擇頁面對頁面緩沖器/讀出電路170中所設(shè)置的輸入數(shù)據(jù)Di與差錯校正符號進行編程。當在讀出動作時自存儲器陣列110的選擇頁面讀出的數(shù)據(jù)由頁面緩沖器/讀出電路170保持時，ECC電路130基于自頁面緩沖器/讀出電路170轉(zhuǎn)送的差錯校正符號來進行讀出數(shù)據(jù)的差錯的檢測、校正，在檢測出差錯的情況下，將校正的數(shù)據(jù)設(shè)置于頁面緩沖器/讀出電路170。而且，頁面緩沖器/讀出電路170中所保持的數(shù)據(jù)經(jīng)由輸入/輸出緩沖器120而輸出。其次，參照圖5的流程來對本發(fā)明的第1實施例中的編程動作進行說明。當控制部150經(jīng)由輸入/輸出緩沖器120而接收編程命令時，開始用以編程的序列。經(jīng)由輸入/輸出緩沖器120而輸入數(shù)據(jù)Di被加載至頁面緩沖器/讀出電路170，繼而，利用ECC電路130來進行輸入數(shù)據(jù)Di的ECC處理(S100)。在圖6中表示ECC處理的一例。當快閃存儲器100具有×8的外部輸入/輸出端子時，數(shù)據(jù)自外部輸入/輸出端子P-0～外部輸入/輸出端子P-7經(jīng)由各I/O緩沖器110-1～I/O緩沖器110-7而被加載至頁面緩沖器/讀出電路170。頁面緩沖器/讀出電路170例如具有被分割為扇區(qū)0～扇區(qū)7這八個扇區(qū)的普通區(qū)域300，以及被分割為備用0、備用1、備用2、備用3這四個扇區(qū)的備用 區(qū)域310。普通區(qū)域300的一個扇區(qū)例如由256字節(jié)構(gòu)成，在該情況下，普通區(qū)域300的八個扇區(qū)整體可保持約2K字節(jié)的編程數(shù)據(jù)。備用區(qū)域310的一個扇區(qū)例如由16字節(jié)構(gòu)成，在該情況下，四個扇區(qū)(備用0～備用3)整體可保持64字節(jié)的數(shù)據(jù)。備用區(qū)域310的一個扇區(qū)例如具有：區(qū)域311，存儲對包含不良存儲胞元的壞塊進行辨別的信息；區(qū)域312，存儲與用戶數(shù)據(jù)有關(guān)的信息；區(qū)域313、區(qū)域314，存儲關(guān)于普通區(qū)域300的兩個扇區(qū)的差錯校正符號(奇偶檢驗位)；以及區(qū)域315，存儲對備用區(qū)域310進行ECC運算時的差錯校正符號(奇偶檢驗位)。備用區(qū)域310的備用0的區(qū)域313、區(qū)域314分別存儲普通區(qū)域300的扇區(qū)0、扇區(qū)1的差錯校正符號(奇偶檢驗位)，備用區(qū)域310的備用1的區(qū)域313、區(qū)域314存儲普通區(qū)域300的扇區(qū)2、扇區(qū)3的差錯校正符號(奇偶檢驗位)。同樣地，備用區(qū)域310的備用2存儲普通區(qū)域300的扇區(qū)4、扇區(qū)5的奇偶檢驗位，備用區(qū)域310的備用3存儲普通區(qū)域300的扇區(qū)6、扇區(qū)7的奇偶檢驗位。在普通區(qū)域300的一個扇區(qū)中分配有輸入/輸出緩沖器110-0～輸入/輸出緩沖器110-7，即，在一個外部輸入/輸出端子中分配有256位(256bit×8＝1扇區(qū))。列選擇電路180對編程動作時所接收的列地址信息Ay進行解碼，并基于該解碼結(jié)果來選擇加載有外部輸入/輸出端子P-0～外部輸入/輸出端子P-7中所輸入的數(shù)據(jù)的扇區(qū)。圖6表示外部輸入/輸出端子P-0～外部輸入/輸出端子P-7所接收的數(shù)據(jù)依據(jù)列地址信息Ay而加載至扇區(qū)0的例子。在此處所示的例子中，ECC電路130包含用以寫入差錯校正符號的寫入電路。優(yōu)選的是，ECC電路130可對與普通區(qū)域300的一個扇區(qū)相等的字節(jié)數(shù)的數(shù)據(jù)進行ECC運算。若普通區(qū)域300的一個扇區(qū)為256字節(jié)，則ECC電路對256字節(jié)的數(shù)據(jù)進行ECC運算，來生成對4位的差錯進行校正的差錯校正符號。ECC電路130將所生成的差錯校正符號寫入至備用區(qū)域310的相對應的扇區(qū)的區(qū)域313或區(qū)域314。在圖6所示的例子中，編程數(shù)據(jù)被加載至普通區(qū)域300的扇區(qū)0，故將差錯校正符號寫入至存儲備用0的奇偶的區(qū)域313。圖7中例示備用區(qū)域310的數(shù)據(jù)的ECC處理。當對普通區(qū)域300的各扇區(qū)而結(jié)束ECC處理時，繼而，對備用區(qū)域310的各扇區(qū)進行ECC處理。進 行備用區(qū)域310的一個扇區(qū)內(nèi)所包含的哪個數(shù)據(jù)的ECC處理是任意的，但在本例中，設(shè)為對區(qū)域312至區(qū)域314的數(shù)據(jù)進行ECC處理。因此，備用0的區(qū)域312至區(qū)域314的數(shù)據(jù)被轉(zhuǎn)送至ECC電路130，通過ECC處理而生成的差錯校正符號利用ECC電路130而被寫入至備用0的區(qū)域315。對其他的備用1至備用3也進行同樣的處理。再次參照圖5，當ECC處理結(jié)束時(S100)，開始針對存儲器陣列110的編程。利用字線選擇電路160而選擇存儲器陣列110的字線，對位線供給與由頁面緩沖器/讀出電路170所保持的數(shù)據(jù)相應的電壓，并對選擇頁面施加編程脈沖(S110)。其次，進行編程校驗(S120)，檢查(check)編程有數(shù)據(jù)“0”的存儲胞元的閾值是否為固定值以上。校驗的結(jié)果為，若選擇頁面的所有位合格，則編程結(jié)束。另一方面，在所有位為不合格的情況下，控制部150判定編程脈沖的施加次數(shù)是否達到最佳次數(shù)Nop(S130)。此處，所謂最佳次數(shù)Nop，為小于編程中所容許的編程脈沖的最大施加次數(shù)或最大編程時間、即NMAX的值，優(yōu)選的是，在將存儲胞元判定為編程不合格的情況下為應最小限度地施加的編程脈沖的次數(shù)。例如，在編程所容許的最大時間為700μs且將施加一次編程脈沖所需的時間設(shè)為50μs的情況下，NMAX＝700μs或NMAX＝14次。最佳次數(shù)Nop可基于典型的存儲胞元為編程合格時的編程脈沖的施加次數(shù)而決定。例如，當利用統(tǒng)計的方法來算出施加至編程合格的存儲胞元的編程脈沖的平均次數(shù)Nav時，最佳次數(shù)Nop可設(shè)定為Nop＝Nav。該最佳次數(shù)Nop例如能夠利用自外部的控制器收到的命令等進行設(shè)定，所設(shè)定的值由控制部150的寄存器等保持。控制部150在編程脈沖的施加次數(shù)未達到最佳次數(shù)Nop的情況下(S140)，依據(jù)ISPP，使比上一次大ΔV的編程脈沖施加至選擇頁面(S150)。另一方面，在編程脈沖的施加次數(shù)達到最佳次數(shù)Nop的情況下(S140)，控制部150進行判定選擇頁面是否為疑似合格的步驟(S160)。視作疑似合格的最大的不合格位數(shù)Np如上所述，為可通過ECC而修復的最大位數(shù)Ncc以下，若校驗時的不合格位數(shù)、即在選擇頁面實際產(chǎn)生的不合格位數(shù)Nf為疑似合格的最大的不合格位數(shù)Np以下(Nf≦Np)，則判定為疑似合格(S160)。當判定為疑似合格時，編程動作結(jié)束，“0”不良的不合格位直接被存儲于選擇頁面。另一方面，當判定為未實現(xiàn)疑似合格時(S160)，控制部150判定編程脈 沖的施加次數(shù)是否達到NMAX(S170)，若未達到，則依據(jù)ISPP進而將編程脈沖施加至選擇頁面(S150、S110)。在編程脈沖的施加次數(shù)達到NMAX的情況下，將編程失敗的狀態(tài)告知于外部的控制器，且將包含該選擇頁面的塊作為壞塊而進行管理。在該情況下，將作為壞塊的辨別信息存儲于備用區(qū)域的區(qū)域311。其次，參照圖8的流程來對自根據(jù)疑似合格而編程的頁面讀出數(shù)據(jù)時的動作進行說明。首先，選擇存儲器陣列110的頁面，并由頁面緩沖器/讀出電路170讀出該選擇頁面的數(shù)據(jù)(S200)。其次，由頁面緩沖器/讀出電路170的備用區(qū)域所保持的數(shù)據(jù)被轉(zhuǎn)送至ECC電路130(S210)。例如，當進行扇區(qū)0的差錯檢測校正時，圖6所示的備用0的數(shù)據(jù)被轉(zhuǎn)送至ECC電路130。ECC電路130首先基于由區(qū)域315所保持的差錯校正符號(奇偶)來進行由區(qū)域313、區(qū)域314所保持的數(shù)據(jù)的差錯檢測校正。其次，頁面緩沖器/讀出電路170的普通區(qū)域的數(shù)據(jù)被轉(zhuǎn)送至ECC電路130(S220)。例如，圖6所示的扇區(qū)0的數(shù)據(jù)被轉(zhuǎn)送至ECC電路130。ECC電路130基于備用0的區(qū)域313中所存儲的差錯校正符號來進行扇區(qū)0的數(shù)據(jù)的差錯檢測(S230)。假如在扇區(qū)0中包含疑似合格時的不合格位數(shù)，則該不合格位作為差錯而被檢測出。在ECC電路130檢測出差錯的情況下，將其校正為正確的數(shù)據(jù)，并將校正的數(shù)據(jù)設(shè)置于頁面緩沖器/讀出電路170(S240)。此種處理是以扇區(qū)為單位來進行(S250)。如上所述，根據(jù)本實施例，當編程脈沖的施加次數(shù)達到最佳次數(shù)Nop時判定是否實現(xiàn)疑似合格，故不進行疑似合格直至最佳次數(shù)Nop，期間選擇頁面的所有位合格的判定得到保證。由此，現(xiàn)有的判定為不合格的存儲胞元以合格的方式被修復的可能性高，通過ECC處理可確保以其他處理修復的位數(shù)的范圍(margin)，同時可使編程成功的良率提高。其次，參照圖9的流程來對本發(fā)明的第2實施例的編程動作進行說明。第2實施例為在圖2的流程中新追加步驟S300、步驟S310、步驟S320而成者。在編程動作時，控制部150基于所輸入的編程數(shù)據(jù)來判定是否為疑似合格(S300)。此處，設(shè)為對均處于擦除的狀態(tài)的存儲胞元(數(shù)據(jù)均為“1”)進行選擇頁面的編程。在一個扇區(qū)的編程數(shù)據(jù)中所包含的數(shù)據(jù)“0”的位數(shù)為能夠視作疑似合格的最大的不合格位數(shù)Np以下的情況下，控制部150判定為疑 似合格，在并非如此的情況下，執(zhí)行與圖2的流程同樣的處理。在判定為疑似合格的情況下，由頁面緩沖器/讀出電路170所保持的編程數(shù)據(jù)被轉(zhuǎn)送至ECC電路130，在此處實施ECC處理(S310)。ECC電路130將通過運算而生成的差錯校正符號寫入至頁面緩沖器/讀出電路的備用區(qū)域。其次，在選擇頁面的備用區(qū)域?qū)τ身撁婢彌_器/讀出電路170所保持的差錯校正符號進行編程。此時，選擇頁面的普通區(qū)域的存儲胞元均保持數(shù)據(jù)“1”，對選擇頁面的普通區(qū)域的位線供給禁止編程的電壓。當在備用區(qū)域?qū)Σ铄e校正符號進行編程時，編程動作結(jié)束。因普通區(qū)域均為禁止編程，故鄰接的位線間的耦合的影響等消失，與存在經(jīng)編程的位線般的通常的編程相比，編程干擾特性得到改善。視作疑似合格的頁面的讀出是與第1實施例時的讀出同樣地進行。即，自選擇頁面讀出的數(shù)據(jù)由頁面緩沖器/讀出電路170保持。普通區(qū)域的數(shù)據(jù)均為“1”，編程數(shù)據(jù)具有不合格位數(shù)Np以下的數(shù)據(jù)“0”。ECC電路130接收頁面緩沖器/讀出電路170的備用區(qū)域的數(shù)據(jù)，基于其中所包含的差錯校正符號，自普通區(qū)域的所有數(shù)據(jù)“1”中檢測出差錯位、即、應編程數(shù)據(jù)“0”的位，從而將數(shù)據(jù)“1”校正為數(shù)據(jù)“0”，并將其設(shè)置于頁面緩沖器/讀出電路170。如上所述，根據(jù)第2實施例，在應編程的數(shù)據(jù)為能夠利用ECC電路130而修復的位數(shù)以下的情況下，與通常的編程序列不同，通過不在普通區(qū)域?qū)幊虜?shù)據(jù)進行編程，而在備用區(qū)域僅對差錯校正符號進行編程，普通區(qū)域中的編程干擾特性得到改善，同時可縮短編程時間。再者，在圖9的步驟S320中，當在備用區(qū)域?qū)Σ铄e校正符號進行編程時，與通常的編程同樣地，也執(zhí)行校驗步驟，在該情況下，如圖9的虛線K所示，也能夠執(zhí)行利用ISPP的編程例程。其次，對本發(fā)明的第3實施例進行說明。第3實施例為將第1實施例與第2實施例組合而成，將其動作流程示于圖10。圖10的流程為在圖5的流程中追加第2實施例的步驟S300、步驟S310、步驟S320而成的，其動作與第1實施例及第2實施例時的動作同樣，故省略說明。在圖10的步驟S320中，當在備用區(qū)域?qū)Σ铄e校正符號進行編程時，與圖9的情況同樣地，也能夠進行利用ISPP的編程序列，在該情況下，期望差錯校正符號全部合格，故將最佳次數(shù)Nop設(shè)定為大于未實現(xiàn)疑似合格時的最佳次數(shù)Nop，能夠提高判 定為所有位合格的可能性，從而也能夠使步驟S160中的疑似合格難以實現(xiàn)。再者，NAND型快閃存儲器以頁面為單位進行編程，但所輸入的編程數(shù)據(jù)的尺寸未必需要等于1頁面，即，未必需要與圖6所示的普通區(qū)域300的八個扇區(qū)的尺寸相等。例如編程數(shù)據(jù)的尺寸可為一個扇區(qū)的尺寸。通常，就編程干擾的觀點而言，于容許在同一頁面連續(xù)地進行編程的次數(shù)(編程數(shù)量(NumberofProgram，NOP))方面存在限制，能夠與該NOP相應地分割一頁面數(shù)據(jù)來進行編程。當NOP為4時，能夠?qū)⒁豁撁鏀?shù)據(jù)分為例如2扇區(qū)、1扇區(qū)、3扇區(qū)、2扇區(qū)而輸入至快閃存儲器10。對本發(fā)明的優(yōu)選實施形態(tài)進行了詳述，但本發(fā)明并不限定于特定的實施形態(tài)，在權(quán)利要求書所記載的發(fā)明的主旨的范圍內(nèi)，能夠進行各種變形、改變。當前第1頁1 2 3 當前第1頁1 2 3