本發(fā)明是有關(guān)于一種存儲器技術(shù)，且特別是有關(guān)于一種解碼方法、存儲器存儲裝置及存儲器控制電路單元。
背景技術(shù)：
：：數(shù)碼相機(jī)、移動電話與mp3播放器在這幾年來的成長十分迅速，使得消費(fèi)者對存儲介質(zhì)的需求也急速增加。由于可復(fù)寫式非揮發(fā)性存儲器模塊(例如，快速存儲器)具有數(shù)據(jù)非揮發(fā)性、省電、體積小，以及無機(jī)械結(jié)構(gòu)等特性，所以非常適合內(nèi)建于上述所舉例的各種便攜式多媒體裝置中。一般來說，在將數(shù)據(jù)從存儲器中讀取出來之后，此數(shù)據(jù)可能會被解碼以驗(yàn)證數(shù)據(jù)的正確性。借此，若此數(shù)據(jù)中存在錯誤，通過解碼操作也可以更正其中的錯誤。在存儲器裝置出廠時，一個預(yù)設(shè)讀取電壓準(zhǔn)位會被配置。此預(yù)設(shè)讀取電壓準(zhǔn)位是用來讀取此存儲器裝置所存儲的數(shù)據(jù)。然而，隨著存儲器裝置的使用時間及/或損耗程度增加，通過此預(yù)設(shè)讀取電壓準(zhǔn)位讀取的數(shù)據(jù)可能會包含越來越多錯誤，甚至超過解碼操作的錯誤更正能力。因此，如何通過調(diào)整預(yù)設(shè)讀取電壓準(zhǔn)位來提升所讀取的數(shù)據(jù)的正確性及/或存儲器的解碼能力，實(shí)為本領(lǐng)域技術(shù)人員所致力研究的課題之一。技術(shù)實(shí)現(xiàn)要素：本發(fā)明的一范例實(shí)施例提供一種解碼方法、存儲器存儲裝置及存儲器控制電路單元，可提升所讀取的數(shù)據(jù)的正確性，改善存儲器存儲裝置的解碼效率。本發(fā)明的一范例實(shí)施例提供一種解碼方法，其用于包括多個實(shí)體單元的可復(fù)寫式非揮發(fā)性存儲器模塊，所述解碼方法包括：基于第一讀取電壓準(zhǔn)位讀取所述實(shí)體單元中的目標(biāo)實(shí)體單元以獲得第一目標(biāo)數(shù)據(jù)；對所述第一目標(biāo)數(shù)據(jù)執(zhí)行第一解碼操作；若所述第一解碼操作失敗，基于第一候選電壓準(zhǔn)位 讀取所述實(shí)體單元中的驗(yàn)證實(shí)體單元以獲得第一輔助數(shù)據(jù)并基于第二候選電壓準(zhǔn)位讀取所述驗(yàn)證實(shí)體單元以獲得第二輔助數(shù)據(jù)；根據(jù)所述第一輔助數(shù)據(jù)與驗(yàn)證數(shù)據(jù)獲得第一評估參數(shù)并根據(jù)所述第二輔助數(shù)據(jù)與所述驗(yàn)證數(shù)據(jù)獲得第二評估參數(shù)；根據(jù)所述第一評估參數(shù)與所述第二評估參數(shù)決定第二讀取電壓準(zhǔn)位；基于所述第二讀取電壓準(zhǔn)位讀取所述目標(biāo)實(shí)體單元以獲得第二目標(biāo)數(shù)據(jù)；以及對所述第二目標(biāo)數(shù)據(jù)執(zhí)行第二解碼操作。在本發(fā)明的一范例實(shí)施例中，所述第一評估參數(shù)包括第一翻轉(zhuǎn)比特計數(shù)，所述第二評估參數(shù)包括第二翻轉(zhuǎn)比特計數(shù)，所述第一翻轉(zhuǎn)比特計數(shù)對應(yīng)于所述第一輔助數(shù)據(jù)中的錯誤比特的總數(shù)，所述第二翻轉(zhuǎn)比特計數(shù)對應(yīng)于所述第二輔助數(shù)據(jù)中的錯誤比特的總數(shù)。在本發(fā)明的一范例實(shí)施例中，根據(jù)所述第一輔助數(shù)據(jù)與所述驗(yàn)證數(shù)據(jù)獲得所述第一評估參數(shù)并根據(jù)所述第二輔助數(shù)據(jù)與所述驗(yàn)證數(shù)據(jù)獲得所述第二評估參數(shù)的步驟包括：基于所述驗(yàn)證數(shù)據(jù)來分析所述第一輔助數(shù)據(jù)以計算所述第一翻轉(zhuǎn)比特計數(shù)；以及基于所述驗(yàn)證數(shù)據(jù)來分析所述第二輔助數(shù)據(jù)以計算所述第二翻轉(zhuǎn)比特計數(shù)。在本發(fā)明的一范例實(shí)施例中，根據(jù)所述第一評估參數(shù)與所述第二評估參數(shù)決定所述第二讀取電壓準(zhǔn)位的步驟包括：根據(jù)所述第一翻轉(zhuǎn)比特計數(shù)與所述第二翻轉(zhuǎn)比特計數(shù)之間的數(shù)值關(guān)系決定所述第二讀取電壓準(zhǔn)位。在本發(fā)明的一范例實(shí)施例中，所述解碼方法還包括：在基于所述第一候選電壓準(zhǔn)位讀取所述驗(yàn)證實(shí)體單元并基于所述第二候選電壓準(zhǔn)位讀取所述驗(yàn)證實(shí)體單元之前，將所述驗(yàn)證數(shù)據(jù)程序化至所述驗(yàn)證實(shí)體單元。本發(fā)明的另一范例實(shí)施例提供一種存儲器存儲裝置，其包括連接接口單元、可復(fù)寫式非揮發(fā)性存儲器模塊及存儲器控制電路單元。所述連接接口單元用以連接至主機(jī)系統(tǒng)。所述可復(fù)寫式非揮發(fā)性存儲器模塊包括多個實(shí)體單元。所述存儲器控制電路單元連接至所述連接接口單元與所述可復(fù)寫式非揮發(fā)性存儲器模塊，所述存儲器控制電路單元用以發(fā)送第一讀取指令序列以指示基于第一讀取電壓準(zhǔn)位讀取所述實(shí)體單元中的目標(biāo)實(shí)體單元以獲得第一目標(biāo)數(shù)據(jù)，所述存儲器控制電路單元更用以對所述第一目標(biāo)數(shù)據(jù)執(zhí)行第一解碼操作，若所述第一解碼操作失敗，所述存儲器控制電路單元更用以發(fā)送第一測試指令序列以指示基于第一候選電壓準(zhǔn)位讀取所述實(shí)體單元中的驗(yàn)證實(shí)體 單元以獲得第一輔助數(shù)據(jù)并發(fā)送第二測試指令序列以指示基于第二候選電壓準(zhǔn)位讀取所述驗(yàn)證實(shí)體單元以獲得第二輔助數(shù)據(jù)，所述存儲器控制電路單元更用以根據(jù)所述第一輔助數(shù)據(jù)與驗(yàn)證數(shù)據(jù)獲得第一評估參數(shù)并根據(jù)所述第二輔助數(shù)據(jù)與所述驗(yàn)證數(shù)據(jù)獲得第二評估參數(shù)，所述存儲器控制電路單元更用以根據(jù)所述第一評估參數(shù)與所述第二評估參數(shù)決定第二讀取電壓準(zhǔn)位，所述存儲器控制電路單元更用以發(fā)送第二讀取指令序列以指示基于所述第二讀取電壓準(zhǔn)位讀取所述目標(biāo)實(shí)體單元以獲得第二目標(biāo)數(shù)據(jù)，所述存儲器控制電路單元更用以對所述第二目標(biāo)數(shù)據(jù)執(zhí)行第二解碼操作。在本發(fā)明的一范例實(shí)施例中，所述第一評估參數(shù)包括第一翻轉(zhuǎn)比特計數(shù)，所述第二評估參數(shù)包括第二翻轉(zhuǎn)比特計數(shù)，所述第一翻轉(zhuǎn)比特計數(shù)對應(yīng)于所述第一輔助數(shù)據(jù)中的錯誤比特的總數(shù)，所述第二翻轉(zhuǎn)比特計數(shù)對應(yīng)于所述第二輔助數(shù)據(jù)中的錯誤比特的總數(shù)。在本發(fā)明的一范例實(shí)施例中，所述存儲器控制電路單元根據(jù)所述第一輔助數(shù)據(jù)與所述驗(yàn)證數(shù)據(jù)獲得所述第一評估參數(shù)并根據(jù)所述第二輔助數(shù)據(jù)與所述驗(yàn)證數(shù)據(jù)獲得所述第二評估參數(shù)的操作包括：基于所述驗(yàn)證數(shù)據(jù)來分析所述第一輔助數(shù)據(jù)以計算所述第一翻轉(zhuǎn)比特計數(shù)；以及基于所述驗(yàn)證數(shù)據(jù)來分析所述第二輔助數(shù)據(jù)以計算所述第二翻轉(zhuǎn)比特計數(shù)。在本發(fā)明的一范例實(shí)施例中，所述存儲器控制電路單元根據(jù)所述第一評估參數(shù)與所述第二評估參數(shù)決定所述第二讀取電壓準(zhǔn)位的操作包括：根據(jù)所述第一翻轉(zhuǎn)比特計數(shù)與所述第二翻轉(zhuǎn)比特計數(shù)之間的數(shù)值關(guān)系決定所述第二讀取電壓準(zhǔn)位。在本發(fā)明的一范例實(shí)施例中，在發(fā)送所述第一測試指令序列與所述第二測試指令序列之前，所述存儲器控制電路單元更用以發(fā)送寫入指令序列以指示將所述驗(yàn)證數(shù)據(jù)程序化至所述驗(yàn)證實(shí)體單元。本發(fā)明的另一范例實(shí)施例提供一種存儲器控制電路單元，其用于控制包括多個實(shí)體單元的可復(fù)寫式非揮發(fā)性存儲器模塊，所述存儲器控制電路單元包括主機(jī)接口、存儲器接口、錯誤檢查與校正電路及存儲器管理電路。所述主機(jī)接口用以連接至主機(jī)系統(tǒng)。所述存儲器接口用以連接至所述可復(fù)寫式非揮發(fā)性存儲器模塊。所述存儲器管理電路連接至所述主機(jī)接口、所述存儲器接口及所述錯誤檢查與校正電路，所述存儲器管理電路用以發(fā)送第一讀取指 令序列以指示基于第一讀取電壓準(zhǔn)位讀取所述實(shí)體單元中的目標(biāo)實(shí)體單元以獲得第一目標(biāo)數(shù)據(jù)，所述錯誤檢查與校正電路用以對所述第一目標(biāo)數(shù)據(jù)執(zhí)行第一解碼操作，若所述第一解碼操作失敗，所述存儲器管理電路更用以發(fā)送第一測試指令序列以指示基于第一候選電壓準(zhǔn)位讀取所述實(shí)體單元中的驗(yàn)證實(shí)體單元以獲得第一輔助數(shù)據(jù)并發(fā)送第二測試指令序列以指示基于第二候選電壓準(zhǔn)位讀取所述驗(yàn)證實(shí)體單元以獲得第二輔助數(shù)據(jù)，所述存儲器管理電路更用以根據(jù)所述第一輔助數(shù)據(jù)與驗(yàn)證數(shù)據(jù)獲得第一評估參數(shù)并根據(jù)所述第二輔助數(shù)據(jù)與所述驗(yàn)證數(shù)據(jù)獲得第二評估參數(shù)，所述存儲器管理電路更用以根據(jù)所述第一評估參數(shù)與所述第二評估參數(shù)決定第二讀取電壓準(zhǔn)位，所述存儲器管理電路更用以發(fā)送第二讀取指令序列以指示基于所述第二讀取電壓準(zhǔn)位讀取所述目標(biāo)實(shí)體單元以獲得第二目標(biāo)數(shù)據(jù)，所述錯誤檢查與校正電路更用以對所述第二目標(biāo)數(shù)據(jù)執(zhí)行第二解碼操作。在本發(fā)明的一范例實(shí)施例中，所述第一評估參數(shù)包括第一翻轉(zhuǎn)比特計數(shù)，所述第二評估參數(shù)包括第二翻轉(zhuǎn)比特計數(shù)，所述第一翻轉(zhuǎn)比特計數(shù)對應(yīng)于所述第一輔助數(shù)據(jù)中的錯誤比特的總數(shù)，所述第二翻轉(zhuǎn)比特計數(shù)對應(yīng)于所述第二輔助數(shù)據(jù)中的錯誤比特的總數(shù)。在本發(fā)明的一范例實(shí)施例中，所述存儲器管理電路根據(jù)所述第一輔助數(shù)據(jù)與所述驗(yàn)證數(shù)據(jù)獲得所述第一評估參數(shù)并根據(jù)所述第二輔助數(shù)據(jù)與所述驗(yàn)證數(shù)據(jù)獲得所述第二評估參數(shù)的操作包括：基于所述驗(yàn)證數(shù)據(jù)來分析所述第一輔助數(shù)據(jù)以計算所述第一翻轉(zhuǎn)比特計數(shù)；以及基于所述驗(yàn)證數(shù)據(jù)來分析所述第二輔助數(shù)據(jù)以計算所述第二翻轉(zhuǎn)比特計數(shù)。在本發(fā)明的一范例實(shí)施例中，所述存儲器管理電路根據(jù)所述第一評估參數(shù)與所述第二評估參數(shù)決定所述第二讀取電壓準(zhǔn)位的操作包括：根據(jù)所述第一翻轉(zhuǎn)比特計數(shù)與所述第二翻轉(zhuǎn)比特計數(shù)之間的數(shù)值關(guān)系決定所述第二讀取電壓準(zhǔn)位。在本發(fā)明的一范例實(shí)施例中，在發(fā)送所述第一測試指令序列與所述第二測試指令序列之前，所述存儲器管理電路更用以發(fā)送寫入指令序列以指示將所述驗(yàn)證數(shù)據(jù)程序化至所述驗(yàn)證實(shí)體單元。在本發(fā)明的一范例實(shí)施例中，所述目標(biāo)實(shí)體單元與所述驗(yàn)證實(shí)體單元屬于同一實(shí)體抹除單元。在本發(fā)明的一范例實(shí)施例中，所述第一解碼操作與所述第二解碼操作皆屬于硬解碼模式解碼?；谏鲜?，一個讀取電壓準(zhǔn)位會被用來讀取目標(biāo)實(shí)體單元以獲得目標(biāo)數(shù)據(jù)并且此目標(biāo)數(shù)據(jù)會被解碼。若對目標(biāo)數(shù)據(jù)的解碼操作失敗，多個候選電壓準(zhǔn)位會被用來讀取驗(yàn)證實(shí)體單元以獲得輔助數(shù)據(jù)。在依序?qū)⑺@得的輔助數(shù)據(jù)與驗(yàn)證數(shù)據(jù)比對之后，多個評估參數(shù)會被獲得。根據(jù)所獲得的評估參數(shù)，另一讀取電壓準(zhǔn)位會被決定并且被用來再次讀取相同的目標(biāo)實(shí)體單元。借此，可提升所讀取的數(shù)據(jù)的正確性，改善存儲器存儲裝置的解碼效率。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說明如下。附圖說明圖1是根據(jù)本發(fā)明的一范例實(shí)施例所示出的主機(jī)系統(tǒng)、存儲器存儲裝置及輸入/輸出(i/o)裝置的示意圖；圖2是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的主機(jī)系統(tǒng)、存儲器存儲裝置及i/o裝置的示意圖；圖3是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的主機(jī)系統(tǒng)與存儲器存儲裝置的示意圖；圖4是根據(jù)本發(fā)明的一范例實(shí)施例所示出的存儲器存儲裝置的概要方塊圖；圖5是根據(jù)本發(fā)明的一范例實(shí)施例所示出的存儲器控制電路單元的概要方塊圖；圖6是根據(jù)本發(fā)明的一范例實(shí)施例所示出的管理可復(fù)寫式非揮發(fā)性存儲器模塊的示意圖；圖7是根據(jù)本發(fā)明的一范例實(shí)施例所示出的一個實(shí)體單元中的多個存儲單元的臨界電壓分布的示意圖；圖8是根據(jù)本發(fā)明的一范例實(shí)施例所示出的管理實(shí)體單元的示意圖；圖9是根據(jù)本發(fā)明的一范例實(shí)施例所示出的使用多個候選讀取電壓準(zhǔn)位來讀取驗(yàn)證實(shí)體單元的示意圖；圖10是根據(jù)本發(fā)明的一范例實(shí)施例所示出的解碼方法的流程圖；圖11是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的解碼方法的流程圖；圖12是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的解碼方法的流程圖。附圖標(biāo)記說明：10：存儲器存儲裝置；11：主機(jī)系統(tǒng)；110：系統(tǒng)總線；111：處理器；112：隨機(jī)存取存儲器；113：只讀存儲器；114：數(shù)據(jù)傳輸接口；12：輸入/輸出(i/o)裝置；20：主機(jī)板；201：u盤；202：內(nèi)存卡；203：固態(tài)硬盤；204：無線存儲器存儲裝置；205：全球定位系統(tǒng)模塊；206：網(wǎng)絡(luò)接口卡；207：無線傳輸裝置；208：鍵盤；209：屏幕；210：喇叭；32：sd卡；33：cf卡；34：嵌入式存儲裝置；341：嵌入式多媒體卡；342：嵌入式多芯片封裝存儲裝置；402：連接接口單元；404：存儲器控制電路單元；406：可復(fù)寫式非揮發(fā)性存儲器模塊；502：存儲器管理電路；504：主機(jī)接口；506：存儲器接口；508：錯誤檢查與校正電路；510：緩沖存儲器；512：電源管理電路；601：存儲區(qū)；602：替換區(qū)；610(0)～610(b)：實(shí)體單元；612(0)～612(c)：邏輯單元；710、720、711、721、911、921：分布；步驟s1001：步驟(基于第一讀取電壓準(zhǔn)位讀取目標(biāo)實(shí)體單元以獲得第一目標(biāo)數(shù)據(jù))；步驟s1002：步驟(對第一目標(biāo)數(shù)據(jù)執(zhí)行第一解碼操作)；步驟s1003：步驟(判斷第一解碼操作是否成功)；步驟s1004：步驟(輸出解碼成功的數(shù)據(jù))；步驟s1005：步驟(基于第一候選電壓準(zhǔn)位讀取驗(yàn)證實(shí)體單元以獲得第一輔助數(shù)據(jù)并基于第二候選電壓準(zhǔn)位讀取驗(yàn)證實(shí)體單元以獲得第二輔助數(shù)據(jù))；步驟s1006：步驟(根據(jù)第一輔助數(shù)據(jù)與驗(yàn)證數(shù)據(jù)獲得第一評估參數(shù)并根據(jù)第二輔助數(shù)據(jù)與驗(yàn)證數(shù)據(jù)獲得第二評估參數(shù))；步驟s1007：步驟(根據(jù)第一評估參數(shù)與第二評估參數(shù)決定第二讀取電壓準(zhǔn)位)；步驟s1008：步驟(基于第二讀取電壓準(zhǔn)位讀取目標(biāo)實(shí)體單元以獲得第二目標(biāo)數(shù)據(jù))；步驟s1009：步驟(對第二目標(biāo)數(shù)據(jù)執(zhí)行第二解碼操作)；步驟s1101：步驟(基于一讀取電壓準(zhǔn)位讀取目標(biāo)實(shí)體單元以獲得目標(biāo)數(shù)據(jù))；步驟s1102：步驟(對目標(biāo)數(shù)據(jù)執(zhí)行硬解碼模式的一解碼操作)；步驟s1103：步驟(解碼操作是否成功)；步驟s1104：步驟(輸出解碼成功的數(shù)據(jù))；步驟s1105：步驟(是否已使用基于驗(yàn)證數(shù)據(jù)找到的最佳讀取電壓準(zhǔn)位)；步驟s1106：步驟(基于一候選電壓準(zhǔn)位讀取驗(yàn)證實(shí)體單元以獲得輔助數(shù)據(jù))；步驟s1107：步驟(根據(jù)輔助數(shù)據(jù)與驗(yàn)證數(shù)據(jù)獲得評估參數(shù))；步驟s1108：步驟(是否還有未檢查的候選電壓準(zhǔn)位)；步驟s1109：步驟(根據(jù)所獲得的評估參數(shù)決定一最佳讀取電壓準(zhǔn)位)；步驟s1110：步驟(進(jìn)入軟解碼模式解碼)；步驟s1201：步驟(基于一讀取電壓準(zhǔn)位讀取目標(biāo)實(shí)體單元以獲得目標(biāo)數(shù)據(jù))；步驟s1202：步驟(對目標(biāo)數(shù)據(jù)執(zhí)行硬解碼模式的一解碼操作)；步驟s1203：步驟(解碼操作是否成功)；步驟s1204：步驟(輸出解碼成功的數(shù)據(jù))；步驟s1205：步驟(是否還有未檢查的候選電壓準(zhǔn)位)；步驟s1206：步驟(基于一候選電壓準(zhǔn)位讀取驗(yàn)證實(shí)體單元以獲得輔助數(shù)據(jù))；步驟s1207：步驟(根據(jù)輔助數(shù)據(jù)與驗(yàn)證數(shù)據(jù)獲得評估參數(shù))；步驟s1208：步驟(所獲得的評估參數(shù)是否優(yōu)于一預(yù)設(shè)評估參數(shù))；步驟s1209：步驟(將所獲得的評估參數(shù)設(shè)定為預(yù)設(shè)評估參數(shù))；步驟s1210：步驟(根據(jù)預(yù)設(shè)評估參數(shù)決定一最佳讀取電壓準(zhǔn)位)；步驟s1211：步驟(進(jìn)入軟解碼模式)。具體實(shí)施方式一般而言，存儲器存儲裝置(也稱，存儲器存儲系統(tǒng))包括可復(fù)寫式非揮發(fā)性存儲器模塊(rewritablenon-volatilememorymodule)與控制器(也稱，控制電路)。通常存儲器存儲裝置是與主機(jī)系統(tǒng)一起使用，以使主機(jī)系統(tǒng)可將數(shù)據(jù)寫入至存儲器存儲裝置或從存儲器存儲裝置中目標(biāo)數(shù)據(jù)。圖1是根據(jù)本發(fā)明的一范例實(shí)施例所示出的主機(jī)系統(tǒng)、存儲器存儲裝置及輸入/輸出(i/o)裝置的示意圖。圖2是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的主機(jī)系統(tǒng)、存儲器存儲裝置及i/o裝置的示意圖。請參照圖1與圖2，主機(jī)系統(tǒng)11一般包括處理器111、隨機(jī)存取存儲器 (randomaccessmemory,ram)112、只讀存儲器(readonlymemory,rom)113及數(shù)據(jù)傳輸接口114。處理器111、隨機(jī)存取存儲器112、只讀存儲器113及數(shù)據(jù)傳輸接口114皆連接至系統(tǒng)總線(systembus)110。在本范例實(shí)施例中，主機(jī)系統(tǒng)11是通過數(shù)據(jù)傳輸接口114與存儲器存儲裝置10連接。例如，主機(jī)系統(tǒng)11可通過數(shù)據(jù)傳輸接口114將數(shù)據(jù)存儲至存儲器存儲裝置10或從存儲器存儲裝置10中目標(biāo)數(shù)據(jù)。此外，主機(jī)系統(tǒng)11是通過系統(tǒng)總線110與i/o裝置12連接。例如，主機(jī)系統(tǒng)11可通過系統(tǒng)總線110將輸出信號傳送至i/o裝置12或從i/o裝置12接收輸入信號。在本范例實(shí)施例中，處理器111、隨機(jī)存取存儲器112、只讀存儲器113及數(shù)據(jù)傳輸接口114可設(shè)置在主機(jī)系統(tǒng)11的主機(jī)板20上。數(shù)據(jù)傳輸接口114的數(shù)目可以是一或多個。通過數(shù)據(jù)傳輸接口114，主機(jī)板20可以通過有線或無線方式連接至存儲器存儲裝置10。存儲器存儲裝置10可例如是u盤201、內(nèi)存卡202、固態(tài)硬盤(solidstatedrive,ssd)203或無線存儲器存儲裝置204。無線存儲器存儲裝置204可例如是近距離無線通訊(nearfieldcommunication,nfc)存儲器存儲裝置、無線保真(wifi)存儲器存儲裝置、藍(lán)牙(bluetooth)存儲器存儲裝置或低功耗藍(lán)牙存儲器存儲裝置(例如，ibeacon)等以各式無線通訊技術(shù)為基礎(chǔ)的存儲器存儲裝置。此外，主機(jī)板20也可以通過系統(tǒng)總線110連接至全球定位系統(tǒng)(globalpositioningsystem,gps)模塊205、網(wǎng)絡(luò)接口卡206、無線傳輸裝置207、鍵盤208、屏幕209、喇叭210等各式i/o裝置。例如，在一范例實(shí)施例中，主機(jī)板20可通過無線傳輸裝置207存取無線存儲器存儲裝置204。在一范例實(shí)施例中，所提及的主機(jī)系統(tǒng)為可實(shí)質(zhì)地與存儲器存儲裝置配合以存儲數(shù)據(jù)的任意系統(tǒng)。雖然在上述范例實(shí)施例中，主機(jī)系統(tǒng)是以電腦系統(tǒng)來作說明，然而，圖3是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的主機(jī)系統(tǒng)與存儲器存儲裝置的示意圖。請參照圖3，在另一范例實(shí)施例中，主機(jī)系統(tǒng)31也可以是數(shù)碼相機(jī)、攝像機(jī)、通訊裝置、音頻播放器、視頻播放器或平板電腦等系統(tǒng)，而存儲器存儲裝置10可為其所使用的安全數(shù)字(securedigital,sd)卡32、小型快速(compactflash,cf)卡33或嵌入式存儲裝置34等各式非揮發(fā)性存儲器存儲裝置。嵌入式存儲裝置34包括嵌入式多媒體卡(embeddedmmc,emmc)341及/或嵌入式多芯片封裝(embeddedmultichippackage, emcp)存儲裝置342等各類型將存儲器模塊直接連接在主機(jī)系統(tǒng)的基板上的嵌入式存儲裝置。圖4是根據(jù)本發(fā)明的一范例實(shí)施例所示出的存儲器存儲裝置的概要方塊圖。請參照圖4，存儲器存儲裝置10包括連接接口單元402、存儲器控制電路單元404與可復(fù)寫式非揮發(fā)性存儲器模塊406。在本范例實(shí)施例中，連接接口單元402是相容于序列先進(jìn)附件(serialadvancedtechnologyattachment,sata)標(biāo)準(zhǔn)。然而，必須了解的是，本發(fā)明不限于此，連接接口單元402也可以是符合并列先進(jìn)附件(paralleladvancedtechnologyattachment,pata)標(biāo)準(zhǔn)、電氣和電子工程師協(xié)會(instituteofelectricalandelectronicengineers,ieee)1394標(biāo)準(zhǔn)、高速周邊零件連接接口(peripheralcomponentinterconnectexpress,pciexpress)標(biāo)準(zhǔn)、通用串行總線(universalserialbus,usb)標(biāo)準(zhǔn)、sd接口標(biāo)準(zhǔn)、超高速一代(ultrahighspeed-i,uhs-i)接口標(biāo)準(zhǔn)、超高速二代(ultrahighspeed-ii,uhs-ii)接口標(biāo)準(zhǔn)、記憶棒(memorystick,ms)接口標(biāo)準(zhǔn)、多芯片封裝(multi-chippackage)接口標(biāo)準(zhǔn)、多媒體存儲卡(multimediacard,mmc)接口標(biāo)準(zhǔn)、emmc接口標(biāo)準(zhǔn)、通用快速存儲器(universalflashstorage,ufs)接口標(biāo)準(zhǔn)、emcp接口標(biāo)準(zhǔn)、cf接口標(biāo)準(zhǔn)、整合式驅(qū)動電子接口(integrateddeviceelectronics,ide)標(biāo)準(zhǔn)或其他適合的標(biāo)準(zhǔn)。連接接口單元402可與存儲器控制電路單元404封裝在一個芯片中，或者連接接口單元402是布設(shè)在一包含存儲器控制電路單元404的芯片外。存儲器控制電路單元404用以執(zhí)行以硬件或軟件實(shí)作的多個邏輯門或控制指令并且根據(jù)主機(jī)系統(tǒng)11的指令在可復(fù)寫式非揮發(fā)性存儲器模塊406中進(jìn)行數(shù)據(jù)的寫入、讀取與抹除等運(yùn)作?？蓮?fù)寫式非揮發(fā)性存儲器模塊406是連接至存儲器控制電路單元404并且用以存儲主機(jī)系統(tǒng)11所寫入的數(shù)據(jù)。可復(fù)寫式非揮發(fā)性存儲器模塊406可以是單階存儲單元(singlelevelcell,slc)nand型快速存儲器模塊(即，一個存儲單元中可存儲1個比特的快速存儲器模塊)、多階存儲單元(multilevelcell,mlc)nand型快速存儲器模塊(即，一個存儲單元中可存儲2個比特的快速存儲器模塊)、復(fù)數(shù)階存儲單元(triplelevelcell，tlc)nand型快速存儲器模塊(即，一個存儲單元中可存儲3個比特的快速存儲器模塊)、其他快速 存儲器模塊或其他具有相同特性的存儲器模塊?？蓮?fù)寫式非揮發(fā)性存儲器模塊406中的每一個存儲單元是以電壓(以下也稱為臨界電壓)的改變來存儲一或多個比特。具體來說，每一個存儲單元的控制柵極(controlgate)與通道之間有一個電荷捕捉層。通過施予一寫入電壓至控制柵極，可以改變電荷補(bǔ)捉層的電子量，進(jìn)而改變存儲單元的臨界電壓。此改變臨界電壓的操作也稱為“把數(shù)據(jù)寫入至存儲單元”或“程序化存儲單元”。隨著臨界電壓的改變，可復(fù)寫式非揮發(fā)性存儲器模塊406中的每一個存儲單元具有多個存儲狀態(tài)。通過施予讀取電壓可以判斷一個存儲單元是屬于哪一個存儲狀態(tài)，借此取得此存儲單元所存儲的一或多個比特。圖5是根據(jù)本發(fā)明的一范例實(shí)施例所示出的存儲器控制電路單元的概要方塊圖。請參照圖5，存儲器控制電路單元404包括存儲器管理電路502、主機(jī)接口504、存儲器接口506及錯誤檢查與校正電路508。存儲器管理電路502用以控制存儲器控制電路單元404的整體運(yùn)作。具體來說，存儲器管理電路502具有多個控制指令，并且在存儲器存儲裝置10運(yùn)作時，此些控制指令會被執(zhí)行以進(jìn)行數(shù)據(jù)的寫入、讀取與抹除等運(yùn)作。以下說明存儲器管理電路502的操作時，等同于說明存儲器控制電路單元404的操作。在本范例實(shí)施例中，存儲器管理電路502的控制指令是以軟件來實(shí)作。例如，存儲器管理電路502具有微處理器單元(未示出)與只讀存儲器(未示出)，并且此些控制指令是被燒錄至此只讀存儲器中。當(dāng)存儲器存儲裝置10運(yùn)作時，此些控制指令會由微處理器單元來執(zhí)行以進(jìn)行數(shù)據(jù)的寫入、讀取與抹除等運(yùn)作。在另一范例實(shí)施例中，存儲器管理電路502的控制指令也可以程序碼型式存儲在可復(fù)寫式非揮發(fā)性存儲器模塊406的特定區(qū)域(例如，存儲器模塊中專用于存放系統(tǒng)數(shù)據(jù)的系統(tǒng)區(qū))中。此外，存儲器管理電路502具有微處理器單元(未示出)、只讀存儲器(未示出)及隨機(jī)存取存儲器(未示出)。特別是，此只讀存儲器具有開機(jī)碼(bootcode)，并且當(dāng)存儲器控制電路單元404被致能時，微處理器單元會先執(zhí)行此開機(jī)碼來將存儲在可復(fù)寫式非揮發(fā)性存儲器模塊406中的控制指令載入至存儲器管理電路502的隨機(jī)存取存儲器中。之后， 微處理器單元會運(yùn)轉(zhuǎn)此些控制指令以進(jìn)行數(shù)據(jù)的寫入、讀取與抹除等運(yùn)作。此外，在另一范例實(shí)施例中，存儲器管理電路502的控制指令也可以一硬件來實(shí)作。例如，存儲器管理電路502包括微控制器、存儲單元管理電路、存儲器寫入電路、存儲器讀取電路、存儲器抹除電路與數(shù)據(jù)處理電路。存儲單元管理電路、存儲器寫入電路、存儲器讀取電路、存儲器抹除電路與數(shù)據(jù)處理電路是連接至微控制器。存儲單元管理電路用以管理可復(fù)寫式非揮發(fā)性存儲器模塊406的存儲單元或其群組。存儲器寫入電路用以對可復(fù)寫式非揮發(fā)性存儲器模塊406下達(dá)寫入指令序列以將數(shù)據(jù)寫入至可復(fù)寫式非揮發(fā)性存儲器模塊406中。存儲器讀取電路用以對可復(fù)寫式非揮發(fā)性存儲器模塊406下達(dá)讀取指令序列以從可復(fù)寫式非揮發(fā)性存儲器模塊406中目標(biāo)數(shù)據(jù)。存儲器抹除電路用以對可復(fù)寫式非揮發(fā)性存儲器模塊406下達(dá)抹除指令序列以將數(shù)據(jù)從可復(fù)寫式非揮發(fā)性存儲器模塊406中抹除。數(shù)據(jù)處理電路用以處理欲寫入至可復(fù)寫式非揮發(fā)性存儲器模塊406的數(shù)據(jù)以及從可復(fù)寫式非揮發(fā)性存儲器模塊406中讀取的數(shù)據(jù)。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個程序碼或指令碼并且用以指示可復(fù)寫式非揮發(fā)性存儲器模塊406執(zhí)行相對應(yīng)的寫入、讀取及抹除等操作。在一范例實(shí)施例中，存儲器管理電路502還可以下達(dá)其他類型的指令序列給可復(fù)寫式非揮發(fā)性存儲器模塊406以指示執(zhí)行相對應(yīng)的操作。主機(jī)接口504是連接至存儲器管理電路502并且用以接收與識別主機(jī)系統(tǒng)11所傳送的指令與數(shù)據(jù)。也就是說，主機(jī)系統(tǒng)11所傳送的指令與數(shù)據(jù)會通過主機(jī)接口504來傳送至存儲器管理電路502。在本范例實(shí)施例中，主機(jī)接口504是相容于sata標(biāo)準(zhǔn)。然而，必須了解的是本發(fā)明不限于此，主機(jī)接口504也可以是相容于pata標(biāo)準(zhǔn)、ieee1394標(biāo)準(zhǔn)、pciexpress標(biāo)準(zhǔn)、usb標(biāo)準(zhǔn)、sd標(biāo)準(zhǔn)、uhs-i標(biāo)準(zhǔn)、uhs-ii標(biāo)準(zhǔn)、ms標(biāo)準(zhǔn)、mmc標(biāo)準(zhǔn)、emmc標(biāo)準(zhǔn)、ufs標(biāo)準(zhǔn)、cf標(biāo)準(zhǔn)、ide標(biāo)準(zhǔn)或其他適合的數(shù)據(jù)傳輸標(biāo)準(zhǔn)。存儲器接口506是連接至存儲器管理電路502并且用以存取可復(fù)寫式非揮發(fā)性存儲器模塊406。也就是說，欲寫入至可復(fù)寫式非揮發(fā)性存儲器模塊406的數(shù)據(jù)會通過存儲器接口506轉(zhuǎn)換為可復(fù)寫式非揮發(fā)性存儲器模塊406所能接受的格式。具體來說，若存儲器管理電路502要存取可復(fù)寫式非揮發(fā)性存儲器模塊406，存儲器接口506會傳送對應(yīng)的指令序列。例如，這些指 令序列可包括指示寫入數(shù)據(jù)的寫入指令序列、指示目標(biāo)數(shù)據(jù)的讀取指令序列、指示抹除數(shù)據(jù)的抹除指令序列、以及用以指示各種存儲器操作(例如，改變讀取電壓準(zhǔn)位或執(zhí)行垃圾回收操作等等)的相對應(yīng)的指令序列。這些指令序列例如是由存儲器管理電路502產(chǎn)生并且通過存儲器接口506傳送至可復(fù)寫式非揮發(fā)性存儲器模塊406。這些指令序列可包括一或多個信號，或是在總線上的數(shù)據(jù)。這些信號或數(shù)據(jù)可包括指令碼或程序碼。例如，在讀取指令序列中，會包括讀取的辨識碼、存儲器地址等信息。錯誤檢查與校正電路508是連接至存儲器管理電路502并且用以執(zhí)行錯誤檢查與校正操作以確保數(shù)據(jù)的正確性。具體來說，當(dāng)存儲器管理電路502從主機(jī)系統(tǒng)11中接收到寫入指令時，錯誤檢查與校正電路508會為對應(yīng)此寫入指令的數(shù)據(jù)產(chǎn)生對應(yīng)的錯誤更正碼(errorcorrectingcode,ecc)及/或錯誤檢查碼(errordetectingcode，edc)，并且存儲器管理電路502會將對應(yīng)此寫入指令的數(shù)據(jù)與對應(yīng)的錯誤更正碼及/或錯誤檢查碼寫入至可復(fù)寫式非揮發(fā)性存儲器模塊406中。之后，當(dāng)存儲器管理電路502從可復(fù)寫式非揮發(fā)性存儲器模塊406中目標(biāo)數(shù)據(jù)時會同時讀取此數(shù)據(jù)對應(yīng)的錯誤更正碼及/或錯誤檢查碼，并且錯誤檢查與校正電路508會依據(jù)此錯誤更正碼及/或錯誤檢查碼對所讀取的數(shù)據(jù)執(zhí)行錯誤檢查與校正操作。在本范例實(shí)施例中，錯誤檢查與校正電路508是使用低密度奇偶檢查碼(lowdensityparitycode，ldpc)來執(zhí)行數(shù)據(jù)的編碼與解碼。然而，在另一范例實(shí)施例中，錯誤檢查與校正電路508也可以是使用bch碼、回旋碼(convolutionalcode)或渦輪碼(turbocode)等各種碼來執(zhí)行數(shù)據(jù)的編碼與解碼。在一范例實(shí)施例中，存儲器控制電路單元404還包括緩沖存儲器510與電源管理電路512。緩沖存儲器510是連接至存儲器管理電路502并且用以暫存來自于主機(jī)系統(tǒng)11的數(shù)據(jù)與指令或來自于可復(fù)寫式非揮發(fā)性存儲器模塊406的數(shù)據(jù)。電源管理電路512是連接至存儲器管理電路502并且用以控制存儲器存儲裝置10的電源。圖6是根據(jù)本發(fā)明的一范例實(shí)施例所示出的管理可復(fù)寫式非揮發(fā)性存儲器模塊的示意圖。必須了解的是，在此描述可復(fù)寫式非揮發(fā)性存儲器模塊406的實(shí)體單元的運(yùn)作時，以“選擇”與“分組”等詞來操作實(shí)體單元是邏輯上 的概念。也就是說，可復(fù)寫式非揮發(fā)性存儲器模塊406的實(shí)體單元的實(shí)際位置并未更動，而是邏輯上對可復(fù)寫式非揮發(fā)性存儲器模塊406的實(shí)體單元進(jìn)行操作。在本范例實(shí)施例中，可復(fù)寫式非揮發(fā)性存儲器模塊406的存儲單元會構(gòu)成多個實(shí)體程序化單元，并且此些實(shí)體程序化單元會構(gòu)成多個實(shí)體抹除單元。具體來說，同一條字節(jié)線上的存儲單元會組成一或多個實(shí)體程序化單元。若每一個存儲單元可存儲2個以上的比特，則同一條字節(jié)線上的實(shí)體程序化單元至少可被分類為下實(shí)體程序化單元與上實(shí)體程序化單元。例如，一存儲單元的最低有效比特(leastsignificantbit，lsb)是屬于下實(shí)體程序化單元，并且一存儲單元的最高有效比特(mostsignificantbit，msb)是屬于上實(shí)體程序化單元。一般來說，在mlcnand型快速存儲器中，下實(shí)體程序化單元的寫入速度會大于上實(shí)體程序化單元的寫入速度，及/或下實(shí)體程序化單元的可靠度是高于上實(shí)體程序化單元的可靠度。在本范例實(shí)施例中，實(shí)體程序化單元為程序化的最小單元。即，實(shí)體程序化單元為寫入數(shù)據(jù)的最小單元。例如，實(shí)體程序化單元為實(shí)體頁面(page)或是實(shí)體扇(sector)。若實(shí)體程序化單元為實(shí)體頁面，則此些實(shí)體程序化單元通常包括數(shù)據(jù)比特區(qū)與冗余(redundancy)比特區(qū)。數(shù)據(jù)比特區(qū)包含多個實(shí)體扇，用以存儲使用者數(shù)據(jù)，而冗余比特區(qū)用以存儲系統(tǒng)數(shù)據(jù)(例如，錯誤更正碼)。在本范例實(shí)施例中，數(shù)據(jù)比特區(qū)包含32個實(shí)體扇，且一個實(shí)體扇的大小為512比特組(byte,b)。然而，在其他范例實(shí)施例中，數(shù)據(jù)比特區(qū)中也可包含8個、16個或數(shù)目更多或更少的實(shí)體扇，并且每一個實(shí)體扇的大小也可以是更大或更小。另一方面，實(shí)體抹除單元為抹除的最小單位。也即，每一實(shí)體抹除單元含有最小數(shù)目之一并被抹除的存儲單元。例如，實(shí)體抹除單元為實(shí)體區(qū)塊(block)。請參照圖6，存儲器管理電路502會將可復(fù)寫式非揮發(fā)性存儲器模塊406的實(shí)體單元610(0)～610(b)邏輯地分組為存儲區(qū)601與替換區(qū)602。存儲區(qū)601中的實(shí)體單元610(0)～610(a)是用以存儲數(shù)據(jù)，而替換區(qū)602中的實(shí)體單元610(a+1)～610(b)是用以替換存儲區(qū)601中損壞的實(shí)體單元。例如，實(shí)體單元的替換是以一個實(shí)體抹除單元為單位。在本范例實(shí)施例中，實(shí)體單元610(0)～610(b)中的每一者皆是指至少一實(shí)體程序化單元?；蛘撸诹硪环独? 實(shí)施例中，實(shí)體單元610(0)～610(b)中的每一者也可以包含任意數(shù)目的存儲單元。存儲器管理電路502會配置邏輯單元612(0)～612(c)以映射存儲區(qū)601中的實(shí)體單元610(0)～610(a)的至少一部分。在本范例實(shí)施例中，主機(jī)系統(tǒng)11是通過邏輯地址(logicaladdress,la)來存取存儲區(qū)601中的數(shù)據(jù)，因此，邏輯單元612(0)～612(c)中的每一者是指一個邏輯地址。然而，在另一范例實(shí)施例中，邏輯單元612(0)～612(c)中的每一者也可以是指一個邏輯程序化單元、一個邏輯抹除單元或者由多個連續(xù)或不連續(xù)的邏輯地址組成，視實(shí)務(wù)上的需求而定。此外，邏輯單元612(0)～612(c)中的每一者可被映射至一或多個實(shí)體單元。在本范例實(shí)施例中，存儲器管理電路502會將邏輯單元與實(shí)體單元之間的映射關(guān)系(也稱為邏輯-實(shí)體映射關(guān)系)記錄在至少一邏輯-實(shí)體映射表。當(dāng)主機(jī)系統(tǒng)11欲從存儲器存儲裝置10讀取數(shù)據(jù)或?qū)懭霐?shù)據(jù)至存儲器存儲裝置10時，存儲器管理電路502可根據(jù)此邏輯-實(shí)體映射表來執(zhí)行對于存儲器存儲裝置10的數(shù)據(jù)存取。圖7是根據(jù)本發(fā)明的一范例實(shí)施例所示出的一個實(shí)體單元中的多個存儲單元的臨界電壓分布的示意圖。本范例實(shí)施例是以slcnand型快速存儲器為例，其中橫軸代表存儲單元的臨界電壓，而縱軸代表存儲單元個數(shù)。然而，在另一范例實(shí)施例中，圖7也可以用來表示mlcnand或tlcnand型快速存儲器中一部份的臨界電壓分布。請參照圖7，在程序化可復(fù)寫式非揮發(fā)性存儲器模塊406中的某一實(shí)體單元之后，此實(shí)體單元中被程序化的每一個存儲單元的臨界電壓會屬于分布710與720的其中之一。例如，若某一個存儲單元被用來存儲比特“1”，則此存儲單元的臨界電壓會落在分布710；而若某一個存儲單元被用來存儲比特“0”，則此存儲單元的臨界電壓會落在分布720。值得一提的是，在本范例實(shí)施例中，每一個存儲單元是用以存儲一個比特，故此些存儲單元的臨界電壓的分布有兩種可能(例如，分布710與720)。然而，在其他范例實(shí)施例中，若一個存儲單元是用以存儲多個比特，則對應(yīng)的臨界電壓的分布則可能有四種(例如，mlcnand型快速存儲器)、八種(例如，tlcnand型快速存儲器)或其他任意個可能。此外，本發(fā)明也不限制每 一個分布所代表的比特。例如，在圖7的另一范例實(shí)施例中，分布710是代表比特“0”，并且分布720是代表比特“1”。一般來說，若要讀取此實(shí)體單元所存儲的數(shù)據(jù)，存儲器管理電路502會發(fā)送一個讀取指令序列至可復(fù)寫式非揮發(fā)性存儲器模塊406。此讀取指令序列用以指示基于一個預(yù)設(shè)讀取電壓準(zhǔn)位來讀取此實(shí)體單元的實(shí)體地址。根據(jù)此讀取指令序列，可復(fù)寫式非揮發(fā)性存儲器模塊406會使用一個預(yù)設(shè)讀取電壓準(zhǔn)位vdefault來讀取此實(shí)體單元中的存儲單元并且將所獲得的數(shù)據(jù)傳送給存儲器管理電路502。例如，若某一個存儲單元的臨界電壓小于預(yù)設(shè)讀取電壓準(zhǔn)位vdefault(例如，臨界電壓屬于分布710的存儲單元)，則存儲器管理電路502會讀到比特“1”；若某一個存儲單元的臨界電壓大于預(yù)設(shè)讀取電壓準(zhǔn)位vdefault(例如，臨界電壓屬于分布720的存儲單元)，則存儲器管理電路502會讀到比特“0”。然而，隨著可復(fù)寫式非揮發(fā)性存儲器模塊406的使用時間及/或損耗程度增加，可復(fù)寫式非揮發(fā)性存儲器模塊406中的存儲單元可能會發(fā)生性能衰退(degradation)。例如，在屬于分布710與720的存儲單元發(fā)生性能衰退后，分布710與720可能會逐漸相互靠近甚至相互重疊。例如，圖7中的分布711與721分別用來表示性能衰退后的分布710與720。在發(fā)生性能衰退后，若持續(xù)使用預(yù)設(shè)讀取電壓準(zhǔn)位vdefault來讀取同一個實(shí)體單元中的存儲單元，讀取到的數(shù)據(jù)可能會包含許多錯誤。以圖7中的分布711與721為例，斜線區(qū)域內(nèi)的存儲單元仍屬于分布711，但其臨界電壓已高于預(yù)設(shè)讀取電壓準(zhǔn)位vdefault。因此，若持續(xù)使用預(yù)設(shè)讀取電壓準(zhǔn)位vdefault來讀取此些存儲單元，部分實(shí)際上存儲比特“1”的存儲單元(例如，分布711中的斜線區(qū)域內(nèi)的存儲單元)會被誤判為存儲比特“0”。然而，若改為使用讀取電壓準(zhǔn)位voptimal來讀取此實(shí)體單元中的存儲單元，則讀取到的數(shù)據(jù)所包含的錯誤即可大幅減少。圖8是根據(jù)本發(fā)明的一范例實(shí)施例所示出的管理實(shí)體單元的示意圖請參照圖8，存儲器管理電路502會選定至少一個實(shí)體單元作為驗(yàn)證實(shí)體單元并且將特定數(shù)據(jù)存儲至此驗(yàn)證實(shí)體單元。其中，被存儲至驗(yàn)證實(shí)體單元中的數(shù)據(jù)也稱為驗(yàn)證數(shù)據(jù)。例如，存儲器管理電路502會選擇實(shí)體單元610(0)作為一個驗(yàn)證實(shí)體單元并且將屬于邏輯單元612(0)的數(shù)據(jù)(即驗(yàn)證數(shù)據(jù)) 存儲至實(shí)體單元610(0)。據(jù)此，邏輯單元612(0)會被映射至實(shí)體單元610(0)。在從主機(jī)系統(tǒng)11接收到將某一數(shù)據(jù)存儲至邏輯單元612(1)的寫入指令之后，存儲器管理電路502會指示將此數(shù)據(jù)存儲至實(shí)體單元610(1)，并且邏輯單元612(1)會被映射至實(shí)體單元610(1)。然后，在某一時間點(diǎn)，存儲器管理電路502會從主機(jī)系統(tǒng)11接收到指示讀取存儲在邏輯單元612(1)的數(shù)據(jù)的讀取指令。根據(jù)此讀取指令，存儲器管理電路502會選擇邏輯單元612(1)所映射的實(shí)體單元610(1)并且將實(shí)體單元610(1)作為對應(yīng)于此讀取指令的目標(biāo)實(shí)體單元。存儲器管理電路502會發(fā)送一個讀取指令序列(以下也稱為第一讀取指令序列)至可復(fù)寫式非揮發(fā)性存儲器模塊406以指示基于一個預(yù)設(shè)讀取電壓準(zhǔn)位(以下也稱為第一讀取電壓準(zhǔn)位)來讀取此目標(biāo)實(shí)體單元(即實(shí)體單元610(1))以獲得一目標(biāo)數(shù)據(jù)(以下也稱為第一目標(biāo)數(shù)據(jù))。錯誤檢查與校正電路508會對第一目標(biāo)數(shù)據(jù)執(zhí)行一解碼操作(以下也稱為第一解碼操作)。例如，此第一解碼操作可對第一目標(biāo)數(shù)據(jù)進(jìn)行驗(yàn)證并可用于更正第一目標(biāo)數(shù)據(jù)中可能存在的錯誤。若第一解碼操作成功，表示第一目標(biāo)數(shù)據(jù)中不具有錯誤，錯誤檢查與校正電路508會輸出解碼成功的數(shù)據(jù)。若第一解碼操作失敗，表示第一目標(biāo)數(shù)據(jù)中包含太多的錯誤，使得錯誤檢查與校正電路508無法完全更正所有錯誤。因此，存儲器管理電路502會發(fā)送多個測試指令序列至可復(fù)寫式非揮發(fā)性存儲器模塊406以指示基于多個候選電壓準(zhǔn)位讀取預(yù)先設(shè)定的驗(yàn)證實(shí)體單元(即實(shí)體單元610(0))以分別獲得相應(yīng)的輔助數(shù)據(jù)。在本范例實(shí)施例中，此些測試指令序列包括n個測試指令序列，其中n是大于1的整數(shù)。根據(jù)此n個測試指令序列中的第一測試指令序列，可復(fù)寫式非揮發(fā)性存儲器模塊406會基于第一候選電壓準(zhǔn)位來讀取實(shí)體單元610(0)并回傳讀取到的數(shù)據(jù)作為第一輔助數(shù)據(jù)。根據(jù)此n個測試指令序列中的第二測試指令序列，可復(fù)寫式非揮發(fā)性存儲器模塊406會基于第二候選電壓準(zhǔn)位來讀取實(shí)體單元610(0)并回傳讀取到的數(shù)據(jù)作為第二輔助數(shù)據(jù)。其中，第一候選電壓準(zhǔn)位與第二候選電壓準(zhǔn)位不同。也就是說，根據(jù)此n個測試指令序列，相應(yīng)的n個輔助數(shù)據(jù)會被獲得。存儲器管理電路502會基于原始的驗(yàn)證數(shù)據(jù)來逐一分析此n個輔助數(shù)據(jù)并根據(jù)分析結(jié)果獲得n個評估參數(shù)。在本范例實(shí)施例中，每一個評估參數(shù)包 括一個翻轉(zhuǎn)比特計數(shù)。此翻轉(zhuǎn)比特計數(shù)對應(yīng)于一個輔助數(shù)據(jù)中的錯誤比特的總數(shù)。例如，通過比對原始存儲至驗(yàn)證實(shí)體單元的驗(yàn)證數(shù)據(jù)(即被視為不包含任何錯誤的驗(yàn)證數(shù)據(jù))與后續(xù)從驗(yàn)證實(shí)體單元中讀取出來的輔助數(shù)據(jù)(即經(jīng)過通道影響而可能有錯誤的驗(yàn)證數(shù)據(jù))，輔助數(shù)據(jù)中全部或大部分的錯誤比特可以被找出。然后，存儲器管理電路502會計數(shù)所找到的錯誤比特作為對應(yīng)于此輔助數(shù)據(jù)的翻轉(zhuǎn)比特計數(shù)并且設(shè)定對應(yīng)于此翻轉(zhuǎn)比特計數(shù)的一個評估參數(shù)來表示此些錯誤比特的總數(shù)及/或此輔助數(shù)據(jù)的正確性。借此，根據(jù)此n個評估參數(shù)(或翻轉(zhuǎn)比特計數(shù))，相應(yīng)的n個輔助數(shù)據(jù)的正確性可以被統(tǒng)計。換言之，存儲器管理電路502會根據(jù)n個輔助數(shù)據(jù)中的第一輔助數(shù)據(jù)與驗(yàn)證數(shù)據(jù)獲得對應(yīng)于第一輔助數(shù)據(jù)的正確性的第一評估參數(shù)并且根據(jù)n個輔助數(shù)據(jù)中的第二輔助數(shù)據(jù)與同一驗(yàn)證數(shù)據(jù)獲得對應(yīng)于第二輔助數(shù)據(jù)的正確性的第二評估參數(shù)。例如，第一評估參數(shù)包括第一翻轉(zhuǎn)比特計數(shù)，而第二評估參數(shù)包括第二翻轉(zhuǎn)比特計數(shù)。例如，第一翻轉(zhuǎn)比特計數(shù)可對應(yīng)于第一輔助數(shù)據(jù)中錯誤比特的總數(shù)，而第二翻轉(zhuǎn)比特計數(shù)對應(yīng)于第二輔助數(shù)據(jù)中錯誤比特的總數(shù)。存儲器管理電路502會根據(jù)所獲得的n個評估參數(shù)決定另一個讀取電壓準(zhǔn)位(以下也稱為第二讀取電壓準(zhǔn)位)。例如，此第二讀取電壓準(zhǔn)位可以是圖7中的最佳讀取電壓準(zhǔn)位voptimal。例如，存儲器管理電路502可根據(jù)此n個評估參數(shù)(或翻轉(zhuǎn)比特計數(shù))之間的數(shù)值關(guān)系來找出基于某一候選讀取電壓準(zhǔn)位所讀取的輔助數(shù)據(jù)包含最少的錯誤比特及/或具有最高的正確性，并且據(jù)以將此候選讀取電壓準(zhǔn)位設(shè)定為第二讀取電壓準(zhǔn)位(或最佳讀取電壓準(zhǔn)位)。以n＝2為例，存儲器管理電路502可以比較第一翻轉(zhuǎn)比特計數(shù)與第二翻轉(zhuǎn)比特計數(shù)。若第一翻轉(zhuǎn)比特計數(shù)小于第二翻轉(zhuǎn)比特計數(shù)，存儲器管理電路502會將第一候選電壓準(zhǔn)位設(shè)定為第二讀取電壓準(zhǔn)位?；蛘撸舻诙D(zhuǎn)比特計數(shù)小于第一翻轉(zhuǎn)比特計數(shù)，存儲器管理電路502會將第二候選電壓準(zhǔn)位設(shè)定為第二讀取電壓準(zhǔn)位。在一范例實(shí)施例中，設(shè)定第二讀取電壓準(zhǔn)位的操作也可視為更新預(yù)設(shè)讀取電壓準(zhǔn)位。例如，將圖7中的預(yù)設(shè)讀取電壓準(zhǔn)位從電壓準(zhǔn)位vdefault更新為電壓準(zhǔn)位voptimal。在決定第二讀取電壓準(zhǔn)位之后，存儲器管理電路502會發(fā)送另一個讀取指令序列(以下也稱為第二讀取指令序列)至可復(fù)寫式非揮發(fā)性存儲器模塊 406以指示基于第二讀取電壓準(zhǔn)位來再次讀取目標(biāo)實(shí)體單元(即實(shí)體單元610(1))以獲得另一目標(biāo)數(shù)據(jù)(以下也稱為第二目標(biāo)數(shù)據(jù))。例如，相對于第一目標(biāo)數(shù)據(jù)，第二目標(biāo)數(shù)據(jù)可能會具有較少的錯誤比特。然后，錯誤檢查與校正電路508會對第二目標(biāo)數(shù)據(jù)執(zhí)行另一解碼操作(以下也稱為第二解碼操作)。類似于第一解碼操作，此第二解碼操作可對第二目標(biāo)數(shù)據(jù)進(jìn)行驗(yàn)證并可用于更正第二目標(biāo)數(shù)據(jù)中可能存在的錯誤。因此，通過降低從目標(biāo)實(shí)體單元中讀取的數(shù)據(jù)中錯誤比特的總數(shù)，對于存儲器存儲裝置10的解碼成功率可被提升。圖9是根據(jù)本發(fā)明的一范例實(shí)施例所示出的使用多個候選讀取電壓準(zhǔn)位來讀取驗(yàn)證實(shí)體單元的示意圖。請參照圖9，假設(shè)存儲有驗(yàn)證數(shù)據(jù)的驗(yàn)證實(shí)體單元(例如，圖8中的實(shí)體單元610(0))中的存儲單元的臨界電壓分布具有分布911與921。其中，分布911對應(yīng)于比特“1”并且分布921對應(yīng)于比特“0”。存儲器管理電路502會查詢一查找表以獲得多個偏移值(offsetvalue)。其中，讀取電壓準(zhǔn)位vc1例如是等于預(yù)設(shè)讀取電壓準(zhǔn)位vdefault加上某一個偏移值(例如，+δ)，讀取電壓準(zhǔn)位vc2例如是等于預(yù)設(shè)讀取電壓準(zhǔn)位vdefault加上某一個偏移值(例如，-δ)，讀取電壓準(zhǔn)位vc3例如是等于預(yù)設(shè)讀取電壓準(zhǔn)位vdefault加上某一個偏移值(例如，+2δ)，讀取電壓準(zhǔn)位vc4例如是等于預(yù)設(shè)讀取電壓準(zhǔn)位vdefault加上某一個偏移值(例如，-2δ)，讀取電壓準(zhǔn)位vc5例如是等于預(yù)設(shè)讀取電壓準(zhǔn)位vdefault加上某一個偏移值(例如，+3δ)，并且讀取電壓準(zhǔn)位vc6例如是等于預(yù)設(shè)讀取電壓準(zhǔn)位vdefault加上某一個偏移值(例如，-3δ)。讀取電壓準(zhǔn)位vc1～vc6中的每一者皆為一個候選讀取電壓準(zhǔn)位。存儲器管理電路502會依照一特定順序來指示基于讀取電壓準(zhǔn)位vc1～vc6讀取驗(yàn)證實(shí)體單元中的存儲單元以獲得相應(yīng)的6個輔助數(shù)據(jù)。根據(jù)圖9，基于讀取電壓準(zhǔn)位vc3讀取到的輔助數(shù)據(jù)理論上會具有最少的錯誤比特。然而，從存儲器管理電路502的角度來看，通過逐一將這6個輔助數(shù)據(jù)與原始的驗(yàn)證數(shù)據(jù)進(jìn)行比對，所獲得的評估數(shù)據(jù)也有相當(dāng)高的機(jī)率會呈現(xiàn)相同的結(jié)果(即基于讀取電壓準(zhǔn)位vc3讀取到的輔助數(shù)據(jù)會具有最少的錯誤比特)。因此，根據(jù)所獲得的評估數(shù)據(jù)，讀取電壓準(zhǔn)位vc3會被設(shè)定為第二讀取電壓準(zhǔn)位(或最佳讀取電壓準(zhǔn)位)并且被用于重新讀取目標(biāo)實(shí)體單元，以減少所獲得的目標(biāo)數(shù)據(jù)中的錯誤。值得一提的是，在圖8的一范例實(shí)施例中，實(shí)體單元610(0)～610(249)是屬于同一實(shí)體抹除單元。也就是說，被作為驗(yàn)證實(shí)體單元的實(shí)體單元610(0)與被作為目標(biāo)實(shí)體單元的實(shí)體單元610(1)是屬于同一實(shí)體抹除單元。由于實(shí)體單元610(0)～610(249)中任兩者的損耗程度及/或存儲單元的臨界電壓分布可能是類似的，存儲器管理電路502可直接根據(jù)對應(yīng)于驗(yàn)證實(shí)體單元(即實(shí)體單元610(0))的最佳讀取電壓準(zhǔn)位(或所選用的偏移值)來設(shè)定對應(yīng)于目標(biāo)實(shí)體單元(即實(shí)體單元610(1))的最佳讀取電壓準(zhǔn)位。若目標(biāo)實(shí)體單元為實(shí)體單元610(2)～610(249)中的任一者，對應(yīng)于驗(yàn)證實(shí)體單元(即實(shí)體單元610(0))的最佳讀取電壓準(zhǔn)位(或所選用的偏移值)也可以用來設(shè)定對應(yīng)于此目標(biāo)實(shí)體單元的最佳讀取電壓準(zhǔn)位。此外，驗(yàn)證實(shí)體單元的數(shù)目也可以是多個。例如，在圖8的另一范例實(shí)施例中，實(shí)體單元610(0)～610(249)中的多個實(shí)體單元可以被設(shè)為驗(yàn)證實(shí)體單元。在圖8的另一范例實(shí)施例中，作為驗(yàn)證實(shí)體單元的實(shí)體單元610(0)與作為目標(biāo)實(shí)體單元的實(shí)體單元610(1)會是由同一字節(jié)線上的存儲單元組成。例如，作為驗(yàn)證實(shí)體單元的實(shí)體單元610(0)為下實(shí)體程序化單元，則作為目標(biāo)實(shí)體單元的實(shí)體單元610(1)為對應(yīng)于實(shí)體單元610(0)的上實(shí)體程序化單元?；蛘撸鳛槟繕?biāo)實(shí)體單元的實(shí)體單元610(1)為下實(shí)體程序化單元，則作為驗(yàn)證實(shí)體單元的實(shí)體單元610(0)為對應(yīng)于實(shí)體單元610(1)的上實(shí)體程序化單元等。在一范例實(shí)施例中，驗(yàn)證數(shù)據(jù)會被先存儲至某一個驗(yàn)證實(shí)體單元，然后相應(yīng)的目標(biāo)實(shí)體單元才會被用來存儲主機(jī)系統(tǒng)11所指示存儲的數(shù)據(jù)。然而，在另一范例實(shí)施例中，目標(biāo)實(shí)體單元也可以先被用來存儲數(shù)據(jù)，然后相應(yīng)的驗(yàn)證實(shí)體單元才被用來存儲驗(yàn)證數(shù)據(jù)。在一范例實(shí)施例中，驗(yàn)證數(shù)據(jù)包含一預(yù)設(shè)字串。在另一范例實(shí)施例中，存儲器管理電路502會將一個種子(seed)輸入至隨機(jī)數(shù)產(chǎn)生器來產(chǎn)生包含隨機(jī)字串的驗(yàn)證數(shù)據(jù)。然后，存儲器管理電路502會存儲此種子并且將驗(yàn)證數(shù)據(jù)程序化至驗(yàn)證實(shí)體單元。當(dāng)需要使用到原始的驗(yàn)證數(shù)據(jù)時，存儲器管理電路502再次將所存儲的種子輸入至隨機(jī)數(shù)產(chǎn)生器即可獲得原始的驗(yàn)證數(shù)據(jù)。在一范例實(shí)施例中，被存儲至驗(yàn)證實(shí)體單元的驗(yàn)證數(shù)據(jù)(或種子)會被額外存儲在可復(fù)寫式非揮發(fā)性存儲器模塊406中可靠度較高的區(qū)域及/或以可靠度 較高的操作模式來存儲。例如，額外以slc模式(即一個存儲單元只存儲一個比特)來存儲驗(yàn)證數(shù)據(jù)。借此，額外存儲的驗(yàn)證數(shù)據(jù)可以基于最高的正確性被還原并且被用來與后續(xù)從驗(yàn)證實(shí)體單元中讀取的輔助數(shù)據(jù)進(jìn)行比對。在一范例實(shí)施例中，錯誤檢查與校正電路508可支援硬解碼模式解碼與軟解碼模式解碼中的至少一者。在硬解碼模式解碼中，對應(yīng)于每一個存儲單元的至少一硬比特(也稱為硬資訊)會被采用。例如，對應(yīng)于存儲有一個比特(例如，比特“1”或“0”)的一個存儲單元，一個硬決策電壓準(zhǔn)位會被用來從此存儲單元中讀取一個硬比特；對應(yīng)于存儲有兩個比特(例如，比特“11”、“10”、“00”或“01”)的一個存儲單元，兩個硬決策電壓準(zhǔn)位會被用來從此存儲單元中讀取兩個硬比特；并且對應(yīng)于存儲有三個比特(例如，比特“111”、“010”、“000”等)的一個存儲單元，三個硬決策電壓準(zhǔn)位會被用來從此存儲單元中讀取三個硬比特。然而，在軟解碼模式解碼中，對應(yīng)于每一個存儲單元的多個軟比特(也稱為軟資訊)會被采用。也即，在軟解碼模式解碼中，無論一個存儲單元存儲有幾個比特，多個軟決策電壓準(zhǔn)位皆會被用來從此存儲單元中讀取多個軟比特。借此，相對于硬解碼模式解碼，軟解碼模式解碼可以獲得更多的通道信息，從而提高成功解碼的機(jī)率。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)可以理解何謂硬解碼模式解碼與軟解碼模式解碼，在此便不贅述。在一范例實(shí)施例中，上述第一解碼操作與第二解碼操作皆屬于硬解碼模式解碼。例如，第一讀取電壓準(zhǔn)位與第二讀取電壓準(zhǔn)位皆為硬決策電壓準(zhǔn)位。然而，在另一范例實(shí)施例中，第一解碼操作是屬于硬解碼模式解碼，而第二解碼操作屬于軟解碼模式解碼。例如，根據(jù)第二讀取指令序列，更多的軟決策電壓準(zhǔn)位可能會被用來讀取目標(biāo)實(shí)體單元以獲得所需的軟比特。此外，在另一范例實(shí)施例中，第一解碼操作與第二解碼操作也可能皆是屬于軟解碼模式解碼。例如，第一目標(biāo)數(shù)據(jù)與第二目標(biāo)數(shù)據(jù)中皆包含使用多個軟決策電壓準(zhǔn)位所讀取到的軟比特。圖10是根據(jù)本發(fā)明的一范例實(shí)施例所示出的解碼方法的流程圖。請參照圖10，在步驟s1001中，基于第一讀取電壓準(zhǔn)位讀取目標(biāo)實(shí)體單元以獲得第一目標(biāo)數(shù)據(jù)。在步驟s1002中，對第一目標(biāo)數(shù)據(jù)執(zhí)行第一解碼操作。在步驟s1003中，判斷第一解碼操作是否成功(或失敗)。若第一解碼操作成功，在步驟s1004中，輸出解碼成功的數(shù)據(jù)。若第一解碼操作不成功(即 失敗)，在步驟s1005中，基于第一候選電壓準(zhǔn)位讀取驗(yàn)證實(shí)體單元以獲得第一輔助數(shù)據(jù)并基于第二候選電壓準(zhǔn)位讀取相同的驗(yàn)證實(shí)體單元以獲得第二輔助數(shù)據(jù)。在步驟s1006中，根據(jù)第一輔助數(shù)據(jù)與驗(yàn)證數(shù)據(jù)獲得第一評估參數(shù)并根據(jù)第二輔助數(shù)據(jù)與相同的驗(yàn)證數(shù)據(jù)獲得第二評估參數(shù)。在步驟s1007中，根據(jù)第一評估參數(shù)與第二評估參數(shù)決定第二讀取電壓準(zhǔn)位。在步驟s1008中，基于第二讀取電壓準(zhǔn)位讀取目標(biāo)實(shí)體單元以獲得第二目標(biāo)數(shù)據(jù)。在步驟s1009中，對第二目標(biāo)數(shù)據(jù)執(zhí)行第二解碼操作。圖11是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的解碼方法的流程圖。請參照圖11，在步驟s1101中，基于一讀取電壓準(zhǔn)位讀取目標(biāo)實(shí)體單元以獲得目標(biāo)數(shù)據(jù)。在步驟s1102中，對目標(biāo)數(shù)據(jù)執(zhí)行硬解碼模式的一解碼操作。在步驟s1103中，判斷解碼操作是否成功(或失敗)。若解碼操作成功，在步驟s1104中，輸出解碼成功的數(shù)據(jù)。若解碼操作不成功(即失敗)，在步驟s1105中，判斷是否已使用基于驗(yàn)證數(shù)據(jù)找到的最佳讀取電壓準(zhǔn)位。若尚未使用此最佳讀取電壓準(zhǔn)位，在步驟s1106中，基于一候選電壓準(zhǔn)位讀取驗(yàn)證實(shí)體單元以獲得輔助數(shù)據(jù)。在步驟s1107中，根據(jù)輔助數(shù)據(jù)與驗(yàn)證數(shù)據(jù)獲得評估參數(shù)。在步驟s1108中，判斷是否還有未檢查的候選電壓準(zhǔn)位。若還有未檢查的候選電壓準(zhǔn)位(即步驟s1108判斷為是)，步驟s1106與步驟s1107會被重復(fù)執(zhí)行，直到獲得所有候選電壓準(zhǔn)位所對應(yīng)的輔助數(shù)據(jù)為止。若所有候選電壓準(zhǔn)位都已被檢查且所對應(yīng)的輔助數(shù)據(jù)都已獲得(即步驟s1108判斷為否)，在步驟s1109中，根據(jù)所獲得的評估參數(shù)決定一最佳讀取電壓準(zhǔn)位。然后，在步驟s1101中，基于此最佳讀取電壓準(zhǔn)位讀取同一目標(biāo)實(shí)體單元以獲得目標(biāo)數(shù)據(jù)。在步驟s1102中，對目標(biāo)數(shù)據(jù)執(zhí)行硬解碼模式的解碼操作。在步驟s1103中，判斷解碼操作是否成功(或失敗)。若解碼操作成功，在步驟s1104中，輸出解碼成功的數(shù)據(jù)。若解碼操作不成功(即失敗)，在步驟s1005中，判斷是否已使用基于驗(yàn)證數(shù)據(jù)找到的最佳讀取電壓準(zhǔn)位。由于最佳讀取電壓準(zhǔn)位已被使用，在步驟s1110，進(jìn)入軟解碼模式解碼。由于硬解碼模式解碼與軟解碼模式解碼已說明于上，在此便不贅述。圖12是根據(jù)本發(fā)明的另一范例實(shí)施例所示出的解碼方法的流程圖。請參照圖12，在步驟s1201中，基于一讀取電壓準(zhǔn)位讀取目標(biāo)實(shí)體單元以獲得目標(biāo)數(shù)據(jù)。在步驟s1202中，對目標(biāo)數(shù)據(jù)執(zhí)行硬解碼模式的一解碼操 作。在步驟s1203中，判斷解碼操作是否成功(或失敗)。若解碼操作成功，在步驟s1204中，輸出解碼成功的數(shù)據(jù)。若解碼操作不成功(即失敗)，在步驟s1205中，判斷是否還有未檢查的候選電壓準(zhǔn)位。若還有未檢查的候選電壓準(zhǔn)位(即步驟s1205判斷為是)，在步驟s1206中，基于尚未檢查的一候選電壓準(zhǔn)位讀取驗(yàn)證實(shí)體單元以獲得輔助數(shù)據(jù)。在步驟s1207中，根據(jù)輔助數(shù)據(jù)與驗(yàn)證數(shù)據(jù)獲得評估參數(shù)。在步驟s1208中，判斷步驟s1207中所獲得的評估參數(shù)是否優(yōu)于一預(yù)設(shè)評估參數(shù)。在此，某一評估參數(shù)優(yōu)于預(yù)設(shè)評估參數(shù)表示對應(yīng)于此評估參數(shù)的輔助數(shù)據(jù)的正確性高于對應(yīng)于預(yù)設(shè)評估參數(shù)的輔助數(shù)據(jù)的正確性。例如，可通過比較兩者的翻轉(zhuǎn)比特計數(shù)來判斷哪一輔助數(shù)據(jù)的正確性較高。此外，在檢查第一個候選候選電壓準(zhǔn)位時，由于尚未設(shè)定預(yù)設(shè)評估參數(shù)，故步驟s1209可直接被執(zhí)行。若步驟s1208判斷為否，表示對應(yīng)于預(yù)設(shè)評估參數(shù)的輔助數(shù)據(jù)的正確性較高，在步驟s1208之后，步驟s1205會被重復(fù)執(zhí)行。若步驟s1205判斷為是，則步驟s1206～步驟s1208會被重復(fù)執(zhí)行。若步驟s1208判斷為是，表示對應(yīng)于步驟s1207所獲得的評估參數(shù)的輔助數(shù)據(jù)的正確性較高，在步驟s1209中，將所獲得的評估參數(shù)設(shè)定為預(yù)設(shè)評估參數(shù)。在步驟s1210中，根據(jù)預(yù)設(shè)評估參數(shù)決定一最佳讀取電壓準(zhǔn)位。在步驟s1210之后，步驟s1201會被重復(fù)執(zhí)行，以基于最佳讀取電壓準(zhǔn)位讀取同一目標(biāo)實(shí)體單元以獲得目標(biāo)數(shù)據(jù)。在步驟s1202中，對目標(biāo)數(shù)據(jù)執(zhí)行硬解碼模式的解碼操作。在步驟s1203中，判斷解碼操作是否成功(或失敗)。若解碼操作成功，在步驟s1204中，輸出解碼成功的數(shù)據(jù)。若解碼操作不成功(即失敗)，在步驟s1205中，判斷是否還有未檢查的候選電壓準(zhǔn)位。若是，步驟s1206等會被重復(fù)執(zhí)行，在此便不贅述。若所有候選電壓準(zhǔn)位都已被檢查且所對應(yīng)的輔助數(shù)據(jù)都已獲得(即步驟s1205判斷為否)，在步驟1211中，進(jìn)入軟解碼模式解碼。然而，圖10至圖12中各步驟已詳細(xì)說明如上，在此便不再贅述。值得注意的是，圖10至圖12中各步驟可以實(shí)作為多個程序碼或是電路，本發(fā)明不加以限制。此外，圖10至圖12的方法可以搭配以上范例實(shí)施例使用，也可以單獨(dú)使用，本發(fā)明不加以限制。綜上所述，一個讀取電壓準(zhǔn)位會先被用來讀取目標(biāo)實(shí)體單元以獲得目標(biāo) 數(shù)據(jù)并且此目標(biāo)數(shù)據(jù)會被解碼。若對目標(biāo)數(shù)據(jù)的解碼操作失敗，多個候選電壓準(zhǔn)位會被用來讀取驗(yàn)證實(shí)體單元以獲得輔助數(shù)據(jù)。在依序?qū)⑺@得的輔助數(shù)據(jù)與原先被用來存儲至驗(yàn)證實(shí)體單元的驗(yàn)證數(shù)據(jù)比對之后，多個評估參數(shù)會被獲得。根據(jù)所獲得的評估參數(shù)，另一讀取電壓準(zhǔn)位會被決定并且被用來再次讀取相同的目標(biāo)實(shí)體單元。借此，可提升所讀取的數(shù)據(jù)的正確性，改善存儲器存儲裝置的解碼效率。最后應(yīng)說明的是：以上各實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述各實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的范圍。當(dāng)前第1頁12當(dāng)前第1頁12