本發(fā)明涉及數(shù)模混合集成電路設(shè)計領(lǐng)域，更具體地說，涉及一種IC參數(shù)一次可編程熔絲修調(diào)電路。

背景技術(shù)：

在芯片制造過程中，受工藝偏差、電路失配以及芯片生產(chǎn)批次不同等因素的影響，生產(chǎn)芯片的參數(shù)與設(shè)計仿真的期望值有很大偏差。這給對參數(shù)要求較高的模擬電路設(shè)計帶來了很大的困難。因此，設(shè)計者在設(shè)計電路時，會在芯片中加入修調(diào)電路。芯片經(jīng)工藝線制造后，首先需要對芯片進行測試，對不符合電路要求的參數(shù)利用修調(diào)電路進行一次永久性編程，完成對電路的參數(shù)調(diào)整，使電路參數(shù)更接近預(yù)設(shè)值，從而符合設(shè)計要求。

保險絲主要有三種：以大電流融斷的金屬熔線和多晶硅熔線，或者以激光熔斷的金屬熔線。保險絲為電子產(chǎn)品中的關(guān)鍵性組件，提供可調(diào)整的電阻和電容特性，或用于集成電路中。

其中，以激光熔斷的金屬熔線實在封裝之前熔斷的，由于封裝產(chǎn)生的應(yīng)力會對校正后的參數(shù)產(chǎn)生影響，所以當(dāng)需要校正的參數(shù)精度要求比較高時，就需要在封裝之后熔斷。

在傳統(tǒng)的CP測試中，由于是在封裝前Trim，這樣會需要額外增加Trim Pad，就增大了電路的面積；而在封裝后FT測試中，只需要使用占電路面積很小的芯片管腳，就可以Trim，減小了電路的面積，大大的降低了成本。

技術(shù)實現(xiàn)要素：

本發(fā)明提供一種IC參數(shù)一次可編程熔絲修調(diào)電路，使用到了端口復(fù)用，減少了電路所占用面積，而且熔絲位的熔斷是可編程的，可以在封裝后根據(jù)給定不同的輸入信號熔斷目標(biāo)熔絲位。

本發(fā)明一種IC參數(shù)一次可編程熔絲修調(diào)電路所采用的技術(shù)方案是：

一種IC參數(shù)一次可編程熔絲修調(diào)電路，包括偏置電路模塊、邏輯轉(zhuǎn)換電路模塊、譯碼電路模塊和熔絲調(diào)整電路模塊，其特征在于，偏置電路模塊根據(jù)輸入信號使能端口電壓和雙向端口電壓的波形產(chǎn)生至少一個邏輯電壓信號，其輸出端與邏輯轉(zhuǎn)換電路模塊的輸入端相連，采用復(fù)用端口；所述邏輯轉(zhuǎn)換電路模塊根據(jù)至少一個所述的邏輯電壓信號產(chǎn)生一個預(yù)譯碼邏輯電壓信號，其輸出端與譯碼電路模塊的輸入端相連；所述譯碼電路模塊根據(jù)預(yù)譯碼邏輯電壓信號產(chǎn)生至少一個熔絲熔斷信號，其輸出端與熔絲調(diào)整電路模塊的輸入端相連；所述熔絲調(diào)整電路模塊根據(jù)至少一個所述熔絲熔斷信號熔斷至少一個所需熔斷的熔絲位，并輸出至少一個電路修調(diào)信號。

偏置電路模塊由晶體管、基準(zhǔn)電流源、觸發(fā)器和反相器組成；所述偏置電路模塊將使能端口電壓和雙向端口電壓與電源電壓比較，輸出至少一個邏輯電壓信號。

偏置電路模塊包括：第一NMOS管MN₁、第二NMOS管MN₂、第三NMOS管MN₃、第四NMOS管MN₄、第五NMOS管MN₅、第一PMOS管MP₁、第二PMOS管MP₂、第三PMOS管MP₃、第四PMOS管MP₄、第五PMOS管MP₅、基準(zhǔn)電流源I、第一觸發(fā)器SMT₁、第二觸發(fā)器SMT₂、第三觸發(fā)器SMT₃、第一反向器INV₁、第二反向器INV₂、第三反向器INV₃；基準(zhǔn)電流源I的一端連接第一NMOS管MN₁的漏極和柵極、第二NMOS管MN₂的柵極、第三NMOS管MN₃的柵極、第四NMOS管MN₄的柵極和第五NMOS管MN₅的柵極，另一端連接第一PMOS管MP₁的柵極、第二PMOS管MP₂的源級和第五PMOS管MP₅的源級；第一NMOS管MN₁的源端連接第二NMOS管MN₂的源級、第三NMOS管MN₃的源級、第四NMOS管MN₄的源級、第五NMOS管MN₅的源級和地GND；第一PMOS管MP₁的源級連接輸入端VOUT，第一PMOS管MP₁的漏極連接第一觸發(fā)器SMT₁的輸入端和第二NMOS管MV₂的漏端；第二PMOS管MP₂的柵極連接第二PMOS管MP₂的漏極和第三PMOS管MP₃的源級；第三PMOS管MP₃的柵極連接第三PMOS管MP₃的漏極、第四PMOS管MP₃的柵極和第三NMOS管MN₃的漏極；第四PMOS管MP₄的源級連接輸入端EN和第五PMOS管MP₅的源級，第四PMOS管MP₄的漏級連接第二觸發(fā)器SMT₂的輸入端和第四NMOS管MN₄的漏極；第五PMOS管MP₅的漏極連接第三觸發(fā)器SMT₃的輸入端和第五NMOS管MN₅的漏極；第一觸發(fā)器SMT₁的輸出端連接第一反相器INV₁的輸入端；第二觸發(fā)器SMT₂的輸出端連接第二反相器INV₂的輸入端；第三觸發(fā)器SMT₃的輸出端連接第三反相器INV₃的輸入端；第一反相器INV₁的輸出端連接輸出端V₁；第二反相器INV₂的輸出端連接輸出端V₂；第三反相器SMT₃的輸出端連接輸出端V₃。

邏輯轉(zhuǎn)換電路模塊包括輸入端為V₁、V₂和V₃，輸出端為預(yù)譯碼邏輯電壓信號V₄，與非門，或非門和反相器；V₁連接第一與非門NAND₁的輸入端和第四反相器INV₄的輸入端，V₃連接第一與非門NAND₁的另一個輸入端，第一與非門NAND₁的輸出端連接第三與非門NAND₃的輸入端，第二與非門NAND₂的輸出端連接第三與非門NAND₃的另一個輸入端和第七與非門NAND₇的輸入端，第三與非門NAND₃的輸出端連接第二與非門NAND₂的輸入端，第七與非門NAND₇的輸出端連接第六與非門NAND₆的輸入端，第六與非門NAND₆的輸出端連接第七與非門NAND₇的另一個輸入端和或非門NOR的輸入端，第五反相器INV₅的輸出端連接或非門NOR的另一個輸入端，或非門NOR的輸出端連接第六反相器INV₆的輸入端，第六反相器INV₆的輸出端為V₄。第四反相器INV₄的輸出端連接第五與非門NAND₅的輸入端，第四與非門NAND₄的輸出端連接第五與非門NAND₅的另一個輸入端和第五反相器INV₅的輸入端；連接第四與非門NAND₄的輸入端，第五與非門NAND₅的輸出端連接第四與非門NAND₄的另一個輸入端。根據(jù)邏輯電壓信號V₁、V₂和V₃，輸入一個預(yù)譯碼邏輯電壓信號V₄。

邏輯轉(zhuǎn)換電路模塊根據(jù)至少一個邏輯電壓信號，經(jīng)過邏輯門輸出預(yù)譯碼邏輯電壓信號。

譯碼電路模塊的輸入端為三個邏輯不同的信號V₁、V₂和V₃，輸出端為N位的WR信號。在正常工作模式下，VOUT比VCC低，V₁為低；工作在電路調(diào)整模式下，VOUT比VCC高，V₁始終為高，由于輸入端EN的脈沖波形的脈沖個數(shù)確定要電路要調(diào)整熔斷的FUSE位的WR信號為高，最終由熔絲調(diào)整電路調(diào)整熔斷WR為高的那位FUSE。

譯碼電路模塊的輸入端為預(yù)譯碼邏輯電壓信號，譯碼電路模塊將預(yù)譯碼邏輯電壓信號轉(zhuǎn)換為熔絲熔斷信號來熔斷所需要的熔絲位，輸出端為至少一位熔絲熔斷信號。

熔絲調(diào)整電路模塊包括：輸入端WR₀、WR₁、……、WR_N-1，熔絲位FUSE₀、熔絲位FUSE₁、……、熔絲位FUSE_N-1，第六NMOS管MN₆、第七NMOS管MN₇、……、第2N+5NMOS管MN_2N+5，第四觸發(fā)器SMT₄、第五觸發(fā)器SMT₅、……、第N+3觸發(fā)器SMT_N+3，輸入端FS₀、FS₁、……、FS_N-1，偏置電壓V_bas1和V_bas2；FUSE₀的輸入端連接輸入WR₀，F(xiàn)USE₀的輸出端連接第六NMOS管MN₆的漏極和第四施密特觸發(fā)器SMT₄的輸入端；第六NMOS管MN₆的柵極連接偏置電壓V_bas1、第七NMOS管MN₇柵極、第八NMOS管MN₈柵極、……、第2N+5NMOS管MN_2N+5的柵極；第N+6NMOS管MN_N+6的源極連接第N+7NMOS管MN_N+7的源極、第N+8NMOS管MN_N+8的源極、……、第2N+5NMOS管MN_2N+5的源極；第四觸發(fā)器SMT₄的輸出端連接電路的輸出端FS₀；FUSE₁的輸入端連接輸入WR₁，F(xiàn)USE₁的輸出端連接第七NMOS管MN₇的漏極和第五觸發(fā)器SMT₅的輸入端；第七NMOS管MN₇的源極連接第N+7NMOS管MN_N+7的漏極；第五觸發(fā)器SMT₅的輸出端連接電路輸出端FS₁；FUSE_N-1的輸入端連接輸入WR_N-1，F(xiàn)USE_N-1的輸出端連接第N+5NMOS管MN_N+5的漏極和第N+3觸發(fā)器SMT_N+3的輸入端；第N+5NMOS管MN_N+5的源極連接第2N+5NMOS管MN_2N+5的漏極；第N+3觸發(fā)器SMT_N+3的輸出端連接電路輸出端FS_N-1。

熔絲調(diào)整電路模塊根據(jù)至少一個熔絲熔斷信號將至少一個熔絲熔斷，并輸出至少一個電路修調(diào)信號。

所述VOUT在電路中是復(fù)用端口。

本發(fā)明的有益效果在于：本發(fā)明在電路中使用雙向端口，減少了電路所占用的面積，其結(jié)構(gòu)簡單，成本低；如果端口沒有復(fù)用，那么電路會多一個輸入端口，電路所占用的面積會增大，成本就會增大。而且傳統(tǒng)的CP修調(diào)需要增加額外的Trim Pad，占用芯片空間，成本高，而本發(fā)明這種封裝后Trim的方式不需要額外的Trim Pad，大大減少了電路的面積，使成本降低。本發(fā)明中也使用到了至少一個可編程的熔絲位，與不可編程的熔絲位相比，減少了Trim所需要的輸入端口，減少了電路的面積，并可以在封裝后對參數(shù)進行修調(diào)。

附圖說明

圖1為本發(fā)明的基本原理圖；

圖2為圖1中的偏置電路模塊原理圖；

圖3為圖1中的邏輯轉(zhuǎn)換電路模塊原理圖；

圖4為圖1中的熔絲調(diào)整電路模塊原理圖。

圖中，EN是使能端口電壓，VOUT是雙向端口電壓，VCC為整個電路的電源電壓，NM為NMOS晶體管，MP為PMOS晶體管，SMT為施密特觸發(fā)器，INV為反相器，GND為地，WR為熔絲熔斷信號，F(xiàn)USE為熔絲位，F(xiàn)S為電路調(diào)整信號輸出位，V_bas為偏置電壓。

具體實施方式

下面結(jié)合附圖和具體實施方式對本發(fā)明進行詳細說明。

本發(fā)明提供了一種IC參數(shù)一次可編程熔絲修調(diào)電路，包括偏置電路模塊、邏輯轉(zhuǎn)換電路模塊、譯碼電路模塊和熔絲調(diào)整電路模塊。偏置電路模塊根據(jù)輸入信號使能端口電壓和雙向端口電壓的波形產(chǎn)生至少一個邏輯電壓信號，其輸出端與邏輯轉(zhuǎn)換電路模塊的輸入端相連，采用復(fù)用端口；所述邏輯轉(zhuǎn)換電路模塊根據(jù)至少一個所述的邏輯電壓信號產(chǎn)生一個預(yù)譯碼邏輯電壓信號，其輸出端與譯碼電路模塊的輸入端相連；所述譯碼電路模塊根據(jù)預(yù)譯碼邏輯電壓信號產(chǎn)生至少一個熔絲熔斷信號，其輸出端與熔絲調(diào)整電路模塊的輸入端相連；所述熔絲調(diào)整電路模塊根據(jù)至少一個所述熔絲熔斷信號熔斷至少一個所需熔斷的熔絲位，并輸出至少一個電路修調(diào)信號。

如圖1所示，本發(fā)明的基本原理圖：

EN和VOUT為偏置電路的輸入端，EN是使能端口電壓，VOUT是雙向端口電壓，VCC為整個電路的電源電壓，偏置電路模塊通過輸出三路邏輯不同的信號V₁、V₂和V₃連接到邏輯轉(zhuǎn)換電路模塊，邏輯轉(zhuǎn)換電路模塊通過輸出預(yù)譯碼邏輯電壓信號V₄連接到譯碼電路模塊，譯碼電路模塊通過輸出至少一路熔絲熔斷信號WR連接到熔絲調(diào)整電路，熔絲調(diào)整電路輸出至少一路電路調(diào)整信號FS。

正常工作模式下，VOUT作為輸出端，其電壓比VCC低。在電路調(diào)整模式下，VOUT是作為輸入端的，其電壓比VCC高，然后根據(jù)EN的輸入信號的波形，熔斷至少一路熔絲，達到調(diào)整電路的目的。

圖2為對應(yīng)于圖1的一種實施方式的邏輯轉(zhuǎn)換電路原理圖，具體如下：偏置電路模塊包括：第一NMOS管MN₁、第二NMOS管MN₂、第三NMOS管MN₃、第四NMOS管MN₄、第五NMOS管MN₅、第一PMOS管MP₁、第二PMOS管MP₂、第三PMOS管MP₃、第四PMOS管MP₄、第五PMOS管MP₅、基準(zhǔn)電流源I、第一觸發(fā)器SMT₁、第二觸發(fā)器SMT₂、第三觸發(fā)器SMT₃、第一反向器INV₁、第二反向器INV₂、第三反向器INV₃；基準(zhǔn)電流源I的一端連接第一NMOS管MN₁的漏極和柵極、第二NMOS管MN₂的柵極、第三NMOS管MN₃的柵極、第四NMOS管MN₄的柵極和第五NMOS管MN₅的柵極，另一端連接第一PMOS管MP₁的柵極、第二PMOS管MP₂的源級和第五PMOS管MP₅的源級；第一NMOS管MN₁的源端連接第二NMOS管MN₂的源級、第三NMOS管MN₃的源級、第四NMOS管MN₄的源級、第五NMOS管MN₅的源級和地GND；第一PMOS管MP₁的源級連接輸入端VOUT，第一PMOS管MP₁的漏極連接第一觸發(fā)器SMT₁的輸入端和第二NMOS管MN₂的漏端；第二PMOS管MP₂的柵極連接第二PMOS管MP₂的漏極和第三PMOS管MP₃的源級；第三PMOS管MP₃的柵極連接第三PMOS管MP₃的漏極、第四PMOS管MP₄的柵極和第三NMOS管MN₃的漏極；第四PMOS管MP₄的源級連接輸入端EN和第五PMOS管MP₅的源級，第四PMOS管MP₄的漏級連接第二觸發(fā)器SMT₂的輸入端和第四NMOS管MN₄的漏極；第五PMOS管MP₅的漏極連接第三觸發(fā)器SMT₃的輸入端和第五NMOS管MN₅的漏極；第一觸發(fā)器SMT₁的輸出端連接第一反相器INV₁的輸入端；第二觸發(fā)器SMT₂的輸出端連接第二反相器INV₂的輸入端；第三觸發(fā)器SMT₃的輸出端連接第三反相器INV₃的輸入端；第一反相器INV₁的輸出端連接輸出端V₁；第二反相器INV₂的輸出端連接輸出端V₂；第三反相器SMT₃的輸出端連接輸出端V₃。

通過將VOUT和EN與VCC比較，通過施密特觸發(fā)器和反相器，輸出三個邏輯不同的信號V₁、V₂和V₃。

圖3為對應(yīng)于圖1的一種實施方式的邏輯轉(zhuǎn)換電路原理圖，具體如下：邏輯轉(zhuǎn)換電路包括輸入端為V₁、V₂和V₃，輸出端為預(yù)譯碼邏輯電壓信號V₄，與非門，或非門和反相器。

V₁連接第一與非門NAND₁的輸入端和第四反相器INV₄的輸入端，V₃連接第一與非門NAND₁的另一個輸入端，第一與非門NAND₁的輸出端連接第三與非門NAND₃的輸入端，第二與非門NAND₂的輸出端連接第三與非門NAND₃的另一個輸入端和第七與非門NAND₇的輸入端，第三與非門NAND₃的輸出端連接第二與非門NAND₂的輸入端，第七與非門NAND₇的輸出端連接第六與非門NAND₆的輸入端，第六與非門NAND₆的輸出端連接第七與非門NAND₇的另一個輸入端和或非門NOR的輸入端，第五反相器INV₅的輸出端連接或非門NOR的另一個輸入端，或非門NOR的輸出端連接第六反相器INV₆的輸入端，第六反相器INV₆的輸出端為V₄。第四反相器INV₄的輸出端連接第五與非門NAND₅的輸入端，第四與非門NAND₄的輸出端連接第五與非門NAND₅的另一個輸入端和第五反相器INV₅的輸入端；連接第四與非門NAND₄的輸入端，第五與非門NAND₅的輸出端連接第四與非門NAND₄的另一個輸入端。根據(jù)邏輯電壓信號V₁、V₂和V₃，輸入一個預(yù)譯碼邏輯電壓信號V₄。

邏輯轉(zhuǎn)換電路模塊根據(jù)至少一個邏輯電壓信號，經(jīng)過邏輯門輸出預(yù)譯碼邏輯電壓信號。

譯碼電路模塊為普通常用的譯碼電路，如三八譯碼器，四十六譯碼器。

圖4為對應(yīng)于圖1的一種實施方式的熔絲調(diào)整電路原理圖，具體如下：

熔絲調(diào)整電路模塊包括：輸入端WR₀、WR₁、……、WR_N-1，熔絲位FUSE₀、熔絲位FUSE₁、……、熔絲位FUSE_N-1，第六NMOS管MN₆、第七NMOS管MN₇、……、第2N+5NMOS管MN_2N+5，第四觸發(fā)器SMT₄、第五觸發(fā)器SMT₅、……、第N+3觸發(fā)器SMT_N+3，輸入端FS₀、FS₁、……、FS_N-1，偏置電壓V_bas1和V_bas2。

FUSE₀的輸入端連接輸入WR₀，F(xiàn)USE₀的輸出端連接第六NMOS管MN₆的漏極和第四施密特觸發(fā)器SMT₄的輸入端；第六NMOS管MN₆的柵極連接偏置電壓V_bas1、第七NMOS管MN₇柵極、第八NMOS管MN₈柵極、……、第2N+5NMOS管MN_2N+5的柵極；第N+6NMOS管MN_N+6的源極連接第N+7NMOS管MN_N+7的源極、第N+8NMOS管MN_N+8的源極、……、第2N+5NMOS管MN_2N+5的源極；第四觸發(fā)器SMT₄的輸出端連接電路的輸出端FS₀；FUSE₁的輸入端連接輸入WR₁，F(xiàn)USE₁的輸出端連接第七NMOS管MN₇的漏極和第五觸發(fā)器SMT₅的輸入端；第七NMOS管MN₇的源極連接第N+7NMOS管MN_N+7的漏極；第五觸發(fā)器SMT₅的輸出端連接電路輸出端FS₁；FUSE_N-1的輸入端連接輸入WR_N-1，F(xiàn)USE_N-1的輸出端連接第N+5NMOS管MN_N+5的漏極和第N+3觸發(fā)器SMT_N+3的輸入端；第N+5NMOS管MN_N+5的源極連接第2N+5NMOS管MN_2N+5的漏極；第N+3觸發(fā)器SMT_N+3的輸出端連接電路輸出端FS_N-1。

通過譯碼電路，輸出至少一個熔絲熔斷信號WR，熔斷至少一個熔絲，達到調(diào)整電路的目的，并輸出至少一個電路調(diào)整信號FS。

綜上所述，本發(fā)明中VOUT在電路中是復(fù)用端口，減少了電路所占用的面積，其結(jié)構(gòu)簡單，成本低；如果端口沒有復(fù)用，那么電路會多一個輸入端口，電路所占用的面積會增大，成本就會增大。而且傳統(tǒng)的CP修調(diào)需要增加額外的Trim Pad，占用芯片空間，成本高，而本發(fā)明這種封裝后Trim的方式不需要額外的Trim Pad，大大減少了電路的面積，使成本降低。本發(fā)明中也使用到了至少一個可編程的熔絲位，與不可編程的熔絲位相比，減少了Trim所需要的輸入端口，減少了電路的面積，并可以在封裝后對參數(shù)進行修調(diào)。

以上所述僅是本發(fā)明的優(yōu)選實施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明原理的前提下，還可以做出若干改進和補充，這些改進和補充也應(yīng)視為本發(fā)明的保護范圍。