本申請要求2015年11月23日提交的申請?zhí)枮?0-2015-0163772的韓國專利申請的優(yōu)先權(quán)，其通過引用整體合并于此。

技術(shù)領域

本發(fā)明的示例性實施例總體而言涉及一種半導體設計技術(shù)，更具體地，涉及一種能夠執(zhí)行晶片級測試的層疊存儲器件及包括其的半導體存儲系統(tǒng)。

背景技術(shù)：

由于半導體存儲器技術(shù)已經(jīng)快速發(fā)展，因此對于半導體集成器件的封裝技術(shù)，存在對高度集成和高性能的不斷增長的需求。在過去，二維(2D)結(jié)構(gòu)已經(jīng)被用作傳統(tǒng)封裝技術(shù)，在二維結(jié)構(gòu)中，具有集成電路的半導體芯片通過使用電線或凸塊而設置在印刷電路板(PCB)上。近來，正在開發(fā)采用層疊在彼此頂部上的多個半導體芯片的各種三維(3D)結(jié)構(gòu)技術(shù)。

更具體地，在具有3D結(jié)構(gòu)的層疊存儲器件中，多個存儲器芯片通常垂直層疊。此外，沿垂直方向?qū)盈B的半導體芯片經(jīng)由一個或多個穿通芯片電極(例如，硅通孔(TSV))來電耦接，且安裝在用于半導體封裝體的襯底上。

由于層疊存儲器件的增大的復雜度，因此正開發(fā)新方法以保證需要在晶片級測試以及在已完成將晶片組裝成封裝層疊結(jié)構(gòu)之后測試二者的產(chǎn)品質(zhì)量。因此，通常用于測試采用TSV的層疊存儲器件的方法可以包括封裝級測試方法和晶片級測試方法，所述封裝級測試方法用于測試已經(jīng)被組裝成封裝產(chǎn)品之后的層疊存儲器件，所述晶片級測試方法在先于組裝工藝的晶片狀態(tài)中執(zhí)行。

技術(shù)實現(xiàn)要素：

本發(fā)明的各種實施例針對一種能夠執(zhí)行晶片級測試的層疊存儲器件。層疊存儲器件可以使用與由基底裸片產(chǎn)生的全局控制信號等價的信號來在多個核心裸片中執(zhí)行晶片級測試。所述信號由包括基底裸片和多個核心裸片的層疊存儲器件中的核心裸片來產(chǎn)生。所述信號經(jīng)由多個穿通芯片電極來傳輸。各種實施例還針對晶片級測試方法。

在一個實施例中，一種層疊存儲器件可以包括使用多個穿通芯片電極來層疊的多個核心裸片和基底裸片。核心裸片中的每個包括：多個輸入焊盤，能夠在晶片級測試模式中從外部接收地址；控制信號發(fā)生單元，能夠?qū)?jīng)由輸入焊盤而接收到的地址進行解碼以產(chǎn)生第一控制信號；地址發(fā)生單元，能夠基于經(jīng)由輸入焊盤而接收到的地址來產(chǎn)生第一地址；以及信號選擇單元，能夠選擇第一控制信號與經(jīng)由對應的穿通芯片電極而從基底裸片接收到的第二控制信號之一以輸出全局控制信號，以及選擇第一地址與經(jīng)由對應的穿通芯片電極而從基底裸片接收到的第二地址之一以輸出全局地址。

在一個實施例中，一種層疊存儲器件可以包括使用多個穿通芯片電極來層疊的多個核心裸片和基底裸片。核心裸片中的每個包括：多個輸入焊盤，能夠在晶片級測試模式中從外部接收列地址和行地址；地址鎖存單元，能夠鎖存經(jīng)由輸入焊盤而接收到的行地址和列地址以輸出行鎖存地址和列鎖存地址；行信號發(fā)生單元，能夠?qū)π墟i存地址進行解碼以產(chǎn)生第一行控制信號，以及基于行鎖存地址來產(chǎn)生第一行地址；列信號發(fā)生單元，能夠?qū)α墟i存地址進行解碼以產(chǎn)生第一列控制信號，以及基于列鎖存地址來產(chǎn)生第一列地址；行信號選擇單元，能夠基于晶片級測試使能信號而選擇第一行控制信號與經(jīng)由對應的穿通芯片電極而從基底裸片接收到的第二行控制信號之一以輸出全局行控制信號，以及基于晶片級測試使能信號而選擇第一行地址與經(jīng)由對應的穿通芯片電極而從基底裸片接收到的第二行地址之一以輸出全局行地址；以及列信號選擇單元，能夠基于晶片級測試使能信號而選擇第一列控制信號與經(jīng)由對應的穿通芯片電極而從基底裸片接收到的第二列控制信號之一以輸出全局列控制信號，以及基于晶片級測試使能信號而選擇第一列地址與經(jīng)由對應的穿通芯片電極而從基底裸片接收到的第二列地址之一以輸出全局列地址。

在一個實施例中，一種層疊存儲器件可以包括使用多個穿通芯片電極來層疊的多個核心裸片和基底裸片。核心裸片中的每個包括：多個輸入焊盤，能夠在晶片級測試模式中從外部接收地址；地址鎖存單元，能夠鎖存經(jīng)由輸入焊盤而接收到的地址以輸出鎖存地址；解碼器，能夠?qū)︽i存地址進行解碼以產(chǎn)生第一命令脈沖信號；第一信號選擇單元，能夠基于晶片級測試使能信號而選擇第一命令脈沖信號與經(jīng)由對應的穿通芯片電極而從基底裸片接收到的第二命令脈沖信號之一以輸出源命令脈沖信號，以及基于晶片級測試模式使能信號而選擇鎖存地址與經(jīng)由對應的穿通芯片電極而從基底裸片接收到的地址之一以輸出源地址；以及測試模式信號發(fā)生單元，能夠基于源命令脈沖信號和源地址來產(chǎn)生多個測試模式信號。

在一個實施例中，一種層疊存儲器件可以包括使用多個穿通芯片電極來層疊的多個核心裸片和基底裸片。核心裸片中的每個包括：多個輸入焊盤，能夠在晶片級測試模式中從外部接收地址；地址鎖存單元，能夠鎖存經(jīng)由輸入焊盤而接收到的行地址和列地址以輸出行鎖存地址和列鎖存地址；行信號發(fā)生單元，能夠?qū)π墟i存地址進行解碼以產(chǎn)生多個第一行控制信號，以及基于行鎖存地址來產(chǎn)生第一行地址；行信號選擇單元，能夠基于晶片級測試使能信號而選擇第一行控制信號與經(jīng)由對應的穿通芯片電極而從基底裸片接收到的第二行控制信號之一以輸出全局行控制信號，以及基于晶片級測試使能信號而選擇第一行地址與經(jīng)由對應的穿通芯片電極而從基底裸片接收到的第二行地址之一以輸出全局行地址；列解碼器，能夠?qū)α墟i存地址進行解碼以產(chǎn)生用于對應的核心裸片的內(nèi)部操作的第一列命令脈沖信號和第二列命令脈沖信號；第一列信號選擇單元，能夠基于晶片級測試使能信號而選擇第一列命令脈沖信號與經(jīng)由對應的穿通芯片電極而從基底裸片接收到的脈沖信號之一以輸出源命令脈沖信號，以及基于晶片級測試使能信號而選擇列鎖存地址與經(jīng)由對應的穿通芯片電極而從基底裸片接收到的地址之一以輸出源列地址；測試模式信號發(fā)生單元，能夠基于源列命令脈沖信號和源列地址來產(chǎn)生多個測試模式信號；CAS信號發(fā)生單元，能夠基于第二列命令脈沖信號來產(chǎn)生第一列控制信號；列地址發(fā)生單元，能夠基于列鎖存地址來產(chǎn)生第一列地址；以及第二列信號選擇單元，能夠基于晶片級測試使能信號而選擇第一列控制信號與經(jīng)由對應的穿通芯片電極而從基底裸片接收到的第二列控制信號之一以輸出作為全局列控制信號，以及基于晶片級測試使能信號而選擇第一列地址與經(jīng)由對應的穿通芯片電極而從基底裸片接收到的第二列地址之一以輸出全局列地址。

在晶片級測試模式中，行信號選擇單元可以選擇第一行控制信號和第一行地址；第一列信號選擇單元可以選擇第一列命令脈沖信號和第一列鎖存地址；以及第二列信號選擇單元可以選擇第一列控制信號和第一列地址。行信號發(fā)生單元包括：行解碼器，能夠?qū)π墟i存地址進行解碼以產(chǎn)生用于對應的核心裸片的內(nèi)部操作的行命令脈沖信號；行控制信號輸出單元，能夠基于行命令脈沖信號來輸出第一行控制信號；以及行地址發(fā)生單元，能夠基于行鎖存地址來產(chǎn)生第一行地址。行控制信號輸出單元可以基于行命令脈沖信號來產(chǎn)生多個存儲體激活信號。列控制信號輸出單元可以基于第二列命令脈沖來產(chǎn)生CAS信號。

在一個實施例中，一種半導體存儲系統(tǒng)可以包括：中介層；設置在中介層上的控制器裸片；以及使用多個穿通芯片電極來順序?qū)盈B在中介層上的多個核心裸片和基底裸片，其中，核心裸片中的每個包括：多個輸入焊盤，能夠在晶片級測試模式中從外部接收地址；控制信號發(fā)生單元，能夠?qū)?jīng)由輸入焊盤而接收到的地址進行解碼以產(chǎn)生第一控制信號；地址發(fā)生單元，能夠基于經(jīng)由輸入焊盤而接收到的地址來產(chǎn)生第一地址；以及信號選擇單元，能夠選擇第一控制信號與經(jīng)由對應的穿通芯片電極而從基底裸片接收到的第二控制信號之一以輸出全局控制信號，以及選擇第一地址與經(jīng)由對應的穿通芯片電極而從基底裸片接收到的第二地址之一以輸出全局地址。

附圖說明

圖1是圖示根據(jù)本發(fā)明的一個實施例的半導體存儲系統(tǒng)的示圖。

圖2是根據(jù)本發(fā)明的一個實施例的圖1中示出的層疊核心裸片的配置的示圖。

圖3是根據(jù)本發(fā)明的一個實施例的圖1中示出的核心裸片的詳細示圖。

圖4是根據(jù)本發(fā)明的另一實施例的圖1中示出的核心裸片的詳細示圖。

具體實施方式

下面將參照附圖來更詳細地描述各種實施例。然而，本發(fā)明可以以不同的形式來實施，而不應當被解釋為局限于本文中所闡述的實施例。相反地，這些實施例被提供使得本公開將徹底且完整，且這些實施例將把本發(fā)明充分傳達給本領域技術(shù)人員。貫穿本公開，相同的附圖標記在本發(fā)明的各種附圖和實施例中始終指代相同的部分。還要注意的是，在此說明書中，“連接/耦接”不僅指一個組件直接耦接另一組件，還指一個組件經(jīng)由中間組件間接耦接另一組件。此外，在句中只要未另外具體提及，則單數(shù)形式可以包括復數(shù)形式。

根據(jù)本發(fā)明的一個實施例的半導體存儲系統(tǒng)可以以諸如系統(tǒng)級封裝(SIP)、多芯片封裝(MCP)、片上系統(tǒng)(SoC)、包括多個封裝體的層疊封裝(PoP)等的形式來實施。

現(xiàn)在參見圖1，根據(jù)本發(fā)明的一個實施例，提供了半導體存儲系統(tǒng)100。

半導體存儲系統(tǒng)100可以包括層疊存儲器件110、控制器裸片120(也稱作控制器)、中介層130和封裝襯底140。

中介層130可以設置在封裝襯底140上。

層疊存儲器件110和控制器裸片120可以設置在中介層130上。

層疊存儲器件110中包括的物理區(qū)PHY與控制器裸片120中包括的物理區(qū)PHY可以經(jīng)由中介層130彼此耦接。

層疊存儲器件110可以與控制器120、中介層130和封裝襯底140一起形成高帶寬存儲器(HBM)。層疊存儲器件110可以包括層疊且經(jīng)由TSV電耦接的多個裸片(即，芯片)，使得增大輸入/輸出單元的數(shù)量以提升帶寬。

層疊存儲器件110可以包括基底裸片(即，邏輯裸片)114和多個核心裸片(即，DRAM裸片)112A至112D。在圖1中示出第一核心裸片112A至第四核心裸片112D作為示例。核心裸片112A至112D可以層疊在基底裸片114之上，且可以經(jīng)由TSV耦接。

用于儲存數(shù)據(jù)的多個存儲單元和用于存儲單元的核心操作的電路可以設置在核心裸片112A至112D中的每個中。用于核心裸片112A至112D與控制器裸片120之間交互的電路可以安裝在基底裸片114上。相應地，可以執(zhí)行半導體存儲系統(tǒng)之內(nèi)的各種功能，例如，存儲器管理功能(諸如存儲單元的電源管理)、存儲單元的刷新操作以及核心裸片112A至112D與控制器裸片120之間的時序控制功能?？刂破髀闫?20可以是或包括中央處理單元(CPU)裸片、圖形處理單元(GPU)裸片、片上系統(tǒng)(SoC)裸片及其任意組合。

配置這樣的半導體存儲系統(tǒng)可以包括下面的作為合適方法的示例來描述的兩種方法。

根據(jù)第一種方法，存儲單元以及需要被設置為鄰近于存儲單元的用于存儲單元的核心操作的必要電路(例如，感測放大器和行線驅(qū)動器)設置在核心裸片112A至112D中的每個中。用于存儲器件的輸入/輸出操作的電路(例如，行解碼器、列解碼器和地址/命令控制電路)也設置在核心裸片112A至112D中的每個中。僅接口電路(在核心裸片112A至112D與控制器裸片120之間執(zhí)行信號緩沖)設置在基底裸片114中。在這種情況下，使用TSV來將行地址和列地址從基底裸片114提供給相應的核心裸片112A至112D。

根據(jù)第二種方法，存儲單元以及必要電路設置在核心裸片112A至112D中的每個中，而用于存儲器件的輸入/輸出操作的大部分電路設置在基底裸片114中。在這種情況下，命令處理電路設置在基底裸片114中。使用TSV來將由基底裸片114的命令處理電路產(chǎn)生的信號傳輸給相應的核心裸片112A至112D，而非提供行地址和列地址，由此來提升核心裸片112A至112D的集成度。

然而，對于第二種方法配置，由于用于控制存儲器件的大部分地址/命令控制電路設置在基底裸片114中，因此難以對核心裸片112A至112D的每個執(zhí)行晶片級測試。

在本發(fā)明的一個實施例中，為了除封裝級測試之外還支持對每個核心裸片執(zhí)行的晶片級測試，各個核心裸片112A至112D產(chǎn)生與由基底裸片114產(chǎn)生的全局控制信號相對應的等價全局控制信號。然后，基于是執(zhí)行封裝級測試還是晶片級測試來選擇全局控制信號中的一個或等價全局控制信號中的一個。

參見圖2，提供了圖1中所示的層疊核心裸片112A和112B的配置示例。雖然在圖2中示出了第一核心裸片112A和第二核心裸片112B的詳細配置作為示例，但是剩余的核心裸片112C和112D可以具有類似于第一核心裸片112A和第二核心裸片112B的配置。

參見圖2，核心裸片112A和112B中的每個可以包括多個輸入焊盤PAD1至PAD8、鎖存單元210和220、地址發(fā)生單元230和250、控制信號發(fā)生單元240和260以及信號選擇單元270和280。

在晶片級測試模式中，輸入焊盤PAD1至PAD8可以從外部設備(例如，主機)接收地址RA0至RA3和CA0至CA3?？刂菩盘柊l(fā)生單元240和260可以通過對經(jīng)由輸入焊盤PAD1至PAD8接收到的地址RA0至RA3和CA0至CA3進行解碼來產(chǎn)生第一控制信號R_CTRL_W和C_CTRL_W。地址發(fā)生單元230和250可以通過控制經(jīng)由輸入焊盤PAD1至PAD8接收到的地址的時序來產(chǎn)生第一地址R_ADDR_W和C_ADDR_W。信號選擇單元270和280可以選擇第一控制信號R_CTRL_W和C_CTRL_W與經(jīng)由TSV(即，TSV2和TSV4)而從基底裸片114接收到的第二控制信號R_CTRL_T和C_CTRL_T之一以輸出選中的控制信號作為全局控制信號R_CTRL和C_CTRL，以及選擇第一地址R_ADDR_W和C_ADDR_W與經(jīng)由TSV(即，TSV1和TSV3)而從基底裸片114接收到的第二地址R_ADDR_T和C_ADDR_T之一以輸出選中的地址作為全局地址R_ADDR和C_ADDR。

核心裸片112A和112B中的每個還可以包括地址鎖存單元210和220。地址鎖存單元210和220可以鎖存經(jīng)由輸入焊盤PAD1至PAD8而接收到的地址RA0至RA3和CA0至CA3，以及將鎖存的地址提供給控制信號發(fā)生單元240和260以及地址發(fā)生單元230和250。此外，核心裸片112A和112B中的每個還可以包括用于接收時鐘信號CLK的輸入焊盤PAD9。地址鎖存單元210和220可以響應于時鐘信號CLK而鎖存地址RA0至RA3和CA0至CA3。

地址RA0至RA3和CA0至CA3可以被分成行地址RA0至RA3和列地址CA0至CA3。地址鎖存單元210和220、地址發(fā)生單元230和250、控制信號發(fā)生單元240和260以及信號選擇單元270和280可以被分成行路徑和列路徑。

更具體地，地址鎖存單元210和220可以包括行鎖存單元210和列鎖存單元220，行鎖存單元210用于響應于時鐘信號CLK而鎖存行地址RA0至RA3以輸出行鎖存地址RA_LAT，列鎖存單元220用于響應于時鐘信號CLK而鎖存列地址CA0至CA3以輸出列鎖存地址CA_LAT。

地址發(fā)生單元230和250可以包括行地址發(fā)生單元230和列地址發(fā)生單元250，行地址發(fā)生單元230用于通過控制行鎖存地址RA_LAT的時序來產(chǎn)生第一行地址R_ADDR_W，列地址發(fā)生單元250用于通過控制列鎖存地址CA_LAT的時序來產(chǎn)生第一列地址C_ADDR_W。

控制信號發(fā)生單元240和260可以包括行控制信號發(fā)生單元240和列控制信號發(fā)生單元260，行控制信號發(fā)生單元240用于對行鎖存地址RA_LAT進行解碼以輸出第一行控制信號R_CTRL_W，列控制信號發(fā)生單元260用于對列鎖存地址CA_LAT進行解碼以輸出第一列控制信號C_CTRL_W。行控制信號發(fā)生單元240可以包括行解碼器242和行控制信號輸出單元244，行解碼器242用于對行鎖存地址RA_LAT進行解碼以產(chǎn)生用于對應的核心裸片的內(nèi)部操作的行命令脈沖信號，行控制信號輸出單元244用于響應于行命令脈沖信號而輸出第一行控制信號R_CTRL_W。列控制信號發(fā)生單元260可以包括列解碼器262和列控制信號輸出單元264，列解碼器262用于對列鎖存地址CA_LAT進行解碼以產(chǎn)生用于對應的核心裸片的內(nèi)部操作的列命令脈沖信號，列控制信號輸出單元264響應于列命令脈沖信號而輸出第一列控制信號C_CTRL_W。行命令脈沖信號可以包括激活信號、預充電信號和刷新信號。列命令脈沖信號可以包括讀取信號、寫入信號和模式寄存器設置(MRS)信號。此外，第一行控制信號R_CTRL_W可以包括用于限定存儲體激活時間段的存儲體激活信號。第一列控制信號C_CTRL_W可以包括列地址選通(CAS)信號和測試模式信號。

信號選擇單元270和280可以包括行信號選擇單元270和列信號選擇單元280。行信號選擇單元270選擇第一行控制信號R_CTRL_W與經(jīng)由硅通孔TSV2而從基底裸片114接收到的第二行控制信號R_CTRL_T之一以輸出選中的控制信號作為全局行控制信號R_CTRL，以及選擇第一行地址R_ADDR_W與經(jīng)由硅通孔TSV1而從基底裸片114接收到的第二行地址R_ADDR_T之一以輸出選中的地址作為全局行地址R_ADDR。列信號選擇單元280選擇第一列控制信號C_CTRL_W與經(jīng)由硅通孔TSV4而從基底裸片114接收到的第二列控制信號C_CTRL_T之一以輸出選中的控制信號作為全局列控制信號C_CTRL，以及選擇第一列地址C_ADDR_W與經(jīng)由硅通孔TSV3而從基底裸片114接收到的第二列地址C_ADDR_T之一以輸出選中的地址作為全局列地址C_ADDR。行信號選擇單元270可以響應于晶片級測試使能信號WTEST_EN而選擇第一行控制信號R_CTRL_W和第一行地址R_ADDR_W。列信號選擇單元280可以響應于晶片級測試使能信號WTEST_EN而選擇第一列控制信號C_CTRL_W和第一列地址C_ADDR_W。

圖3是圖1中所示的第一核心裸片112A的詳細框圖。雖然在圖3中示出了第一核心裸片112A的詳細配置作為示例，但是剩余的核心裸片112B至112D可以具有類似于第一核心裸片112A的配置。

參見圖3，第一核心裸片112A可以包括多個輸入焊盤PAD1至PAD8、地址鎖存單元310、行信號發(fā)生單元320、列信號發(fā)生單元330、行信號選擇單元340和列信號選擇單元350。

在晶片級測試模式中，輸入焊盤PAD1至PAD8從外部設備接收行地址RA0至RA3和列地址CA0至CA3。地址鎖存單元310鎖存行地址RA0至RA3和列地址CA0至CA3以輸出行鎖存地址RA_LAT<0:3>和列鎖存地址CA_LAT<0:3>。行信號發(fā)生單元320對行鎖存地址RA_LAT<0:3>進行解碼以產(chǎn)生多個第一行控制信號RACT_W<0:n>，以及控制行鎖存地址RA_LAT<0:3>的時序以產(chǎn)生第一行地址RA_ADDR_W<0:i>。列信號發(fā)生單元330對列鎖存地址CA_LAT<0:3>進行解碼以產(chǎn)生多個第一列控制信號CASP_RD_W、CASP_WT_W、TM_W<0:m>和TMEN_W，以及控制列鎖存地址CA_LAT<0:3>的時序以產(chǎn)生第一列地址CA_ADDR_W<0:k>。行信號選擇單元340響應于晶片級測試使能信號WTEST_EN而選擇第一行控制信號RACT_W<0:n>與經(jīng)由TSV而從基底裸片114接收到的第二行控制信號RACT_T<0:n>之一以輸出選中的控制信號作為全局行控制信號RACT<0:n>，以及響應于晶片級測試使能信號WTEST_EN而選擇第一行地址RA_ADDR_W<0:i>與經(jīng)由TSV而從基底裸片114接收到的第二行地址RA_ADDR_T<0:i>之一以輸出選中的地址作為全局行地址RA_ADDR<0:i>。列信號選擇單元350響應于晶片級測試使能信號WTEST_EN而選擇第一列控制信號CASP_RD_W、CASP_WT_W、TM_W<0:m>和TMEN_W與經(jīng)由TSV而從基底裸片114接收到的第二列控制信號CASP_RD_T、CASP_WT_T、TM_T<0:m>和TMEN_T之一以輸出選中的控制信號作為全局列控制信號CASP_RD、CASP_WT、TM<0:m>和TMEN，以及響應于晶片級測試使能信號WTEST_EN而選擇第一列地址CA_ADDR_W<0:k>與經(jīng)由TSV而從基底裸片114接收到的第二列地址CA_ADDR_T<0:k>之一以輸出選中的地址作為全局列地址CA_ADDR<0:k>。

更具體地，行信號發(fā)生單元320可以包括行解碼器322、行控制信號輸出單元324和行地址發(fā)生單元326。行解碼器322對行鎖存地址RA_LAT<0:3>進行解碼以產(chǎn)生用于對應的核心裸片的內(nèi)部操作的行命令脈沖信號ACTP、PCGP和REFP。行控制信號輸出單元324響應于行命令脈沖信號ACTP、PCGP和REFP而輸出第一行控制信號RACT_W<0:n>。行地址發(fā)生單元326控制行鎖存地址RA_LAT<0:3>的時序以產(chǎn)生第一行地址RA_ADDR_W<0:i>。在這種情況下，行命令脈沖信號ACTP、PCGP和REFP可以包括激活信號ACTP、預充電信號PCGP和刷新信號REFP。行控制信號輸出單元324可以包括用于響應于行命令脈沖信號ACTP、PCGP和REFP而產(chǎn)生多個存儲體激活信號的存儲體激活信號發(fā)生單元。

此外，列信號發(fā)生單元330可以包括列解碼器332、CAS信號發(fā)生單元(即，列控制信號發(fā)生單元)334、測試模式信號發(fā)生單元336和列地址發(fā)生單元338。列解碼器332對列鎖存地址CA_LAT<0:3>進行解碼以產(chǎn)生用于對應的核心裸片的內(nèi)部操作的列命令脈沖信號RDP、WTP和MRSP。測試模式信號發(fā)生單元336響應于MRS信號MRSP和列鎖存地址CA_LAT<0:3>而產(chǎn)生測試模式信號TMEN和TM<0:m>。CAS信號發(fā)生單元334響應于讀取信號RDP和寫入信號WTP而產(chǎn)生CAS信號CASP_RD和CASP_WT。

核心裸片112A還可以包括用于接收時鐘信號CLK的輸入焊盤PAD9。地址鎖存單元310可以同步于時鐘信號CLK而鎖存經(jīng)由輸入焊盤PAD1至PAD8接收到的行地址RA0至RA3和列地址CA0至CA3，以及輸出鎖存的地址作為行鎖存地址RA_LAT<0:3>和列鎖存地址CA_LAT<0:3>。

行信號選擇單元340和列信號選擇單元350中的每個可以包括多個多路復用器，所述多個多路復用器用于響應于在執(zhí)行晶片級測試時被使能的晶片級測試使能信號WTEST_EN而選擇輸入信號。即，在執(zhí)行晶片級測試時，行信號選擇單元340和列信號選擇單元350選擇在對應的核心裸片112A之內(nèi)產(chǎn)生的信號，例如，第一行控制信號RACT_W<0:n>、第一行地址RA_ADDR_W<0:i>、第一列控制信號CASP_RD_W、CASP_WT_W、TM_W<0:m>和TMEN_W以及第一列地址CA_ADDR_W<0:k>。與此相反，當執(zhí)行封裝級測試而非晶片級測試(即，晶片級測試使能信號WTEST_EN被去激活)時，行信號選擇單元340和列信號選擇單元350選擇經(jīng)由TSV而從基底裸片114接收到的信號，例如，第二行控制信號RACT_T<0:n>、第二行地址RA_ADDR_T<0:i>、第二列控制信號CASP_RD_T、CASP_WT_T、TM_T<0:m>和TMEN_T以及第二列地址CA_ADDR_T<0:k>。

雖然行地址和列地址中的每個都被圖示為4比特位，但是本發(fā)明不局限于這種方式。要注意的是，行地址和列地址中的每個都可以具有更多的比特位或更少的比特位。優(yōu)選地，行地址和列地址中的每個都可以被設置為要輸入以用于晶片級測試的最小數(shù)量的比特位。

如上所述，在根據(jù)本發(fā)明的一個實施例的層疊存儲器件中，如果大部分地址/命令控制電路設置在基底裸片114中，則核心裸片112A至112D中的每個產(chǎn)生與由基底裸片114產(chǎn)生的全局控制信號等價的信號，且基于是執(zhí)行封裝級測試還是晶片級測試來選擇從基底裸片114接收到的全局控制信號之一或由每個核心裸片產(chǎn)生的信號之一。相應地，除封裝級測試之外，還可以在核心裸片中執(zhí)行晶片級測試。

同時，在經(jīng)由TSV來將全局控制信號從基底裸片提供給核心裸片的層疊存儲器件中，僅輸入用于晶片級測試的地址。與此相反，在使用TSV來將行地址和列地址從基底裸片提供給核心裸片的層疊存儲器件中，需要輸入用于存儲器核心操作的所有地址。在這種情況下，由于用于晶片級測試的地址具有比用于存儲器核心操作的地址更小數(shù)量的比特位，因此相比于用于接收用于存儲器核心操作的地址的輸入焊盤的實際數(shù)量，可以減小用于接收地址的輸入焊盤的數(shù)量。相應地，可以提供占據(jù)小面積的層疊存儲器件，以及可以對其中包括的各個核心裸片執(zhí)行晶片級測試。

隨著存儲器件的結(jié)構(gòu)變得復雜，存在對測試復雜存儲器件的各種類型的測試模式的需求。例如，可以以各種方式逐漸增加用于測試層疊存儲器件的信號(諸如測試模式使能信號TMEN、測試模式信號TM<0:m>、測試組信號、測試組設置信號和測試組重置信號)的數(shù)量。如果各種類型的信號全部經(jīng)由TSV而從基底裸片被傳送給每個核心裸片，則將不得不增加TSV的數(shù)量。相應地，提出了一種方法：僅將控制信號發(fā)生模塊之中的測試模式發(fā)生電路設置在各個核心裸片中，以及經(jīng)由TSV來將測試模式發(fā)生電路所需的MRS信號和列鎖存地址從基底裸片傳送給各個核心裸片中的每個核心裸片。

下面描述了一種支持晶片級測試的層疊半導體器件，其中，大部分地址/命令控制電路設置在基底裸片中，而測試模式發(fā)生電路設置在核心裸片中。

圖4是圖1中所示的第一核心裸片112A的詳細配置的另一示例。雖然在圖4中示出了第一核心裸片112A的詳細配置作為示例，但是剩余的核心裸片112B至112D可以具有類似于第一核心裸片112A的配置。

參見圖4，第一核心裸片112A可以包括多個輸入焊盤PAD1至PAD8、地址鎖存單元410、行信號發(fā)生單元420、行信號選擇單元440、列解碼器432、第一列信號選擇單元450、測試模式信號發(fā)生單元436、CAS信號發(fā)生單元(例如，列控制信號發(fā)生單元)434、列地址發(fā)生單元438和第二列信號選擇單元460。

在晶片級測試模式中，輸入焊盤PAD1至PAD8從外部設備接收行地址RA0至RA3和列地址CA0至CA3。地址鎖存單元410鎖存經(jīng)由輸入焊盤PAD1至PAD8接收到的行地址RA0至RA3和列地址CA0至CA3以輸出行鎖存地址RA_LAT<0:3>和列鎖存地址CA_LAT<0:3>。行信號發(fā)生單元420對行鎖存地址RA_LAT<0:3>進行解碼以產(chǎn)生第一行控制信號RACT_W<0:n>，以及控制行鎖存地址RA_LAT<0:3>的時序以產(chǎn)生第一行地址RA_ADDR_W<0:i>。行信號選擇單元440響應于晶片級測試使能信號WTEST_EN而選擇第一行控制信號RACT_W<0:n>與經(jīng)由TSV而從基底裸片114接收到的第二行控制信號RACT_T<0:n>之一以輸出選中的控制信號作為全局行控制信號RACT<0:n>，以及響應于晶片級測試使能信號WTEST_EN而選擇第一行地址RA_ADDR_W<0:i>與經(jīng)由對應的TSV而從基底裸片114接收到的第二行地址RA_ADDR_T<0:i>之一以輸出選中的地址作為全局行地址RA_ADDR<0:i>。列解碼器432對列鎖存地址CA_LAT<0:3>進行解碼以產(chǎn)生用于對應的核心裸片112A的內(nèi)部操作的第一列命令脈沖信號MRSP以及第二列命令脈沖信號RDP和WTP。第一列信號選擇單元450響應于晶片級測試使能信號WTEST_EN而選擇第一列命令脈沖信號MRSP與經(jīng)由對應的TSV而從基底裸片114接收到的MRS脈沖信號MRSP_T之一以輸出選中的脈沖信號作為源命令脈沖信號MRSP_M，以及選擇列鎖存地址CA_LAT<0:3>與經(jīng)由對應的TSV而從基底裸片114接收到的地址CA_LAT_T<0:3>之一以輸出選中的地址作為源列地址CA_LAT_M<0:3>。測試模式信號發(fā)生單元436響應于源列命令脈沖信號MRSP_M和源列地址CA_LAT_M<0:3>而產(chǎn)生多個測試模式信號TMEN和TM<0:m>。CAS信號發(fā)生單元434基于第二列命令脈沖信號RDP和WTP而產(chǎn)生第一列控制信號CASP_RD_W和CASP_WT_W。列地址發(fā)生單元438控制列鎖存地址CA_LAT<0:3>的時序以產(chǎn)生第一列地址CA_ADDR_W<0:k>。第二列信號選擇單元460響應于晶片級測試使能信號WTEST_EN而選擇第一列控制信號CASP_RD_W和CASP_WT_W與經(jīng)由對應的TSV而從基底裸片114接收到的第二列控制信號CASP_RD_T和CASP_WT_T之一以輸出選中的控制信號作為全局列控制信號CASP_RD和CASP_WT，以及選擇第一列地址CA_ADDR_W<0:k>與經(jīng)由對應的TSV而從基底裸片114接收到的第二列地址CA_ADDR_T<0:k>之一以輸出選中的地址作為全局列地址CA_ADDR<0:k>。

行信號發(fā)生單元420可以包括行解碼器422、行控制信號輸出單元424和行地址發(fā)生單元426。圖4的行信號發(fā)生單元420可以具有與圖3的行信號發(fā)生單元320基本上相同的配置，從而省略對其的詳細描述。

CAS信號發(fā)生單元434可以基于第二列命令脈沖信號RDP和WTP而產(chǎn)生CAS信號(例如，第一列控制信號CASP_RD_W和CASP_WT_W)。

相應地，在如上所述的大部分地址/命令控制電路設置在基底裸片114中而測試模式發(fā)生電路(例如，測試模式發(fā)生單元436)設置在對應的核心裸片112A中的情況下，在封裝級，用于測試模式發(fā)生電路的MRS脈沖信號MRSP_T和列鎖存地址CA_LAT<0:3>可以經(jīng)由TSV而從基底裸片114被傳送至各個核心裸片112A至112D。在晶片級，使用內(nèi)部產(chǎn)生的第一列命令脈沖信號MRSP和列鎖存地址CA_LAT<0:3>來產(chǎn)生用于晶片級測試的測試模式信號TMEN和TM<0:m>。相應地，因為不需要增加TSV的數(shù)量且不需要在基底裸片114中多余地設置測試模式發(fā)生電路，所以可以有效地使用面積。

如上所述，在根據(jù)本發(fā)明的實施例的層疊存儲器件中，如果大部分地址/命令控制電路設置在基底裸片114中，則核心裸片112A至112D中的每個產(chǎn)生與由基底裸片114產(chǎn)生的全局控制信號等價的信號，以及基于是執(zhí)行封裝級測試還是晶片級測試來選擇從基底裸片114接收到的全局控制信號之一或由每個核心裸片產(chǎn)生的信號之一。因此，除封裝級測試之外，還可以在核心裸片區(qū)塊中執(zhí)行晶片級測試。

雖然已經(jīng)出于說明的目的而描述了各種實施例，但是對于本領域技術(shù)人員將明顯的是，在不脫離所附權(quán)利要求所限定的本發(fā)明的精神和/或范圍的情況下，可以作出各種改變和修改。