本發(fā)明涉及一種基于reram裝置的高密度存儲(chǔ)器陣列，尤其是關(guān)于reram裝置的雙極性(bipolar)操作。
背景技術(shù)：
：：阻變式存儲(chǔ)器(resistiverandomaccessmemory，rram或reram)是一類型的非易失性存儲(chǔ)器，其包括可編程電阻材料，像是過(guò)渡金屬氧化物，可通過(guò)對(duì)其施加電平適用于集成電路的電子脈沖，使電阻值在兩個(gè)或多個(gè)穩(wěn)定的電阻值范圍間改變。施加至reram存儲(chǔ)器裝置的電壓及電流設(shè)定將決定reram存儲(chǔ)器裝置是否進(jìn)行設(shè)定(set)操作以建立較低的電阻值狀態(tài)，或是進(jìn)行復(fù)位(reset)操作以建立較高的電阻值狀態(tài)。一些reram技術(shù)適用于“雙極(bipolar)”操作，其采用相反的電流方向以減低電阻值(如set)以及增加電阻值(如reset)?？紤]reram裝置操作的可靠度以及效率，一般會(huì)希望針對(duì)兩個(gè)電流方向使用控制良好的電流以及電壓源。reram單元可與位線、源極線以及字線規(guī)劃于大型陣列中。在一例示性的陣列中，可規(guī)劃成陣列中的各存儲(chǔ)單元具有一選擇裝置(像是選擇晶體管)，以響應(yīng)一字線電壓而連接或斷開流經(jīng)存儲(chǔ)單元的存儲(chǔ)器元件的電流路徑。此例示性的陣列可包括耦接存儲(chǔ)單元行(column)的區(qū)域(local)位線，這些區(qū)域位線可通過(guò)區(qū)域位線譯碼器而耦接至全局(global)位線。全局位線可通過(guò)行譯碼器耦接至感測(cè)放大器，并耦接至用以施加偏壓條件至選定存儲(chǔ)單元的受控電流/電壓電路。另外，此例示的陣列可包括耦接存儲(chǔ)單元行中的存儲(chǔ)單元的區(qū)域源極線，這些區(qū)域源極線可通過(guò)源極線譯碼器耦接至全局源極線或共源極線。全局源極線或共源極線可耦接用以施加偏壓條件至選定存儲(chǔ)單元的受控電流/電壓電路。存儲(chǔ)單元中的選擇晶體管可連接在存儲(chǔ)器元件以及源極線電路之間，或者，耦接在存儲(chǔ)器元件以及位線電路之間。一大型的陣列可包括許多本領(lǐng)域所公知的解碼級(jí)。利用經(jīng)由位線而連接的受控電流/電壓源，可建立以某一方向流經(jīng)選定存儲(chǔ)單元的電流，而源極線被設(shè)定為參考，像是接地。相反方向的電流可改變位線和源極線的角色，使得利用源極側(cè)譯碼器連接至源極線的受控電流/電壓源可被用來(lái)建立所述電流，而位線將被設(shè)定為參考，像是接地。利用經(jīng)由多個(gè)解碼級(jí)(stage)而耦接至存儲(chǔ)單元的受控電流/電壓源，可將流經(jīng)存儲(chǔ)單元的電流控制在某些程度。然而，受控電流/電壓源的負(fù)載在兩相反方向的電流路徑上會(huì)有顯著的差異。這將使陣列中所有存儲(chǔ)單元的存儲(chǔ)器元件難以被精準(zhǔn)地控制，尤其是在支持雙極性操作的時(shí)候。存儲(chǔ)器元件上的偏壓條件差異可增加時(shí)序的差異以及陣列中編程操作的準(zhǔn)確性。降低這些差異可改善采用reram技術(shù)的存儲(chǔ)器的速度以及可靠度。因此，有需要提供一種針對(duì)reram的新雙極性編程方案，以準(zhǔn)確地控制reram裝置。技術(shù)實(shí)現(xiàn)要素：本文描述一種包括可編程電阻值存儲(chǔ)單元的陣列的存儲(chǔ)器，其支持雙極性操作，并改善存儲(chǔ)器的一致性(uniformity)或操作范圍以及可靠度。此處描述一種存儲(chǔ)器架構(gòu)，其可減少負(fù)載效應(yīng)，并改善針對(duì)可編程電阻值存儲(chǔ)單元(包括基于金屬氧化物存儲(chǔ)器材料的reram存儲(chǔ)單元)寫入數(shù)據(jù)的兩電流方向的操作可控性。一般來(lái)說(shuō)，依據(jù)所述的架構(gòu)，可將特定譯碼器晶體管或單元選擇裝置上的固定柵極電壓替換為一控制電壓，所述控制電壓的值可被設(shè)定為使譯碼器晶體管或單元選擇裝置操作在針對(duì)一電流方向完全開啟(fullyon)的模式，或是操作在采用相反電流方向的電流調(diào)節(jié)模式。此外，可施加所述控制電壓至通往陣列中存儲(chǔ)單元的操作電流路徑上的兩個(gè)最接近的晶體管，像是受控于字線電壓的單元選擇晶體管以及區(qū)塊選擇晶體管，所述區(qū)塊選擇晶體管可回應(yīng)一區(qū)塊選擇線而將區(qū)域位線連接至全局位線。利用此技術(shù)，將允許在兩個(gè)電流方向上執(zhí)行對(duì)稱或接近對(duì)稱的操作，而幾乎或不會(huì)對(duì)陣列的復(fù)雜度造成影響。一般來(lái)說(shuō)，所述的集成電路包括可編程存儲(chǔ)單元的陣列以及譯碼器電路，譯碼器電路可選擇性地將陣列中的多個(gè)存儲(chǔ)單元連接至源極側(cè)以及位線側(cè)的電壓源，譯碼器電路包括在陣列中各存儲(chǔ)單元的位線側(cè)上的一個(gè)或多個(gè)晶體管，以及在陣列中各存儲(chǔ)單元的源極線側(cè)上的一個(gè)或多個(gè)晶體管；位線側(cè)驅(qū)動(dòng)器電路可施加?xùn)艠O電壓至位于存儲(chǔ)單元的位線側(cè)的一個(gè)或多個(gè)晶體管，源極線側(cè)驅(qū)動(dòng)器電路可施加?xùn)艠O電壓至位于存儲(chǔ)單元的源極線側(cè)的一個(gè)或多個(gè)晶體管，控制電路耦接譯碼器電路、位線側(cè)驅(qū)動(dòng)器電路以及源極線側(cè)驅(qū)動(dòng)器電路。控制電路具有第一編程模式，在第一編程模式中，控制電路將使電流以一第一方向從位線側(cè)經(jīng)過(guò)所述存儲(chǔ)單元其中之一流至源極線側(cè)，并使位線側(cè)驅(qū)動(dòng)器電路施加非限流柵極電壓至位線側(cè)上一個(gè)或多個(gè)晶體管中的特定晶體管，控制電路施加限流柵極電壓至源極線側(cè)上一個(gè)或多個(gè)晶體管中的特定晶體管；控制電路具有第二編程模式，在第二編程模式中，控制電路將使電流以一第二方向從源極線側(cè)經(jīng)過(guò)所述存儲(chǔ)單元其中之一流至位線側(cè)，并使位線側(cè)驅(qū)動(dòng)器電路施加限流柵極電壓至位線側(cè)上一個(gè)或多個(gè)晶體管中的特定晶體管，控制電路施加非限流柵極電壓至源極線側(cè)上一個(gè)或多個(gè)晶體管中的特定晶體管。本文描述的存儲(chǔ)器裝置包括一陣列，其包括位線、源極線以及字線。陣列中的存儲(chǔ)單元分別包括存儲(chǔ)器元件，其在對(duì)應(yīng)的位線與源極線之間與位線側(cè)開關(guān)或源極線側(cè)開關(guān)串接，并與連接至單元選擇裝置的對(duì)應(yīng)字線串接。針對(duì)雙極操作，裝置包括位線側(cè)受控電流/電壓源以及源極線側(cè)受控電流/電壓源。裝置包括位線譯碼器，其通常包括位線側(cè)開關(guān)，所述位線側(cè)開關(guān)可響應(yīng)位線晶體管柵極電壓，將位線側(cè)受控電流/電壓源連接至陣列中的位線。此外，針對(duì)相反方向的電流，裝置包括源極線譯碼器，其一般包括源極線側(cè)開關(guān)，回應(yīng)于源極線晶體管柵極電壓，源極線側(cè)開關(guān)將源極側(cè)受控電流/電壓源連接至陣列中的源極線。提供位線側(cè)柵極電壓的第一驅(qū)動(dòng)器具有第一模式以及第二模式，所述第一模式針對(duì)包括以第一電流方向流經(jīng)存儲(chǔ)單元的操作，所述第二模式針對(duì)包括以第二電流方向流經(jīng)存儲(chǔ)單元的操作。此外，提供源極線側(cè)柵極電壓的第二驅(qū)動(dòng)器具有第一模式以及第二模式，所述第一模式針對(duì)包括以所述第一電流方向流經(jīng)存儲(chǔ)單元的操作，所述第二模式針對(duì)包括以所述第二電流方向流經(jīng)存儲(chǔ)單元的操作。在第一模式下，流經(jīng)選定存儲(chǔ)單元的電流路徑介于存儲(chǔ)單元的位線側(cè)上的位線側(cè)受控電流/電壓以及存儲(chǔ)單元的源極線側(cè)上的參考電位。由第一驅(qū)動(dòng)器施加至位線側(cè)開關(guān)的位線側(cè)柵極電壓的值是設(shè)定位線側(cè)開關(guān)操作在低電阻值，較佳地操作在完全開啟模式，使它們呈現(xiàn)非限流(non-currentlimiting)的行為，而由第二驅(qū)動(dòng)器施加至源極線側(cè)開關(guān)的源極線側(cè)柵極電壓的值是設(shè)定源極線側(cè)開關(guān)中的一特定源極線開關(guān)呈現(xiàn)限流(currentlimiting)的行為，也稱為調(diào)節(jié)電阻值模式，而其它的源極線側(cè)開關(guān)操作于完全開啟模式。在第二模式下，流經(jīng)選定存儲(chǔ)單元的電流路徑介于存儲(chǔ)單元的源極線側(cè)上的源極線側(cè)受控電流/電壓以及存儲(chǔ)單元的位線側(cè)上的參考電位。由第二驅(qū)動(dòng)器施加的源極線側(cè)柵極電壓的值是設(shè)定源極線晶體管操作在低電阻值，較佳地操作在完全開啟模式，使它們呈現(xiàn)非限流的行為，而由第一驅(qū)動(dòng)器施加至位線側(cè)開關(guān)的位線側(cè)柵極電壓的值是設(shè)定一特定位線側(cè)呈現(xiàn)限流的行為，也稱為調(diào)節(jié)電阻值模式，而其它的位元線側(cè)開關(guān)操作于完全開啟模式。在本技術(shù)的各式實(shí)施例中，無(wú)論電流的方向是順向(forward)或逆向(reverse)，流經(jīng)可編程存儲(chǔ)單元的電流量可以被位線側(cè)開關(guān)及源極線側(cè)開關(guān)其中之一的柵極對(duì)源極(gate-to-source)電壓精準(zhǔn)控制，而減少或消除可編程存儲(chǔ)單元的差異可使動(dòng)態(tài)電阻值改變，并在寫入操作期間使可編程存儲(chǔ)單元的電極電壓變化。所施加的位線側(cè)柵極電壓可由第一驅(qū)動(dòng)器切換于一固定值(邏輯高電壓)至一控制值，使可編程存儲(chǔ)單元中的電流受到限制。針對(duì)位線側(cè)的所述控制值在一寫入脈沖期間可以固定在不同大小的一電壓電平，而非固定的邏輯高電平值，或是可以在所述寫入脈沖期間變化。類似地，所施加的源極線側(cè)柵極電壓可由第二驅(qū)動(dòng)器切換于一固定值(邏輯高電壓)至一控制值，使可編程存儲(chǔ)單元中的電流受到限制。針對(duì)源極線側(cè)的所述控制值在一寫入脈沖期間可以固定在不同大小的一電壓電平，而非固定的邏輯高電平值，或是可以在所述寫入脈沖期間變化。在如本文所述的陣列中，可編程存儲(chǔ)器元件電性地串聯(lián)耦接于第一晶體管(或開關(guān))以及第二晶體管(或開關(guān))之間?？删幊檀鎯?chǔ)器元件包括第一電極、第二電極以及包括金屬氧化物的可編程元件?？删幊淘娦越佑|第一電極以及第二電極。第一晶體管電性耦接可編程存儲(chǔ)器元件的第一電極。第一晶體管具有第一非限流柵極電壓以及第一限流柵極電壓。第二晶體管電性耦接可編程存儲(chǔ)器元件的第二電極。第二晶體管具有第二非限流柵極電壓以及第二限流柵極電壓?？刂齐娐吩诙鄠€(gè)編程模式中編程可編程存儲(chǔ)器元件。在第一編程模式，控制電路使電流以第一方向從第一電極經(jīng)由可編程存儲(chǔ)器元件流至第二電極?？刂齐娐肥┘拥谝环窍蘖鳀艠O電壓至第一晶體管，并施加第二限流柵極電壓至第二晶體管。在第二編程模式，控制電路使電流以第二方向從第二電極經(jīng)由可編程存儲(chǔ)器元件流至第一電極。控制電路施加第二非限流柵極電壓至第二晶體管，并施加第一限流柵極電壓至第一晶體管。第二限流柵極電壓小于第二非限流柵極電壓。本技術(shù)的另一方面，是本文所述的可編程電阻存儲(chǔ)器裝置的操作方法。本技術(shù)的另一方面，是一種可編程電阻存儲(chǔ)器裝置的制造方法，其包括本文所述的控制電路以及驅(qū)動(dòng)器。為了對(duì)本發(fā)明以上所述及其他方面有更佳的了解，下文特列舉較佳實(shí)施例，并配合所附附圖，詳細(xì)說(shuō)明如下：附圖說(shuō)明圖1及圖2為例示的雙極性偏壓配置。圖3為適用于本文所述的雙極性操作的存儲(chǔ)器的簡(jiǎn)化方塊圖。圖4及圖5為本發(fā)明的一示意性例子，其繪示存儲(chǔ)器元件的正向電流及反向電流偏壓配置，當(dāng)中，電性耦接至存儲(chǔ)器元件兩對(duì)側(cè)的晶體管分別接收柵極電壓vhigh以及vcontrol。圖6至圖8為存儲(chǔ)器元件的正向電流及反向電流偏壓配置的示意圖?？刂齐娐吠ㄟ^(guò)譯碼器晶體管以控制譯碼?？刂齐娐吠ㄟ^(guò)受控晶體管以控制編程模式。受控晶體管電性耦接至存儲(chǔ)器元件兩對(duì)側(cè)，其分別接收電壓vhigh以及vcontrol。圖9至圖10為本發(fā)明另一例子的示意圖，其繪示存儲(chǔ)器元件的正向電流及反向電流偏壓配置，當(dāng)中，電性耦接至存儲(chǔ)器元件兩對(duì)側(cè)的晶體管分別接收電壓vhigh以及vcontrol。圖11為存儲(chǔ)器元件的正向電流及反向電流偏壓配置的示意圖，當(dāng)中包括控制電路的方塊圖?？刂齐娐吠ㄟ^(guò)譯碼器晶體管以控制譯碼，并通過(guò)受控晶體管以控制編程模式，受控晶體管電性耦接至存儲(chǔ)器元件兩對(duì)側(cè)，存儲(chǔ)器元件的兩對(duì)側(cè)分別接收電壓vhigh以及vcontrol。圖12為編程操作的一例流程圖。圖13為可變電阻值存儲(chǔ)器元件的一例剖面圖。圖14為依據(jù)一實(shí)施例的集成電路陣列的簡(jiǎn)化方塊圖?！痉?hào)說(shuō)明】20：位線側(cè)電流/電壓源21：源極線側(cè)電流/電壓源22、122、620：位線28：存儲(chǔ)器元件26：?jiǎn)卧x擇裝置27、616：字線24、124：源極線29：參考電位(如接地)501：緩沖器以及感測(cè)電路550：受控電流/電壓源502：全局位線譯碼器551：受控電流/電壓源503：全局源極線譯碼器508、510、509、511：全局位線504a、504b、504c、504d：區(qū)域位線譯碼器505a、505b、505c、505d：區(qū)域源極線譯碼器514：區(qū)域位線515：區(qū)域源極線520、521：開關(guān)525：驅(qū)動(dòng)器blv：位線柵極電壓slv：源極線柵極電壓wlv：字線電壓120、129：電流源/電壓偏壓電路u1142、130、127、l1152、l2154、l3156、u2144、u1142、161、220、221：晶體管128：reram存儲(chǔ)單元vhigh、vcontrol、vlow：電壓121：反向電流160、160：譯碼器170、172、174、176：編程模式選擇器180、182、184、186：電壓偏壓電路350、352、354、356、358、360、362：步驟200：存儲(chǔ)單元208：導(dǎo)電栓204：絕緣介電層206、212：附著層210：存儲(chǔ)器材料202、201：導(dǎo)電層610：集成電路600：交叉點(diǎn)存儲(chǔ)器陣列614、618、624、636：區(qū)塊622：總線632：數(shù)據(jù)輸出線634：控制器628：數(shù)據(jù)輸入線626：數(shù)據(jù)總線630：其他電路具體實(shí)施方式圖1及圖2例示性地繪示對(duì)現(xiàn)有技術(shù)的可編程電阻值存儲(chǔ)單元的順向及反向電流操作。圖1所呈現(xiàn)的正向電流方向，當(dāng)中未繪出位線側(cè)電流/電壓源20利用譯碼電路及控制電路耦接至位線22。位線耦接存儲(chǔ)單元，存儲(chǔ)單元包括存儲(chǔ)器元件28以及單元選擇裝置26。單元選擇裝置位于存儲(chǔ)器元件28以及源極線24之間，其例如經(jīng)由譯碼電路以及控制電路(未繪示)連接至地(ground)29，或是連接至其他位于源極線側(cè)的參考電位?；谡f(shuō)明目的，單元選擇裝置26是一內(nèi)單元(intra-cell)開關(guān)元件，其就像是與可編程電阻值存儲(chǔ)器元件成對(duì)的晶體管，并由字線27上的電壓所控制。在圖2中，電路旋轉(zhuǎn)180°以呈現(xiàn)反向電流方向，其中位于頂部的源極線側(cè)電流/電壓源21耦接至源極線24所經(jīng)過(guò)的譯碼電路以及控制電路并未繪示。源極線24耦接存儲(chǔ)單元，存儲(chǔ)單元包括單元選擇裝置26以及存儲(chǔ)器元件28。存儲(chǔ)器元件28位于單元選擇裝置26與位線22之間，其例如經(jīng)由譯碼電路以及控制電路(未繪示)連接至地或是其他參考電位。在圖1所呈現(xiàn)的順向方向，單元選擇裝置26位于存儲(chǔ)器元件28與地之間。因此，在順向方向，跨在選擇裝置上的柵源(gatetosource)電壓大多可以被良好地控制，并獨(dú)立于跨在存儲(chǔ)器單元28上的電壓降。在圖2所呈現(xiàn)的逆向方向，相對(duì)于接地的位置相反，使得存儲(chǔ)器元件28變成位于單元選擇裝置26和接地之間。在逆向方向中，存儲(chǔ)器元件28上的電壓降將增加位于單元選擇裝置26上的源極側(cè)電壓。此增加的源極側(cè)電壓將導(dǎo)致單元選擇裝置的人體效應(yīng)(bodyeffect)增強(qiáng)。此外，因?yàn)榇鎯?chǔ)器元件的高操作電流以及動(dòng)態(tài)電阻值變化，存儲(chǔ)器元件28上的電壓降會(huì)在設(shè)定(set)與復(fù)位(reset)操作期間顯著地改變。本文所述的存儲(chǔ)器架構(gòu)可降低此動(dòng)態(tài)且非對(duì)稱的負(fù)載效應(yīng)，并改善用以對(duì)可編程電阻值存儲(chǔ)單元寫入數(shù)據(jù)的雙極性操作的可控制性。圖3為集成電路存儲(chǔ)器陣列的簡(jiǎn)化方塊圖，所述集成電路存儲(chǔ)器陣列具有可編程電阻值存儲(chǔ)單元，并適用于“雙極性(bipolar)”操作。此陣列以具有位線側(cè)以及源極線側(cè)為特征。在位線側(cè)，頁(yè)面緩沖器以及感測(cè)電路(501)以及受控電流/電壓源(550)經(jīng)由數(shù)據(jù)線連接至全局位線譯碼器502。在源極線側(cè)，互補(bǔ)(complementary)的受控電流/電壓源(551)經(jīng)由源極線連接至全局源極線譯碼器503。針對(duì)“雙極性”操作，受控電流/電壓源(550、551)被使用在陣列的兩端，而在一典型的單極性陣列中，源極線側(cè)僅耦接至參考電位，舉例來(lái)說(shuō)，像是共同接地。此例示的存儲(chǔ)器陣列包括四個(gè)區(qū)塊，被標(biāo)示為存儲(chǔ)器區(qū)塊a、存儲(chǔ)器區(qū)塊b、存儲(chǔ)器區(qū)塊c以及存儲(chǔ)器區(qū)塊d。全局位線508、510自全局位線譯碼器502延伸并橫跨存儲(chǔ)器陣列。類似地，全局源極線509、511自全局源極線譯碼器503延伸并橫跨存儲(chǔ)器陣列。各存儲(chǔ)器區(qū)塊具有一區(qū)域位線譯碼器(504a、504b、504c、504d)。各存儲(chǔ)器區(qū)塊也具有一區(qū)域源極線譯碼器(505a、505b、505c、505d)。各存儲(chǔ)器區(qū)塊包括區(qū)域位線(如標(biāo)示于存儲(chǔ)器區(qū)塊b中的514)以及區(qū)域源極線(如標(biāo)示于存儲(chǔ)器區(qū)塊b中的515)。區(qū)域位線譯碼器包括開關(guān)520，其用以在存儲(chǔ)器陣列操作期間將區(qū)域位線連接至全局位線。類似地，區(qū)域源極線譯碼器包括開關(guān)521，其用以將一區(qū)域源極線連接至全局源極線。區(qū)塊中的存儲(chǔ)單元連接在區(qū)域位線和區(qū)域源極線之間。各存儲(chǔ)單元包括選擇裝置，選擇裝置與存儲(chǔ)器元件(未繪示)串聯(lián)。在存儲(chǔ)器區(qū)塊b中存儲(chǔ)單元的位線側(cè)，電流路徑延伸自存儲(chǔ)單元，流經(jīng)區(qū)域位線(514)、區(qū)域位線譯碼器(504b)、全局位線(510)以及全局位線譯碼器(502)，流至受控電流/電壓源550。在存儲(chǔ)器區(qū)塊b中存儲(chǔ)單元的源極線側(cè)，電流路徑延伸自存儲(chǔ)單元，流經(jīng)區(qū)域源極線(515)、區(qū)域源極線譯碼器(505b)、全局源極線(511)以及全局源極線譯碼器(503)，流至位于源極側(cè)的受控電流/電壓源551。在其他各存儲(chǔ)器區(qū)塊中，位線側(cè)及源極線側(cè)上的電流路徑也類似。在如圖1所示的陣列配置中，有多個(gè)開關(guān)(包括開關(guān)520、521以及存儲(chǔ)單元中的選擇裝置)位于位線側(cè)以及源極線側(cè)電流路徑。這些開關(guān)可以由單一晶體管來(lái)實(shí)現(xiàn)，或是由其他導(dǎo)通柵極式結(jié)構(gòu)(passgatetypestructure)來(lái)實(shí)現(xiàn)，其被規(guī)劃成串聯(lián)形式以導(dǎo)通受控電流/電壓源(550、551)到存儲(chǔ)單元之間的電流。這些開關(guān)受控于一組驅(qū)動(dòng)器525。驅(qū)動(dòng)器525提供位線柵極電壓blv至全局位線譯碼器502以及區(qū)域位線譯碼器504a-504d中的開關(guān)。驅(qū)動(dòng)器525提供源極線柵極電壓slv至全局源極線譯碼器503以及區(qū)域源極線譯碼器505a-505d中的開關(guān)。驅(qū)動(dòng)器525也提供字符在線的字線電壓wlv至存儲(chǔ)單元中的選擇裝置。在典型的配置中，存儲(chǔ)單元中的單元選擇裝置設(shè)置在存儲(chǔ)單元的存儲(chǔ)器元件的源極線側(cè)，故單元選擇裝置是一源極線開關(guān)。在另一配置中，單元選擇裝置可設(shè)置在存儲(chǔ)單元的存儲(chǔ)器元件的位線側(cè)，在此情況下，單元選擇裝置是一位線開關(guān)。因此，在這些替代實(shí)施例中，字線電壓可以是源極線柵極電壓或位線柵極電壓?；谡f(shuō)明目的，此實(shí)施例采取單元選擇裝置設(shè)置于源極線側(cè)。但可理解的是，也可采取其他替代實(shí)施例。驅(qū)動(dòng)器525依據(jù)執(zhí)行于存儲(chǔ)器陣列中的操作而進(jìn)行操作。針對(duì)雙極性可編程電阻值陣列的寫入操作，裝置525依據(jù)第一模式以及第二模式提供驅(qū)動(dòng)電壓。第一模式針對(duì)包括以第一電流方向流過(guò)存儲(chǔ)單元的操作，第二模式針對(duì)包括以第二電流方向流過(guò)存儲(chǔ)單元的操作。在第一模式的操作中，通過(guò)選定存儲(chǔ)單元的電流路徑介于位于選定存儲(chǔ)單元的位線側(cè)的位線側(cè)受控電流/電壓源和源極側(cè)受控電流/電壓源的參考電位之間。針對(duì)從位線側(cè)流至源極線側(cè)的電流，驅(qū)動(dòng)器525所施加的至少一位線柵極電壓的值將使一特定的位線開關(guān)被設(shè)定操作在低電阻值而呈現(xiàn)非限流(non-current-limiting)的行為，并使一特定的源極線開關(guān)被設(shè)定操作在限流模式，也稱作調(diào)節(jié)(moderated)電阻值模式，而其他位元線開關(guān)以及源極線開關(guān)將被設(shè)定操作在低電阻值，較佳地操作在完全開啟模式，使之呈現(xiàn)非限流的行為。在第二模式的操作中，針對(duì)相反方向的電流，驅(qū)動(dòng)器525所施加的至少一源極線柵極電壓的值將使一特定的源極線開關(guān)被設(shè)定操作在低電阻值，較佳地操作在完全開啟模式，使之呈現(xiàn)非限流的行為，并使一特定的位線開關(guān)被設(shè)定操作在限流模式，也稱作調(diào)節(jié)電阻值模式，而其他源極線開關(guān)以及位線開關(guān)將被設(shè)定操作在低電阻值，較佳地操作在完全開啟模式，使之呈現(xiàn)非限流的行為。在如圖3所示的大尺寸的陣列中，電流路徑上的電容性負(fù)載是復(fù)雜的。因此，施加于特定存儲(chǔ)單元以寫入數(shù)據(jù)的電流脈沖的特性并不容易只利用設(shè)置在存儲(chǔ)器陣列的周邊電路中的控制電流/電壓源550、551來(lái)控制。當(dāng)存儲(chǔ)單元上的電流在兩個(gè)方向都需要良好地控制時(shí)，將涉及復(fù)雜的問(wèn)題。接收可將開關(guān)設(shè)定在限流行為的位線電壓的位線開關(guān)可以設(shè)置在沿著存儲(chǔ)單元的位線側(cè)的電流路徑上的任何位置。然而，在部分的實(shí)現(xiàn)中，有需要將用于此限流方式的位元線開關(guān)盡可能地設(shè)置在鄰近于實(shí)際存儲(chǔ)單元的位置。因此，針對(duì)單元選擇裝置設(shè)置在源極線側(cè)的存儲(chǔ)器配置，用于此限流方式的位元線開關(guān)是區(qū)域位線譯碼器中的其中一個(gè)開關(guān)，較佳地為一第一晶體管，其在存儲(chǔ)單元和區(qū)域位線譯碼器電路之間的區(qū)域位線導(dǎo)體上具有一電流承載(currentcarrying)端。在第二模式中用于限流的源極側(cè)開關(guān)是一存儲(chǔ)器配置中的單元選擇裝置，所述單元選擇裝置設(shè)置在源極線側(cè)。在第一及第二模式中用于調(diào)節(jié)或限制電流的開關(guān)可用于解碼操作以及電流控制操作。用于所述兩目的之開關(guān)可自驅(qū)動(dòng)器接收電壓而進(jìn)入完全關(guān)閉(fullyoff)模式、限流模式以及完全開啟模式。這讓譯碼器配置可針對(duì)此處所述目的而使用，而不需額外的開關(guān)或晶體管。在替代實(shí)施例中，額外的開關(guān)可實(shí)現(xiàn)在電流路徑中，以僅作電流控制操作之用，并僅針對(duì)限流模式以及完全開啟模式自驅(qū)動(dòng)器接收電壓。圖4及圖5為本文所述的順向及反向電流操作控制的其中一例的示意圖。此示意圖繪示存儲(chǔ)單元的正向電流及反向電流偏壓配置，當(dāng)中，電性耦接至存儲(chǔ)單元兩對(duì)側(cè)的晶體管選擇性地接收柵極電壓vhigh以及vcontrol(或在未被選擇時(shí)接收一低電壓以將其關(guān)閉)。針對(duì)晶體管(142、130、127、152、154)，電壓vhigh足以完全開啟這些晶體管，使得這些晶體管各別進(jìn)入飽和模式(saturationmode)，并進(jìn)入所述的非限流模式。在編程脈沖期間，當(dāng)電壓vcontrol被施加作為柵極電壓以限制流過(guò)存儲(chǔ)單元的反向電流大小，電壓vcontrol較電壓vhigh來(lái)得低，并允許在陣列上進(jìn)行更加均勻的操作。當(dāng)電壓vlow(未繪示于圖4及圖5)施加作為柵極電壓，電壓vlow將使晶體管關(guān)閉。圖4及圖5繪示關(guān)于圖3所述的位線側(cè)開關(guān)以及源極線側(cè)開關(guān)的例子。在圖4中，位線側(cè)電流源/電壓偏壓電路120提供一正向電流，其電流路徑自位線122至源極線124。按照從位線122到源極線124的順序，裝置包括：在位線側(cè)上部的譯碼器晶體管u1142、第一受控晶體管130、reram存儲(chǔ)單元128、位于源極線側(cè)的第二受控晶體管127、下部譯碼器晶體管l1152以及l(fā)2154。第一受控晶體管130可例如是位于區(qū)域位線譯碼器中的位線側(cè)開關(guān)。圖3中的第二受控晶體管127是一耦接至字線的單元選擇裝置。開啟電壓vhigh被施加至上部譯碼器晶體管u1142、第一受控晶體管130以及下部譯碼器晶體管l1152及l(fā)2154的柵極。開啟電壓vhigh足以完全開啟各所述晶體管，使得這些晶體管各別進(jìn)入飽和模式。柵極電壓vcontrol被施加至第二受控晶體管127的柵極，使得第二受控晶體管127產(chǎn)生適當(dāng)?shù)膙gs以限制在編程脈沖期間流經(jīng)存儲(chǔ)器元件reram存儲(chǔ)單元128的正向電流大小。第二受控晶體管127的源極端在此偏壓配置中通過(guò)開啟的下部譯碼器晶體管152、154而電性耦接至參考電壓129。在圖5中，電流源/電壓偏壓電路提供一反向電流121，其電流路徑是自源極線124至位線122。按照從源極線124至位線122的順序，裝置包括：在源極線側(cè)下部的譯碼器晶體管l2154及l(fā)1152、第二受控晶體管127、reram存儲(chǔ)單元128、位于位線側(cè)的第一受控晶體管130以及上部譯碼器晶體管u1142。電壓vhigh被施加至上部譯碼器晶體管u1142、第二受控晶體管127以及下部譯碼器晶體管l1152及l(fā)2154的柵極。柵極電壓vcontrol被施加至位線側(cè)的第一受控晶體管130的柵極，以限制在編程脈沖期間流經(jīng)存儲(chǔ)單元的反向電流大小。第一受控晶體管130的源極端在此偏壓配置中通過(guò)開啟的上部譯碼器晶體管142而電性耦接至參考電壓129。第一受控晶體管130可以是一區(qū)域位線選擇晶體管，用以將一區(qū)域位線連接至區(qū)域位線譯碼器中的全局位線。因此，第一受控晶體管130可以設(shè)置在電流路徑中相對(duì)靠近目標(biāo)存儲(chǔ)單元的位置，使得受控晶體管與存儲(chǔ)單元之間的實(shí)際電容性負(fù)載盡可能地減小。在圖4及圖5所示的順向及反向電流方向中，至少一受控晶體管接收柵極電壓vcontrol。接收電壓vcontrol的受控晶體管被偏壓在線性或三極管(triode)模式。流過(guò)reram存儲(chǔ)單元128的電流量對(duì)于施加于受控晶體管上的電壓vcontrol是敏感的。被偏壓在線性或三極管模式的特定受控晶體管具有一源極端，所述源極端并未耦接reram存儲(chǔ)單元128，由于所述源極端與存儲(chǔ)器元件的動(dòng)態(tài)電阻分離，因此在編程脈沖期間，所述源極端可以具有一穩(wěn)定或較穩(wěn)定的電壓。這將使受控晶體管的vgs控制以及結(jié)果電流獲得改善。此偏壓設(shè)定也解決了受控晶體管的人體效應(yīng)。reset操作可將存儲(chǔ)單元128從低電阻狀態(tài)切換至高電阻狀態(tài)。在reset操作中，當(dāng)存儲(chǔ)單元128以一電壓進(jìn)行偏壓，存儲(chǔ)單元128將從低電阻狀態(tài)切換至高電阻狀態(tài)并使電流下降。reset操作可施加單一脈沖或一連串的脈沖。在一實(shí)施例中，施加至位線或源極線的初始reset脈沖以及隨后的reset脈沖在1.2伏至5伏的范圍內(nèi)，例如2.3伏，并在10納秒(nanosecond)至10微秒(microsecond)的范圍內(nèi)，例如800納秒。在reset脈沖期間，電壓vcontrol被施加作為柵極電壓而使受控晶體管操作在線性模式或三極管模式的范圍為1.6伏至5伏，例如2.8伏。在reset脈沖之前，施加至受控晶體管的電壓可以是電壓vhigh以支持預(yù)充電操作或其他支持功能以設(shè)定reset脈沖。set操作可將存儲(chǔ)單元128從高電阻狀態(tài)切換至低電阻狀態(tài)。在set操作中，當(dāng)存儲(chǔ)單元128以一電流進(jìn)行偏壓，存儲(chǔ)單元128的電阻值將從高電阻狀態(tài)降至低電阻狀態(tài)并使跨在存儲(chǔ)單元128上的電壓差降低。set操作可施加單一脈沖或一連串的脈沖。在一實(shí)施例中，施加至位線或源極線的初始set脈沖以及隨后的set脈沖在40微安(microampere)至350微安的范圍內(nèi)，例如126微安，并在10納秒至10微秒的范圍內(nèi)，例如800納秒。在set脈沖期間，電壓vcontrol被施加作為柵極電壓而使受控晶體管操作在線性模式或三極管模式的范圍為1.6伏至5伏，例如2.8伏。在set脈沖之前，施加至受控晶體管的電壓可以是電壓vhigh以支持預(yù)充電操作或其他支持功能以設(shè)定set脈沖。在不同實(shí)施例中，脈沖的振幅以及寬度可被調(diào)整以優(yōu)化電阻值分布。在不同實(shí)施例中，譯碼器晶體管的數(shù)量及位置可以不同，取決于因地址(addressing)需求而決定的譯碼需求。圖6至圖8為正向電流及反向電流偏壓配置的示意圖。在圖6中，位線側(cè)電流源/電壓偏壓電路120以及源極線側(cè)電流源/電壓偏壓電路129使電流導(dǎo)通于位線122及源極線124之間。位線側(cè)電流源/電壓偏壓電路120可切換于針對(duì)set操作的電流源以及針對(duì)reset操作的電壓偏壓之間。另一方面，源極線側(cè)電流源/電壓偏壓電路129可切換于針對(duì)reset操作的電流源以及針對(duì)set操作的電壓偏壓之間。在一實(shí)施例中，電流源/電壓偏壓電路120及129為可調(diào)(tunable)或可修飾(trimmable)，以調(diào)整電流源的電流輸出以及電壓偏壓的電壓輸出。在一實(shí)施例中，一個(gè)或多個(gè)查閱表(lookuptable)用來(lái)控制用以決定電流源的電流輸出以及電壓偏壓的電壓輸出的電路。按照從位線122到源極線124的順序，裝置包括：上部的譯碼器晶體管u2144及u1142；第一受控晶體管130；reram存儲(chǔ)單元128；第二受控晶體管127；以及下部的譯碼器晶體管l1152、l2154及l(fā)3156。上部的譯碼器控制位于reram存儲(chǔ)單元的位線側(cè)的晶體管。下部的譯碼器控制位于reram存儲(chǔ)單元的源極線側(cè)的晶體管。上部譯碼器晶體管對(duì)下部譯碼器晶體管的數(shù)量取決于負(fù)載與多任務(wù)器復(fù)雜度之間的權(quán)衡以及陣列架構(gòu)。上部譯碼器160接收上部譯碼器地址信號(hào)，并接著選擇性地將電壓vhigh及vlow作為柵極電壓施加至上部譯碼器晶體管u2144及u1142。下部譯碼器162接收下部譯碼器地址信號(hào)，并接著選擇性地將電壓vhigh及vlow作為柵極電壓施加至下部譯碼器晶體管l1152、l2154及l(fā)3156。電壓vhigh足以完全開啟各所述譯碼器晶體管，使得這些晶體管各別進(jìn)入飽和模式。電壓vlow可關(guān)閉各所述譯碼器晶體管，使得所述晶體管各別進(jìn)入截止(cutoff)模式。結(jié)合上部譯碼器160和下部譯碼器162，可處理地址信號(hào)，以開啟譯碼器晶體管中的特定者，此特定晶體管可回應(yīng)上部譯碼器160和下部譯碼器162所接收的地址信號(hào)。編程模式(set/reset)選擇器170接收選擇編程模式set或reset的編程模式輸入信號(hào)，并接著選擇性地將電壓vhigh及vcontrol作為柵極電壓施加至第一受控晶體管130以及第二受控晶體管127。依據(jù)編程模式輸入，取決于編程模式是否為set或reset，編程模式(set/reset)選擇器170將電壓vhigh作為柵極電壓耦接至第一受控晶體管130，并將電壓vcontrol作為柵極電壓耦接至第二受控晶體管127；或是將電壓vcontrol作為柵極電壓耦接至第一受控晶體管130，并將電壓vhigh作為柵極電壓耦接至第二受控晶體管127。電壓vcontrol由電壓偏壓電路180產(chǎn)生。舉例來(lái)說(shuō)，電壓偏壓電路180可利用儲(chǔ)存于緩存器或查閱表中的參數(shù)，決定適當(dāng)?shù)碾妷簐control(基于流經(jīng)reram存儲(chǔ)單元128的所需電流)、第一受控晶體管130與第二受控晶體管127的電流-電壓特性、第一受控晶體管130與第二受控晶體管127所必需的vgs、以及可產(chǎn)生所述必需vgs的適當(dāng)電壓vcontrol。施加至受控晶體管130或127的適當(dāng)電壓vcontrol可使受控晶體管限制流經(jīng)受控晶體管的電流。因?yàn)槭芸鼐w管130及127與reram存儲(chǔ)單元128串聯(lián)耦接，適當(dāng)?shù)碾妷簐control的大小也可限制流經(jīng)reram存儲(chǔ)單元128的電流。在一實(shí)施例中，電壓偏壓電路可提供一連串的可變電壓，像是從0伏至4伏分成128個(gè)電平，其可例如通過(guò)電阻來(lái)進(jìn)行分壓。在其他實(shí)施例中，可利用其他的電壓范圍及/或電平數(shù)量。此外，電壓vcontrol可以施加于一脈沖，所述脈沖在一編程脈沖期間具有可變的脈沖大小。圖7為類似于圖6的存儲(chǔ)單元的正向電流及反向電流偏壓配置的示意圖。然而，圖6中的編程模式(set/reset)選擇器170在圖7中分成或分散成多個(gè)編程模式(set/reset)選擇器172及174。若一存儲(chǔ)器陣列架構(gòu)中的第一及第二受控晶體管130及127設(shè)置于一共同驅(qū)動(dòng)器時(shí)是不實(shí)際或非優(yōu)化的、或是當(dāng)電壓vcontrol的大小或脈沖形狀對(duì)順向及逆向模式來(lái)說(shuō)是不同的，此分散電路可以用在此存儲(chǔ)器陣列架構(gòu)當(dāng)中。編程模式(set/reset)選擇器174接收用以選擇編程模式set或reset的編程模式輸入信號(hào)，并接著選擇性地施加電壓vhigh及vcontrol作為柵極電壓至第一受控晶體管130。編程模式(set/reset)選擇器172接收用以選擇編程模式set或reset的編程模式輸入信號(hào)，并接著選擇性地施加電壓vhigh及vcontrol作為柵極電壓至第二受控晶體管127。連同編程模式(set/reset)選擇器172及174，可將電壓vhigh作為柵極電壓耦接至第一受控晶體管130并將電壓vcontrol作為柵極電壓耦接至第二受控晶體管127，或是將電壓vcontrol作為柵極電壓耦接至第一受控晶體管130并將電壓vhigh作為柵極電壓耦接至第二受控晶體管127。圖8為類似于圖7的存儲(chǔ)單元的正向電流及反向電流偏壓配置的示意圖。然而，圖7中的電壓偏壓電路180，在圖8中分成或分布成電壓偏壓電路182及電壓偏壓電路184。在一實(shí)施例中，多個(gè)電壓偏壓電路會(huì)針對(duì)受控晶體管提供不同的工作電壓，并節(jié)省切換模式的時(shí)間。編程模式(set/reset)選擇器174接收用以選擇編程模式set或reset的編程模式輸入信號(hào)，并接著選擇性地將電壓vhigh及vcontrol作為柵極電壓而電性耦接至第二受控晶體管127。編程模式(set/reset)選擇器172接收用以選擇編程模式set或reset的編程模式輸入信號(hào)，并接著選擇性地將電壓vhigh及vcontrol作為柵極電壓而電性耦接至第一受控晶體管130。圖9及圖10繪示存儲(chǔ)單元的正向電流及反向電流偏壓配置的另一例示意圖，其中所述存儲(chǔ)單元不使用耦接至字源線的單元選擇裝置作為受控晶體管。圖9所示的存儲(chǔ)單元例子承受正向電流偏壓，當(dāng)中有許多部份與圖4相同。然而，此圖中加入第二受控晶體管161，其串聯(lián)于單元選擇晶體管127以及下部譯碼器晶體管l1152之間。在圖9所示的正向電流模式中，開啟電壓vhigh被施加至單元選擇晶體管127的字線，而電壓vcontrol被施加至第二受控晶體管161的柵極，使得第二受控晶體管161具有適當(dāng)?shù)膙gs以限制流經(jīng)串行電路的正向電流大小。在圖10所示的反向電流模式中，開啟電壓vhigh被施加至第二受控晶體管161，開啟電壓vhigh被施加至單元選擇晶體管127的字線，而電壓vcontrol被施加至第二受控晶體管130的柵極，使得單元選擇晶體管127具有適當(dāng)?shù)膙gs以限制流經(jīng)串行電路的反向電流大小。圖11為存儲(chǔ)單元的正向電流及反向電流偏壓配置示意圖，當(dāng)中包括控制電路的方塊圖，控制電路通過(guò)譯碼器晶體管以進(jìn)行譯碼控制，并通過(guò)受控晶體管以進(jìn)行編程模式控制，受控晶體管電性耦接至存儲(chǔ)單元的兩對(duì)側(cè)，其分別接收電壓vhigh以及vcontrol。圖11所示的存儲(chǔ)器示意性例子有許多部份與圖8相同。然而，此例中加入第二受控晶體管161，其串聯(lián)于單元選擇晶體管127以及下部譯碼器晶體管l1152之間。編程模式(set/reset)選擇器176接收用以選擇編程模式set或reset的編程模式輸入信號(hào)，并接著電性地選擇將電壓vhigh及vcontrol作為柵極電壓耦接至第二受控晶體管161。連同編程模式(set/reset)選擇器172、174及176，可將電壓vhigh耦接至第一受控晶體管130；將電壓vhigh作為柵極電壓耦接至第二受控晶體管161和單元選擇晶體管127其中之一，以及將電壓vcontrol耦接至其他第二受控晶體管161和單元選擇晶體管127?；蛘?，編程模式(set/reset)選擇器172、174及176可將電壓vcontrol耦接至第一受控晶體管130，并將電壓vhigh作為柵極電壓耦接至第二受控晶體管161和單元選擇晶體管127。開啟電壓vhigh足以完全開啟受控晶體管130及161、受控晶體管130及單元選擇晶體管127，使得這些晶體管各別進(jìn)入飽和模式。電壓vcontrol可使第一受控晶體管130、第二受控晶體管161或單元選擇晶體管127被適當(dāng)?shù)膙gs偏壓在線性或三極管模式，以限制流過(guò)串行電路的正向電流大小。編程模式(set/reset)選擇器176接收用以選擇編程模式set或reset的編程模式輸入信號(hào)，并接著電性地選擇將電壓vhigh及vcontrol作為柵極電壓耦接至第二受控晶體管161。電壓vcontrol由電壓偏壓電路186以類似于電壓偏壓電路182及184的方式產(chǎn)生。在不同的實(shí)施例中，譯碼器晶體管的數(shù)量及位置可以不同，取決于因地址需求以及陣列配置而決定的譯碼需求。在不同實(shí)施例中，線性或三極管模式偏壓可以改成其他允許可變電流控制的偏壓。在不同實(shí)施例中，截止模式偏壓可以改成其他允許可忽略電流的偏壓。在不同實(shí)施例中，受控晶體管以及reram裝置可被一個(gè)或多個(gè)裝置分隔，像是一個(gè)或多個(gè)譯碼器晶體管，而非電性上相鄰。圖12為編程操作的簡(jiǎn)化流程圖，所述編程操作是依據(jù)針對(duì)可編程電阻值存儲(chǔ)單元的雙極性編程的存儲(chǔ)器操作方法。此方法以編程指令開始(350)。接著頁(yè)面緩沖器(pagebuffer)或其它裝置上的緩沖器加載編程數(shù)據(jù)(352)。依據(jù)編程數(shù)據(jù)，控制器接著利用set操作，致能欲被寫入的存儲(chǔ)單元的位線及源極線(354)。在一設(shè)定時(shí)間(若需要的話)之后，將施加set偏壓。set偏壓包括流過(guò)存儲(chǔ)單元的一組電流脈沖，以及位線側(cè)及源極線側(cè)晶體管柵極電壓，其用于致能的位線及源極在線的開關(guān)晶體管。此外，可執(zhí)行set驗(yàn)證(verify)和重試(retry)程序(356)。在第一編程模式中，控制電路使電流以第一方向從位線側(cè)經(jīng)過(guò)所述存儲(chǔ)單元其中之一至源極線側(cè)，并使位線側(cè)驅(qū)動(dòng)器電路施加非限流柵極電壓至位線側(cè)上的特定晶體管，控制電路并施加限流柵極電壓至源極線側(cè)上的特定晶體管。接著，基于此例，控制器將依據(jù)編程數(shù)據(jù)，利用reset操作致能欲被寫入的存儲(chǔ)單元的位線和源極線(358)。在一設(shè)定時(shí)間(若需要的話)之后，將施加reset偏壓。此reset偏壓包括流過(guò)存儲(chǔ)單元的一組電流脈沖，以及位線側(cè)及源極線側(cè)晶體管柵極電壓，其用于致能的位線及源極在線的開關(guān)晶體管(360)。在第二編程模式中，控制電路使電流以第二方向從源極線側(cè)經(jīng)過(guò)所述存儲(chǔ)單元其中之一至位線側(cè)，并使位線側(cè)驅(qū)動(dòng)器電路施加限流柵極電壓至位線側(cè)上的特定晶體管，控制電路并施加非限流柵極電壓至源極線側(cè)上的特定晶體管。在set和reset操作之后，針對(duì)緩沖器中數(shù)據(jù)的編程操作將結(jié)束(362)。圖13為可編程電阻值存儲(chǔ)器元件200(也稱作reram)的一例簡(jiǎn)化剖面圖?？删幊屉娮柚荡鎯?chǔ)器元件200電性串聯(lián)耦接于第一受控晶體管220和第二受控晶體管221之間。第一受控晶體管220和第二受控晶體管221共同被偏壓，偏壓方式如其他圖示中所討論。在存儲(chǔ)單元200中，導(dǎo)電栓(conductiveplug)208延伸通過(guò)絕緣介電層204，例如二氧化硅(silicondioxide)層。導(dǎo)電栓208可包括附著層(adhesionlayer)206。在所示的實(shí)施例中，導(dǎo)電栓為鎢(tungsten)材質(zhì)栓，而附著層為包括側(cè)壁部與底部的氮化鈦(tin)襯料(1iner)。存儲(chǔ)器材料210位于導(dǎo)電栓208之上。存儲(chǔ)器材料210可以是導(dǎo)電栓208的氧化物。附著層206的頂部上方附著層212的氧化區(qū)域。導(dǎo)電層202(頂部電極)至少形成橫跨于存儲(chǔ)器材料210。另一導(dǎo)電層201(底部電極)至少形成于存儲(chǔ)器材料210和附著層206的下方。在不同實(shí)施例中，導(dǎo)電栓的材料可以像是鈦(ti)，鉭(ta)，鋁(al)，氮化鈦(tin)，氮化鉭(tin)，銅(cu)，鋯(zr)，(gd)，鐿(yb)和鉿(hf)。附著層可以是導(dǎo)電金屬氮化物，包括氮化鈦，氮化鎢，氮化鉭，鈦和其他。附著層也可是金屬，像是鈦。存儲(chǔ)器材料可包括的材料如金屬氧化物，包括氧化鎢(wo)，氧化鉿(hfo)，氧化鈦(tio)，氧化鉭(tao)，氮化鈦氧化物(tino)，氧化鎳(nio)，氧化鐿(ybo)，鋁氧化物(alo)，氧化鈮(nbo)，氧化鋅(zno)，氧化銅(cuo)，釩氧化物(vo)，氧化鉬(moo)，氧化釕(ruo)，氧化銅硅(cusio)，銀氧化鋯(agzro)，鋁鎳氧化物(alnio)，鋁鈦氧化物(altio)，氧化釓(gdo)，氧化鎵(gao)，氧化鋯(zro)，鉻摻雜氧化鋯鍶(srzro)，鉻摻雜氧化鈦鍶(srtio)，pcmo或氧化錳鈣鑭(lacamno)等(原子百分比的下標(biāo)被省略)。圖14為集成電路610的簡(jiǎn)化方塊圖，此集成電路610包括可編程存儲(chǔ)單元的交叉點(diǎn)存儲(chǔ)器陣列600，當(dāng)中存儲(chǔ)單元包括位于受編程模式控制的晶體管之間的金屬氧化物存儲(chǔ)器元件。區(qū)塊614包括字線譯碼器，其耦接多條字線616并與之電性溝通。區(qū)塊614也包括字線譯碼器晶體管以及受控晶體管。區(qū)塊618包括位線(行)譯碼器，其與多條位線620電性溝通以對(duì)陣列600的存儲(chǔ)單元讀取數(shù)據(jù)和寫入數(shù)據(jù)。區(qū)塊618也包括位線譯碼器晶體管以及受控晶體管。地址被提供至總線622上，以送至區(qū)塊614中的字線譯碼器以及區(qū)塊618中的位線譯碼器。區(qū)塊624中的感測(cè)放大器和數(shù)據(jù)輸入結(jié)構(gòu)經(jīng)由數(shù)據(jù)總線626耦接至區(qū)塊618中的位線譯碼器。數(shù)據(jù)從集成電路610上的輸入/輸出端、或是從集成電路610內(nèi)部或外部的其他數(shù)據(jù)源，經(jīng)由數(shù)據(jù)輸入線628而被提供至區(qū)塊624的數(shù)據(jù)輸入結(jié)構(gòu)。其他電路630可包含于集成電路610上，像是通用目的處理器或特殊目的應(yīng)用電路，或是提供存儲(chǔ)器陣列600所支持的片上系統(tǒng)(system-on-a-chip)功能的模塊組合。數(shù)據(jù)從區(qū)塊624的感測(cè)放大器經(jīng)由數(shù)據(jù)輸出線632而被提供至集成電路610上的輸入/輸出端，或是被提供至集成電路610內(nèi)部或外部的其他數(shù)據(jù)終端。實(shí)現(xiàn)于此例中的控制器634可利用偏壓配置狀態(tài)機(jī)來(lái)控制區(qū)塊636，區(qū)塊636包括偏壓配置供電電壓，像是讀取電壓、像是set和reset的電壓、以及像是set和reset的編程驗(yàn)證電壓。區(qū)塊636也包括針對(duì)受控晶體管的操作及偏壓電路的電流源。控制器634可施加存儲(chǔ)單元的正向電流以及反向電流偏壓配置，當(dāng)中電性耦接存儲(chǔ)單元兩對(duì)側(cè)的晶體管分別接收柵極電壓vhigh以及vcontrol。控制器634在多個(gè)編程模式中編程陣列600中的存儲(chǔ)單元，所述編程模式包括至少一第一編程模式以及一第二編程模式，像是如圖12所述。在第一編程模式中，控制器634使電流以一第一方向從第一電極經(jīng)過(guò)所述存儲(chǔ)單元其中之一流至第二電極，并對(duì)第一晶體管施加第一非限流柵極電壓，以及對(duì)第二晶體管施加第二限流柵極電壓。在第二編程模式中，控制器使電流以一第二方向從第二電極經(jīng)過(guò)所述存儲(chǔ)單元其中之一流至第一電極，并對(duì)第二晶體管施加第二非限流柵極電壓，以及對(duì)第一晶體管施加第一限流柵極電壓。第一限流柵極電壓小于第一非限流柵極電壓。第二限流柵極電壓小于第二非限流柵極電壓?？刂破?34可選擇性地將所述存儲(chǔ)單元其中之一的可編程電阻值編程至：(i)在第一編程模式中的第一目標(biāo)電阻值范圍內(nèi)，以及(ii)在第二編程模式中的第二目標(biāo)電阻值范圍內(nèi)，其中第一目標(biāo)電阻值范圍與第二目標(biāo)電阻值范圍互不重疊。在順向及逆向兩種電流方向上，控制器634控制偏壓配置以使至少一受控晶體管接收小于非限流柵極電壓的柵極電壓vcontrol，使得晶體管被偏壓在線性或三極管模式。被偏壓在線性或三極管模式的特定受控晶體管具有一源極端，所述源極端不耦接至具有可變電壓的reram存儲(chǔ)單元，使得受控晶體管的vgs控制以及結(jié)果電流獲得改善?？刂破?34可以本領(lǐng)域所習(xí)知的特殊目的邏輯電路來(lái)實(shí)現(xiàn)。在替代實(shí)施例中，控制器634包括通用目的處理器，其可實(shí)現(xiàn)在相同的集成電路上以執(zhí)行計(jì)算機(jī)程序來(lái)控制裝置的操作。在其他實(shí)施例中，可利用特殊目的邏輯電路以及通用目的處理器的結(jié)合來(lái)實(shí)現(xiàn)控制器634。一種制造如本文所述的集成電路的方法包括：形成可編程存儲(chǔ)單元的陣列以及譯碼器電路，譯碼器電路選擇性地將陣列中的多個(gè)存儲(chǔ)單元耦接至源極側(cè)和位線側(cè)電壓源，譯碼器電路包括在陣列中各個(gè)存儲(chǔ)單元的位線側(cè)的一個(gè)或多個(gè)晶體管以及在陣列中各個(gè)存儲(chǔ)單元的源極線側(cè)的一個(gè)或多個(gè)晶體管；形成位線側(cè)驅(qū)動(dòng)器電路以及源極線側(cè)驅(qū)動(dòng)器電路，位線側(cè)驅(qū)動(dòng)器電路施加?xùn)艠O電壓至存儲(chǔ)單元的位線側(cè)的一個(gè)或多個(gè)晶體管中的特定位線側(cè)晶體管，而源極線側(cè)驅(qū)動(dòng)器電路施加?xùn)艠O電壓至存儲(chǔ)單元的源極線側(cè)的一個(gè)或多個(gè)晶體管中的特定源極線側(cè)晶體管；以及形成耦接譯碼器電路、位線側(cè)驅(qū)動(dòng)器電路以及源極線側(cè)驅(qū)動(dòng)器電路的控制電路。此控制電路具有：第一編程模式，在所述第一編程模式中，控制電路使電流以一第一方向從位線側(cè)經(jīng)過(guò)所述存儲(chǔ)單元其中之一流至源極線側(cè)，并使位線側(cè)驅(qū)動(dòng)器電路施加非限流柵極電壓至位線側(cè)上一個(gè)或多個(gè)晶體管中的特定晶體管，控制電路施加限流柵極電壓至源極線側(cè)上一個(gè)或多個(gè)晶體管中的特定晶體管；以及第二編程模式，在所述第二編程模式中，控制電路使電流以一第二方向從源極線側(cè)經(jīng)過(guò)所述存儲(chǔ)單元其中之一流至位線側(cè)，并使位線側(cè)驅(qū)動(dòng)器電路施加限流柵極電壓至位線側(cè)上一個(gè)或多個(gè)晶體管中的特定晶體管，控制電路施加非限流柵極電壓至源極線側(cè)上一個(gè)或多個(gè)晶體管中的特定晶體管。以上所述的具體實(shí)施例，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說(shuō)明，應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。當(dāng)前第1頁(yè)12當(dāng)前第1頁(yè)12