本公開的實施例總體上涉及數(shù)據(jù)儲存和計算機存儲系統(tǒng)，更具體地涉及一種自旋-軌道轉(zhuǎn)矩磁阻隨機存取存儲器(sot-mram)單元和芯片結(jié)構(gòu)。

背景技術：

計算機的核心是磁記錄裝置，其通常可包括旋轉(zhuǎn)磁介質(zhì)或固態(tài)介質(zhì)裝置。當今存在許多不同的存儲技術來存儲在計算系統(tǒng)中使用的信息。總體上，這些不同存儲技術可以分為兩個主要類別：易失性存儲器和非易失性存儲器。易失性存儲器一般指的是需要電能來保留存儲的數(shù)據(jù)的計算機存儲器類型。另一方面，非易失性存儲器一般指的是不需要電能來保留存儲的數(shù)據(jù)的計算機存儲器類型。易失性存儲器的示例可包括某些類型的隨機存取存儲器(ram)，比如動態(tài)ram(dram)和靜態(tài)ram(sram)。非易失性存儲器的示例可包括只讀存儲器(rom)、磁阻ram(mram)和閃存(比如nor和nand閃存)等。

近些年，在大容量儲存器和存儲應用中需要更高密度的裝置，其維持比較低的每位成本。當今，一般在計算行業(yè)中占主導地位的存儲技術是dram和nand閃存，然而，這些存儲技術不能夠解決下一代計算系統(tǒng)的當前和未來容量需求。

最近，出現(xiàn)的許多技術得到持續(xù)關注，作為下一代存儲器的潛在競爭者。一個這種存儲技術是磁阻隨機存取存儲器(mram)。mram提供了快速該部時間、近乎無限的讀/寫耐久性、耐輻射性和高儲存密度。與常規(guī)ram芯片技術不同，mram數(shù)據(jù)不儲存為電荷，而是替代地使用磁元件的磁極化狀態(tài)儲存數(shù)據(jù)位。這些元件由兩個磁極化層(由薄絕緣層分隔開)形成，每一層可維持磁極化場，它們一起形成磁隧道結(jié)(mtj)結(jié)構(gòu)。包括mtj存儲元件的mram單元可設計用于mtj層結(jié)構(gòu)相對于膜表面的面內(nèi)或垂直極化。兩層之一(指的是固定或參考層)的磁化固定并設定為特定極性，例如通過將該層耦合到反鐵磁體；第二層(指的是自由層)的極化在外部寫入機構(gòu)(比如強磁場或自旋極化電流)的影響下自由地旋轉(zhuǎn)(其以mram形式用作自旋扭矩傳輸或stt-mram)。

然而，由于驅(qū)動足夠量的電流來切換通過mtj(包括通過阻擋層)，stt-mram裝置中的mtj存儲元件會受到磨損的影響。通常，需要大量電流來切換單元的狀態(tài)。隨著時間的過去，由于大量電流，阻擋層破裂，從而導致mtj失效。額外地，在stt-mram裝置中，難以在不擾亂相鄰mtj元件的情況下隔離單個mtj元件，并且諸如互補金屬氧化物半導體(cmos)晶體管的大晶體管有必要用在該裝置中以選擇單獨的mtj元件。

因此，在本領域中需要一種改進的mram裝置。

技術實現(xiàn)要素：

本公開的實施例總體上涉及數(shù)據(jù)儲存和計算機存儲系統(tǒng)，更具體地涉及sot-mram單元和芯片結(jié)構(gòu)。sot-mram芯片結(jié)構(gòu)包括存儲器單元陣列，其具有多個第一引線、多個第二引線和多個存儲器單元。多個存儲器單元中的每個存儲器單元包括mtj和選擇器元件兩者。這些sot-mram單元消除了使大電流通過mtj的阻擋層的需求，選擇性元件消除了通常在不擾亂相鄰存儲器單元的情況下選擇單個存儲器單元所需的大晶體管。

在一個實施例中，存儲器單元包括mtj和布置在mtj上的選擇性元件。

在另一實施例中，存儲器單元陣列包括多個第一引線、多個第二引線以及布置在多個第一引線和多個第二引線之間的多個存儲器單元。多個存儲器單元中的每個存儲器單元包括mtj和布置在mtj上的選擇器元件。

在另一實施例中，sot-mram包括存儲器單元陣列，其具有多個第一引線、多個第二引線以及布置在多個第一引線和多個第二引線之間的多個存儲器單元。多個存儲器單元中的每個存儲器單元包括mtj和布置在mtj上的選擇器元件。

附圖說明

參考實施例更具體地描述上面簡述的本公開，使得可以更詳細地理解本公開的上述特征，一些實施例在附圖中示出。然而，應注意的是，附圖僅示出本公開的典型實施例，因此不應理解為限制本發(fā)明的范圍，因為本公開可應用于其它等效實施例。

圖1是根據(jù)本文所述一個實施例的存儲器單元陣列的示意圖。

圖2是根據(jù)本文所述一個實施例的存儲器單元陣列的示意性透視圖。

圖3是根據(jù)本文所述一個實施例，第一引線、第二引線和存儲器單元沿圖2所示線iii-iii的橫截面?zhèn)纫晥D。

圖4是根據(jù)本文所述的一個實施例，第一引線、第二引線和存儲器單元沿圖2所示線iii-iii的橫截面?zhèn)纫晥D。

圖5是根據(jù)本文所述的一個實施例，第一引線、第二引線和存儲器單元沿圖2所示線iii-iii的橫截面?zhèn)纫晥D。

圖6是根據(jù)本文所述的一個實施例的選擇器元件的橫截面?zhèn)纫晥D。

圖7是根據(jù)本文所述的一個實施例的選擇器元件的橫截面?zhèn)纫晥D。

為了便于理解，必要時，使用相同的附圖標記來表示附圖中共用的相同元件。可以預見的是，一個實施例中公開的元件可有益地用在其它實施例中，而不用特別引用。

具體實施方式

下面，參考本公開的實施例。然而，應理解的是，本公開不限于特定描述的實施例。確切地，可以預見下列特征和元件的任意組合(不管是否涉及不同實施例)實施和實踐本公開。而且，盡管本公開的實施例可實現(xiàn)比其它可能方案和/或現(xiàn)有技術更好的優(yōu)點，但是是否由給定實施例實現(xiàn)特定優(yōu)點并不限制本公開。因此，下面的方面、特征、實施例和優(yōu)點僅是說明性的，不被認為是所附權(quán)利要求的元件或限定特征，除非權(quán)利要求中明確引用。類似地，參考“本公開”不應理解為本文公開的任何創(chuàng)造性主題的歸納，不應理解為所附權(quán)利要求的元件或限定特征，除非權(quán)利要求中明確引用。

本公開的實施例總體上涉及數(shù)據(jù)儲存和計算機存儲系統(tǒng)，更具體地涉及sot-mram單元和芯片結(jié)構(gòu)。sot-mram芯片結(jié)構(gòu)包括存儲器單元陣列，其具有多個第一引線、多個第二引線和多個存儲器單元。多個存儲器單元中的每個存儲器單元包括mtj和選擇器元件。這些sot-mram單元消除了使大電流通過mtj的阻擋層的需求，并且選擇器元件消除了通常在不擾亂相鄰存儲器單元的情況下選擇單個存儲器單元所需的大晶體管。

圖1是根據(jù)本文所述一個實施例的存儲器單元陣列100的示意圖。存儲器單元陣列100可以是芯片結(jié)構(gòu)和sot-mram單元的一部分。存儲器單元陣列100可包括多個第一引線104、多個第二引線106和多個存儲器單元102。多個第一引線104可以基本上彼此平行，多個第二引線106可以基本上彼此平行，每個第一引線104可以基本上垂直于每個第二引線106。多個第一引線104可以布置在多個第二引線106上方，每個存儲器單元102可以布置在第一引線104和第二引線106之間。多個第一引線104可以是位線，多個第二引線106可以是字線。圖1中示出四個第一引線104和四個第二引線106，但是存儲器單元陣列100可包括多于四個第一引線104和第二引線106。

圖2是根據(jù)本文所述一個實施例的存儲器單元陣列100的示意性透視圖。如圖2所示，多個第一引線104布置在多個第二引線106上方，多個第一引線104基本上垂直于多個第二引線106。多個存儲器單元102的每個存儲器單元102布置在第一引線104和第二引線106之間，位于第一引線104和第二引線106彼此跨過或相交的位置。每個存儲器單元102可以與第一引線104和第二引線106接觸。

圖3是根據(jù)本文所述的一個實施例的多個第一引線104的第一引線104、多個第二引線106的第二引線106以及多個存儲器單元102的存儲器單元102沿圖2所示的線iii-iii的橫截面?zhèn)纫晥D。如圖3所示，存儲器單元102可以布置在第二引線106上并與第二引線106接觸，第一引線104可布置在存儲器單元102上并與存儲器單元102接觸。第二引線106可以由具有大自旋-軌道耦合強度的材料制成，比如pt、ta、w、hf、ir、cubi、cuir或auw。具有大自旋-軌道耦合強度的材料可具有高電阻率，比如從約150μωcm至約250μωcm。具有大自旋-軌道耦合強度的電阻率通常遠大于導電金屬(比如cu)的電阻率。存儲器單元102可包括mtj310，其具有自由層302、阻擋層304、參考層306和覆蓋層308。自由層302可以布置在第二引線106上并與第二引線接觸。自由層302的磁極化在膜平面中或垂直于膜平面，并可包括ni、fe、co、b、ge、mn之一和/或ni、fe、co、b、ge、mn合金，和/或它們的組合和混合物，比如nife、cofe或cofeb。阻擋層304可以由非磁金屬(比如cu或ag)或絕緣材料(比如氧化鋁、mgo或hfo)制成。參考層306的磁極化也可在膜平面中或垂直于膜平面，并可包括ni、fe、co、b、ge、mn之一和/或ni、fe、co、b、ge、mn合金，和/或它們的組合和混合物，比如nife、cofe或cofeb，和/或co/pt、co/pd或co/ni超點陣(superlattices)。覆蓋層308可以由非磁金屬制成，比如cu、ru、ta、au或al。

選擇器元件312可以布置在mtj310上并與mtj接觸。選擇器元件312可以是二極管或者具有非對稱導率(即，在一個方向上對電流低阻抗而在另一方向上對電流高阻抗)的另一類似的非線性裝置。在一個實施例中，選擇器312是p-n結(jié)半導體二極管。如圖6所示，選擇器312可以是具有p型區(qū)域602、n型區(qū)域606和p-n結(jié)604的半導體二極管。p型區(qū)域602可以是摻雜有p型攙雜物(比如硼)的半導體材料，n型區(qū)域606可以是摻雜有n型摻雜物(比如磷)的半導體材料。在另一實施例中，選擇器312可以是金屬半導體肖特基二極管。如圖7所示，選擇器可以是具有金屬層702和半導體層704的二極管。金屬層702可包括比如au和al的材料，半導體層704可以由n型材料制成。覆蓋層308還可充當將選擇器312和mtj元件310分隔開的間隔層。第一引線104可布置在選擇器312上并與選擇器接觸。第一引線104可以由導電金屬制成，比如cu或鋁。第一引線104的電阻率可低于第二引線106的電阻率。

在操作期間，通過半選擇機制(half-selectmechanism)完成寫入，半選擇機構(gòu)包括使電流沿第二引線106流動和將電壓施加到第一引線104的組合，如圖4所示。自旋軌道轉(zhuǎn)矩(sot)可源自由電流沿第二引線106流動產(chǎn)生的自旋霍爾效應或rashba效應。僅使電流沿第二引線106流動不足以切換存儲器單元102的狀態(tài)。在一個實施例中，沿第二引線106流動的電流是導致存儲器單元102切換的電流的一半。為了選擇特定存儲器單元102進行寫入處理，在特定存儲器單元102處將電壓施加到第一引線104，以產(chǎn)生電壓受控磁各向異性(vcma)效應。vcma效應可以在原子軌道在存儲器單元102的mtj中的界面處的占有率的電場誘導變化(其與自旋軌道耦合協(xié)作產(chǎn)生各向異性的變化)方面來解釋。例如，界面處的電子密度的減少會增加垂直各向異性。由于該磁電耦合不是應變介導的，所以其不是耐久有限的，從而使得其與邏輯和存儲應用兼容。sot和vcma的組合選擇特定存儲器單元102用于寫入處理。在此，阻擋層304的阻抗被調(diào)諧成足夠大使得在第一引線104和第二引線106之間流過阻擋層304的電流比較小，并且由于自由層302位于堆疊的底部，所以自由層302免受工藝損壞的影響。

在另一實施例中，阻擋層304阻抗可以制得足夠低，使得跨過特定存儲器單元102的mtj的電流是導致存儲器單元102切換的電流的一半。在此，sot和從電流的直接自旋轉(zhuǎn)矩傳輸?shù)慕M合會選擇特定存儲器單元102用于寫入處理。

常規(guī)地，多個晶體管(比如cmos晶體管)電耦合至第二引線，以選擇特定存儲器單元用于寫入處理。由于電流沿第二引線106流動，所以晶體管可以一起縮短，從而導致到其它存儲器單元的潛通路和惡化的性能。為了減少或消除潛通路，在每個存儲器單元102中，cmos晶體管由選擇器元件312替代。在讀取操作期間，第二引線106可以接地或偏置，電壓被施加到第一引線104，如圖5所示。電壓的極性選擇成電流可沿從第二引線106到第一引線104的方向流動(即，選擇器312位于高導電狀態(tài))。選擇器元件312允許電流在一個方向上流動。因此，相鄰存儲器單元102中的選擇器元件312防止電流從第一引線104流到第二引線106。結(jié)果，減少或消除了潛通路。

總之，公開了包括存儲器陣列的sot-mram單元和芯片結(jié)構(gòu)。存儲器陣列包括多個第一引線、多個第二引線和多個存儲器單元。每個存儲器單元包括mtj和選擇器元件。第二引線可以由具有大自旋軌道耦合強度的材料制成，當電流沿第二引線流動時，其產(chǎn)生sot。mtj可包括布置在第二引線上并與第二引線接觸的自由層。由于自由層布置在mtj的底部，所以自由層免受工藝損壞的影響。每個存儲器單元中的選擇器元件可用于消除使用大晶體管來選擇用于讀取處理的存儲器單元。選擇器還可防止?jié)撏?，這導致改進了sot-mram單元和芯片結(jié)構(gòu)的性能。

盡管前述內(nèi)容涉及本公開的實施例，但是在不脫離本發(fā)明的基本范圍的情況下，可以得到其它和另外實施例，本發(fā)明的范圍由下面的權(quán)利要求確定。