本實用新型涉及集成電路設(shè)計領(lǐng)域，尤其涉及一種用于校準模擬集成電路的裝置。

背景技術(shù)：

由于模擬集成電路芯片在生產(chǎn)工藝步驟中通常存在一定的非理想偏差，當芯片制造完成之后，一般會根據(jù)實測結(jié)果對芯片性能進行獨立地微調(diào)。為了方便地實現(xiàn)相應(yīng)調(diào)整信息的存儲，通常采用基于熔絲的存儲電路作為存儲媒介。

針對不應(yīng)用的芯片，其所需的調(diào)整信息存儲位數(shù)往往不盡相同。例如：芯片A的功能對電流的精確度要求極高，需要用比較多的二進制位數(shù)才能調(diào)整到所需的精度以內(nèi)，比如5位；然而芯片B雖然對電流的精度敏感，但不需要那么精確，2位的調(diào)整精度就可以，再多的位數(shù)則會浪費資源；芯片C除了對電流有調(diào)整需求外還對電壓有調(diào)整需求，這里就需要有足夠相應(yīng)的存儲位數(shù)分別對應(yīng)于電流與電壓的調(diào)整。

目前還沒有能夠采取一種通用的模擬電路模塊化設(shè)計方法來設(shè)計存儲電路，該方法將會明顯地提高存儲電路的設(shè)計效率以及模塊的穩(wěn)定性。

技術(shù)實現(xiàn)要素：

本申請的目的是針對現(xiàn)有技術(shù)中存在的上述不足，提出了一種用于校準模擬集成電路的方法及裝置。

本申請?zhí)峁┮环N用于校準模擬集成電路的裝置，所述裝置包括存儲陣列單元、存儲信息監(jiān)測單元以及邏輯控制單元；其中，所述存儲陣列單元根據(jù)燒寫控制信號，存儲模擬集成電路的校準信息；根據(jù)熔絲檢測選通信號，通過檢測節(jié)點輸出存儲的校準信息給所述存儲信息監(jiān)測單元；所述存儲信息監(jiān)測單元根據(jù)所述邏輯控制單元的檢測使能控制信號，通過所述檢測節(jié)點對所述校準信息進行檢測，并輸出檢測結(jié)果輸出信號給所述邏輯控制單元；所述邏輯控制單元通過輸出地址選擇信號、讀使能信號、寫使能信號以及檢測使能控制信號，來控制所述校準信息的存儲和檢測；其中，所述地址選擇信號和讀使能信號組成所述熔絲檢測選通信號，所述地址選擇信號和所述寫使能信號組成所述燒寫控制信號，所述地址選擇信號選中存儲陣列單元中的一個或多個存儲單元。

在第一種可能實現(xiàn)的方式中，所述存儲陣列單元包括至少一個存儲單元，所述存儲單元包括熔絲、第一開關(guān)以及第二開關(guān)；其中，所述熔絲的一端與電源相連，另一端與所述第一開關(guān)以及所述第二開關(guān)的一端相連；所述第一開關(guān)的另一端與檢測節(jié)點相連；所述第二開關(guān)的另一端接地。

在第二種可能實現(xiàn)的方式中，所述存儲信息監(jiān)測單元包括熔絲偏置模塊和比較器；所述比較器的一端輸入基準參考電壓，另一端與所述檢測節(jié)點和所述熔絲偏置模塊相連，比較器的輸出作為所述存儲信息檢測單元的輸出；其中，所述熔絲偏置模塊，由直接接地的電流源或電阻構(gòu)成。

結(jié)合第二種可能的實現(xiàn)方式，在第三種可能的實現(xiàn)方式中，所述熔絲偏置模塊基于所述熔絲通斷狀態(tài)生成待檢電壓，所述待檢電壓與所述基準參考電壓輸入比較器，所述比較器輸出比較結(jié)果。

在第四種可能實現(xiàn)的方式中，所述存儲陣列單元在所述燒寫控制信號的控制下，對一個或多個所述存儲單元同時進行燒寫操作；所述存儲信息檢測單元每次只對一個所述存儲單元進行校準信息的檢測。

在第五種可能實現(xiàn)的方式中，當需要更改存儲單元位數(shù)時，更改存儲單元陣列中存儲單元數(shù)目，且同時更改所述邏輯控制單元中地址選擇信號。

在第六種可能實現(xiàn)的方式中，當所述邏輯控制單元不需要進行所述校準信息燒寫操作以及檢測時，所述邏輯控制單元可以關(guān)閉所述存儲陣列單元和所述存儲信息監(jiān)測單元，以便節(jié)省功耗。

本申請?zhí)峁┑男誓M集成電路，當需要更改存儲單元位數(shù)時，只需更改存儲單元陣列中的存儲單元復(fù)用數(shù)目，并且在邏輯控制單元代碼中增加相應(yīng)的地址選擇控制即可，明顯地提高存儲電路的設(shè)計效率以及模塊的穩(wěn)定性。

附圖說明

為了更清楚說明本實用新型實施例的技術(shù)方案，下面將對實施例描述中所需使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本實用新型實施例提供的一種用于校準模擬集成電路的結(jié)構(gòu)示意圖；

圖2為本實用新型實施例提供的一種存儲單元電路示意圖；

圖3為本實用新型實施例提供的一種存儲信息檢測單元電路示意圖；

圖4為本實用新型實施例提供的一種用于校準模擬集成電路的方法流程示意圖。

具體實施方式

下面通過附圖和實施例，對本實用新型的技術(shù)方案做進一步的詳細描述。

下面以圖1為例，對本實用新型實施例進行詳細說明。圖1為本實用新型實施例提供的一種用于校準模擬集成電路的結(jié)構(gòu)示意圖。

如圖1所示，所述裝置包括存儲陣列單元、存儲信息監(jiān)測單元以及邏輯控制單元。

具體地，所述存儲陣列單元根據(jù)燒寫控制信號，存儲模擬集成電路的校準信息；根據(jù)熔絲檢測選通信號，通過檢測節(jié)點輸出存儲的校準信息給所述存儲信息監(jiān)測單元；所述存儲信息監(jiān)測單元根據(jù)所述邏輯控制單元的檢測使能控制信號，通過所述檢測節(jié)點對所述校準信息進行檢測，并輸出檢測結(jié)果輸出信號給所述邏輯控制單元；所述邏輯控制單元通過輸出地址選擇信號、讀使能信號、寫使能信號以及檢測使能控制信號，來控制所述校準信息的存儲和檢測；其中，所述地址選擇信號和讀使能信號組成所述熔絲檢測選通信號，所述地址選擇信號和所述寫使能信號組成所述燒寫控制信號。

需要說明的是，所述存儲陣列單元有N個存儲單元，N為大于1的整數(shù)；且每一個存儲單元對應(yīng)一個檢測節(jié)點。

上述存儲陣列單元包括至少一個存儲單元。下面以圖2為例，對本實用新型實施例中的存儲單元進行說明。如圖2所示，圖2為本實用新型實施例提供的一種存儲單元電路示意圖。

具體地，所述存儲單元包括熔絲F1、第一開關(guān)S1以及第二開關(guān)S2；其中，所述熔絲F1的一端與電源相連，另一端與所述第一開關(guān)S1以及所述第二開關(guān)S2的一端相連；所述第一開關(guān)S1的另一端與檢測節(jié)點相連；所述第二開關(guān)S2的另一端接地。

在燒寫的過程中，所述邏輯控制單元輸出地址選擇信號，選中待燒寫的存儲單元。當寫使能有效時，在選中的待燒寫的存儲單元中，開關(guān)S2導(dǎo)通以形成電源經(jīng)由熔絲F1及導(dǎo)通的開關(guān)S2到地的通路，以熔斷熔絲F1。此時，在選中的待燒寫的存儲單元中的熔絲檢測選通信號以及存儲信息檢測單元中檢測使能信號均處于無效狀態(tài)。

圖3為本實用新型實施例提供的一種存儲信息檢測單元電路示意圖。具體地，所述存儲信息監(jiān)測單元包括熔絲偏置模塊和比較器；所述比較器的一端輸入基準參考電壓，另一端與所述檢測節(jié)點和所述熔絲偏置模塊相連，比較器的輸出作為所述存儲信息檢測單元的輸出；其中，所述熔絲偏置模塊，由直接接地的電流源或電阻構(gòu)成。

在檢測過程中，由邏輯控制單元輸出地址選擇信號，選通唯一的存儲單元，控制存儲單元中的熔絲檢測選通信號以及存儲信息檢測單元中的檢測使能控制信號有效。此時，形成從電源經(jīng)由熔絲F1、導(dǎo)通的開關(guān)S1、檢測節(jié)點、熔絲偏置模塊到地的電流通路，并在比較器的輸入端和檢測節(jié)點生成相關(guān)的待檢電壓用于檢測熔絲狀態(tài)。待檢電壓表征了熔絲通斷的狀態(tài)。通過熔絲是否熔斷的狀態(tài)表示存儲數(shù)據(jù)的邏輯值。

具體地，所述熔絲偏置模塊基于所述熔絲通斷狀態(tài)生成待檢電壓，所述待檢電壓與所述基準參考電壓輸入比較器，所述比較器輸出比較結(jié)果。比較器是通過待檢電壓與基準參考電壓的高低比較來確定熔絲通斷狀態(tài)。所述熔絲偏置模塊可由到地的電流源或電阻構(gòu)成。

需要說明的是，基準參考電壓可由電阻串分壓或帶隙基準電路產(chǎn)生，本實用新型實施例對此不作限定。

當邏輯控制單元接收并鎖存相應(yīng)的檢測結(jié)果后，則會更改地址選擇信號以檢測下一個存儲單元。以此類推直至將存儲單元陣列中的N個存儲單元檢測完畢為止，此時邏輯控制單元鎖存輸出存儲內(nèi)容，并關(guān)閉存儲單元陣列和存儲信息檢測單元以節(jié)省功耗。

具體地，所述存儲陣列單元在所述燒寫控制信號的控制下，對一個或多個所述存儲單元同時進行燒寫操作；所述存儲信息檢測單元每次只對一個所述存儲單元進行校準信息的檢測。

所述地址選擇信號可以同時選擇m個所述存儲單元，m為大于或等于1的整數(shù)。

具體地，當需要更改存儲單元位數(shù)時，更改存儲單元陣列中存儲單元數(shù)目，且同時更改所述邏輯控制單元中地址選擇信號。

當設(shè)計中需要更改存儲單元位數(shù)時，只需更改存儲單元陣列中的存儲單元電路模塊數(shù)目N，并且在邏輯控制單元代碼中增加相應(yīng)的地址選擇即可。該改變在電路設(shè)計中僅需改變存儲單元電路的復(fù)用數(shù)目而無需引入新的電路以達到設(shè)計的靈活應(yīng)用。

具體地，當所述邏輯控制單元不需要進行所述校準信息燒寫操作以及檢測時，所述邏輯控制單元可以關(guān)閉所述存儲陣列單元和所述存儲信息監(jiān)測單元，以便節(jié)省功耗。

下面以圖4為例，對本實用新型實施例提供的一種用于校準模擬集成電路的方法進行說明。圖4為本實用新型實施例提供的一種用于校準模擬集成電路的方法流程示意圖。

如圖4所示，方法包括步驟S401-S402：

S401，根據(jù)燒寫控制信號，存儲模擬集成電路的校準信息。

存儲陣列單元接收的地址選擇信號和讀使能信號組成所述燒寫控制信號。

S402，根據(jù)熔絲檢測選通信號，通過檢測節(jié)點輸出所述校準信息以便于進行檢測，檢測后輸出檢測結(jié)果輸出信號。

所述存儲陣列單元接收的地址選擇信號和讀使能信號組成所述熔絲檢測選通信號。所述地址選擇信號、所述讀使能信號以及所述寫使能信號由邏輯控制單元輸入所述存儲陣列單元。

在上述方法中，所述方法還包括：在所述燒寫控制信號執(zhí)行燒寫操作時，關(guān)閉與所述燒寫操作無關(guān)的功能；或者在所述熔絲檢測選通信號執(zhí)行所述校準信息檢測操作時，關(guān)閉與所述檢測操作無關(guān)的功能，以便于節(jié)省功耗。

在上述方法中，所述方法還包括：當需要更改存儲單元位數(shù)時，更改存儲單元陣列中存儲單元數(shù)目，且同時更改所述邏輯控制單元中地址選擇信號。

本申請?zhí)峁┑男誓M集成電路，當需要更改存儲單元位數(shù)時，只需更改存儲單元陣列中的存儲單元復(fù)用數(shù)目，并且在邏輯控制單元代碼中增加相應(yīng)的地址選擇控制即可，明顯地提高存儲電路的設(shè)計效率以及模塊的穩(wěn)定性。

以上所述的具體實施方式，對本實用新型的目的、技術(shù)方案和有益結(jié)果進行了進一步詳細說明，所應(yīng)理解的是，以上所述僅為本實用新型的具體實施方式而已，并不用于限定本實用新型的保護范圍，凡在本實用新型的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應(yīng)包含在本實用新型的保護范圍之內(nèi)。