本實用新型涉及存儲器設計領域，特別涉及一種改善靈敏放大器頻率限制的控制電路。

背景技術：

靈敏放大器廣泛應用于存儲器的讀操作，用于把位線上的小信號放大成數字信號。靈敏放大器及其控制電路的頻率上限，往往決定了采用該靈敏放大器及其控制電路的存儲器系統的頻率上限。

請參閱圖1，圖1為典型靈敏放大器電路設計原理圖。包括，下拉放大NMOS晶體管N0、N1，上拉放大PMOS晶體管P2、P3，電流開關NMOS晶體管N2，放大線SL/SL_N預充電與均衡PMOS晶體管P4-P6，輸出驅動反相器I0、I1，輸入開關PMOS晶體管P0、P1。

輸入電壓正IN_P接P0的源端。輸入電壓反IN_N接P1的源端。讀使能反RE_N接P0、P1的柵端。放大線SL接N0、P0、P2、P4的漏端，接N1、P3的柵端，接P6的源端，接反相器I0的輸入。放大線反SL_N接N1、P1、P3、P5、P6的漏端，接N2、P4的柵端，接反相器I1的輸入。電源電壓VDD接P2、P3、P4、P5的源端。虛地Virtual_VSS接N0、N1的源端，接N2的漏端。靈敏放大器使能SAE接N2、P0、P1的柵端。地VSS接N2的源端。輸出電壓正SO接反相器I1的輸出。輸出電壓反SO_N接反相器I0的輸出。靈敏放大器預充電反PRE_N接P4-P5的柵端。

請參閱圖2，圖2為現有技術的靈敏放大器控制電路(產生控制信號)設計原理圖。包括，反相器I0～15，兩輸入與非門I6、I7。靈敏放大器延時SADLY接反相器I0的輸入。第一靈敏放大器延時反SAE_N1接反相器I0的輸出，接反相器I1的輸入，還連接兩輸入與非門I7的一個輸入。靈敏放大器使能SAE接反相器I1的輸出和反相器I2的輸入。第二靈敏放大器延時反SAE_N2接反相器I2的輸出，還連接兩輸入與非門I6的一個輸入。讀使能RE接反相器I3的輸入。第一讀使能反RE_N1接反相器I3的輸出和反相器I4的輸入。讀使能延時RE_D接反相器I4的輸出和反相器I5的輸入，還連接兩輸入與非門I6的另一個輸入。第二讀使能反RE_N2接反相器I5的輸出和兩輸入與非門I7的另一個輸入。讀使能反RE_N連接兩輸入與非門I6的輸出。靈敏放大器預充電反PRE_N接兩輸入與非門I7的輸出。

現結合圖3，圖3為現有技術的靈敏放大器控制電路及靈敏放大器工作波形圖，來說明現有技術的靈敏放大器控制電路的工作原理及其頻率限制。

在靈敏放大器不工作時，靈敏放大器預充電反PRE_N為低，預充電PMOS管P4、P5和均衡管P6導通，放大線SL和放大線反SL_N保持在電源電壓VDD。讀使能反RE_N為高，因此輸入開關PMOS晶體管P0、P1關斷。同時，靈敏放大器使能SAE為低，電流開關NMOS晶體管N2關斷，虛地Virtual_VSS保持在VDD-Vtn，Vtn為NMOS晶體管N0、N1的閾值電壓。

靈敏放大器工作時分為三個階段，首先為輸入電壓傳播階段、其次為靈敏放大器放大階段，最后是放大線預充電與均衡電階段。

輸入電壓傳播階段從靈敏放大器預充電反PRE_N的上升沿到靈敏放大器使能SAE的上升沿，假設這段時間為T1。在系統時鐘CLK的上升沿，經過一段延時后，讀使能RE有效。讀使能RE的上升沿觸發(fā)靈敏放大器預充電反PRE_N變高，P4-P6關斷；同時觸發(fā)讀使能反RE_N變低，輸入開關管P0、P1導通，輸入電壓正IN_P和輸入電壓反IN_N間的電壓差將傳到靈敏放大器的放大線SL和放大線反SL_N之間，使放大線SL和放大線反SL_N之間建立一定的電壓差，直到該電壓差達到靈敏放大器的失調電壓。

靈敏放大器放大階段從靈敏放大器使能SAE的上升沿到靈敏放大器預充電反PRE_N的下降沿，假設這段時間為T2。靈敏放大器延時SADLY的上升沿觸發(fā)讀使能RE變高，輸入開關管P0、P1關斷；同時觸發(fā)靈敏放大器使能SAE變高，電流開關NMOS晶體管N2打開，將虛地Virtual_VSS放電到地。此時，放大線SL和放大線反SL_N其中一個為電源電壓VDD，另一個為VDD-ΔVin，ΔVin為放大線SL和放大線反SL_N之間的電壓差。為方便描述，現假設放大線SL為VDD，放大線反SL_N為VDD-ΔVin。下拉NMOS晶體管N0、N1打開，放大線SL和放大線反SL_N開始下降。此時，N0、N1工作在飽和區(qū)，其電流與其過驅動電壓的平方成正比。放大線SL所接的下拉NMOS晶體管N1的過驅動器電壓大，因此電流大，對放大線反SL_N放電快；反之，放大線反SL_N所接的下拉NMOS晶體管N0過驅動器電壓小，因此電流小，對放大線SL放電慢。放電快的放大線反SL_N首先到達上拉PMOS晶體管P2的閾值電壓，P2導通，P2對放大線SL充電，放大線SL開始回升，直到回到電源電壓VDD。同時，放大線反SL_N繼續(xù)放電，直到放電到地VSS為止。

放大線SL/SL_N的預充電與均衡階段，從預充電反PRE_N的下降沿，到放大線SL和放大線反SL_N都回到預充電電平VDD，假設這段時間為T3。靈敏放大器延時SADLY的下降沿觸發(fā)靈敏放大器使能SAE變低，電流開關NMOS晶體管N2關斷，同時觸發(fā)靈敏放大器預充電反PRE_N變低，預充電與均衡PMOS晶體管P4-P6打開，P6將SL_N充回預充電電平VDD。

綜上所述，對于現有技術的靈敏放大器控制電路及靈敏放大器，輸入電壓傳播階段、靈敏放大器放大階段，和放大線預充電與均衡階段所需要的時間分別為T1、T2，T3。那么現有技術的靈敏放大器控制電路及靈敏放大器完成一次靈敏放大操作所需要的時間TCKSA＝T1+T2+T3。假設采用該靈敏放大器控制電路及靈敏放大器的系統時鐘CLK的周期為TCK，由于靈敏放大器預充電反PRE_N的上升沿由讀使能RE的上升沿觸發(fā)，而讀使能RE又是由系統時鐘CLK經過延時以后得到，因此靈敏放大器預充電反PRE_N的周期(上升沿到上升沿延時)與系統時鐘CLK的周期相同為TCK。要確?，F有技術的靈敏放大器控制電路及靈敏放大器在一個系統時鐘周期TCK內完成靈敏放大操作的條件為TCKSA＝T1+T2+T3<＝TCK，即系統時鐘CLK的周期TCK>＝T1+T2+T3，由此可以推導出采用現有技術的靈敏放大器控制電路及靈敏放大器的系統時鐘的最小周期TCK_MIN＝T1+T2+T3。靈敏放大器能夠工作的最小周期為TCK_MIN，但系統希望工作的周期更小，靈敏放大器成為了瓶頸。當系統時鐘CLK的周期TCK小于TCK_MIN時，靈敏放大器就無法可靠工作，進而限制了系統的性能。

技術實現要素：

為了解決現有的靈敏放大器控制電路對應的系統時鐘周期范圍太小，限制系統性能的技術問題，本實用新型提供一種改善靈敏放大器頻率限制的控制電路。

本實用新型的技術解決方案：

一種改善靈敏放大器頻率限制的控制電路，其特殊之處在于：包括反相器U0、反相器U1、反相器U2、反相器U3、兩輸入與門U4、延時單元U5、兩輸入與非門U6和兩輸入與非門U7，所述反相器U0的輸入端接靈敏放大器延時SADLY，反相器U0的輸出端分別與反相器U1的輸入端和兩輸入與非門U7的一個輸入端連接，反相器U1的輸出端輸出靈敏放大器使能SAE，同時反相器U1輸出靈敏放大器使能SAE與反相器U2的輸入端連接，所述反相器U2的輸出端與兩輸入與非門U6的一個輸入端連接；

讀使能RE分別與延時單元U5的輸入端和兩輸入與門U4的一個輸入端連接，所述延時單元U5的輸出端與兩輸入與門U4的另一個輸入端連接，所述兩輸入與門U4的輸出端分別與兩輸入與非門U6的另一個輸入端以及反相器U3的輸入端連接，所述反相器U3的輸出端與兩輸入與非門U7的另一個輸入端連接，兩輸入與非門U7的輸出端輸出靈敏放大器預充電反PRE_N，兩輸入與非門U6的輸出端輸出讀使能反RE_N。

上述延遲單元將讀使能RE延遲TD后得到讀使能延時RE_DLY，讀使能RE和讀使能延時RE_DLY經過兩輸入與門U4后得到窄脈沖寬度讀使能RE_CHOP，窄脈沖寬度讀使能RE_CHOP的上升沿觸發(fā)靈敏放大器預充電反PRE_N變高。、

本實用新型所具有的效果：

本實用新型所提供的一種改善靈敏放大器頻率限制的控制電路，對系統時鐘的最小周期進行了改善，將TCK_MIN變小，擴寬了系統時鐘的周期范圍，提高了系統性能。

附圖說明

圖1為典型靈敏放大器電路設計原理圖。

圖2為現有技術的靈敏放大器控制電路設計原理圖。

圖3為現有技術的靈敏放大器控制電路及靈敏放大器工作波形圖。

圖4為本實用新型的一種改善靈敏放大器頻率限制的控制電路設計原理圖。

圖5為本實用新型的一種改善靈敏放大器頻率限制的控制電路及靈敏放大器工作波形圖。

具體實施方式

下面結合附圖對本實用新型的實施方式做進一步描述。

如圖4所示，圖4為本實用新型的一種改善靈敏放大器頻率限制的控制電路設計原理圖。包括，反相器U0～U3，延時單元U5，兩輸入與門U4，兩輸入與非門U6、U7。靈敏放大器延時SADLY接反相器U0的輸入。第一靈敏放大器延時反SAE_N1接反相器U0的輸出，接反相器U1的輸入，還連接兩輸入與非門U7的一個輸入。靈敏放大器使能SAE接反相器U1的輸出和反相器U2的輸入。第二靈敏放大器延時反SAE_N2接反相器U2的輸出，還連接兩輸入與非門U6的一個輸入。讀使能RE接延時單元U5的輸入，還連接兩輸入與門U4的一個輸入。讀使能延時RE_DLY接延時單元U5的輸出和兩輸入與門U4的另一個輸入。窄脈沖寬度讀使能RE_CHOP接兩輸入與門U4的輸出和反相器U3的輸入，還連接兩輸入與非門U6的另一個輸入。第二讀使能反RE_N2接反相器U5的輸出和兩輸入與非門U7的另一個輸入。讀使能反RE_N連接兩輸入與非門U6的輸出。靈敏放大器預充電反PRE_N接兩輸入與非門U7的輸出。

現結合圖5，圖5為本實用新型的一種改善靈敏放大器頻率限制的控制電路及靈敏放大器工作波形圖，來說明本實用新型的一種改善靈敏放大器頻率限制的控制電路的工作原理。

在靈敏放大器不工作時，靈敏放大器預充電反PRE_N為低，預充電PMOS管P4、P5和均衡管P6導通，放大線SL和放大線反SL_N保持在電源電壓VDD。讀使能反RE_N為高，因此輸入開關PMOS晶體管P0、P1關斷。同時，靈敏放大器使能SAE為低，電流開關NMOS晶體管N2關斷，虛地Virtual_VSS保持在VDD-Vtn，Vtn為NMOS晶體管N0、N1的閾值電壓。

靈敏放大器工作時分為三個階段，首先為輸入電壓傳播階段、其次為靈敏放大器放大階段，最后是放大線預充電與均衡電階段。

輸入電壓傳播階段從靈敏放大器預充電反PRE_N的上升沿到靈敏放大器使能SAE的上升沿，假設這段時間為T1′。在系統時鐘CLK的上升沿，經過一段延時后，讀使能RE有效。讀使能RE的經過圖4中延時單元U5延時TD后得到讀使能延時RE_DLY。讀使能RE和讀使能延時RE_DLY經過兩輸入與門U4相與后得到窄脈沖寬度讀使能RE_CHOP。窄脈沖寬度讀使能RE_CHOP的上升沿觸發(fā)靈敏放大器預充電反PRE_N變高，P4-P6關斷；同時觸發(fā)讀使能反RE_N變低，輸入開關管P0、P1導通，輸入電壓正IN_P和輸入電壓反IN_N間的電壓差將傳到靈敏放大器的放大線SL和放大線反SL_N之間，使放大線SL和放大線反SL_N之間建立一定的電壓差，直到該電壓差達到靈敏放大器的失調電壓。

靈敏放大器放大階段從靈敏放大器使能SAE的上升沿到靈敏放大器預充電反PRE_N的下降沿，假設這段時間為T2。靈敏放大器延時SADLY的上升沿觸發(fā)讀使能RE變高，輸入開關管P0、P1關斷；同時觸發(fā)靈敏放大器使能SAE變高，電流開關NMOS晶體管N2打開，將虛地Virtual_VSS放電到地。此時，放大線SL和放大線反SL_N其中一個為電源電壓VDD，另一個為VDD-ΔVin，ΔVin為放大線SL和放大線反SL_N之間的電壓差。為方便描述，現假設放大線SL為VDD,放大線反SL_N為VDD-ΔVin。下拉NMOS晶體管N0、N1打開，放大線SL和放大線反SL_N開始下降。此時，N0、N1工作在飽和區(qū)，其電流與其過驅動電壓的平方成正比。放大線SL所接的下拉NMOS晶體管N1的過驅動器電壓大，因此電流大，對放大線反SL_N放電快；反之，放大線反SL_N所接的下拉NMOS晶體管N0過驅動器電壓小，因此電流小，對放大線SL放電慢。放電快的放大線反SL_N首先到達上拉PMOS晶體管P2的閾值電壓，P2導通，P2對放大線SL充電，放大線SL開始回升，直到回到電源電壓VDD。同時，放大線反SL_N繼續(xù)放電，直到放電到地VSS為止。

放大線SL/SL_N的預充電與均衡階段，從預充電反PRE_N的下降沿，到放大線SL和放大線反SL_N都回到預充電電平VDD，假設這段時間為T3。靈敏放大器延時SADLY的下降沿觸發(fā)靈敏放大器使能SAE變低，電流開關NMOS晶體管N2關斷，同時觸發(fā)靈敏放大器預充電反PRE_N變低，預充電與均衡PMOS晶體管P4-P6打開，P6將SL_N充回預充電電平VDD。

綜上所述，對于本實用新型的一種改善靈敏放大器頻率限制的控制電路及靈敏放大器，輸入電壓傳播階段、靈敏放大器放大階段，和放大線預充電與均衡階段所需要的時間分別為T1′、T2，T3。那么本實用新型的一種改善靈敏放大器頻率限制的控制電路及靈敏放大器完成一次靈敏放大操作所需要的時間TCKSA′＝T1′+T2+T3。假設采用一種改善靈敏放大器頻率限制的控制電路及靈敏放大器的系統時鐘CLK的周期為TCK′，由于靈敏放大器預充電反PRE_N的上升沿由窄脈沖寬度讀使能RE_CHOP的上升沿觸發(fā)，而窄脈沖寬度讀使能RE_CHOP又是由經過系統時鐘CLK延時后的讀使能RE經過延時以后得到，因此靈敏放大器預充電反PRE_N的周期(上升沿到上升沿延時)與系統時鐘CLK的周期相同為TCK′。要確保一種改善靈敏放大器頻率限制的控制電路及靈敏放大器在一個系統時鐘周期TCK′內完成靈敏放大操作的條件為TCKSA′＝T1′+T2+T3<＝TCK′，即系統時鐘CLK的周期TCK′>＝T1′+T2+T3，由此可以推導出采用本實用新型的一種改善靈敏放大器頻率限制的控制電路及靈敏放大器系統的最小時鐘周期TCK_MIN′＝T1′+T2+T3。與現有技術的靈敏放大器控制電路及靈敏放大器不同，本實用新型的靈敏放大器預充電反PRE_N的上升沿是由讀使能RE經過TD延時后的窄脈沖寬度讀使能RE_CHOP的上升沿觸發(fā)，因而輸入電壓傳播階段的時間T1′被壓縮了，即T1′＝T1-TD。那么本實用新型相對于現有技術，對于系統的最小時鐘周期的改善ΔTCK＝TCK_MIN-TCK_MIN′＝(T1+T2+T3)-(T1′+T2+T3)；將T1′＝T1-TD帶入上面的公式，得到ΔTCK＝(T1+T2+T3)-(T1+T2+T3-TD)＝TD。相比現有技術，采用本實用新型的一種改善靈敏放大器頻率限制的控制電路及靈敏放大器的系統時鐘的最小周期改善了TD，TD為圖4中延時單元U5的延時。