本實(shí)用新型涉及存儲(chǔ)器技術(shù)領(lǐng)域，尤其涉及一種選通開關(guān)電路及包含該電路的存儲(chǔ)器。

背景技術(shù)：

快閃存儲(chǔ)器(flash memory)是一種非易失性存儲(chǔ)器(Non-volatile memory)，其內(nèi)部采用非線性宏單元模式，具有容量大，改寫速度快等優(yōu)點(diǎn)，適用于大量數(shù)據(jù)的存儲(chǔ)。

在flash存儲(chǔ)器中，一個(gè)存儲(chǔ)單元可看作為一個(gè)金屬氧化物半導(dǎo)體場效晶體管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)。圖1是一種常見的MOSFET結(jié)構(gòu)圖，包括柵極20、源極21、漏極22、P型硅半導(dǎo)體襯底23、以及隧穿氧化層24。其相互間的連接為：P型硅半導(dǎo)體襯底23擴(kuò)散出兩個(gè)N型區(qū)，P型硅半導(dǎo)體襯底23上方覆蓋一層隧穿氧化層24，最后在N型區(qū)上方用腐蝕的方法做成兩個(gè)孔，用金屬化的方法分別在絕緣層上及兩個(gè)孔內(nèi)做成三個(gè)電極：柵極20、源極21和漏極22，源極21和漏極22分別對應(yīng)兩個(gè)N型區(qū)且柵極20為存儲(chǔ)單元的字線，漏極22為存儲(chǔ)單元的位線。進(jìn)一步的，柵極20又包括控制柵極201、多晶硅層間電介質(zhì)202(Inter Poly Dielectric,IPD)、浮動(dòng)?xùn)艠O203，且浮動(dòng)?xùn)艠O203存儲(chǔ)電荷。flash存儲(chǔ)器通過改變浮動(dòng)?xùn)艠O203中電子的數(shù)量來存儲(chǔ)數(shù)據(jù)。

在對flash存儲(chǔ)器中的存儲(chǔ)單元進(jìn)行讀取操作時(shí)，施加讀電壓后，存儲(chǔ)單元產(chǎn)生電流，將流過存儲(chǔ)單元的電流與基準(zhǔn)電流通過電流比較器進(jìn)行比較，若電流比較器輸出高電平，則表示所述存儲(chǔ)單元當(dāng)前的存儲(chǔ)狀態(tài)為擦除態(tài)，即讀出的數(shù)據(jù)為“1”；若電流比較器輸出低電平，則表示所述存儲(chǔ)單元當(dāng)前的存儲(chǔ)狀態(tài)為編程態(tài)，即讀出的數(shù)據(jù)為“0”。具體的，可以參見圖2所示的對存儲(chǔ)單元進(jìn)行讀操作時(shí)的電路結(jié)構(gòu)示意圖，將存儲(chǔ)單元的漏極22通過選通開關(guān)電路25將漏極22與電流比較器26的輸入端SENBL連通，通過將流過漏極22的電流與電流比較器26的參考電流IREF進(jìn)行比較，得出存儲(chǔ)單元當(dāng)前的存儲(chǔ)狀態(tài)；進(jìn)一步地，參見圖3所示的現(xiàn)有技術(shù)中常用的選通開關(guān)電路25的電路結(jié)構(gòu)圖，其包括存儲(chǔ)單元連接端，與存儲(chǔ)單元的漏極22相連；還包括共用開關(guān)管hn2、讀開關(guān)管hn3、編程開關(guān)管hn4和放電開關(guān)管hn1，以及讀輸入端SENBL和編程輸入端PGMBL。當(dāng)對存儲(chǔ)單元進(jìn)行讀操作時(shí)，存儲(chǔ)單元的漏極22與選通開關(guān)電路25中的輸入端對應(yīng)連接，通過第一讀控制信號(hào)YA_S控制共用開關(guān)管hn2的導(dǎo)通，通過第二讀控制信號(hào)YB_S控制讀開關(guān)管hn3的導(dǎo)通，因此連通了存儲(chǔ)單元的漏極22與電流比較器26的輸入端SENBL之間的通路。在對存儲(chǔ)單元進(jìn)行編程操作時(shí)，則需要通過第一編程控制信號(hào)YA_P控制共用開關(guān)管hn2的導(dǎo)通，通過第二編程控制信號(hào)YB_P控制編程開關(guān)管hn4的導(dǎo)通，因此連通了存儲(chǔ)單元的漏極22與編程輸入端PGMBL之間的通路。

顯然，要連通存儲(chǔ)單元的漏極22與電流比較器26的讀輸入端SENBL之間的通路需要導(dǎo)通共用開關(guān)管hn2和讀開關(guān)管hn3這兩個(gè)開關(guān)管，導(dǎo)通電阻為共用開關(guān)管hn2和讀開關(guān)管hn3的電阻和，因此導(dǎo)通電阻大，要想得到理想的讀取電壓，大的導(dǎo)通電阻會(huì)使對存儲(chǔ)單元的漏極的充電時(shí)間變得更長，進(jìn)而導(dǎo)致讀取速度變慢，同時(shí)對電流比較器26的設(shè)計(jì)要求更高；同時(shí)，控制共用開關(guān)管hn2導(dǎo)通的第一讀控制信號(hào)YA_S與控制讀開關(guān)管hn3導(dǎo)通的第二讀控制信號(hào)YB_S之間需要協(xié)同進(jìn)行，增加了整個(gè)讀操作的復(fù)雜度。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型實(shí)施例提供一種選通開關(guān)電路及包含該電路的存儲(chǔ)器，實(shí)現(xiàn)了在對存儲(chǔ)單元進(jìn)行讀操作時(shí)，減小所述選通開關(guān)電路的導(dǎo)通電阻，增加導(dǎo)通速度，進(jìn)而提高了讀取速度。

第一方面，本實(shí)用新型實(shí)施例提供一種選通開關(guān)電路，該電路包括：

存儲(chǔ)單元連接端、讀開關(guān)管、編程開關(guān)管、讀輸入端和編程輸入端，所述讀開關(guān)管的數(shù)量為一個(gè)，所述讀輸入端通過讀開關(guān)管與存儲(chǔ)單元連接端連接，用于在接收到讀控制信號(hào)時(shí)導(dǎo)通所述存儲(chǔ)單元連接端和讀輸入端。

進(jìn)一步地，所述編程開關(guān)管的數(shù)量為兩個(gè)，所述編程輸入端通過串聯(lián)的兩個(gè)編程開關(guān)管與存儲(chǔ)單元連接端連接，用于在分別接收到兩個(gè)編程控制信號(hào)時(shí)導(dǎo)通所述存儲(chǔ)單元連接端和編程輸入端。

進(jìn)一步地，所述電路還包括：放電開關(guān)管，所述存儲(chǔ)單元連接端通過所述放電開關(guān)管接地，用于在放電信號(hào)的控制下進(jìn)行放電。

示例性地，所述開關(guān)管為MOS管。

第二方面，本實(shí)用新型實(shí)施例還提供一種存儲(chǔ)器，包括存儲(chǔ)單元、選通開關(guān)電路和電流比較器，所述選通開關(guān)電路采用上述第一方面所述的選通開關(guān)電路。

本實(shí)用新型實(shí)施例提供的一種選通開關(guān)電路，包括存儲(chǔ)單元連接端、讀開關(guān)管、編程開關(guān)管、讀輸入端和編程輸入端，所述讀開關(guān)管的數(shù)量為一個(gè)，所述讀輸入端通過讀開關(guān)管與存儲(chǔ)單元連接端連接，用于在接收到讀控制信號(hào)時(shí)導(dǎo)通所述存儲(chǔ)單元連接端和讀輸入端；該電路通過控制一個(gè)讀開關(guān)管導(dǎo)通所述讀輸入端與存儲(chǔ)單元連接端之間的通路，實(shí)現(xiàn)了在對存儲(chǔ)單元進(jìn)行讀操作時(shí)，減小所述選通開關(guān)電路的導(dǎo)通電阻，增加導(dǎo)通速度，進(jìn)而提高讀取速度的目的。

附圖說明

圖1是flash芯片中一種作為存儲(chǔ)單元的金屬氧化物半導(dǎo)體場效晶體管的結(jié)構(gòu)圖；

圖2是現(xiàn)有技術(shù)中對存儲(chǔ)單元進(jìn)行讀操作時(shí)的電路結(jié)構(gòu)示意圖；

圖3是現(xiàn)有技術(shù)中的選通開關(guān)電路的電路結(jié)構(gòu)圖；

圖4是本實(shí)用新型實(shí)施例一中的一種選通開關(guān)電路的結(jié)構(gòu)示意圖；

圖5是本實(shí)用新型實(shí)施例一中的另一種選通開關(guān)電路的結(jié)構(gòu)示意圖；

圖6是本實(shí)用新型實(shí)施例二中的一種選通開關(guān)電路的結(jié)構(gòu)示意圖；

圖7是本實(shí)用新型實(shí)施例二中的另一種選通開關(guān)電路的結(jié)構(gòu)示意圖；

圖8是本實(shí)用新型實(shí)施例三中的一種存儲(chǔ)器的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例對本實(shí)用新型作進(jìn)一步的詳細(xì)說明?？梢岳斫獾氖?，此處所描述的具體實(shí)施例僅僅用于解釋本實(shí)用新型，而非對本實(shí)用新型的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與本實(shí)用新型相關(guān)的部分而非全部結(jié)構(gòu)。

實(shí)施例一

圖4為本實(shí)用新型實(shí)施例一提供的一種選通開關(guān)電路的結(jié)構(gòu)示意圖，本實(shí)施例可適用于在對flash存儲(chǔ)器進(jìn)行讀操作時(shí)，通過所述選通開關(guān)電路導(dǎo)通存儲(chǔ)單元的漏極端與電流比較器的輸入端之間的通路。參見圖4，本實(shí)施例提供的選通開關(guān)電路具體包括如下：

存儲(chǔ)單元連接端COL<n:0>、讀開關(guān)管110、編程開關(guān)管120、讀輸入端SENBL和編程輸入端PGMBL，讀開關(guān)管110的數(shù)量為一個(gè)，讀輸入端SENBL通過讀開關(guān)管110與存儲(chǔ)單元連接端COL<n:0>連接，用于在接收到讀控制信號(hào)YA_S<n:0>時(shí)導(dǎo)通存儲(chǔ)單元連接端COL<n:0>和讀輸入端SENBL；

其中，存儲(chǔ)單元連接端COL<n:0>其實(shí)質(zhì)是從存儲(chǔ)單元的漏極端引出的端口，具體可參見圖1所示；讀輸入端SENBL的實(shí)質(zhì)是與電流比較器的輸入端連接在一起的；當(dāng)對存儲(chǔ)單元的讀操作開始時(shí)，通過讀控制信號(hào)YA_S<n:0>控制讀開關(guān)管110導(dǎo)通，將存儲(chǔ)單元的漏極端與電流比較器的輸入端導(dǎo)通，進(jìn)而將流過存儲(chǔ)單元的電流與電流比較器中的參考電流進(jìn)行比較，最終得到存儲(chǔ)單元當(dāng)前的存儲(chǔ)狀態(tài)是編程態(tài)“0”還是擦除態(tài)“1”。

需要解釋說明的是讀控制信號(hào)YA_S<n:0>、存儲(chǔ)單元連接端COL<n:0>中“<n:0>”的含義，因?yàn)橐粋€(gè)flash存儲(chǔ)器根據(jù)自身存儲(chǔ)容量的不同會(huì)有很多個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元是用來存儲(chǔ)數(shù)據(jù)的，因此不能避免的需要對每一個(gè)存儲(chǔ)單元進(jìn)行讀操作，為了提高讀操作的效率，每一個(gè)存儲(chǔ)單元的漏極與電流比較器的輸入端之間都會(huì)通過一個(gè)讀選通開關(guān)110進(jìn)行選通，因此“<n:0>”表示第一個(gè)存儲(chǔ)單元的讀控制信號(hào)YA_S<0>到第n+1個(gè)存儲(chǔ)單元的讀控制信號(hào)YA_S<n>，第一個(gè)存儲(chǔ)單元連接端COL<0>到第n+1個(gè)存儲(chǔ)單元連接端COL<n>；具體地，以n等于1為例，參見圖5所示的另一種選通開關(guān)電路的結(jié)構(gòu)示意圖，當(dāng)然n最小也可以等于0，此時(shí)表示只需要對一個(gè)存儲(chǔ)單元進(jìn)行讀操作。

本實(shí)施例提供的一種選通開關(guān)電路，包括存儲(chǔ)單元連接端、讀開關(guān)管、編程開關(guān)管、讀輸入端和編程輸入端，所述讀開關(guān)管的數(shù)量為一個(gè)，所述讀輸入端通過讀開關(guān)管與存儲(chǔ)單元連接端連接，用于在接收到讀控制信號(hào)時(shí)導(dǎo)通所述存儲(chǔ)單元連接端和讀輸入端；該電路通過控制一個(gè)讀開關(guān)管導(dǎo)通所述讀輸入端與存儲(chǔ)單元連接端之間的通路，實(shí)現(xiàn)了在對存儲(chǔ)單元進(jìn)行讀操作時(shí)，減小所述選通開關(guān)電路的導(dǎo)通電阻，導(dǎo)通電阻減小會(huì)使對存儲(chǔ)單元的漏極的充電時(shí)間變短，進(jìn)而增加導(dǎo)通速度，提高了讀取速度，同時(shí)對電流比較器的設(shè)計(jì)要求也相應(yīng)降低。

實(shí)施例二

圖6為本實(shí)用新型實(shí)施例二提供的一種選通開關(guān)電路結(jié)構(gòu)示意圖，本實(shí)施例在實(shí)施例一的基礎(chǔ)上進(jìn)行進(jìn)一步優(yōu)化，參見圖6所示，該選通開關(guān)電路具體包括：

存儲(chǔ)單元連接端COL<3:0>、讀開關(guān)管110、編程開關(guān)管120、讀輸入端SENBL和編程輸入端PGMBL，讀開關(guān)管110的數(shù)量為一個(gè)，讀輸入端SENBL通過讀開關(guān)管110與存儲(chǔ)單元連接端COL<3:0>連接，用于在接收到讀控制信號(hào)YA_S<3:0>時(shí)導(dǎo)通存儲(chǔ)單元連接端COL<3:0>和讀輸入端SENBL；

進(jìn)一步地，所述選通開關(guān)電路還包括放電開關(guān)管hn1<3:0>，存儲(chǔ)單元連接端COL<3:0>通過放電開關(guān)管hn1<3:0>接地，用于在放電信號(hào)的控制下進(jìn)行放電。

示例性地，所述開關(guān)管為MOS管，編程開關(guān)管120的數(shù)量為兩個(gè)，如圖6中的讀開關(guān)管hn2<3:0>，編程開關(guān)管hn3<3:0>和hn4<3:0>；編程輸入端PGMBL通過串聯(lián)的兩個(gè)編程開關(guān)管即hn3<3:0>和hn4<3:0>與存儲(chǔ)單元連接端COL<3:0>連接，用于在分別接收到兩個(gè)編程控制信號(hào)YA_P<3:0>和YB_P<3:0>時(shí)導(dǎo)通存儲(chǔ)單元連接端COL<3:0>和編程輸入端PGMBL。

參見圖6所示，在對存儲(chǔ)單元進(jìn)行讀操作時(shí)，只需通過讀控制信號(hào)YA_S<3:0>控制讀開關(guān)管hn2<3:0>導(dǎo)通即可將存儲(chǔ)單元連接端COL<3:0>與讀輸入端SENBL導(dǎo)通，相比于現(xiàn)有技術(shù)，導(dǎo)通電阻變小了，對存儲(chǔ)單元的連接端COL<3:0>的充電時(shí)間相應(yīng)變短，進(jìn)而增加了導(dǎo)通速度，進(jìn)而提高了讀取速度。

需要說明的是，與實(shí)施例一中關(guān)于“<n:0>”的解釋類似，本實(shí)施例取n等于3，放電開關(guān)管hn1<0>、hn1<1>、hn1<2>、hn1<3>彼此互相并聯(lián)；讀開關(guān)管hn2<3:0>、編程開關(guān)管hn3<3:0>和hn4<3:0>也遵從同樣的原理，具體可以參見圖7所示的另一種選通開關(guān)電路結(jié)構(gòu)示意圖，圖7以n等于1為例。

本實(shí)施例提供的一種選通開關(guān)電路，在實(shí)施例一的基礎(chǔ)上，通過將開關(guān)管優(yōu)化為MOS管，方便了對各開關(guān)管進(jìn)行靈活準(zhǔn)確地控制，更好地實(shí)現(xiàn)了在對存儲(chǔ)單元進(jìn)行讀操作時(shí)，減小所述選通開關(guān)電路的導(dǎo)通電阻，導(dǎo)通電阻減小會(huì)使對存儲(chǔ)單元的漏極的充電時(shí)間變短，進(jìn)而增加導(dǎo)通速度，提高了讀取速度，同時(shí)對電流比較器的設(shè)計(jì)要求也相應(yīng)降低。

實(shí)施例三

圖8為本實(shí)用新型實(shí)施三提供的一種存儲(chǔ)器的結(jié)構(gòu)示意圖，具體包括：存儲(chǔ)單元300、選通開關(guān)電路310和電流比較器320，其中，選通開關(guān)電路310采用上述任意實(shí)施例提供的選通開關(guān)電路，通過上述任意實(shí)施例提供的選通開關(guān)電路，使得存儲(chǔ)器具有更快地讀取速度。

注意，上述僅為本實(shí)用新型的較佳實(shí)施例及所運(yùn)用技術(shù)原理。本領(lǐng)域技術(shù)人員會(huì)理解，本實(shí)用新型不限于這里所述的特定實(shí)施例，對本領(lǐng)域技術(shù)人員來說能夠進(jìn)行各種明顯的變化、重新調(diào)整和替代而不會(huì)脫離本實(shí)用新型的保護(hù)范圍。因此，雖然通過以上實(shí)施例對本實(shí)用新型進(jìn)行了較為詳細(xì)的說明，但是本實(shí)用新型不僅僅限于以上實(shí)施例，在不脫離本實(shí)用新型構(gòu)思的情況下，還可以包括更多其他等效實(shí)施例，而本實(shí)用新型的范圍由所附的權(quán)利要求范圍決定。