1.一種上電復(fù)位電路，其特征在于，包括：分壓電阻串單元，比較單元和復(fù)位信號產(chǎn)生單元；
其中，所述分壓電阻串單元的輸入端與電源相連，觸發(fā)電壓輸出端與所述比較單元的第二輸入端相連，用于對所述電源電壓進行監(jiān)測分壓，并將觸發(fā)電壓輸出端的電阻分壓輸出給所述比較單元的第二輸入端；
所述比較單元的第一輸入端與基準電壓相連，輸出端與所述復(fù)位信號產(chǎn)生單元相連，用于將所述電阻分壓與所述基準電壓進行比較，當所述電阻分壓大于等于所述基準電壓時，輸出翻轉(zhuǎn)信號給所述復(fù)位信號產(chǎn)生單元；
所述復(fù)位信號產(chǎn)生單元用于根據(jù)所述翻轉(zhuǎn)信號輸出復(fù)位信號。
2.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述分壓電阻串單元包括第一分壓電阻串和第二分壓電阻串；
其中，所述第一分壓電阻串的首端通過第二PMOS管與電源相連，尾端通過第二NMOS管接地，通過控制所述第二PMOS管的柵極電壓以及所述第二NMOS管的柵極電壓控制所述第一分壓電阻串的通斷；
所述第二分壓電阻串的首端通過第三PMOS管與電源相連，尾端通過第三NMOS管接地，通過控制所述第三PMOS管的柵極電壓以及所述第三NMOS管的柵極電壓控制所述第二分壓電阻串的通斷；
所述第一分壓電阻串與所述第二分壓電阻串之間連接有開關(guān)，可通過控制所述開關(guān)的通斷將所述第一分壓電阻串與所述第二分壓電阻串進行并聯(lián)連接。
3.根據(jù)權(quán)利要求2所述的電路，其特征在于，還包括：運算放大器、第一PMOS管和第一NMOS管，其中，所述運算放大器的第一輸入端與基準電壓相連，第二輸入端用于輸入反饋電壓，與所述分壓電阻串單元相連，輸出端與所述第一PMOS管的柵極以及所述第一NMOS管的漏極相連，所述運算放大器用于根據(jù)所述反饋電壓與所述基準電壓的大小關(guān)系輸出一定數(shù)值的電壓，以控制所述第一PMOS管和第一NMOS管的工作；所述第一PMOS管的源極與電源相連，漏極與所述分壓電阻串單元相連，且通過漏極輸出穩(wěn)定的工作電壓給電子芯片；所述第一NMOS管的柵極與所述復(fù)位信號相連，源極接地。
4.根據(jù)權(quán)利要求1-3任一項所述的電路，其特征在于，所述比較單元包括比較器。
5.根據(jù)權(quán)利要求4所述的電路，其特征在于，所述復(fù)位信號產(chǎn)生單元包括：濾波電路。
6.根據(jù)權(quán)利要求5所述的電路，其特征在于，所述濾波電路還用于濾除所述比較器誤翻轉(zhuǎn)的信號。
7.根據(jù)權(quán)利要求1-3任一項所述的電路，其特征在于，還包括：帶隙基準電壓產(chǎn)生電路，用于產(chǎn)生恒定的所述基準電壓。