相關(guān)申請(qǐng)的交叉引用

于2016年1月13日提交的題為“檢測(cè)非易失性存儲(chǔ)器設(shè)備中的擦除失敗字線的方法”的韓國(guó)專利申請(qǐng)no.10-2016-0004397整體通過(guò)引用并入本文中。

本文中描述的一個(gè)或多個(gè)實(shí)施例涉及一種檢測(cè)非易失性存儲(chǔ)器設(shè)備中的擦除失敗字線的方法。

背景技術(shù)：

為了提高集成度，已經(jīng)將半導(dǎo)體存儲(chǔ)器設(shè)備開(kāi)發(fā)為具有三維結(jié)構(gòu)。當(dāng)三維存儲(chǔ)器設(shè)備中的編程/擦除操作的數(shù)目增加時(shí)，會(huì)在存儲(chǔ)器單元中捕獲到電子或者特定的字線會(huì)快速劣化。結(jié)果，即使在擦除操作期間，存儲(chǔ)器單元的閾值電壓也可能不充分降低。此外，具有高閾值電壓的存儲(chǔ)器單元可以在擦除校驗(yàn)操作中通過(guò)。這是因?yàn)榇鎯?chǔ)器單元具有比單元串中的其它存儲(chǔ)器單元相對(duì)更少的電阻元件。因此，擦除校驗(yàn)操作可以被處理為擦除通過(guò)，這會(huì)不利地影響性能。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)一個(gè)或多個(gè)實(shí)施例，提供了一種用于操作非易失性存儲(chǔ)器設(shè)備的方法，所述非易失性存儲(chǔ)器設(shè)備包括多個(gè)單元串，所述多個(gè)單元串中的每一個(gè)單元串包括多個(gè)存儲(chǔ)器單元。該方法包括：向所述多個(gè)單元串中的每一個(gè)單元串的存儲(chǔ)器單元供應(yīng)擦除電壓；通過(guò)向連接到所述多個(gè)單元串中的每一個(gè)單元串的存儲(chǔ)器單元的偶字線施加第一校驗(yàn)電壓并向連接到所述多個(gè)單元串中的每一個(gè)單元串的存儲(chǔ)器單元的奇字線施加高電壓來(lái)執(zhí)行第一讀取操作；通過(guò)向連接到所述多個(gè)單元串中的每一個(gè)單元串的存儲(chǔ)器單元的奇字線施加第一校驗(yàn)電壓并向連接到所述多個(gè)單元串中的每一個(gè)單元串的存儲(chǔ)器單元的偶字線施加高電壓來(lái)執(zhí)行第二讀取操作；以及通過(guò)對(duì)第一讀取操作的結(jié)果和第二讀取操作的結(jié)果執(zhí)行第一異或(xor)運(yùn)算來(lái)執(zhí)行第一擦除校驗(yàn)操作。

根據(jù)一個(gè)或多個(gè)其它實(shí)施例，提供一種用于操作非易失性存儲(chǔ)器設(shè)備的方法，所述非易失性存儲(chǔ)器設(shè)備包括在襯底上的多個(gè)單元串，所述多個(gè)單元串中的每一個(gè)單元串包括在垂直于襯底的方向上堆疊的多個(gè)存儲(chǔ)器單元。該方法包括：向所述多個(gè)單元串中的每一個(gè)單元串的存儲(chǔ)器單元供應(yīng)擦除電壓；通過(guò)向連接到所述多個(gè)單元串中的每一個(gè)單元串的存儲(chǔ)器單元的字線施加高電壓來(lái)執(zhí)行第一擦除校驗(yàn)操作；關(guān)于被確定為擦除通過(guò)的單元串，作為第一擦除校驗(yàn)操作的結(jié)果，通過(guò)向連接到存儲(chǔ)器單元的字線中的偶字線施加第一校驗(yàn)電壓并向連接到存儲(chǔ)器單元的字線中的奇字線施加高電壓來(lái)執(zhí)行第一讀取操作；通過(guò)向連接到存儲(chǔ)器單元的字線中的奇字線施加第一校驗(yàn)電壓并向連接到存儲(chǔ)器單元的字線中的偶字線施加高電壓來(lái)執(zhí)行第二讀取操作；以及通過(guò)對(duì)第一讀取操作的結(jié)果和第二讀取操作的結(jié)果執(zhí)行第一異或(xor)運(yùn)算來(lái)執(zhí)行第二擦除校驗(yàn)操作。

根據(jù)一個(gè)或多個(gè)其它實(shí)施例，一種用于控制非易失性存儲(chǔ)器的方法包括：執(zhí)行第一讀取操作，包括向連接到多個(gè)存儲(chǔ)器單元的第一數(shù)目的字線施加第一電壓，以及向連接到存儲(chǔ)器單元的第二數(shù)目的字線施加第二電壓；執(zhí)行第二讀取操作，包括向第二數(shù)目的字線施加第一電壓，以及向第一數(shù)目的字線施加第二電壓；以及基于第一和第二讀取操作的結(jié)果來(lái)檢測(cè)擦除失敗字線，其中第一電壓不同于第二電壓。

附圖說(shuō)明

通過(guò)參考附圖詳細(xì)描述示例性實(shí)施例，特征對(duì)于本領(lǐng)域技術(shù)人員將變得顯而易見(jiàn)，在附圖中：

圖1示出了非易失性存儲(chǔ)器設(shè)備的實(shí)施例；

圖2至4示出了存儲(chǔ)器單元陣列塊的實(shí)施例；

圖5a和5b示出了擦除校驗(yàn)操作的實(shí)施例；

圖6示出了根據(jù)實(shí)施例的擦除方法的流程圖；

圖7示出了擦除操作期間單元串的狀態(tài)的示例；

圖8示出了擦除操作期間單元串的電壓改變；

圖9示出了擦除校驗(yàn)操作的實(shí)施例；

圖10a至10c示出了基于第二擦除校驗(yàn)操作的結(jié)果的存儲(chǔ)器單元的閾值電壓分布的示例；

圖11示出了擦除校驗(yàn)操作的另一實(shí)施例；

圖12示出了存儲(chǔ)卡系統(tǒng)的實(shí)施例；以及

圖13示出了固態(tài)驅(qū)動(dòng)系統(tǒng)的實(shí)施例。

具體實(shí)施方式

圖1示出了檢測(cè)擦除失敗字線的非易失性存儲(chǔ)器設(shè)備100的實(shí)施例。參考圖1，非易失性存儲(chǔ)器設(shè)備100可以包括存儲(chǔ)器單元陣列110、地址解碼器120、讀和寫電路130以及電壓發(fā)生器和控制邏輯電路140。非易失性存儲(chǔ)器沒(méi)備100可以是例如nand閃存或另一類型的存儲(chǔ)器。

存儲(chǔ)器單元陣列110可以經(jīng)由串選擇線ssl、字線wl和地選擇線gsl連接到地址解碼器120，并且可以經(jīng)由位線bl連接到讀和寫電路130。存儲(chǔ)器單元陣列110可以包括多個(gè)存儲(chǔ)器塊blk1至blkn。

存儲(chǔ)器塊blk1至blkn中的每一個(gè)可以包括多個(gè)存儲(chǔ)器單元和多個(gè)選擇晶體管。存儲(chǔ)器單元可以連接到字線wl。選擇晶體管可以連接到串選擇線ssl或地選擇線gsl。存儲(chǔ)器塊blk1至blkn的存儲(chǔ)器單元可以在垂直于襯底的方向上堆疊以形成三維結(jié)構(gòu)。存儲(chǔ)器單元中的每一個(gè)可以存儲(chǔ)一個(gè)或多個(gè)位。

地址解碼器120可以經(jīng)由串選擇線ssl、字線wl和地選擇線gsl連接到存儲(chǔ)器單元陣列110。地址解碼器120可以響應(yīng)于電壓發(fā)生器和控制邏輯電路140的控制而操作。地址解碼器120可以從外部設(shè)備接收地址addr。

地址解碼器120可以對(duì)接收到的地址addr的行地址進(jìn)行解碼。地址解碼器120使用解碼的行地址來(lái)選擇串選擇線ssl、字線wl和地選擇線gsl。地址解碼器120可以從電壓發(fā)生器和控制邏輯電路140接收各種電壓，并且可以將接收到的電壓供應(yīng)給選擇的和未選擇的串選擇線ssl、字線wl和地選擇線gsl中的每一個(gè)。

地址解碼器120可以對(duì)接收到的地址addr的列地址進(jìn)行解碼。將解碼的列地址dca提供給讀和寫電路130。在一個(gè)實(shí)施例中，地址解碼器120可以包括諸如行解碼器、列解碼器、地址緩沖器等組件。

讀和寫電路130經(jīng)由位線bl連接到存儲(chǔ)器單元陣列110，并與外部設(shè)備交換數(shù)據(jù)。讀和寫電路130可以響應(yīng)于電壓發(fā)生器和控制邏輯電路140的控制而操作。讀和寫電路130可以從地址解碼器120接收解碼的列地址dca。讀和寫電路130可以使用解碼的列地址dca來(lái)選擇位線bl。

讀和寫電路130可以從外部設(shè)備接收數(shù)據(jù)data，并且可以將接收到的數(shù)據(jù)data寫入存儲(chǔ)器單元陣列110。讀和寫電路130可以從存儲(chǔ)器單元陣列110讀取數(shù)據(jù)data，并且可以將讀取的數(shù)據(jù)data提供給外部設(shè)備。

讀和寫電路130可以包括諸如頁(yè)緩沖器(或頁(yè)寄存器)、列選擇電路、數(shù)據(jù)緩沖器等組件。頁(yè)緩沖器可以作為用于臨時(shí)存儲(chǔ)數(shù)據(jù)以寫入連接到所選字線的存儲(chǔ)器單元的寫驅(qū)動(dòng)器操作，或作為用于感測(cè)和放大從連接到所選字線的存儲(chǔ)器單元讀取的數(shù)據(jù)的感測(cè)放大器操作。

讀和寫電路130的頁(yè)緩沖器可以包括鎖存器132和134，以在存儲(chǔ)器單元陣列110的擦除操作之后，在擦除校驗(yàn)操作中存儲(chǔ)從存儲(chǔ)器單元陣列110讀取的數(shù)據(jù)。鎖存器132和134可以存儲(chǔ)通過(guò)向連接到存儲(chǔ)器單元陣列110中的單元串的存儲(chǔ)器單元的字線wl施加高電壓或校驗(yàn)電壓來(lái)執(zhí)行讀取的結(jié)果。鎖存器132和134中存儲(chǔ)的數(shù)據(jù)可以是擦除校驗(yàn)讀取的結(jié)果。

根據(jù)實(shí)施例，第一鎖存器132可以存儲(chǔ)與存儲(chǔ)器單元陣列110的字線wl中的偶字線有關(guān)的擦除校驗(yàn)讀取的結(jié)果。第二鎖存器134可以存儲(chǔ)與奇字線有關(guān)的擦除校驗(yàn)讀取的結(jié)果。在另一實(shí)施例中，第一鎖存器132可以存儲(chǔ)與奇字線有關(guān)的擦除校驗(yàn)讀取的結(jié)果，且第二鎖存器134可以存儲(chǔ)與偶字線有關(guān)的擦除校驗(yàn)讀取的結(jié)果。

電壓發(fā)生器和控制邏輯電路140可以連接到地址解碼器120以及讀和寫電路130。電壓發(fā)生器和控制邏輯電路140可以產(chǎn)生用于與非易失性存儲(chǔ)器設(shè)備100的編程、讀取和擦除操作相關(guān)的操作的各種電壓。電壓發(fā)生器和控制邏輯電路140可以控制非易失性存儲(chǔ)器設(shè)備100的一般操作。電壓發(fā)生器和控制邏輯電路140可以響應(yīng)于從外部設(shè)備或主機(jī)提供的控制信號(hào)ctrl和命令cmd而操作。

電壓發(fā)生器和控制邏輯電路140可以包括用于在非易失性存儲(chǔ)器設(shè)備100的擦除校驗(yàn)操作中檢測(cè)擦除失敗字線的邏輯電路單元142。邏輯電路單元142可以用作或包括用于例如執(zhí)行與讀和寫電路130的頁(yè)緩沖器的第一鎖存器132中存儲(chǔ)的數(shù)據(jù)和讀和寫電路130的頁(yè)緩沖器的第二鎖存器134中存儲(chǔ)的數(shù)據(jù)有關(guān)的異或(xor)運(yùn)算的運(yùn)算單元。稍后將參考圖10a至10c描述xor運(yùn)算單元142的一個(gè)實(shí)施例的運(yùn)算。

基于xor運(yùn)算單元142的結(jié)果，在向電壓發(fā)生器和控制邏輯電路140施加等于或高于校驗(yàn)電壓的電壓的情況下，當(dāng)連接到偶字線的存儲(chǔ)器單元的閾值電壓分布和連接到奇字線的存儲(chǔ)器單元的閾值電壓分布彼此不同時(shí)，電壓發(fā)生器和控制邏輯電路140可以將擦除校驗(yàn)操作確定為擦除失敗。

基于xor運(yùn)算單元142的結(jié)果，在向電壓發(fā)生器和控制邏輯電路140施加等于或高于校驗(yàn)電壓的電壓的情況下，當(dāng)連接到偶字線的存儲(chǔ)器單元的閾值電壓分布和連接到奇字線的存儲(chǔ)器單元的閾值電壓分布彼此相同時(shí)，電壓發(fā)生器和控制邏輯電路140可以將擦除校驗(yàn)操作確定為擦除通過(guò)。

圖2至4示出了圖1的存儲(chǔ)器單元陣列110的多個(gè)存儲(chǔ)器塊blk1至blkn的實(shí)施例。圖2示出了存儲(chǔ)器單元陣列110的實(shí)施例。圖3是圖2的存儲(chǔ)器塊blk1至blkn中的存儲(chǔ)器塊blki的一部分的透視橫截面圖。圖4是存儲(chǔ)器塊blki的電路圖。

參考圖2，存儲(chǔ)器單元陣列110包括存儲(chǔ)器塊blk1至blkn，其中的每一個(gè)具有三維結(jié)構(gòu)(或垂直結(jié)構(gòu))。例如，存儲(chǔ)器塊blk1至blkn中的每一個(gè)可以包括在第一至第三方向(x、y和z方向)上延伸的結(jié)構(gòu)。存儲(chǔ)器塊blk1至blkn中的每一個(gè)可以包括在第三方向(z方向)上延伸的多個(gè)單元串cs。多個(gè)單元串cs可以在第一方向(x方向)和第二方向(y方向)上彼此間隔開(kāi)。

單元串cs中的每一個(gè)連接到位線bl、串選擇線ssl、字線wl、地選擇線gsl和公共源極線。在圖3中公共源極線被示出為公共源極區(qū)csr。存儲(chǔ)器塊blk1至blkn中的每一個(gè)可以連接到位線bl、串選擇線ssl、字線wl、地選擇線gsl和公共源極線。

參考圖3，存儲(chǔ)器塊blki包括在第一至第三方向(x、y和z方向)上延伸的三維結(jié)構(gòu)。首先，提供襯底401。例如，襯底401可以包括摻雜有第一導(dǎo)電類型的硅材料，例如，襯底401可以包括摻雜有p導(dǎo)電類型的硅材料。襯底401可以是p導(dǎo)電類型阱(例如，口袋p阱)。在下文中，假設(shè)襯底401包括p導(dǎo)電類型硅。然而，襯底401可以是具有不同導(dǎo)電類型的與p導(dǎo)電類型硅不同的材料。

多個(gè)公共源極區(qū)csr在襯底401上在第二方向(y方向)上延伸并且在第一方向(x方向)上彼此間隔開(kāi)。公共源極區(qū)csr可以共同地彼此連接以形成公共源極線csl。公共源極區(qū)csr具有不同于襯底401的導(dǎo)電類型的第二導(dǎo)電類型。例如，公共源極區(qū)csr可以具有n導(dǎo)電類型。

多個(gè)絕緣材料402a和402在相鄰的一對(duì)公共源極區(qū)csr之間在與襯底401交叉或垂直的第三方向(z方向)上順序地被提供在襯底401上。絕緣材料402a和402在第三方向(z方向)上彼此間隔開(kāi)并且在第二方向(y方向)上延伸。絕緣材料402a和402可以包括絕緣材料，例如半導(dǎo)體氧化物層。絕緣材料402a和402中接觸襯底401的絕緣材料402a可以比絕緣材料402薄。

多個(gè)柱狀物pl被提供在相鄰的一對(duì)公共源極區(qū)csr之間并且在第一方向(x方向)上彼此間隔開(kāi)。柱狀物pl在第三方向(z方向)上穿透絕緣材料402a和402。柱狀物pl可以穿透絕緣材料402a和402以接觸襯底401。柱狀物pl可以包括溝道層404和溝道層404中的內(nèi)部材料405。溝道層404可以包括具有與襯底401的導(dǎo)電類型相同的第一導(dǎo)電類型的半導(dǎo)體材料(例如，硅)。內(nèi)部材料405可以包括絕緣材料，諸如氧化硅層。

在相鄰的一對(duì)公共源極區(qū)csr之間，信息存儲(chǔ)層406在絕緣材料402a和402以及柱狀物pls的暴露表面上。信息存儲(chǔ)層406可以通過(guò)捕獲或泄漏電荷來(lái)存儲(chǔ)信息。

在相鄰的一對(duì)公共源極區(qū)csr之間以及在絕緣材料402a和402之間，導(dǎo)電材料cm1至cm8在信息存儲(chǔ)層406的暴露表面上。導(dǎo)電材料cm1至cm8可以在第二方向(y方向)上延伸，并且可以彼此分離開(kāi)了公共源極區(qū)csr上切割的字線切割wl。字線切割wl切割可以在第二方向(y方向)上延伸并且可以暴露公共源極區(qū)csr。導(dǎo)電材料cm1至cm8可以包括金屬導(dǎo)電材料。導(dǎo)電材料cm1至cm8可以包括非金屬導(dǎo)電材料，例如多晶硅。導(dǎo)電材料cm1至cm8可以從襯底401按次序具有第一至第八高度。

多個(gè)漏極407在柱狀物pl上。漏極407可以包括第二導(dǎo)電類型的半導(dǎo)體材料(例如，硅)。漏極407可以在柱狀物pl的溝道層404上方延伸。位線bl在漏極407上，在第一方向(x方向)上延伸，并且在第二方向(y方向)上彼此間隔開(kāi)。位線bl連接到漏極407。漏極407和位線bl可以例如經(jīng)由接觸插塞彼此連接。位線bl可以包括金屬導(dǎo)電材料或非金屬導(dǎo)電材料，例如多晶硅。

柱狀物pl與信息存儲(chǔ)層406和導(dǎo)電材料cm1至cm8一起形成多個(gè)單元串。單元串中的每一個(gè)形成在垂直于襯底401的方向上堆疊的多個(gè)單元晶體管。單元晶體管ct包括導(dǎo)電材料cm1至cm8，柱狀物pl以及在導(dǎo)電材料cm1至cm8與柱狀物pl之間的信息存儲(chǔ)層406。

導(dǎo)電材料cm1至cm8作為單元晶體管ct的柵極(或控制柵極)操作。例如，第一導(dǎo)電材料cm1可以形成具有信息存儲(chǔ)層406和柱狀物pl的地選擇晶體管gst。第一導(dǎo)電材料cm1可以形成共同地連接為一個(gè)的一個(gè)地選擇線gsl。第二至第七導(dǎo)電材料cm2至cm7可以與信息存儲(chǔ)層406和柱狀物pl一起形成第一至第六存儲(chǔ)器單元mc1至mc6。第二至第七導(dǎo)電材料cm2至cm7可以形成第一至第六字線wl1至wl6。第八導(dǎo)電材料cm8可以與信息存儲(chǔ)層406和柱狀物pl一起形成串選擇晶體管cst。第八導(dǎo)電材料cm8可以形成串選擇線ssl1和ssl2。

參考圖4，在位線bl1和bl2與公共源極線csl之間提供單元串cs11、cs12、cs21和cs22。單元串cs11、cs12、cs21和cs22可以包括連接到串選擇線ssl的串選擇晶體管sst、分別連接到字線wl1至wl6的存儲(chǔ)器單元mc1至mc6以及連接到地選擇線gsl的地選擇晶體管gst。

具有相同高度的存儲(chǔ)器單元共同地連接到一條字線。因此，當(dāng)電壓被施加到特定高度的字線時(shí)，該電壓被施加到所有單元串cs11、cs12、cs21和cs22。

具有不同行的單元串cs11、cs12、cs21和cs22中的每一個(gè)連接到不同的串選擇線ssl1或ssl2?？梢赃x擇和不選擇第一和第二串選擇線ssl1和ssl2，使得可以以行為單位，選擇和不選擇單元串cs11、cs12、cs21和cs22。

單元串cs11、cs12、cs21和cs22以列為單位連接到位線bl1和bl2。單元串cs11和cs21連接在第一位線bl1與公共源極線csl之間。單元串cs12和cs22連接在第二位線bl2和公共源極線csl之間。可以選擇和不選擇位線bl1和bl2，使得可以以列為單位選擇和不選擇單元串cs11、cs12、cs21和cs22。

在存儲(chǔ)器塊blki中，單元串的行數(shù)可以增加或減少。當(dāng)單元串的行數(shù)改變時(shí)，連接到單元串的行的串選擇線的數(shù)目和連接到一個(gè)位線的單元串的數(shù)目也可以改變。當(dāng)單元串的行數(shù)改變時(shí)，連接到單元串的行的地選擇線的數(shù)目也可以改變。

單元串的列數(shù)可以增加或減少。當(dāng)單元串的列數(shù)改變時(shí)，連接到單元串的列的位線的數(shù)目和連接到一個(gè)串選擇線的單元串的數(shù)目也可以改變。

電池串的高度可以增加或減小。例如，在單元串中的每一個(gè)中堆疊的存儲(chǔ)器單元的數(shù)目可以增加或減少。當(dāng)單元串中的每一個(gè)中堆疊的存儲(chǔ)器單元的數(shù)目改變時(shí)，字線的數(shù)目也可以改變。例如，單元串中的每一個(gè)中的串選擇晶體管的數(shù)目或者地選擇晶體管的數(shù)目可以增加。當(dāng)單元串中的每一個(gè)中的串選擇晶體管的數(shù)目或者地選擇晶體管的數(shù)目改變時(shí)，串選擇線的數(shù)目或者地選擇線的數(shù)目也可以改變。當(dāng)串選擇晶體管的數(shù)目或者地選擇晶體管的數(shù)目增加時(shí)，串選擇晶體管或者地選擇晶體管可以以例如與存儲(chǔ)器單元mc1至mc6的形狀相同的形狀堆疊。

為了將數(shù)據(jù)寫入存儲(chǔ)器單元mc1至mc6，首先，執(zhí)行擦除操作，使得存儲(chǔ)器單元mc1至mc6具有預(yù)定的負(fù)(-)閾值電壓。以塊blk1至blkn為單位執(zhí)行擦除操作。此后，通過(guò)在預(yù)定時(shí)間期間將高電壓vpgm施加到連接到所選擇的存儲(chǔ)器單元的字線，對(duì)選擇的存儲(chǔ)器單元執(zhí)行編程操作。

在擦除操作期間，位線bl1和bl2可以浮置，并且串選擇線ssl1和ssl2以及地選擇線gsl可以浮置?？梢詫⒌仉妷簐ss施加到字線wl1至wl6，并且可以將高擦除電壓vers施加到襯底401(參見(jiàn)例如圖3)?？梢詫⑹┘拥揭r底401的擦除電壓vers施加到溝道層404(圖3)。溝道層404可以用擦除電壓vers充電。由于施加到字線wl1至wl6的地電壓vss與施加到溝道層404的擦除電壓vers之間的電壓差，在存儲(chǔ)器單元mc1至mc6中捕獲的電荷會(huì)泄漏。因此，存儲(chǔ)器單元mc1至mc6的閾值電壓可以降低。

圖5a和5b示出了圖4的存儲(chǔ)器單元mc1至mc6的擦除校驗(yàn)操作的實(shí)施例。參考圖5a，為了校驗(yàn)存儲(chǔ)器單元mc1至mc6是否具有負(fù)(-)閾值電壓，向位線bl施加電源電壓vcc。為了接通串選擇晶體管sst和地選擇晶體管gst，將串選擇電壓vssl施加到串選擇線ssl，并且將地選擇電壓vgsl施加到地選擇線gsl。例如，串選擇線電壓vssl和地選擇線電壓vgsl可以是電源電壓vcc或具有與電源電壓vcc類似的電壓電平的電壓?？梢詫⒇?fù)(-)第一讀電壓vl1施加到所有字線wl1至wl6。

當(dāng)所有存儲(chǔ)器單元mc1至mc6具有等于或低于負(fù)(-)第一讀電壓vl1的閾值電壓時(shí)，充入位線bl中的電源電壓vcc可以被放電到公共源極線csl，并且位線bl的電壓可以減小。當(dāng)位線bl的電壓低于預(yù)定的參考電壓vref時(shí)，讀和寫電路130(圖1)中的頁(yè)緩沖器可以存儲(chǔ)例如連接到對(duì)應(yīng)位線bl的鎖存器中的邏輯低?？梢詫⒉脸ｒ?yàn)讀取的結(jié)果提供給電壓發(fā)生器和控制邏輯電路140，并且可以將邏輯低的讀取結(jié)果確定為擦除通過(guò)。

在存儲(chǔ)器單元mc1至mc6當(dāng)中，可能存在具有不充分降低的閾值電壓的存儲(chǔ)器單元。例如，當(dāng)假設(shè)存儲(chǔ)器單元mc4具有高的閾值電壓時(shí)，位線bl的電壓可以高于參考電壓vref，并且頁(yè)緩沖器的鎖存器可以存儲(chǔ)例如邏輯高。邏輯高的讀取結(jié)果可以由電壓發(fā)生器和控制邏輯電路140確定為擦除失敗。

然而，當(dāng)位線bl的電壓低于參考電壓vref時(shí)，如果存儲(chǔ)器單元mc4具有高閾值電壓，可以將擦除校驗(yàn)讀取的結(jié)果確定為擦除通過(guò)。這可能是因?yàn)槭┘拥阶志€wl1至wl6的負(fù)(-)第一讀電壓vl1不足夠高于存儲(chǔ)器單元mc1至mc6(除了mc4)的閾值電壓而發(fā)生。此外，這可能在以下情況中發(fā)生。在存儲(chǔ)器單元mc4的電阻元件與存儲(chǔ)器單元mc1至mc6(除了mc4)的電阻元件的比率相對(duì)小的情況下，存在與存儲(chǔ)器單元mc連接的擦除失敗字線時(shí)流動(dòng)的單元串電流ics和不存在擦除失敗字線時(shí)流動(dòng)的單元串電流ics之間的差異不大。因此，擦除失敗字線沒(méi)有被檢測(cè)到，并且擦除校驗(yàn)操作可能被確定為擦除通過(guò)。

為了解決這個(gè)問(wèn)題，可以將負(fù)(-)第二讀電壓vl2僅施加到字線wl1至wl6中選擇的字線wl4，并且可以將高電壓vh1施加到字線wl1至wl3、wl5和wl6，如圖5b所示。第二讀電壓vl2是具有比第一讀電壓vl1低的電壓電平的電壓，并且可以精確地標(biāo)識(shí)連接到所選擇的字線wl4的存儲(chǔ)器單元mc4的閾值電壓是否具有與負(fù)(-)第二讀電壓vl1類似的電壓電平。

當(dāng)存儲(chǔ)器單元mc4具有比負(fù)(-)第二讀電壓vl1高的閾值電壓時(shí)，單元串電流ics不流動(dòng)。因此，位線bl的電壓可以保持為電源電壓vcc。當(dāng)位線bl的電壓高于預(yù)定的參考電壓vref時(shí)，讀和寫電路130(圖1)中的頁(yè)緩沖器可以存儲(chǔ)例如連接到位線bl的鎖存器中的邏輯高?？梢詫⑦壿嫺叩牟脸ｒ?yàn)讀取的結(jié)果提供給電壓發(fā)生器和控制邏輯電路140，并且擦除校驗(yàn)操作可以被確定為擦除失敗。

如果針對(duì)字線wl1至wl6中的每一個(gè)分開(kāi)地確定擦除通過(guò)/失敗，則可以執(zhí)行精確校驗(yàn)，如圖5b所示。然而，針對(duì)字線wl1至wl6中的每一個(gè)分開(kāi)地確定擦除通過(guò)/失敗花費(fèi)很多時(shí)間。在下文中，將參考圖6至11詳細(xì)描述檢測(cè)擦除失敗字線同時(shí)減少擦除校驗(yàn)操作時(shí)間的方法的實(shí)施例。

圖6示出了擦除方法的實(shí)施例。圖7示出了擦除操作期間單元串的狀態(tài)的示例。圖8示出了擦除操作期間單元串的電壓改變的示例。

參考圖6和圖1和7，在操作s610中供應(yīng)擦除電壓。位線bl可以是浮置的，并且串選擇線ssl、地選擇線gsl和公共源極線csl可以是浮置的。

可以將地電壓vss施加到字線wl1至wl6。可以將高擦除電壓vers施加到襯底401。由于施加到字線wl1至wl6的地電壓vss和施加到襯底401的擦除電壓vers之間的電壓差，在存儲(chǔ)器單元mc1至mc6中捕獲的電荷會(huì)泄漏。因此，存儲(chǔ)器單元mc1至mc6的閾值電壓可以降低。

根據(jù)一個(gè)實(shí)施例，可以將串選擇線電壓vssl或地選擇線電壓vgsl分別施加到串選擇線ssl和地選擇線gsl。串選擇線電壓vssl可以是用來(lái)接通串選擇晶體管的電壓。地選擇線電壓vgsl可以是用來(lái)接通地選擇晶體管的電壓。可以將具有與地電壓vss類似的電平的低電壓(包括正(+)電壓和負(fù)(-)電壓)施加到字線wl1至wl6。

在操作s620中，通過(guò)將高電壓vh1施加到字線wl1至wl6來(lái)執(zhí)行第一擦除校驗(yàn)操作。高電壓vh1可以是在讀取操作期間施加到未選擇的字線的未選擇的讀電壓vread。

將第一位線電壓vbl1施加到位線bl。第一位線電壓vbl1可以是電源電壓vcc。

可以將串選擇線電壓vssl和地選擇線電壓vgsl分別施加到串選擇線ssl和地選擇線gsl，以分別接通串選擇晶體管sst和地選擇晶體管gst。根據(jù)實(shí)施例，在讀取操作期間可以將施加到未選擇的字線的電源電壓vcc或未選擇的讀電壓vread施加到串選擇線ssl和地選擇線gsl中的每一個(gè)。

將公共源極線電壓vcsl施加到公共源極線csl。公共源極線電壓vcsl可以是地電壓vss或具有與地電壓vss類似的電壓電平的低電壓(包括正(+)電壓和負(fù)(-)電壓)。

將襯底電壓vsub施加到襯底401。襯底電壓vsub可以是地電壓vss或具有與地電壓vss類似的電平的低電壓(包括正(+)電壓和負(fù)(-)電壓)。

圖8示出了當(dāng)?shù)谝徊脸ｒ?yàn)操作(s620)時(shí)的單元串的電壓改變的示例。參考圖8，在時(shí)間t1，第一位線電壓vbl1被預(yù)充電在位線bl中。在時(shí)間t2，向串選擇線ssl、字線wl1至wl6、地選擇線gsl和公共源極線csl中的每一個(gè)施加電壓。

將串選擇線電壓vssl施加到串選擇線ssl以接通串選擇晶體管sst。將高電壓vh1施加到字線wl以接通存儲(chǔ)器單元mc1至mc6。將地選擇線電壓vsgl施加到地選擇線gsl以接通地選擇晶體管gst。

在單元串中，當(dāng)由于存儲(chǔ)器單元mc1至mc6被接通并且充電到位線bl中的第一位線電壓vbl1被放電到公共源極線csl時(shí)，位線bl的電壓降低，并且位線bl的電壓變得低于參考電壓vref。因此，可以將該單元串分類為第一擦除校驗(yàn)通過(guò)串。

在單元串中，當(dāng)存儲(chǔ)器單元mc1至mc6中的一個(gè)關(guān)斷時(shí)，位線bl的電壓可以保持為第一位線電壓vbl1或者可以高于參考電壓vref。因此，可以將該單元串分類為第一擦除校驗(yàn)失敗串。

在操作s620中，當(dāng)存儲(chǔ)器塊blki(圖2)中的第一擦除校驗(yàn)失敗串的數(shù)目等于或高于用于校正從非易失性存儲(chǔ)器100(圖1)讀取的數(shù)據(jù)的錯(cuò)誤的錯(cuò)誤校正單元的位數(shù)時(shí)，存儲(chǔ)器塊blki可以被處理為擦除失敗，并且擦除操作可以結(jié)束。

在操作s620中，當(dāng)存儲(chǔ)器塊blki(圖2)中的第一擦除校驗(yàn)失敗串的數(shù)目小于錯(cuò)誤校正單元的位數(shù)時(shí)，存儲(chǔ)器塊blki可以被處理為第一擦除校驗(yàn)通過(guò)，并且可以執(zhí)行操作s630。

在操作s630中，執(zhí)行第二擦除校驗(yàn)操作。第二擦除校驗(yàn)操作可以包括執(zhí)行與連接到存儲(chǔ)器塊blki中的單元串的字線wl中的偶字線有關(guān)的第一讀取操作，執(zhí)行與奇字線有關(guān)的第二讀取操作，以及對(duì)第一讀取操作的結(jié)果和第二讀取的結(jié)果執(zhí)行第一xor運(yùn)算。稍后將參考圖9至11描述第二擦除校驗(yàn)操作的實(shí)施例。

圖9示出了擦除校驗(yàn)操作的實(shí)施例，且特別是圖2的第二擦除校驗(yàn)操作。圖10a至10c示出了基于第二擦除校驗(yàn)操作的結(jié)果的存儲(chǔ)器單元的閾值電壓分布的示例。

參考圖9和圖1和圖7，在操作s902中，確定被處理為第一擦除校驗(yàn)通過(guò)的存儲(chǔ)器塊blki是否處于手指校驗(yàn)操作的狀態(tài)。手指校驗(yàn)操作可以由電壓發(fā)生器和控制邏輯電路140控制。當(dāng)手指校驗(yàn)操作處于非激活狀態(tài)(否)時(shí)，執(zhí)行操作s903。

在操作s903中，在第一擦除校驗(yàn)操作(圖6的s620)中被處理為第一擦除校驗(yàn)通過(guò)的存儲(chǔ)器塊blki可以被處理為擦除狀態(tài)通過(guò)，并且可以結(jié)束擦除操作。

在操作s902中，當(dāng)手指校驗(yàn)操作處于激活狀態(tài)(是)時(shí)，執(zhí)行偶校驗(yàn)操作(s904)。在偶校驗(yàn)操作(s904)中，將第一校驗(yàn)電壓vfy1施加到單元串中的偶字線wl2、wl4和wl6，并且將高電壓vh1施加到奇字線wl1、wl3和wl5。第一校驗(yàn)電壓vfy1可以是被擦除的存儲(chǔ)器單元mc1至mc6的閾值電壓的上限。第一校驗(yàn)電壓vfy1可以是地電壓vss或負(fù)(-)電壓。

將第一位線電壓vbl1施加到位線bl。第一位線電壓vbl1可以是例如電源電壓vcc。

可以將串選擇線電壓vssl和地選擇線電壓vgsl分別施加到串選擇線ssl和地選擇線gsl，以分別接通串選擇晶體管sst和地選擇晶體管gst。根據(jù)一個(gè)實(shí)施例，在讀取操作期間施加到未選擇的字線的電源電壓vcc或未選擇的讀電壓vread可以被施加到串選擇線ssl和地選擇線gsl中的每一個(gè)。

將公共源極線電壓vcsl施加到公共源極線csl。公共源極線電壓vcsl可以是地電壓vss或具有與地電壓vss類似的電壓電平的低電壓(包括正(+)電壓和負(fù)(-)電壓)。

將襯底電壓vsub施加到襯底401。襯底電壓vsub可以是地電壓vss或具有與地電壓vss類似的電平的低電壓(包括正(+)電壓和負(fù)(-)電壓)。

在操作s904中，在第一擦除校驗(yàn)操作(圖6的s620)中已經(jīng)標(biāo)識(shí)了連接到具有高電壓vh1的奇字線wl1、wl3和wl5的存儲(chǔ)器單元mc1、mc3和mc4被接通。當(dāng)將第一校驗(yàn)電壓vfy1施加到偶字線wl2、wl4和wl6時(shí)，位線bl的電壓可以基于連接到偶字線wl2、wl4和wl6的存儲(chǔ)器單元mc2、mc4和mc6的閾值電壓分布而改變。

在操作s906中，當(dāng)存儲(chǔ)器單元mc1至mc6根據(jù)第一校驗(yàn)電壓vfy1被接通時(shí)，位線bl的電壓從第一位線電壓vbl1減小。當(dāng)位線bl的電壓低于參考電壓vref時(shí)，讀和寫電路130(圖1)中的頁(yè)緩沖器可以在與對(duì)應(yīng)的位線bl連接的第一鎖存器132(圖1)中存儲(chǔ)例如邏輯低。

當(dāng)連接到偶字線wl2、wl4和wl6的存儲(chǔ)器單元mc2、mc4和mc6中的至少一個(gè)根據(jù)第一校驗(yàn)電壓vfy1被關(guān)斷時(shí)，位線bl的電壓保持為第一位線電壓vbl1。當(dāng)位線bl的電壓高于參考電壓vref時(shí)，讀和寫電路130中的頁(yè)緩沖器可以在與對(duì)應(yīng)的位線bl連接的第一鎖存器132中存儲(chǔ)例如邏輯高。頁(yè)緩沖器的第一鎖存器132中存儲(chǔ)的數(shù)據(jù)可以是與偶字線wl2、wl4和wl6有關(guān)的擦除校驗(yàn)讀取的結(jié)果。

在操作s908中，執(zhí)行奇校驗(yàn)操作。在奇校驗(yàn)操作(s908)中，將第一校驗(yàn)電壓vfy1施加到單元串中的奇字線wl1、wl3和wl5，并且將高電壓vh1施加到偶字線wl2、wl4和wl6。

將第一位線電壓vbl1施加到位線bl。第一位線電壓vbl1可以是電源電壓vcc。

可以將串選擇線電壓vssl和地選擇線電壓vgsl分別施加到串選擇線ssl和地選擇線gsl，以分別接通串選擇晶體管sst和地選擇晶體管gst。根據(jù)實(shí)施例，在讀取操作期間施加到未選擇的字線的電源電壓vcc或未選擇的讀電壓vread可以被施加到串選擇線ssl和地選擇線gsl中的每一個(gè)。

將公共源極線電壓vcsl施加到公共源極線csl。公共源極線電壓vcsl可以是地電壓vss或具有與地電壓vss類似的電壓電平的低電壓(包括正(+)電壓和負(fù)(-)電壓)。

將襯底電壓vsub施加到襯底401。襯底電壓vsub可以是地電壓vss或具有與地電壓vss類似的電平的低電壓(包括正(+)電壓和負(fù)(-)電壓)。

在操作s908中，在第一擦除校驗(yàn)操作(圖6的s620)中已經(jīng)標(biāo)識(shí)了連接到具有高電壓vh1的偶字線wl2、wl4和wl6的存儲(chǔ)器單元mc2、mc4和mc6被接通。當(dāng)將第一校驗(yàn)電壓vfy1施加到奇字線wl1、wl3和wl5時(shí)，位線bl的電壓可以基于連接到奇字線wl1、wl3和wl5的存儲(chǔ)器單元mc1、mc3和mc5的閾值電壓分布而改變。

在操作s910中，當(dāng)存儲(chǔ)器單元mc1至mc6根據(jù)第一校驗(yàn)電壓vfy1被接通時(shí)，位線bl的電壓從第一位線電壓vbl1減小。當(dāng)位線bl的電壓低于參考電壓vref時(shí)，讀和寫電路130(圖1)中的頁(yè)緩沖器可以在與對(duì)應(yīng)的位線bl連接的第二鎖存器134(圖1)中存儲(chǔ)例如邏輯低。

當(dāng)連接到奇字線wl1、wl3和wl5的存儲(chǔ)器單元mc1、mc3和mc5中的至少一個(gè)根據(jù)第一校驗(yàn)電壓vfy1被關(guān)斷時(shí)，位線bl的電壓保持為第一位線電壓vbl1。當(dāng)位線bl的電壓高于參考電壓vref時(shí)，讀和寫電路130中的頁(yè)緩沖器可以在對(duì)應(yīng)的位線bl連接到的第二鎖存器134中存儲(chǔ)例如邏輯高。頁(yè)緩沖器的第二鎖存器134中存儲(chǔ)的數(shù)據(jù)可以是與奇字線wl1、wl3和wl5有關(guān)的擦除校驗(yàn)讀取的結(jié)果。

在操作s912中，相對(duì)于第一鎖存器132中存儲(chǔ)的與偶字線wl2、wl4和wl6有關(guān)的擦除校驗(yàn)讀取的結(jié)果和第二鎖存器134中存儲(chǔ)的與奇字線wl1、wl3和wl5有關(guān)的擦除校驗(yàn)讀取的結(jié)果，執(zhí)行xor運(yùn)算。此外，作為xor運(yùn)算的結(jié)果，對(duì)第一邏輯值，例如邏輯高(位“1”)的數(shù)目進(jìn)行計(jì)數(shù)。

作為邏輯高的xor運(yùn)算的結(jié)果可以對(duì)應(yīng)于連接到偶字線wl2、wl4和wl6的存儲(chǔ)器單元mc2、mc4和mc6的閾值電壓分布和連接到奇字線wl1、wl3和wl5的存儲(chǔ)器單元mc2、mc4和mc6的閾值電壓分布彼此不同的情況，如圖10a所示。

在圖10a中，偶字線wl2、wl4和wl6的閾值電壓分布e和奇字線wl1、wl3和wl5的閾值電壓分布o(jì)在區(qū)域a中彼此不交疊，所述區(qū)域a是等于或高于第一校驗(yàn)電壓vfy1的區(qū)域。區(qū)域a可以具有作為xor運(yùn)算xor的結(jié)果的邏輯高。

作為邏輯低的xor運(yùn)算的結(jié)果可以對(duì)應(yīng)于偶字線wl2、wl4和wl6的閾值電壓分布e和奇字線wl1、wl3和wl5的閾值電壓分布o(jì)等于或低于第一校驗(yàn)電壓vfy1的情況，如圖10b所示。

此外，作為邏輯低的xor運(yùn)算的結(jié)果可以對(duì)應(yīng)于偶字線wl2、wl4和wl6的閾值電壓分布e和奇字線wl1、wl3和wl5的閾值電壓分布o(jì)存在于等于或大于第一校驗(yàn)電壓vfy1的區(qū)域b中并且閾值電壓分布e和o的形狀相同的情況，如圖10c所示。

在第二擦除校驗(yàn)操作中，可以校驗(yàn)偶字線wl2、wl4和wl6的閾值電壓分布e與奇字線wl1、wl3和wl5的閾值電壓分布o(jì)之間的差。因此，即使閾值電壓分布e和o存在于等于或大于第一校驗(yàn)電壓vfy1的區(qū)域b中，閾值電壓分布e和o也是相同的。因此，可以將第二擦除校驗(yàn)操作確定為擦除通過(guò)。

在操作s914中，將xor運(yùn)算的邏輯高(位“1”)的數(shù)目與第一值numecc進(jìn)行比較。第一值numecc表示用于校正從非易失性存儲(chǔ)器設(shè)備100(圖1)讀取的數(shù)據(jù)的錯(cuò)誤的錯(cuò)誤校正單元的位數(shù)。在操作s903中，當(dāng)xor運(yùn)算的邏輯高(位“1”)的數(shù)目等于或小于第一值numecc時(shí)，電壓發(fā)生器和控制邏輯電路140(圖1)的xor運(yùn)算單元142(圖1)可以將存儲(chǔ)器塊blki處理為擦除狀態(tài)通過(guò)并結(jié)束擦除操作。

在操作s916中，當(dāng)xor運(yùn)算的邏輯高(位“1”)的數(shù)目大于第一值numecc時(shí)，xor運(yùn)算單元142可以將存儲(chǔ)器塊blki處理為擦除狀態(tài)失敗并結(jié)束擦除操作。

圖11示出了可以在圖6的第二擦除校驗(yàn)操作之后執(zhí)行的附加擦除校驗(yàn)操作(s1100)的實(shí)施例。

參考圖1、7和9，圖11的附加擦除校驗(yàn)操作(s1100)可以在使用圖9中的第一校驗(yàn)電壓vfy1的第二擦除校驗(yàn)操作(s630)之后執(zhí)行。在附加擦除校驗(yàn)操作s1100中，可以使用與第二擦除校驗(yàn)操作s630中使用的第一校驗(yàn)電壓vfy1不同的第二校驗(yàn)電壓vfy2。因此，可以精確地檢測(cè)擦除失敗字線。

在操作s1102中，確定在第二擦除校驗(yàn)操作(s630)中被確定為擦除通過(guò)的存儲(chǔ)器塊blki是否處于確定附加擦除校驗(yàn)操作的狀態(tài)。附加擦除校驗(yàn)操作可以由電壓發(fā)生器和控制邏輯電路140控制。當(dāng)附加擦除校驗(yàn)操作處于非激活狀態(tài)(否)時(shí)，執(zhí)行操作s1103。在操作s1103中，可以將存儲(chǔ)器塊blki處理為擦除狀態(tài)通過(guò)，并且擦除操作可以結(jié)束。

在操作s1102中，當(dāng)附加擦除校驗(yàn)操作是激活狀態(tài)(是)時(shí)，在操作s1104中執(zhí)行偶校驗(yàn)操作。在偶校驗(yàn)操作(s1104)中，將第二校驗(yàn)電壓vfy2施加到單元串中的偶字線wl2、wl4和wl6，并且將高電壓vh1施加到奇字線wl1、wl3和wl5。第二校驗(yàn)電壓vfy2可以是與第一校驗(yàn)電壓vfy1不同的電壓。例如，第二校驗(yàn)電壓vfy2可以是低于第一校驗(yàn)電壓vfy1的電壓。

將第一位線電壓vbl1施加到位線bl。第一位線電壓vbl1可以是電源電壓vcc。

可以將串選擇線電壓vssl和地選擇線電壓vgsl分別施加到串選擇線ssl和地選擇線gsl，以分別接通串選擇晶體管sst和地選擇晶體管gst。根據(jù)實(shí)施例，在讀取操作中施加到未選擇的字線的電源電壓vcc或未選擇的讀電壓vread可以被施加到串選擇線ssl和地選擇線gsl中的每一個(gè)。

將公共源極線電壓vcsl施加到公共源極線csl。公共源極線電壓vcsl可以是地電壓vss或具有與地電壓vss類似的電壓電平的低電壓(包括正(+)電壓和負(fù)(-)電壓)。

將襯底電壓vsub施加到襯底401。襯底電壓vsub可以是地電壓vss或具有與地電壓vss類似的電平的低電壓(包括正(+)電壓和負(fù)(-)電壓)。

在操作s1104中，在第一擦除校驗(yàn)操作(圖6的s620)和手指校驗(yàn)操作(圖9的s630)中已經(jīng)標(biāo)識(shí)了連接到高電壓vh1的奇字線wl1、wl3和wl5的存儲(chǔ)器單元mci、mc3和mc4被接通。當(dāng)將第二校驗(yàn)電壓vfy2施加到偶字線wl2、wl4和wl6時(shí)，位線bl的電壓可以基于連接到偶字線wl2、wl4和wl6的存儲(chǔ)器單元mc2、mc4和mc6的閾值電壓分布而改變。

在操作s1106中，當(dāng)存儲(chǔ)器單元mc1至mc6響應(yīng)于第二校驗(yàn)電壓vfy2而接通時(shí)，位線bl的電壓從第一位線電壓vbl1減小。當(dāng)位線bl的電壓低于參考電壓vref時(shí)，讀和寫電路130(圖1)中的頁(yè)緩沖器可以與對(duì)應(yīng)的位線bl連接的第一鎖存器132(圖1)中存儲(chǔ)例如邏輯低。

當(dāng)連接到偶字線wl2、wl4和wl6的存儲(chǔ)器單元mc2、mc4和mc6中的至少一個(gè)響應(yīng)于第二校驗(yàn)電壓vfy2而關(guān)斷時(shí)，位線bl的電壓保持為第一位線電壓vbl1。當(dāng)位線bl的電壓高于參考電壓vref時(shí)，讀和寫電路130中的頁(yè)緩沖器可以在與對(duì)應(yīng)的位線bl連接的第一鎖存器132中存儲(chǔ)例如邏輯高。頁(yè)緩沖器的第一鎖存器132中存儲(chǔ)的數(shù)據(jù)可以是與偶字線wl2、wl4和wl6有關(guān)的附加擦除校驗(yàn)讀取的結(jié)果。

在操作s1108中，執(zhí)行奇校驗(yàn)操作。在奇校驗(yàn)操作(s1108)中，將第二校驗(yàn)電壓vfy2施加到單元串中的奇字線wl1、wl3和wl5，并且將高電壓vh1施加到偶字線wl2、wl4和wl6。

將第一位線電壓vbl1施加到位線bl。第一位線電壓vbl1可以是電源電壓vcc。

可以將串選擇線電壓vssl和地選擇線電壓vgsl分別施加到串選擇線ssl和地選擇線gsl，以分別接通串選擇晶體管sst和地選擇晶體管gst。根據(jù)實(shí)施例，在讀取操作期間施加到未選擇的字線的電源電壓vcc或未選擇的讀電壓vread可以被施加到串選擇線ssl和地選擇線gsl中的每一個(gè)。

將公共源極線電壓vcsl施加到公共源極線csl。公共源極線電壓vcsl可以是地電壓vss或具有與地電壓vss類似的電壓電平的低電壓(包括正(+)電壓和負(fù)(-)電壓)。

將襯底電壓vsub施加到襯底401。襯底電壓vsub可以是地電壓vss或具有與地電壓vss類似的電平的低電壓(包括正(+)電壓和負(fù)(-)電壓)。

在操作s1108中，在第一擦除校驗(yàn)操作(圖6的s620)和手指校驗(yàn)操作(圖9的s630)中已經(jīng)標(biāo)識(shí)了連接到高電壓vh1的偶字線wl2、wl4和wl6的存儲(chǔ)器單元mc2、mc4和mc6被接通。當(dāng)將第二校驗(yàn)電壓vfy2施加到奇字線wl1、wl3和wl5時(shí)，位線bl的電壓可以基于連接到奇字線wl1、wl3和wl5的存儲(chǔ)器單元mc1、mc3和mc5的閾值電壓分布而改變。

在操作s1110中，當(dāng)存儲(chǔ)器單元mc1至mc6響應(yīng)于第二校驗(yàn)電壓vfy2而接通時(shí)，位線bl的電壓從第一位線電壓vbl1減小。當(dāng)位線bl的電壓低于參考電壓vref時(shí)，讀和寫電路130(圖1)中的頁(yè)緩沖器可以在與對(duì)應(yīng)的位線bl連接的第二鎖存器134(圖1)中存儲(chǔ)例如邏輯低。

當(dāng)連接到奇字線wl1、wl3和wl5的存儲(chǔ)器單元mc1、mc3和mc5中的至少一個(gè)響應(yīng)于第二校驗(yàn)電壓vfy2而關(guān)斷時(shí)，位線bl的電壓保持為第一位線電壓vbl1。當(dāng)位線bl的電壓高于參考電壓vref時(shí)，讀和寫電路130中的頁(yè)緩沖器可以在與對(duì)應(yīng)的位線bl連接的第二鎖存器134中存儲(chǔ)例如邏輯高。頁(yè)緩沖器的第二鎖存器134中存儲(chǔ)的數(shù)據(jù)可以是與奇字線wl1、wl3和wl5有關(guān)的附加擦除校驗(yàn)讀取的結(jié)果。

在操作s1112中，相對(duì)于第一鎖存器132中存儲(chǔ)的與偶字線wl2、wl4和wl6有關(guān)的附加擦除校驗(yàn)讀取的結(jié)果和第二鎖存器134中存儲(chǔ)的與奇字線wl1、wl3和wl5有關(guān)的附加擦除校驗(yàn)讀取的結(jié)果執(zhí)行xor運(yùn)算。此外，作為xor運(yùn)算的結(jié)果，對(duì)第一邏輯值，例如邏輯高(位“1”)的數(shù)目進(jìn)行計(jì)數(shù)。

在操作s1114中，將xor運(yùn)算的邏輯高(位“1”)的數(shù)目與第一值numecc進(jìn)行比較。當(dāng)xor運(yùn)算的邏輯高(位“1”)的數(shù)目等于或小于第一值numecc時(shí)，電壓發(fā)生器和控制邏輯電路140(圖1)的xor運(yùn)算單元142(圖1)在操作s1103中可以將存儲(chǔ)器塊blki處理為擦除狀態(tài)通過(guò)并結(jié)束擦除操作。

當(dāng)xor運(yùn)算的邏輯高(位“1”)的數(shù)目大于第一值numecc時(shí)，xor運(yùn)算單元142在操作s1116中可以將存儲(chǔ)器塊blki處理為擦除狀態(tài)失敗并結(jié)束擦除操作。

圖12示出了根據(jù)前述實(shí)施例中的一個(gè)或多個(gè)的包括非易失性存儲(chǔ)器設(shè)備的存儲(chǔ)器卡系統(tǒng)1200的實(shí)施例。參考圖12，存儲(chǔ)器卡系統(tǒng)1200可以包括主機(jī)1210和存儲(chǔ)器卡1220。主機(jī)1210可以包括主機(jī)控制器1211和主機(jī)連接單元1212。存儲(chǔ)器卡1220可以包括卡連接單元1221、卡控制器1222和非易失性存儲(chǔ)器設(shè)備1223。

非易失性存儲(chǔ)器設(shè)備1223可以使用圖1至11中的實(shí)施例中的一個(gè)或多個(gè)來(lái)實(shí)現(xiàn)。非易失性存儲(chǔ)器設(shè)備1223可以向多個(gè)單元串的存儲(chǔ)器單元施加擦除電壓，通過(guò)向連接到單元串的存儲(chǔ)器單元的偶字施加第一校驗(yàn)電壓并向奇字線施加高電壓來(lái)執(zhí)行第一讀取操作，通過(guò)向連接到單元串的存儲(chǔ)器單元的奇字線施加第一校驗(yàn)電壓并向偶字線施加高電壓來(lái)執(zhí)行第二讀取操作，并且通過(guò)對(duì)第一讀取操作的結(jié)果和第二讀取操作的結(jié)果執(zhí)行xor運(yùn)算來(lái)執(zhí)行擦除校驗(yàn)操作。非易失性存儲(chǔ)器設(shè)備1223可以通過(guò)基于xor運(yùn)算的結(jié)果確定擦除校驗(yàn)操作的擦除通過(guò)/失敗來(lái)檢測(cè)擦除失敗字線。

主機(jī)1210可以將數(shù)據(jù)data寫入存儲(chǔ)器卡1220或讀取存儲(chǔ)器卡1220中存儲(chǔ)的數(shù)據(jù)data。主機(jī)控制器1211可以經(jīng)由主機(jī)連接單元1212將主機(jī)1210中的時(shí)鐘發(fā)生器中產(chǎn)生的時(shí)鐘信號(hào)clk和數(shù)據(jù)data發(fā)送到存儲(chǔ)器卡1220。

響應(yīng)于經(jīng)由卡連接單元1221接收到的請(qǐng)求，卡控制器1222可以通過(guò)使數(shù)據(jù)data與在卡控制器1222中的時(shí)鐘發(fā)生器中產(chǎn)生的時(shí)鐘信號(hào)clk同步來(lái)向非易失性存儲(chǔ)器設(shè)備1223提供數(shù)據(jù)data。非易失性存儲(chǔ)器設(shè)備1223可以存儲(chǔ)從主機(jī)1210發(fā)送的數(shù)據(jù)data。

存儲(chǔ)器卡1220可以被實(shí)現(xiàn)為緊湊型閃速卡(cfc)、微型驅(qū)動(dòng)、智能媒體卡(smc)、多媒體卡(mmc)、安全數(shù)字卡(sdc)、通用閃存設(shè)備(ufs)、存儲(chǔ)棒、通用串行總線(usb)閃存驅(qū)動(dòng)器等。

圖13示出了包括對(duì)應(yīng)于上述實(shí)施例中的任何一個(gè)的非易失性存儲(chǔ)器設(shè)備的固態(tài)驅(qū)動(dòng)(ssd)系統(tǒng)1300。參考圖13，ssd系統(tǒng)1300可以包括主機(jī)1310和ssd1320。ssd1320經(jīng)由信號(hào)連接器與主機(jī)1310交換信號(hào)，并經(jīng)由電源連接器接收電力。ssd1320可以包括ssd控制器1321、輔助電源設(shè)備1322和多個(gè)非易失性存儲(chǔ)器設(shè)備1323、1324和1325。

多個(gè)非易失性存儲(chǔ)器設(shè)備1323、1324和1325中的每一個(gè)可以是圖1至11中的實(shí)施例中的任何一個(gè)。非易失性存儲(chǔ)器設(shè)備1323、1324和1325中的每一個(gè)可以向多個(gè)單元串的存儲(chǔ)器單元施加擦除電壓，通過(guò)向連接到單元串的存儲(chǔ)器單元的偶字線施加第一校驗(yàn)電壓并向奇字線施加高電壓來(lái)執(zhí)行第一讀取操作，通過(guò)向連接到單元串的存儲(chǔ)器單元的奇字線施加第一校驗(yàn)電壓并向偶字線施加高電壓來(lái)執(zhí)行第二讀取操作，并且通過(guò)對(duì)第一讀取操作的結(jié)果和第二讀取操作的結(jié)果執(zhí)行xor運(yùn)算來(lái)執(zhí)行擦除校驗(yàn)操作。非易失性存儲(chǔ)器設(shè)備1323、1324和1325中的每一個(gè)可以通過(guò)基于xor運(yùn)算的結(jié)果確定擦除校驗(yàn)操作的擦除通過(guò)/失敗來(lái)檢測(cè)擦除失敗字線。

可以通過(guò)由計(jì)算機(jī)、處理器、控制器或其它信號(hào)處理設(shè)備執(zhí)行的代碼或指令來(lái)整體或部分地執(zhí)行本文中所描述的方法、過(guò)程和/或操作。計(jì)算機(jī)、處理器、控制器或其他信號(hào)處理設(shè)備可以是本文中所描述的那些或除了本文中所描述的元件之外的設(shè)備。因?yàn)樵敿?xì)描述了形成方法(或計(jì)算機(jī)、處理器、控制器或其他信號(hào)處理設(shè)備的操作)的基礎(chǔ)的算法，所以用于實(shí)現(xiàn)方法實(shí)施例的操作的代碼或指令可以將計(jì)算機(jī)、處理器、控制器或其他信號(hào)處理設(shè)備轉(zhuǎn)換成用于執(zhí)行本文中的方法的專用處理器。

本文中所公開(kāi)的實(shí)施例的電壓發(fā)生器、控制邏輯電路、電路和其他處理特征可以以例如可以包括硬件、軟件或這二者的邏輯來(lái)實(shí)現(xiàn)。當(dāng)至少部分地在硬件中實(shí)現(xiàn)時(shí)，電壓發(fā)生器、控制邏輯電路、電路和其他處理特征可以是例如多種集成電路中的任何一種，其包括但不限于專用集成電路、現(xiàn)場(chǎng)可編程門陣列、邏輯門的組合、片上系統(tǒng)、微處理器或另一類型的處理或控制電路。盡管結(jié)合前述實(shí)施例中的一個(gè)或多個(gè)提到了xor邏輯電路，但是xor邏輯電路可以用用于比較或以其他方式處理本文中所描述的結(jié)果的其他類型的邏輯電路替代。

當(dāng)至少部分地在軟件中實(shí)現(xiàn)時(shí)，電壓發(fā)生器、控制邏輯電路、電路和其它處理特征可以包括例如存儲(chǔ)器或其他存儲(chǔ)設(shè)備，用于存儲(chǔ)要由例如計(jì)算機(jī)、處理器、微處理器、控制器或其他信號(hào)處理設(shè)備執(zhí)行的代碼或指令。計(jì)算機(jī)、處理器、微處理器、控制器或其它信號(hào)處理設(shè)備可以是本文中所描述的那些或除了本文中所描述的元件之外的設(shè)備。因?yàn)樵敿?xì)描述了形成方法(或計(jì)算機(jī)、處理器、微處理器、控制器或其他信號(hào)處理設(shè)備的操作)的基礎(chǔ)的算法，所以用于實(shí)現(xiàn)方法實(shí)施例的操作的代碼或指令可以將計(jì)算機(jī)、處理器、控制器或其他信號(hào)處理設(shè)備轉(zhuǎn)換成用于執(zhí)行本文中的方法的專用處理器。

本文中已經(jīng)公開(kāi)了示例實(shí)施例，并且盡管采用了特定術(shù)語(yǔ)，但是它們用于并僅以一般和描述性意義解釋，而不是為了限制的目的。實(shí)施例可以組合以形成附加的實(shí)施例。在一些情況下，對(duì)于本申請(qǐng)?zhí)峤坏谋绢I(lǐng)域技術(shù)人員將顯而易見(jiàn)的是，結(jié)合特定實(shí)施例描述的特征、特性和/或元素可以單獨(dú)使用或與結(jié)合其它實(shí)施例描述的特征、特性和/或元素組合使用，除非另有說(shuō)明。因此，本領(lǐng)域技術(shù)人員將理解，在不脫離權(quán)利要求中闡述的實(shí)施例的精神和范圍的情況下可以進(jìn)行形式和細(xì)節(jié)上的各種改變。