本申請要求于2016年2月24日提交到韓國知識產(chǎn)權(quán)局的第10-2016-0022037號韓國專利申請的優(yōu)先權(quán)，所述韓國專利申請的公開通過引用完整地包含于此。

本發(fā)明構(gòu)思涉及一種一次可編程(otp)存儲器和otp存儲器的數(shù)據(jù)寫入方法。

背景技術(shù)：

一次可編程(otp)存儲器可將數(shù)據(jù)存儲在均具有未編程狀態(tài)或已編程狀態(tài)的多個otp單元中。當斷電時，otp單元可保持數(shù)據(jù)；然而，編程的otp單元不能被再次編程。例如，otp單元可包括熔絲或反熔絲，一旦熔絲或反熔絲被編程，它們中的數(shù)據(jù)是永久的。由于這個特性，otp存儲器被用于各種應用中以存儲數(shù)據(jù)。

技術(shù)實現(xiàn)要素：

根據(jù)本發(fā)明構(gòu)思的示例性實施例，提供一種一次可編程(otp)存儲器，包括：otp單元陣列，包括設(shè)置在多條字線和多條位線彼此交叉的位置的多個otp單元；寫入電路，被配置為通過一次選擇所述多條位線中的一條位線并對連接到所選擇的位線的被選擇的otp單元進行編程來對所述多個otp單元進行順序地編程，其中，寫入電路還被配置為檢測選擇的位線的電壓電平，并當檢測的電壓電平指示選擇的otp單元處于已編程狀態(tài)時選擇另一位線。

根據(jù)本發(fā)明構(gòu)思的示例性實施例，提供一種被配置為在多個otp單元中寫入多位輸入數(shù)據(jù)的otp存儲器的數(shù)據(jù)寫入方法，所述數(shù)據(jù)寫入方法包括：接收多位輸入數(shù)據(jù)和寫入命令；選擇連接到所述多個otp單元的多條位線中的一條位線；在連接到選擇的位線的選擇的otp單元中寫入多位輸入數(shù)據(jù)的數(shù)據(jù)值；檢測選擇的位線的電壓電平，并當檢測的電壓電平指示選擇的otp單元處于與數(shù)據(jù)值對應的狀態(tài)時，選擇所述多條位線中的另一位線。

根據(jù)本發(fā)明構(gòu)思的示例性實施例，提供一種otp存儲器，包括：otp單元陣列，包括設(shè)置在多條字線和多條位線彼此交叉的位置的多個otp單元；行解碼器，被配置為響應于行地址而選擇所述多條字線中的一條字線；列解碼器，被配置為響應于列地址而選擇所述多條位線之中的m條位線，其中，m為等于或大于1的自然數(shù)；寫入電路，被配置為通過一次選擇所述m條位線中的一條位線并對連接到選擇的位線的選擇的otp單元進行編程來對連接到選擇的字線和所述m條選擇的位線的m個otp單元進行順序編程，其中，寫入電路還被配置為：檢測選擇的位線的電壓電平，并當檢測的電壓電平指示選擇的otp單元處于已編程狀態(tài)時，選擇另一位線。

根據(jù)本發(fā)明構(gòu)思的示例性實施例，提供一種otp存儲器，包括：單元陣列，包括多個單元、多條字線和多條位線；寫入電路，被配置為：對第一位線的第一單元進行編程；當寫入電路的感測節(jié)點的電壓電平指示第一單元具有邏輯高電平時產(chǎn)生第一編程完成信號，并響應于第一編程完成信號對第二位線的第二單元進行編程。

附圖說明

通過參照附圖對本發(fā)明構(gòu)思的示例實施例進行詳細描述，本發(fā)明構(gòu)思的以上和其他特征將變得更加容易理解，其中：

圖1是根據(jù)本發(fā)明構(gòu)思的示例性實施例的一次可編程(otp)存儲器的框圖；

圖2a、圖2b和圖2c是根據(jù)本發(fā)明構(gòu)思的示例性實施例的otp單元的電路圖；

圖3是根據(jù)本發(fā)明構(gòu)思的示例性實施例的用于描述otp存儲器的數(shù)據(jù)寫入方法的電路圖；

圖4是根據(jù)本發(fā)明構(gòu)思的示例性實施例的寫入電路的電路圖；

圖5和圖6是根據(jù)本發(fā)明構(gòu)思的示例性實施例的寫入電路的時序圖；

圖7a和圖7b是示出根據(jù)本發(fā)明構(gòu)思的示例性實施例的基于寫入電路中的輸入數(shù)據(jù)改變位線選擇信號的示例的示圖；

圖8是根據(jù)本發(fā)明構(gòu)思的示例性實施例的otp存儲器的數(shù)據(jù)寫入方法的流程圖；

圖9是根據(jù)本發(fā)明構(gòu)思的示例性實施例的otp存儲器的數(shù)據(jù)寫入方法的流程圖；

圖10是根據(jù)本發(fā)明構(gòu)思的示例性實施例的otp存儲器的框圖；

圖11是示出根據(jù)本發(fā)明構(gòu)思的示例性實施例的圖10的otp存儲器中的行解碼器與位線開關(guān)電路之間的連接的電路圖；

圖12是根據(jù)本發(fā)明構(gòu)思的示例性實施例的寫入電路的電路圖；

圖13是根據(jù)本發(fā)明構(gòu)思的示例性實施例的otp存儲器的框圖；

圖14a和圖14b是根據(jù)本發(fā)明構(gòu)思的示例性實施例的otp單元的截面圖和立體圖；

圖15是根據(jù)本發(fā)明構(gòu)思的示例性實施例的包括otp存儲器的存儲器裝置的框圖；

圖16是根據(jù)本發(fā)明構(gòu)思的示例性實施例的包括otp存儲器裝置的片上系統(tǒng)(soc)的框圖；

圖17是根據(jù)本發(fā)明構(gòu)思的示例性實施例的多媒體系統(tǒng)的框圖；

圖18是根據(jù)本發(fā)明構(gòu)思的示例性實施例的包括otp存儲器的終端裝置的框圖。

具體實施方式

圖1是根據(jù)本發(fā)明構(gòu)思的示例性實施例的一次可編程(otp)存儲器1000的框圖。otp存儲器1000是獨立的存儲器裝置，并可獨自被實現(xiàn)或封裝成單個芯片或者可與另一電路(例如，另一存儲器和處理核等)一起被實現(xiàn)或封裝成單個芯片(例如，片上系統(tǒng)(soc))。

參照圖1，otp存儲器1000可包括otp單元陣列110和寫入電路120。

otp單元陣列110可包括以多個行和列布置的多個otp單元otpc。otp單元otpc可連接到多條字線wl1至字線wln和多條位線bl1至位線blm，并可被設(shè)置在字線wl1至字線wln與位線bl1至位線blm彼此交叉的位置處。根據(jù)本發(fā)明構(gòu)思的示例性實施例，雖然字線wl1至字線wln中的每一條字線在圖1中被示出為單條線，但是字線wl1至字線wln中的每一條字線可包括連接到相同的otp單元otpc的兩條或更多條線。

每個otp單元otpc可具有如圖2a、圖2b和圖2c中所示的各種單元結(jié)構(gòu)。otp單元otpc可具有未編程狀態(tài)或已編程狀態(tài)，并存儲與其狀態(tài)對應的數(shù)據(jù)。此外，otp單元otpc可具有多個已編程狀態(tài)，并因此存儲與多個位對應的數(shù)據(jù)。在下面的描述中，假設(shè)otp單元otpc具有單個已編程狀態(tài)。例如，未編程otp單元存儲數(shù)據(jù)值'0'，已編程otp單元存儲數(shù)據(jù)值'1'。然而，本發(fā)明構(gòu)思不限于此。

響應于寫入控制信號con_w，寫入電路120可在連接到在字線wl1至字線wln之中選擇的字線的多個otp單元otpc中寫入m位輸入數(shù)據(jù)din<m:1>。輸入數(shù)據(jù)的最低有效位(lsb)可用din<1>表示，輸入數(shù)據(jù)的最高有效位(msb)(例如，第m位)可用din<m>表示。寫入控制信號con_w可包括寫入命令。寫入控制信號con_w還可包括用于設(shè)置各種寫入狀態(tài)的控制信號。例如，寫入控制信號con_w可設(shè)置寫入電路120的總寫入時間(或總編程時間)、用于對一個otp單元進行寫入操作的單位寫入時間(或單位編程時間)或?qū)Χ鄠€otp單元的寫入操作的總數(shù)量(或編程周期的總數(shù)量)，使得m位輸入數(shù)據(jù)din<m:1>被寫入otp單元陣列110中。

寫入電路120可通過對otp單元otpc順序編程來將m位輸入數(shù)據(jù)din<m:1>寫入m個otp單元otpc中。例如，寫入控制信號con_w可包括寫入命令。寫入電路120逐一選擇位線bl1至位線blm，并對連接到選擇的位線的選擇的otp單元otpc編程。在下面的描述中，對選擇的位線編程可意味著連接到選擇的位線的選擇的otp單元被編程。

寫入電路120可包括位線開關(guān)電路10和編程控制電路20。位線開關(guān)電路10可響應于位線選擇信號bl_sel<m:1>而逐一選擇位線bl1至位線blm，檢測選擇的位線的電壓電平，并基于檢測的電壓電平產(chǎn)生編程完成信號pgm_don。位線開關(guān)電路10可響應于從編程控制電路20提供的編程使能信號pgm_en而對選擇的位線的otp單元otpc編程，并響應于檢測使能信號dtc_en檢測選擇的位線的電壓電平。

編程控制電路20可產(chǎn)生位線選擇信號bl_sel<m:1>，并響應于編程完成信號pgm_don而改變位線選擇信號bl_sel<m:1>。在這種情況下，編程控制電路20可基于輸入數(shù)據(jù)din<m:1>產(chǎn)生位線選擇信號bl_sel<m:1>。換言之，編程控制電路20響應于輸入數(shù)據(jù)din<m:1>。此外，編程控制電路20可基于寫入控制信號con_w產(chǎn)生編程使能信號pgm_en和檢測使能信號dtc_en。換言之，編程控制電路20響應于寫入控制信號con_w。下面將參照圖4至圖7給出對寫入電路120的配置和操作的具體描述。

如上所述，響應于寫入控制信號con_w，根據(jù)本發(fā)明構(gòu)思的示例性實施例的寫入電路120可在otp單元陣列110中寫入多位輸入數(shù)據(jù)din<m:1>。寫入電路120可通過檢測選擇的位線的電壓電平以及在基于檢測的結(jié)果確定選擇的otp單元otpc處于已編程狀態(tài)時選擇另一位線來對多個otp單元otpc編程。如此，用于對一個otp單元otpc編程的時間可以不是固定的，而是可基于otc單元的特性(例如，otc單元是快速可編程、正?？删幊踢€是慢速可編程)改變。因此，可減少用于對多個otp單元otpc編程的總時間(例如，用于在otp單元陣列110中寫入輸入數(shù)據(jù)din<m:1>的時間)。此外，可防止對otp單元otpc的過編程。

圖2a、圖2b和圖2c是根據(jù)本發(fā)明構(gòu)思的示例性實施例的otp單元otpca、otp單元otpcb和otp單元otpcc的電路圖。例如，圖2a和圖2b示出反熔絲型otp單元，圖2c示出熔絲型otp單元。

參照圖2a和圖2b，otp單元otpca和otpcb中的每一個otp單元可包括編程晶體管t0和讀取晶體管t1。編程晶體管t0是反熔絲器件并具有能改變它的傳導狀態(tài)的結(jié)構(gòu)。例如，響應于諸如編程電壓或電流的電應力，這樣的反熔絲器件可從非導電狀態(tài)改變?yōu)閷щ姞顟B(tài)以及從高電阻狀態(tài)改變?yōu)榈碗娮锠顟B(tài)?？梢砸詭爪蘳至幾十μs的脈沖的形式施加編程電壓。反熔絲器件可使用電容器結(jié)構(gòu)或來實現(xiàn)，或可使用如在當前實施例中的晶體管結(jié)構(gòu)來實現(xiàn)。

編程晶體管t0的柵極可連接到編程字線wlp。如在圖2a中所示，編程晶體管t0的源極可連接到讀取晶體管t1的漏極，編程晶體管t0的漏極可浮置。如在圖2b中所示，編程晶體管t0的源極和漏極可彼此連接。

讀取晶體管t1的柵極可連接到讀取字線wlr。在圖2a中，讀取晶體管t1的漏極可連接到編程晶體管t0的源極，讀取晶體管t1的源極可連接到位線bl。參照圖2b，讀取晶體管t1的漏極可連接到編程晶體管t0的源極和漏極，讀取晶體管t1的源極可連接到位線bl。讀取晶體管t1可執(zhí)行切換功能。當工作電壓通過讀取字線wlr被施加到讀取晶體管t1的柵極時，讀取晶體管t1可被導通。

在編程電壓被施加到編程晶體管t0的柵極之前，在編程晶體管t0的柵極和源極之間通過柵極氧化層保持高電阻狀態(tài)。因此，當特定電壓被施加到編程晶體管t0的柵極和位線bl而工作電壓被施加到讀取晶體管t1的柵極時，流過位線bl的電流的大小相對非常小。

當高電壓(例如，編程電壓)通過編程字線wlp被施加到編程晶體管t0的柵極時，柵極氧化層被破壞，并且在編程晶體管t0的柵極和源極之間形成電流路徑。如此，柵極與源極之間的高電阻狀態(tài)可被轉(zhuǎn)換為低電阻狀態(tài)。當編程晶體管t0處于如上所述的低電阻狀態(tài)時，如果特定電壓被施加到編程晶體管t0的柵極和位線bl而工作電壓被施加到讀取晶體管t1的柵極，則流過位線bl的電流的大小可相對較大。以這種方式，otp單元otpca和otp單元otpcb可通過施加具有高電壓的編程電壓來存儲數(shù)據(jù)。

參照圖2c，otp單元otpcc可包括編程晶體管t0、讀取晶體管t1和熔絲fs。熔絲fs是當高電壓被施加到兩端時能在其兩端斷開或能被改變?yōu)楦唠娮锠顟B(tài)的器件。例如，當高電壓被施加到熔絲fs的兩端時，可發(fā)生電子遷移，因此，熔絲fs可具有高電阻值。

讀取晶體管t1連接在位線bl與第一節(jié)點na之間，讀取字線wlr連接到讀取晶體管t1的柵極。編程晶體管t0連接在第一節(jié)點na與地之間，編程字線wlp連接到編程晶體管t0的柵極。熔絲fs連接在第一節(jié)點na與控制電壓vf之間。熔絲fs可以是電熔絲(例如，e-fuse)。

在編程操作中，電壓可被施加到編程字線wlp，具有高電壓的編程電壓vpgm可被施加到熔絲fs。如此，熔絲fs可由于流向地的電流而被切斷(例如，斷開)。當使用數(shù)據(jù)對熔絲fs編程時，熔絲fs可具有高電阻值。

在讀取操作中，電壓可被施加到讀取字線wlr，地電壓vss可作為熔絲fs的控制電壓vf而被施加。如此，流過位線bl、讀取晶體管t1和熔絲fs的電流的路徑可被形成。在這種情況下，可基于編程的熔絲fs是否被切斷來輸出位線bl的不同的電壓電平，并因此可讀取數(shù)據(jù)。

上面參照圖2a至圖2c已經(jīng)給出了對otp單元otpca、otp單元otpcb和otp單元otpcc的描述。然而，otp單元otpca、otp單元otpcb和otp單元otpcc是示例，根據(jù)本發(fā)明構(gòu)思的示例性實施例的otp存儲器可包括具有與圖2a至圖2c的otp單元otpca、otp單元otpcb和otp單元otpcc的結(jié)構(gòu)不同的結(jié)構(gòu)的otp單元。在下面的描述中，假設(shè)根據(jù)本發(fā)明構(gòu)思的示例性實施例的otp存儲器包括圖2a的反熔絲型otp單元。

圖3是根據(jù)本發(fā)明構(gòu)思的示例性實施例的用于描述otp存儲器的數(shù)據(jù)寫入方法的電路圖。圖3的數(shù)據(jù)寫入方法可通過圖1的otp存儲器1000來執(zhí)行。

參照圖3，多條位線bl1至位線blm可分別連接到多個開關(guān)sw1至開關(guān)swm。開關(guān)sw1至開關(guān)swm可被包括在圖1的寫入電路120的位線開關(guān)電路10中。一條字線(例如，第二字線wl2)可被選擇，圖1的輸入數(shù)據(jù)din<m:1>可被寫入在連接到第二字線wl2的多個otp單元otpc中。開關(guān)sw1至開關(guān)swm中的一個開關(guān)可被接通(例如，閉合)以選擇一條位線，連接到該位線的otp單元otpc可被編程。如果otp單元otpc被完全地編程，則另一開關(guān)可被接通以選擇另一位線。

例如，第一開關(guān)sw1可被最初接通以選擇第一位線bl1。如果第一位線bl1被完全編程，則第一開關(guān)sw1可被斷開，第二開關(guān)sw2可被接通以選擇第二位線bl2并對第二位線bl2編程。以這種方式，第一位線bl1至第m位線blm可被順序地選擇和編程。

在這種情況下，圖1的位線開關(guān)電路10可通過確定每條位線是否被完全編程來產(chǎn)生編程完成信號pgm_don，并且響應于編程完成信號pgm_don，編程控制電路20可產(chǎn)生用于控制開關(guān)sw1至開關(guān)swm的位線選擇信號bl_sel<m:1>。

圖4是根據(jù)本發(fā)明構(gòu)思的示例性實施例的寫入電路10的電路圖。參照圖4，寫入電路10可包括開關(guān)電路11、電流源12、自電平檢測器13和邏輯電路14。

開關(guān)電路11可包括分別連接到多條位線bl1至位線blm的多個開關(guān)sw1至開關(guān)swm。根據(jù)本發(fā)明構(gòu)思的示例性實施例，開關(guān)sw1至開關(guān)swm可以是金屬氧化物半導體場效應晶體管(mosfet)。開關(guān)sw1至開關(guān)swm中的每個開關(guān)可響應于與其對應的位線選擇信號bl_sel<m:1>的位而被接通或斷開。在這種情況下，開關(guān)sw1至開關(guān)swm中的一個開關(guān)可被接通以選擇一條位線。

電流源12可從選擇的位線輸出特定電流(例如，幾十微安培(μa)至幾百微安培)。如果編程使能信號pgm_en被激活(例如，邏輯高狀態(tài))，則晶體管nt1可被接通以形成電流阱路徑，特定電流可從選擇的位線被輸出。如此，電流可流過選擇的otp單元otpc的編程晶體管，因此，選擇的otp單元otpc可被編程。電流源12可以是限流器。

響應于編程使能反相信號pgm_enb，自電平檢測器13可檢測選擇的位線的電壓電平。編程使能反相信號pgm_enb可以是編程使能信號pgm_en的反相版本。自電平檢測器13可包括緩沖器buf和晶體管nt2。晶體管nt2可響應于編程使能反相信號pgm_enb而被接通，并可作為電阻元件操作。如果選擇的otp單元otpc被完全編程，則具有相對較大的大小的電流可流過選擇的位線。從選擇的位線輸出的電流可流過晶體管nt2，感測節(jié)點sn的電壓電平可由于晶體管nt2的電阻分量而被增加。如果選擇的otp單元otpc未被編程，則具有相對較小的大小的電流可流過選擇的位線，因此，感測節(jié)點sn的電壓電平可以是低的。

緩沖器buf可檢測和放大感測節(jié)點sn的電壓電平，并輸出放大的電壓。例如，如果感測節(jié)點sn的電壓電平高于特定電壓電平，則緩沖器buf可輸出與邏輯高狀態(tài)對應的高電壓(例如，電源電壓)。如果感測節(jié)點sn的電壓電平低于特定電壓電平，則緩沖器buf可輸出與邏輯低狀態(tài)對應的低電壓(例如，地電壓)。

響應于檢測使能信號dtc_en，邏輯電路14可輸出編程完成信號pgm_don。邏輯電路14可接收選擇的位線的電壓電平(例如，緩沖器buf的輸出)作為輸入信號，并且如果輸入信號是處于邏輯高狀態(tài)，則輸出編程完成信號pgm_don。

當數(shù)據(jù)值'0'被存儲在選擇的otp單元otpc中時，選擇的otp單元otpc不需要被編程，選擇的位線的電壓電平可以是低電平。由于選擇的otp單元otpc具有與存儲的數(shù)據(jù)對應的正常狀態(tài)，所以邏輯電路14可產(chǎn)生編程完成信號pgm_don。根據(jù)本發(fā)明構(gòu)思的示例性實施例，邏輯電路14可接收與選擇的位線對應的位線選擇信號bl_sel<m:1>的位bl_sel<k>，并且如果位bl_sel<k>具有數(shù)據(jù)值'0'，則不考慮選擇的位線的電壓電平而輸出編程完成信號pgm_don。

根據(jù)本發(fā)明構(gòu)思的示例性實施例，編程控制電路20可提供用于順序選擇連接到將被編程的otp單元otpc的位線bl1至位線blm中的僅僅一些位線的位線選擇信號bl_sel<m:1>。如此，響應于位線選擇信號bl_sel<m:1>，只有連接到用于存儲數(shù)據(jù)值'1'的otp單元otpc(例如，將被編程的otp單元otpc)的位線可被選擇。

圖5和圖6是根據(jù)本發(fā)明構(gòu)思的示例性實施例的寫入電路的時序圖。圖5是一個編程周期pgm_cycle的時序圖，圖6是選擇的位線在單位編程周期tpgm期間未被完全編程的情況下的時序圖。

參照圖5，當輸入數(shù)據(jù)din<m:1>和寫入命令被施加到圖1的編程控制電路20時，編程控制電路20可產(chǎn)生編程使能信號pgm_en、檢測使能信號dtc_en和位線選擇信號bl_sel<m:1>。位線選擇信號bl_sel<m:1>可初始具有用于選擇第一位線bl1的值。當編程使能信號pgm_en被激活時，第一位線bl1的otp單元otpc可在單位編程周期tpgm期間被編程。可基于otp單元otpc的特性來預設(shè)單位編程周期tpgm。根據(jù)本發(fā)明構(gòu)思的示例性實施例，可基于對正常單元進行正常編程(例如，完全編程)所需的時間來設(shè)置單位編程周期tpgm。單位編程周期tpgm可被設(shè)置為短于對慢速單元(也被稱為慢速可編程單元)進行編程所需要的時間。

當編程使能信號pgm_en被禁用時，感測節(jié)點sn的電壓可被增加。在預定等待時間twt之后，檢測使能信號dtc_en可被激活。如果感測節(jié)點sn的電壓電平對應于檢測周期td中的邏輯高狀態(tài)，則可將與邏輯高狀態(tài)對應的編程完成信號pgm_don從位線開關(guān)電路10輸出到編程控制電路20。響應于編程完成信號pgm_don，位線選擇信號bl_sel<m:1>可被增加到用于選擇第二位線bl2的值。以這種方式，在一個編程周期pgm_cycle中，第一位線bl1至第m位線blm可被順序選擇和編程。

參照圖6，在第一位線bl1被選擇和完全編程后，第二位線bl2可在第二單元編程周期tpgm2被選擇和編程。如果第二位線bl2未被正常編程(例如，未被完全編程)，則感測節(jié)點sn的電壓電平可對應于第二檢測周期td2中的邏輯低狀態(tài)。因此，未產(chǎn)生編程完成信號pgm_don，位線選擇信號bl_sel<m:1>保持用于選擇第二位線bl2的值。第二位線bl2可在第三單元編程周期tpgm3繼續(xù)被編程。如果第二位線bl2被完全編程并且感測節(jié)點sn的電壓電平對應于邏輯高狀態(tài)，則在第三檢測周期td3中產(chǎn)生編程完成信號pgm_don。響應于編程完成信號pgm_don，位線選擇信號bl_sel<m:1>可被改變?yōu)橛糜谶x擇第三位線bl3的值。

在根據(jù)本發(fā)明構(gòu)思的示例性實施例的寫入電路(例如，圖1的寫入電路120)的上述操作中，位線可基于單位編程周期tpgm被編程一次或多于一次，直到它被完全編程為止。如此，由于可基于每個otp單元otpc的特性應用不同的編程時間，所以可防止對單獨的otp單元otpc的過編程，并且可減少連接到選擇的字線的多個otp單元otpc的總編程時間。此外，由于寫入電路120自主地檢測位線的電壓電平并改變位線選擇信號bl_sel<m:1>的值，所以與外部裝置或otp存儲器的邏輯電路的接口可被簡化。

圖7a和圖7b是示出根據(jù)本發(fā)明構(gòu)思的示例性實施例的基于寫入電路中的輸入數(shù)據(jù)改變位線選擇信號的值的示例的示圖。在下面的描述中，假設(shè)輸入數(shù)據(jù)是8位數(shù)據(jù)。

如在圖7a和圖7b中所示，響應于編程完成信號pgm_don，圖1的編程控制電路20可基于輸入數(shù)據(jù)din<8:1>改變位線選擇信號bl_sel<8:1>的值。參照圖7a，編程控制電路20可響應于編程完成信號pgm_don而逐一選擇位線選擇信號bl_sel<8:1>的位，并將選擇的位設(shè)置為與其對應的輸入數(shù)據(jù)din<8:1>的位的數(shù)據(jù)值。在這種情況下，位線選擇信號bl_sel<8:1>的其他位可被設(shè)置為數(shù)據(jù)值'0'。換言之，當位線選擇信號bl_sel<8:1>的八個位中的一個位被設(shè)置為對應于輸入數(shù)據(jù)din<8:1>的位的數(shù)據(jù)值時，位線選擇信號bl_sel<8:1>的其他七個位可被設(shè)置為零。

例如，最初，位線選擇信號bl_sel<8:1>的第一位bl_sel<1>可被設(shè)置為與其對應的輸入數(shù)據(jù)din<8:1>的第一位din<1>的數(shù)據(jù)值'1'。位線選擇信號bl_sel<8:1>的其他位(例如，bl_sel<8:2>)可被設(shè)置為數(shù)據(jù)值'0'。此后，響應于編程完成信號pgm_don，位線選擇信號bl_sel<8:1>的第二位bl_sel<2>可被設(shè)置為與其對應的輸入數(shù)據(jù)din<8:1>的第二位din<2>的數(shù)據(jù)值'0'。

然后，如果產(chǎn)生編程完成信號pgm_don，則位線選擇信號bl_sel<8:1>的第三位bl_sel<3>可被設(shè)置為與其對應的輸入數(shù)據(jù)din<8:1>的第三位din<3>的數(shù)據(jù)值'1'。如上所述，可以以這樣的方式改變位線選擇信號bl_sel<8:1>：響應于編程完成信號pgm_don，位線選擇信號bl_sel<8:1>的位被順序設(shè)置為輸入數(shù)據(jù)din<8:1>的位的數(shù)據(jù)值。

參照圖7b，響應于編程完成信號pgm_don，圖1的編程控制電路20可產(chǎn)生用于順序選擇僅將被編程的位線的位線選擇信號bl_sel<8:1>。只有與具有數(shù)據(jù)值'1'的輸入數(shù)據(jù)din<8:1>的位對應的第一位線bl1、第三位線bl3、第五位線bl5、第七位線bl7和第八位線bl8可被編程。響應于編程完成信號pgm_don，編程控制電路20可產(chǎn)生用于選擇第一位線bl1然后順序選擇第三位線bl3、第五位線bl5、第七位線bl7和第八位線bl8的位線選擇信號bl_sel<8:1>。

圖8是根據(jù)本發(fā)明構(gòu)思的示例性實施例的otp存儲器的數(shù)據(jù)寫入方法的流程圖。圖8示出在一個寫入周期對m條位線進行編程的方法。

參照圖8，可從外部裝置接收具有多個位的輸入數(shù)據(jù)din<m:1>(s110)。在預設(shè)的單位編程周期期間，可對第k位線blk(k是等于或小于m的自然數(shù))編程(s120)。在這種情況下，單位編程周期可被設(shè)置為短于對otp單元中的慢速單元正常編程所需的時間。例如，單位編程周期可被設(shè)置為對正常單元進行正常編程所需的時間。換言之，對慢速單元編程所需的時間長于對正常單元編程所需的時間。然而，單位編程周期不限于此，并可被設(shè)置為各種長度的時間。

在第k位線blk在單位編程周期期間被編程之后，檢測其電壓電平(s130)。如果第k位線blk被完全編程，則可產(chǎn)生編程完成信號pgm_don。如果第k位線blk未被完全編程，則不產(chǎn)生編程完成信號pgm_don。因此，如果未產(chǎn)生編程完成信號pgm_don，則第k位線blk可繼續(xù)被編程。

如果產(chǎn)生編程完成信號pgm_don，則可確定第k位線blk是否是要被編程的最后的位線(s150)。例如，當?shù)谝晃痪€bl1至第m位線blm被順序編程時，可確定第k位線blk是否是第m位線blm。

如果第k位線blk是最后的位線，則可終止編程。如此，可完成一個編程周期的編程操作。

如果第k位線blk不是最后的位線，則可選擇下一位線(s160)。換言之，可通過增加k的值來選擇接下來將被編程的位線blk+1。

此后，可重復操作s120至操作s150，直到所有的m條位線被完全編程為止。

圖9是根據(jù)本發(fā)明構(gòu)思的示例性實施例的otp存儲器的數(shù)據(jù)寫入方法的流程圖。圖9示出對多個otp單元進行多次編程的方法。otp單元可在多個編程周期期間被編程以增加otp單元的讀取特性。換言之，otp單元的編程操作可被執(zhí)行多次。

參照圖9，可從外部裝置接收具有多個位的輸入數(shù)據(jù)din<m:1>(s210)?？赏ㄟ^使用上面參照圖8描述的數(shù)據(jù)寫入方法來在第一編程周期pgm_cycle1中對多條位線(例如，m條位線)進行編程(s220)。

此后，位線可再次被編程?？苫陬A設(shè)時間tdet在第二編程周期pgm_cycle2期間對m條位線進行順序選擇和編程(s230)。由于位線已經(jīng)在第一編程周期pgm_cycle1被正常和完全地編程，所以位線可在第二編程周期pgm_cycle2期間被編程相對較短的時間?？稍诓粰z測每條位線的電壓電平的情況下基于預設(shè)時間tdet對位線進行順序編程。在這種情況下，預設(shè)時間tdet可短于對otp單元之中的慢速單元進行編程所需的時間。根據(jù)本發(fā)明構(gòu)思的示例性實施例，預設(shè)時間tdet可短于對otp單元之中的快速單元進行編程所需的時間。例如，對快速單元進行編程所需的時間可短于對正常單元進行編程所需的時間。

根據(jù)本發(fā)明構(gòu)思的示例性實施例，操作s230可被執(zhí)行多次。此外，根據(jù)本發(fā)明構(gòu)思的示例性實施例，操作s230可在操作s220之前被執(zhí)行。例如，在接收到輸入數(shù)據(jù)din<m:1>之后，可在第一編程周期pgm_cycle1中基于預設(shè)時間tdet順序選擇m條位線和對m條位線進行編程(s230)。然后，在第二編程周期pgm_cycle2期間，如上面參照圖1至圖8所述，根據(jù)本發(fā)明構(gòu)思的示例性實施例的寫入電路可檢測每條位線的電壓電平，并基于檢測結(jié)果對m條位線進行順序編程(s220)。

圖10是根據(jù)本發(fā)明構(gòu)思的示例性實施例的otp存儲器1000a的框圖。

參照圖10，otp存儲器1000a可包括otp單元陣列110、寫入電路120、感測電路130、行解碼器140、列解碼器150和控制邏輯160。

otp單元陣列110可包括如參照圖1所述地以多個行和列布置的多個otp單元。

控制邏輯160可控制otp存儲器1000a的整體操作。控制邏輯160可通過控制行解碼器140、列解碼器150、寫入電路120和感測電路130來控制otp單元陣列110的寫入操作和讀取操作。控制邏輯160可基于從外部裝置施加的地址信號將行地址ra提供到行解碼器140和將列地址ca提供到列解碼器150。此外，控制邏輯160可將寫入控制信號con_w發(fā)送到寫入電路120和將讀取命令con_r發(fā)送到感測電路130。

根據(jù)本發(fā)明構(gòu)思的示例性實施例，如果otp存儲器1000a被安裝在另一裝置(例如，靜態(tài)隨機存取存儲器(sram)或片上系統(tǒng)(soc))中，則控制邏輯160可以是包括otp存儲器1000a的裝置的控制電路的一部分。

行解碼器140可接收行地址ra并對行地址ra進行解碼，以選擇多條字線wl中的一條字線。列解碼器150可基于列地址ca選擇otp單元陣列110的多條位線的一部分。選擇的位線bl可連接到寫入電路120或感測電路130。

感測電路130可通過檢測位線bl的電壓或電流來放大從otp單元經(jīng)由位線bl輸出的信號。如此，感測電路130可輸出存儲在otp單元中的數(shù)據(jù)。感測電路130可將讀取輸出數(shù)據(jù)dout<m:1>發(fā)送到otp存儲器1000a的外部或發(fā)送到控制邏輯160。

寫入電路120可從otp存儲器1000a的外部或從控制邏輯160接收輸入數(shù)據(jù)din<m:1>或?qū)懭肟刂菩盘朿on_w。寫入電路120可通過列解碼器150連接到位線bl，并可在位線bl的otp單元中寫入輸入數(shù)據(jù)din<m:1>。如上面參照圖1至圖8所述，寫入電路120可對通過列解碼器150連接到寫入電路120的位線bl進行順序地選擇和編程。當每條位線bl被編程時，寫入電路120可檢測位線bl的電壓電平以確定位線bl是否被完全編程。如果位線bl被完全編程，則寫入電路120可選擇接下來將被編程的另一位線bl。由于用于檢測每條位線bl的電壓電平的操作和用于順序選擇位線bl的操作是由寫入電路120執(zhí)行，所以控制邏輯160可不將用于順序選擇位線bl的控制信號提供到寫入電路120。因此，控制邏輯160與寫入電路120之間的接口可被簡化。

圖11是示出根據(jù)本發(fā)明構(gòu)思的示例性實施例的圖10的otp存儲器1000a中的行解碼器140和寫入電路120的位線開關(guān)電路(例如，圖1的位線開關(guān)電路10)之間的連接的電路圖。

參照圖11，行解碼器140可包括均連接到多條位線(例如，w條位線)的多個解碼電路dc1至解碼電路dcm。響應于列地址ca<w:1>，解碼電路dc1至解碼電路dcm中的每個解碼電路可將多條位線中的一條位線連接到全局位線gbl。多條全局位線gbl1至全局位線gblm分別連接到開關(guān)電路11的多個開關(guān)sw1至開關(guān)swm。如此，由行解碼器140選擇的多條位線bl1_<w:1>、bl2_<w:1>…blm_<w:1>中的一些位線可連接到開關(guān)電路11。例如，參照圖11，w×m條位線bl1_<w:1>、bl2_<w:1>…blm_<w:1>之中的m條位線可連接到開關(guān)電路11。

返回參照圖10，當寫入控制信號con_w被提供到寫入電路120時，控制邏輯160可將列地址ca<w:1>提供到列解碼器150。寫入電路120可執(zhí)行用于在由列地址ca<w:1>選擇的位線(例如，m條位線)中存儲m位的輸入數(shù)據(jù)din<m:1>的多位編程操作。如果輸入數(shù)據(jù)din<m:1>被存儲，則控制邏輯160可將用于選擇其他m條位線的列地址ca<w:1>提供到行解碼器140，并將寫入控制信號con_w提供到寫入電路120。

圖12是根據(jù)本發(fā)明構(gòu)思的示例性實施例的寫入電路10a的電路圖。圖12的寫入電路10a適用于圖10的otp存儲器1000a，并可如圖10中所示通過行解碼器140連接到otp單元陣列110的位線。

參照圖12，全局位線gbl1至全局位線gblm分別連接到開關(guān)電路11的開關(guān)sw1至開關(guān)swm的一端。開關(guān)sw1至開關(guān)swm的其他端可分別連接到電流源12_1、電流源12_2、…電流源12_m和自電平檢測器13_1、自電平檢測器13_2…自電平檢測器13_m。自電平檢測器13_1、自電平檢測器13_2…自電平檢測器13_m的輸出可被施加到邏輯電路14。

電流源12_1、電流源12_2…電流源12_m可通過從自身輸出特定電流來對全局位線gbl1至全局位線gblm進行編程，自電平檢測器13_1、自電平檢測器13_2、…自電平檢測器13_m可檢測全局位線gbl1至全局位線gblm的電壓電平并將檢測的結(jié)果提供到邏輯電路14。然而，由于開關(guān)sw1至開關(guān)swm中的一個開關(guān)基于位線選擇信號bl_sel<m:1>而被接通，所以提供到邏輯電路14的檢測的結(jié)果可能實際上是檢測全局位線gbl1至全局位線gblm中的選擇的一條全局位線的電壓電平的結(jié)果。

圖13是根據(jù)本發(fā)明構(gòu)思的示例性實施例的otp存儲器1000b的框圖。圖13的otp存儲器1000b是從圖10的otp存儲器1000a修改而來的。圖13的otp存儲器1000b的配置和操作與圖10的otp存儲器1000a的配置和操作類似。因此，這里不提供它們之間重復的描述。

參照圖13，寫入電路120b可將監(jiān)控信號ms提供到控制邏輯160b。例如，監(jiān)控信號ms可包括各種類型的信息(例如，在每個編程周期對每條位線進行完全編程所需的編程操作的數(shù)量)?？刂七壿?60b可基于監(jiān)控信號ms監(jiān)控otp單元陣列110的編程狀態(tài)，并改變編程周期的數(shù)量、單位編程時間和總編程時間等。此外，控制邏輯160b可基于監(jiān)控信號ms改變其他編程條件。

例如，根據(jù)編程周期的數(shù)量、單位編程時間和總編程時間等，寫入電路120b可基于從控制邏輯160b提供的寫入控制信號con_w對otp單元陣列110進行編程。控制邏輯160b可通過使用監(jiān)控信號ms來監(jiān)控編程狀態(tài)，并以這樣的方式改變編程周期的數(shù)量、單位編程時間和總編程時間等，所述方式使得otp單元陣列110的編程狀態(tài)被優(yōu)化。

圖14a和圖14b是根據(jù)本發(fā)明構(gòu)思的示例性實施例的otp單元otpc_a和otp單元otpc_b的橫截面圖和立體圖。圖14a示出具有刨床型mosfet結(jié)構(gòu)的otp單元otpc_a，圖14b示出具有鰭式場效晶體管(finfet)型mosfet結(jié)構(gòu)的otp單元otpc_b。

參照圖14a，編程晶體管t0和讀取晶體管t1可被設(shè)置在半導體基底101上，一對編程晶體管t0和讀取晶體管t1可配置otp單元otpc_a。

半導體基底101可以是硅體晶片(siliconbulkwafer)或絕緣體上硅(silicon-on-insulator,soi)晶片。然而，半導體基底101不限于此。有源區(qū)域act可包括源極/漏極區(qū)域103和設(shè)置在柵極結(jié)構(gòu)102-t1下面的溝道區(qū)域105。如在圖14中所示，源極/漏極區(qū)域103可包括重摻雜區(qū)域103h和輕摻雜區(qū)域103l。

如在圖14a中所示，編程晶體管t0可包括柵極結(jié)構(gòu)102-t0、間隔體(spacer)130和源極/漏極區(qū)域103。柵極結(jié)構(gòu)102-t0可包括接觸半導體基底101的柵極氧化層121/123和堆疊在柵極氧化層121/123上的至少一個金屬層120m。柵極氧化層121/123可包括例如接口層121和高介電層123。

間隔體130可被設(shè)置在柵極結(jié)構(gòu)102-t0的兩側(cè)，并可由絕緣材料(諸如，氧化物、氮化物或氮氧化物)形成。

源極/漏極區(qū)域103可用作編程晶體管t0中的電流路徑，并可以不是通常的源極/漏極區(qū)域。然而，由于源極/漏極區(qū)域103也可由讀取晶體管t1使用，所以源極/漏極區(qū)域103可對應于讀取晶體管t1中的正常源極/漏極區(qū)域。此外，如在圖14a中所示，在編程晶體管t0中，隔離層150可替代源極/漏極區(qū)域而被設(shè)置在柵極結(jié)構(gòu)102-t0的一側(cè)。通過如上所述地設(shè)置隔離層150，編程晶體管t0的一個端子被浮置(見圖2a)。在一些情況下，編程晶體管t0可以是具有彼此連接的源極和漏極的耗盡型晶體管(見圖2b)。

如在圖14a中所示，讀取晶體管t1可包括柵極結(jié)構(gòu)102-t1、間隔體130、源極/漏極區(qū)域103和溝道區(qū)域105。讀取晶體管t1也可被稱為存取晶體管或傳輸晶體管。柵極結(jié)構(gòu)102-t1和間隔體130可具有與編程晶體管t0的柵極結(jié)構(gòu)102-t0和間隔體130的結(jié)構(gòu)和材料相同的結(jié)構(gòu)和材料。

源極/漏極區(qū)域103可被設(shè)置在在柵極結(jié)構(gòu)120-t1的兩側(cè)的半導體基底101上，溝道區(qū)域105可被設(shè)置在柵極結(jié)構(gòu)102-t1下面的源極和漏極之間的半導體基底101上。此外，如圖所示，位線107可接觸源極/漏極區(qū)域103(例如，漏極區(qū)域)。

參照圖14b，otp單元otpc_b可包括具有finfet(鰭式fet)結(jié)構(gòu)的編程晶體管t0和讀取晶體管t1。例如，編程晶體管t0包括三個有源鰭(activefin)f1、有源鰭f2和有源鰭f3以及柵極結(jié)構(gòu)102-t0，讀取晶體管t1可包括三個有源鰭f1、有源鰭f2和有源鰭f3以及柵極結(jié)構(gòu)102-t1。

如在圖14b中所示，有源鰭f1、有源鰭f2和有源鰭f3可從半導體基底向上突出，并沿一個方向延伸。有源鰭f1、有源鰭f2和有源鰭f3可對應于圖14a的有源區(qū)域act。因此，有源鰭f1、有源鰭f2和有源鰭f3可包括源極/漏極區(qū)域和溝道區(qū)域。位線107可接觸有源鰭f1、有源鰭f2和有源鰭f3。三個有源鰭f1、有源鰭f2和有源鰭f3可構(gòu)造當前實施例的otp單元otpc_b中的一個單位單元，但用于構(gòu)造單位單元的有源鰭的數(shù)量不限于三個。例如，一個或兩個有源鰭可構(gòu)造單位單元，或者四個或更多個有源鰭可構(gòu)造單位單元。

柵極結(jié)構(gòu)102-t0和柵極結(jié)構(gòu)102-t1中的每個柵極結(jié)構(gòu)可覆蓋有源鰭f1、有源鰭f2和有源鰭f3的上表面和側(cè)表面，并沿穿過有源鰭f1、有源鰭f2和有源鰭f3的一個方向延伸。柵極結(jié)構(gòu)102-t0和柵極結(jié)構(gòu)102-t1中的每個柵極結(jié)構(gòu)可包括柵極氧化層和至少一個金屬層。此外，編程晶體管t0的柵極結(jié)構(gòu)102-t0和讀取晶體管t1的柵極結(jié)構(gòu)102-t1可具有相同的結(jié)構(gòu)。

圖15是根據(jù)本發(fā)明構(gòu)思的示例性實施例的包括otp存儲器2400的存儲器裝置2000的框圖。otp存儲器2400可被包括在存儲器裝置2000中，并可以以非易失性的方式存儲關(guān)于存儲器裝置2000的有缺陷的存儲器單元的信息。參照圖15，存儲器裝置2000可包括正常單元陣列2100、冗余單元陣列2200、行解碼器2300、otp存儲器2400和數(shù)據(jù)輸入/輸出(i/o)電路2500。

正常單元陣列2100和冗余單元陣列2200可包括多個存儲器單元。例如，存儲器裝置2000可以是(但不限于)易失性存儲器裝置(諸如，動態(tài)隨機存取存儲器(dram)、靜態(tài)隨機存取存儲器(sram)、移動dram、雙倍數(shù)據(jù)率同步動態(tài)隨機存取存儲器(ddrsdram)、低功率ddr(lpddr)sdram、圖形ddr(gddr)sdram或rambus動態(tài)隨機存取存儲器(rdram)，正常單元陣列2100和冗余單元陣列2200可包括多個易失性存儲器單元。作為另一示例，存儲器裝置2000可以是(但不限于)非易失性存儲器裝置(諸如，電可擦除可編程只讀存儲器(eeprom)、閃存、相變隨機存取存儲器(pram)、電阻式隨機存取存儲器(rram)、納米浮柵存儲器(nfgm)、聚合物隨機存取存儲器(poram)、磁性隨機存取存儲器(mram)或鐵電隨機存取存儲器(fram))，正常單元陣列2100和冗余單元陣列2200可包括多個非易失性存儲器單元。

正常單元陣列2100可包括不能正常寫入或讀取數(shù)據(jù)的有缺陷的存儲器單元。這可能是由于例如制造工藝而引起的。存儲器裝置2000可將關(guān)于有缺陷的存儲器單元的信息存儲在otp存儲器2400中，因此，有缺陷的存儲器單元可被包括在冗余單元陣列2200中的存儲器單元替代。如此，可防止由于有缺陷的存儲器單元而導致存儲器裝置2000不被使用。

行解碼器2300可從otp存儲器2400接收指示單元陣列2100中的有缺陷的存儲器單元的位置的信號fa，基于從存儲器裝置2000的外部接收的地址信號和從otp存儲器2400輸出的信號fa產(chǎn)生第一行信號(r1)或第二行信號(r2)，并將第一行信號或第二行信號發(fā)送到正常單元陣列2100或冗余單元陣列2200。例如，如果接收的地址信號與從otp存儲器2400輸出的信號fa等同，則行解碼器2300可產(chǎn)生第二行信號r2，并將第二行信號r2發(fā)送到冗余單元陣列2200，與存儲在包括在冗余單元陣列2200中的存儲器單元中的數(shù)據(jù)對應的信號可被發(fā)送到數(shù)據(jù)i/o電路2500。

數(shù)據(jù)i/o電路2500可檢測通過位線從正常單元陣列2100和冗余單元陣列2200輸出的信號，或?qū)⑿盘柺┘拥轿痪€以在包括在正常單元陣列2100和冗余單元陣列2200中的存儲器單元中寫入從外部裝置接收的數(shù)據(jù)。

如上所述，響應于寫入命令，otp存儲器2400可在多個otp單元中寫入多位輸入數(shù)據(jù)din<m:1>。otp存儲器2400可選擇一條位線以對選擇的otp單元進行編程，然后，如果選擇的otp單元被完全編程則選擇另一位線，從而順序地對多個otp單元進行編程。如此，由于每個otp單元的編程操作的數(shù)量(例如，編程時間)是可變地適用的，所以可減少數(shù)據(jù)寫入時間，并且可防止對otp單元的過編程。因此，可減少otp存儲器2400的寫入時間，可增加其可靠性，并因此可增加包括otp存儲器2400的存儲器裝置2000的可靠性和操作特性。

圖16是根據(jù)本發(fā)明構(gòu)思的示例性實施例的包括otp存儲器裝置的片上系統(tǒng)(soc)3000的框圖。

參照圖16，soc3000可包括系統(tǒng)中央處理器(cpu)3100，系統(tǒng)存儲器3200、接口3300、otp存儲器3400、功能塊3500和用于對soc3000的元件進行互連的系統(tǒng)總線3600。系統(tǒng)cpu3100控制soc3000的操作。系統(tǒng)cpu3100可包括內(nèi)核和2級(l2)高速緩沖存儲器。例如，系統(tǒng)cpu3100可包括多個內(nèi)核。多個內(nèi)核可具有相同或不同的性能等級。此外，可使用相同或不同的時序來激活多個內(nèi)核。系統(tǒng)存儲器3200可存儲由功能塊3500在系統(tǒng)cpu3100的控制下所處理的數(shù)據(jù)。例如，存儲在系統(tǒng)cpu3100的l2高速緩沖存儲器中的數(shù)據(jù)可被刷新，并因此被存儲在系統(tǒng)存儲器3200中。接口3300可與外部裝置進行接口連接。例如，接口3300可與相機、液晶顯示屏(lcd)和揚聲器進行接口連接。

otp存儲器3400可存儲soc3000的安裝信息。otp存儲器3400可以是上面參照圖1至圖13描述的otp存儲器1000、otp存儲器1000a或otp存儲器1000b。例如，otp存儲器3400可包括根據(jù)本發(fā)明構(gòu)思的示例性實施例的寫入電路120或?qū)懭腚娐?20b。因此，otp存儲器3400可增加soc3000的可靠性。功能塊3500可執(zhí)行soc3000所需要的各種功能。例如，功能塊3500可對視頻數(shù)據(jù)進行編碼或解碼或者處理三維(3d)圖形數(shù)據(jù)。

圖17是根據(jù)本發(fā)明構(gòu)思的示例性實施例的多媒體系統(tǒng)4000的框圖。如在圖17中所示，諸如智能tv或機頂盒的多媒體系統(tǒng)4000可包括解密單元4100、視頻/音頻解碼器4200和otp存儲器4300。

解密單元4100可對加密的信號enc進行解密并輸出解密的信號dec。視頻/音頻解碼器4200可對與壓縮數(shù)據(jù)對應的解密的信號dec進行解碼，從而輸出多媒體信號sig。

根據(jù)本發(fā)明構(gòu)思的示例性實施例，otp存儲器4300可存儲和輸出當解密單元4100對加密的信號enc進行解密時所使用的解密密鑰key?？稍诙嗝襟w系統(tǒng)4000的制造過程中在otp存儲器4300中對解密密鑰key進行編程，并可保護解密密鑰key免受未經(jīng)授權(quán)的外部訪問。otp存儲器4300可以是上面參照圖1至圖13描述的otp存儲器1000、otp存儲器1000a或otp存儲器1000b。例如，otp存儲器3400可包括根據(jù)本發(fā)明構(gòu)思的示例性實施例的寫入電路120或?qū)懭腚娐?20b。因此，可增加多媒體系統(tǒng)4000的可靠性。

圖18是根據(jù)本發(fā)明構(gòu)思的示例性實施例的包括otp存儲器5200的終端裝置5000的框圖。如在圖18中所示，終端裝置5000可包括控制器5100、otp存儲器5200和天線ant。在控制器5100的控制下，天線ant可產(chǎn)生或接收用于無線移動通信(諸如，長期演進(lte))或短程無線通信(諸如，近場通信(nfc)或藍牙)的信號。

根據(jù)本發(fā)明構(gòu)思的示例性實施例，otp存儲器5200可存儲終端裝置5000的用戶的私人信息info。例如，otp存儲器5200可存儲用戶的支付信息、銀行賬戶信息、認證信息和醫(yī)療信息，控制器5100可以以安全的方式通過天線ant將私人信息info發(fā)送到另一電子裝置。當控制器5100和otp存儲器5200被實施為一個芯片(例如，嵌入式安全元件(ese))時，可保護私人信息info免受未經(jīng)授權(quán)的外部訪問。

otp存儲器5200可以是上面參照圖1至圖13描述的otp存儲器1000、otp存儲器1000a或otp存儲器1000b。例如，otp存儲器5200可包括根據(jù)本發(fā)明構(gòu)思的示例性實施例的寫入電路120或?qū)懭腚娐?20b。因此，可增加終端裝置5000的可靠性。

雖然已經(jīng)參照本發(fā)明構(gòu)思的示例性實施例對本發(fā)明構(gòu)思進行了具體地示出和描述，但是將理解，在不脫離由權(quán)利要求所限定的本發(fā)明構(gòu)思的精神和范圍的情況下，可對其做出各種形式和細節(jié)上的改變。