相關(guān)申請的交叉引用

本申請要求于2016年3月31日在韓國知識產(chǎn)權(quán)局(kipo)提交的韓國專利申請第10-2016-0039120號的優(yōu)先權(quán)，其全部內(nèi)容通過引用并入本文。

示例實(shí)施例一般涉及半導(dǎo)體集成電路，例如，被配置為支持多種通信標(biāo)準(zhǔn)的接收接口電路和/或包括接收接口電路的存儲系統(tǒng)。

背景技術(shù)：

相關(guān)技術(shù)的收發(fā)機(jī)設(shè)備包括用于接收和發(fā)送信號的接口電路。隨著半導(dǎo)體集成電路的操作速度的增加，傳輸信號的頻率增加，并且傳輸信號的擺動寬度(swingwidth)減小，以減少功耗。由于所傳輸?shù)男盘柕脑黾拥念l率和減小的擺動寬度，即使相對較小的噪聲也可能降低性能。根據(jù)半導(dǎo)體制造工藝的發(fā)展，關(guān)于輸入-輸出接口提出了各種通信標(biāo)準(zhǔn)。當(dāng)接收機(jī)設(shè)備的輸入-輸出接口與發(fā)射機(jī)設(shè)備的輸入-輸出接口不兼容時，收發(fā)機(jī)系統(tǒng)的建立可能相對困難和/或不可能，并且如果可能的話，通信效率也可能降低。

技術(shù)實(shí)現(xiàn)要素：

至少一個示例實(shí)施例可以提供能夠支持多種通信標(biāo)準(zhǔn)的接收接口電路。

至少一個示例實(shí)施例可以提供包括能夠支持多種通信標(biāo)準(zhǔn)的接收接口電路的存儲系統(tǒng)。

根據(jù)至少一個示例實(shí)施例，接收接口電路包括終止電路、緩沖器和接口控制器。終止電路被配置為響應(yīng)于終止控制信號而改變終止模式。緩沖器被配置為響應(yīng)于緩沖器控制信號而改變接收特性。接口控制器被配置為生成終止控制信號和緩沖器控制信號，使得緩沖器的接收特性與終止模式的改變相關(guān)聯(lián)地改變。

根據(jù)至少一個示例實(shí)施例，存儲系統(tǒng)包括存儲設(shè)備和被配置為控制存儲設(shè)備的存儲器控制器。存儲設(shè)備包括：終止電路、緩沖器和接口控制器。終止電路被配置為響應(yīng)于終止控制信號而改變終止模式。緩沖器被配置為響應(yīng)于緩沖器控制信號而改變接收特性。接口控制器被配置為生成終止控制信號和緩沖器控制信號，使得緩沖器的接收特性與終止模式的改變相關(guān)聯(lián)地改變。

根據(jù)至少一個示例實(shí)施例，存儲設(shè)備包括接收接口電路。接收接口電路包括多個接收緩沖器。接收接口電路被配置為：基于存儲在存儲設(shè)備的內(nèi)部電路處的模式信息，以多個終止模式操作；以及通過基于多個終止模式中所選擇的一個終止模式，從多個接收緩沖器當(dāng)中選擇接收緩沖器，來設(shè)置接收接口電路的接收特性，多個接收緩沖器中的每一個具有不同的接收特性。

根據(jù)一個或多個示例實(shí)施例的接收接口電路可以通過與終止模式相關(guān)聯(lián)地改變緩沖器塊的一個或多個接收特性來支持各種通信標(biāo)準(zhǔn)。接收接口電路還可以改善和/或增強(qiáng)諸如存儲系統(tǒng)的收發(fā)機(jī)系統(tǒng)的通信效率和/或發(fā)射機(jī)設(shè)備與接收機(jī)設(shè)備之間的兼容性。

附圖說明

從下面結(jié)合附圖的詳細(xì)描述將更清楚地理解本公開的示例實(shí)施例。

圖1是示出根據(jù)示例實(shí)施例的包括接收接口電路的系統(tǒng)的框圖。

圖2是示出根據(jù)示例實(shí)施例的控制接收接口電路的方法的流程圖。

圖3是示出根據(jù)示例實(shí)施例的接收接口電路的圖。

圖4是示出包括在圖3的接收接口電路中的接口控制器的示例操作的圖。

圖5a和圖5b是用于描述中心抽頭終止(center-tappedtermination，ctt)的圖。

圖6a和圖6b是用于描述非終止(untermination)的圖。

圖7和圖8是示出與ctt和非終止兼容的接收緩沖器的圖。

圖9a和圖9b是用于描述第一偽開路漏極(pseudo-opendrain，pod)終止的圖。

圖10是示出與第一pod終止兼容的接收緩沖器的圖。

圖11a和圖11b是用于描述第二pod終止的圖。

圖12是示出與第二pod終止兼容的接收緩沖器的示例實(shí)施例的圖。

圖13a和圖13b是示出包括在圖3中的緩沖器塊中的接收緩沖器的示例實(shí)施例的圖。

圖14a和圖14b是示出包括在圖13a的接收緩沖器中的均衡器的示例實(shí)施例的電路圖。

圖15是示出根據(jù)示例實(shí)施例的接收接口電路的圖。

圖16a是示出圖15的接收接口電路執(zhí)行完全差分信令時的示例情況的圖。

圖16b是示出圖15的接收接口電路執(zhí)行偽差分信令時的示例情況的圖。

圖17是示出根據(jù)示例實(shí)施例的接口電路的圖。

圖18是示出包括在圖17的接口電路中的傳輸驅(qū)動器的示例實(shí)施例的圖。

圖19是示出圖18的傳輸驅(qū)動器的示例操作的圖。

圖20是示出終止電路的示例實(shí)施例的圖。

圖21是示出根據(jù)示例實(shí)施例的存儲設(shè)備的框圖。

圖22a、圖22b和圖22c是示出包括在圖21的存儲設(shè)備中的存儲單元陣列的示例的圖。

圖23是示出根據(jù)示例實(shí)施例的移動系統(tǒng)的框圖。

具體實(shí)施方式

在下文中將參照附圖更全面地描述各種示例實(shí)施例，在附圖中示出了一些示例實(shí)施例。在附圖中，相同的附圖標(biāo)記始終表示相同的元件。重復(fù)的描述可以被省略。

圖1是示出根據(jù)示例實(shí)施例的包括接收接口電路的系統(tǒng)的框圖，并且圖2是示出根據(jù)示例實(shí)施例的控制接收接口電路的方法的流程圖。

參考圖1，系統(tǒng)10包括第一設(shè)備devh20、第二設(shè)備devs40和連接第一設(shè)備20和第二設(shè)備40的傳輸線tl。例如，第一設(shè)備20可以是存儲器控制器，并且第二設(shè)備40可以是存儲設(shè)備。為了便于說明，圖1僅示出了用于單向通信的組件，使得第一設(shè)備20用作發(fā)射機(jī)，第二設(shè)備40用作接收機(jī)，但是第一設(shè)備20和第二設(shè)備40中的每一個可以執(zhí)行雙向通信。盡管為了便于說明，在圖1中示出了一對輸入-輸出焊盤(pad)padh和pads以及連接輸入-輸出焊盤padh和pads的一條傳輸線tl，但是第一設(shè)備20和第二設(shè)備40中的每一個可以包括多個輸入-輸出焊盤和連接輸入-輸出焊盤的多個傳輸線。

第一設(shè)備20中的傳輸驅(qū)動器dr可以基于來自內(nèi)部電路inth的傳輸信號st將輸出信號so輸出到輸入-輸出焊盤padh。第二設(shè)備40中的接收接口電路50可以通過輸入-輸出焊盤pads接收輸入信號si，以向內(nèi)部電路ints提供緩沖器信號sb。

如圖1所示，接收接口電路50可以包括終止電路odt、緩沖器塊bfbk和接口控制器ictrl。接收接口電路可以具有用于單端信令或偽差分信令的配置。在完全差分信令中，發(fā)射機(jī)發(fā)送傳輸信號及其反相信號，并且接收機(jī)比較兩個信號，用于確定傳輸信號的邏輯高電平或邏輯低電平。相反，在偽差分信令中，發(fā)射機(jī)僅發(fā)送傳輸信號，并且接收機(jī)將傳輸信號與參考電壓進(jìn)行比較，用于確定傳輸信號的邏輯高電平或邏輯低電平。

參照圖1和圖2，終止電路odt響應(yīng)于終止控制信號tcon而改變終止模式(s100)。緩沖器塊bfbk響應(yīng)于緩沖器控制信號bcon而改變接收特性(s200)。接口控制器ictrl生成終止控制信號tcon和緩沖器控制信號bcon，使得緩沖器塊bfbk的接收特性可以與終止模式的改變相關(guān)聯(lián)地改變(s300)。

緩沖器塊bfbk可以用各種方法來實(shí)現(xiàn)。在一些示例實(shí)施例中，如下面將參考圖3所描述的，緩沖器塊bfbk可以包括具有不同接收特性的多個接收緩沖器，并且可以通過選擇接收緩沖器中的一個來改變緩沖器塊bfbk的接收特性。在其他的示例實(shí)施例中，如下面將參照圖7所描述的，可以通過改變包括在緩沖器塊bfbk中的接收緩沖器的操作電流來改變緩沖器塊bfbk的接收特性。

在一些示例實(shí)施例中，接口控制器ictrl可以基于從第二設(shè)備40的內(nèi)部電路ints提供的信號生成終止控制信號tcon和緩沖器控制信號bcon。在其他的示例實(shí)施例中，接口控制器ictrl可以基于從第一設(shè)備20提供的信號產(chǎn)生終止控制信號tcon和緩沖器控制信號bcon。

接口控制器ictrl可以根據(jù)接口模式確定緩沖器塊bfbk的終止模式和接收特性。在一些示例實(shí)施例中，接口模式可以基于存儲在設(shè)置在內(nèi)部電路ints中的模式寄存器中的模式信息來確定。例如，當(dāng)圖1的系統(tǒng)10是存儲系統(tǒng)時，模式信息可以通過來自第一設(shè)備20(例如，存儲器控制器)的模式寄存器寫入命令來提供，并且所提供的模式信息可以存儲在設(shè)置在第二設(shè)備40(例如，存儲設(shè)備)中的模式寄存器中。盡管在圖1中接口控制器ictrl被示出為獨(dú)立的組件，但是接口控制器ictrl也可以包括在內(nèi)部電路ints中。

這樣，根據(jù)示例實(shí)施例的接收接口電路可以通過與終止模式相關(guān)聯(lián)地改變緩沖器塊的接收特性來支持各種通信標(biāo)準(zhǔn)。使用接收接口電路，諸如存儲系統(tǒng)的收發(fā)機(jī)系統(tǒng)的通信效率和/或發(fā)射機(jī)設(shè)備與接收機(jī)設(shè)備之間的兼容性可以改善和/或增強(qiáng)。

圖3是示出根據(jù)示例實(shí)施例的接收接口電路的圖。

參考圖3，接收接口電路51可以包括終止電路61、緩沖器塊71和接口控制器ictrl81。

終止電路61可以響應(yīng)于終止控制信號tcon來改變終止模式。終止控制信號tcon可以包括第一開關(guān)控制信號gp和第二開關(guān)控制信號gn。終止電路61可以包括第一子終止電路61a和第二子終止電路61b。第一子終止電路61a可以響應(yīng)于第一開關(guān)控制信號gp控制輸入-輸出節(jié)點(diǎn)nio與第一電源電壓vddq之間的電連接。第二子終止電路61b可以響應(yīng)于第二開關(guān)控制信號gn控制輸入-輸出節(jié)點(diǎn)nio與第二電源電壓vssq之間的電連接。第二電源電壓vssq可以低于第一電源電壓vddq。

第一子終止電路61a可以包括第一開關(guān)和終止電阻器rp。第一開關(guān)可以利用響應(yīng)于低電壓而導(dǎo)通的p溝道金屬氧化物半導(dǎo)體(pmos)晶體管tp來實(shí)現(xiàn)。第二子終止電路61b可以包括第二開關(guān)和終止電阻器rn。第二開關(guān)可以利用響應(yīng)于高電壓而導(dǎo)通的n溝道金屬氧化物半導(dǎo)體(nmos)晶體管tn來實(shí)現(xiàn)。終止電阻器rp和rn可以被省略，并且當(dāng)晶體管tp和tn中的每一個被導(dǎo)通時，終止電阻器rp和rn中的每一個可以表示每個電壓節(jié)點(diǎn)與輸入-輸出節(jié)點(diǎn)nio之間的電阻。

緩沖器塊71可以響應(yīng)于緩沖器控制信號bcon而改變其自身的接收特性。例如，緩沖器控制信號bcon可以包括第一緩沖選擇信號sel1至第n緩沖選擇信號seln。緩沖器塊71可以緩沖通過輸入-輸出節(jié)點(diǎn)nio接收的輸入信號si，以通過內(nèi)部節(jié)點(diǎn)nin輸出緩沖器信號sb。緩沖器塊71可以包括并聯(lián)連接在輸入-輸出節(jié)點(diǎn)nio與內(nèi)部節(jié)點(diǎn)nin之間的多個接收緩沖器如下所述，接收緩沖器可以具有不同的接收特性。接收緩沖器可以分別響應(yīng)于第一緩沖選擇信號sel1至第n緩沖選擇信號seln而被使能(enable)。

接口控制器81可以產(chǎn)生第一開關(guān)控制信號gp和第二開關(guān)控制信號gn作為終止控制信號tcon，并產(chǎn)生第一緩沖選擇信號sel1至第n緩沖選擇信號seln作為緩沖器控制信號bcon。

這樣，緩沖器塊71可以包括具有不同接收特性的多個接收緩沖器并且接口控制器81可以控制緩沖器塊71，使得接收緩沖器中只有一個可以根據(jù)終止模式的改變而被使能。

圖4是示出包括在圖3的接收接口電路中的接口控制器的示例操作的圖。

參考圖3和圖4，接口控制器81可以通過調(diào)整第一開關(guān)控制信號gp和第二開關(guān)控制信號gn的邏輯電平來確定終止模式tmd。

當(dāng)?shù)谝婚_關(guān)控制信號gp為邏輯低電平并且第二開關(guān)控制信號gn為邏輯高電平時，終止電路61中的pmos晶體管tp和nmos晶體管tn兩者都導(dǎo)通，終止模式tmd可以被確定為中心抽頭終止ctt。在這種情況下，接口控制器81可以激活與中心抽頭終止ctt對應(yīng)的第一緩沖選擇信號sel1，以選擇并使能具有適合于中心抽頭終止ctt的接收特性的第一緩沖器bf1。

當(dāng)?shù)谝婚_關(guān)控制信號gp為邏輯高電平并且第二開關(guān)控制信號gn為邏輯低電平時，終止電路61中的pmos晶體管tp和nmos晶體管tn兩者都截止，并且終止模式tmd可以被確定為非終止unt。在這種情況下，接口控制器81可以激活與非終止unt對應(yīng)的第二緩沖選擇信號sel2，以選擇并使能具有適合于非終止unt的接收特性的第二緩沖器bf2。

當(dāng)?shù)谝婚_關(guān)控制信號gp為邏輯高電平并且第二開關(guān)控制信號gn為邏輯高電平時，終止電路61中的pmos晶體管tp截止，終止電路61中的nmos晶體管tn導(dǎo)通，并且可以將終止模式tmd確定為第一偽開路漏極非終止pod_n。在這種情況下，接口控制器81可以激活與第一偽開路漏極非終止pod_n對應(yīng)的第三緩沖選擇信號sel3，以選擇并使能具有適合于第一偽開路漏極非終止pod_n的接收特性的第三緩沖器bf3。

當(dāng)?shù)谝婚_關(guān)控制信號gp為邏輯低電平并且第二開關(guān)控制信號gn為邏輯低電平時，終止電路61中的pmos晶體管tp導(dǎo)通，終止電路61中的nmos晶體管tn截止，并且終止模式tmd可以被確定為第二偽開路漏極非終止pod_p。在這種情況下，接口控制器81可以激活與第二偽開路漏極非終止pod_p對應(yīng)的第四緩沖選擇信號sel4，以選擇并使能具有適合于第二偽開路漏極非終止pod_p的接收特性的第四緩沖器bf4。

在下文中，相對于圖5a至圖12描述相應(yīng)接收緩沖器的終止模式和示例實(shí)施例。

圖5a和圖5b是用于描述中心抽頭終止(ctt)的圖。

參考圖5a，發(fā)射機(jī)設(shè)備中的傳輸驅(qū)動器dr可以基于來自發(fā)射機(jī)設(shè)備的內(nèi)部信號的傳輸信號st來驅(qū)動輸入-輸出焊盤padh。發(fā)射機(jī)設(shè)備的輸入-輸出焊盤padh可以通過傳輸線tl連接到接收機(jī)設(shè)備的輸入-輸出焊盤pads。ctt方案的終止電路odtc可以連接到接收機(jī)設(shè)備的輸入-輸出焊盤pads用于阻抗匹配。接收機(jī)設(shè)備中的接收緩沖器bf可將通過輸入-輸出焊盤pads的輸入信號si與參考電壓vref進(jìn)行比較，以將緩沖器信號sb提供到接收機(jī)設(shè)備的內(nèi)部電路。

傳輸驅(qū)動器dr可以包括連接在第一電源電壓vddq與輸入-輸出焊盤padh之間的上拉單元以及連接在輸入-輸出焊盤padh與第二電源電壓vssq之間的下拉單元。第二電源電壓vssq低于第一電源電壓vddq。上拉單元可以包括導(dǎo)通電阻器ron和響應(yīng)于傳輸信號st而被切換(switch)的pmos晶體管tp1。下拉單元可以包括導(dǎo)通電阻器ron和響應(yīng)于傳輸信號st而被切換的nmos晶體管tn1。導(dǎo)通電阻器ron可以被省略，并且當(dāng)晶體管tp1和tn1中的每一個導(dǎo)通時，每個導(dǎo)通電阻器ron可以表示電壓節(jié)點(diǎn)與輸入-輸出焊盤padh之間的電阻。

ctt方案的終止電路odtc可以包括連接在第一電源電壓vddq與輸入-輸出焊盤pads之間的第一子終止電路以及連接在輸入-輸出焊盤pads和第二電源電壓vssq之間的第二子終止電路。第一子終止電路可以包括終止電阻器rtt和響應(yīng)于低電壓而導(dǎo)通的pmos晶體管tp2。第二子終止電路可以包括終止電阻器rtt和響應(yīng)于高電壓而導(dǎo)通的nmos晶體管tn2。終止電阻器rtt可以被省略，并且當(dāng)晶體管tp2和tn2中的每一個導(dǎo)通時，每個終止電阻器rtt可以表示電壓節(jié)點(diǎn)與輸入-輸出焊盤pads之間的電阻。

在圖5a中的ctt方案的終止電路odtc的情況下，輸入信號si的高電壓電平vih和低電壓電平vil可以表示為如圖5b中所示。第二電源電壓vssq可以假設(shè)為地電壓(例如，vssq＝0)，并且可以忽略沿著傳輸線tl等的電壓降。因此，可以如下面的表達(dá)式(1)所示計(jì)算高電壓電平vih、低電壓電平vil和最佳參考電壓vref。

表達(dá)式(1)

vih＝vddq*(ron+rtt)/(2ron+rtt)，

vil＝vddq*ron/(2ron+rtt),

vref＝(vih+vil)/2＝vddq/2

圖6a和圖6b是用于描述示例非終止的圖。

參考6a，發(fā)射機(jī)設(shè)備中的傳輸驅(qū)動器dr可以基于來自發(fā)射機(jī)設(shè)備的內(nèi)部信號的傳輸信號st驅(qū)動輸入-輸出焊盤padh。發(fā)射機(jī)設(shè)備的輸入-輸出焊盤padh可以通過傳輸線tl連接到接收機(jī)設(shè)備的輸入-輸出焊盤pads。接收機(jī)設(shè)備中的接收緩沖器bf可以將通過輸入-輸出焊盤pads的輸入信號si與參考電壓vref進(jìn)行比較，以將緩沖器信號sb提供到接收機(jī)設(shè)備的內(nèi)部電路。

傳輸驅(qū)動器dr可以包括連接在第一電源電壓vddq與輸入-輸出焊盤padh之間的上拉單元以及連接在輸入-輸出焊盤padh與低于第一電源電壓vddq的第二電源電壓vssq之間的下拉單元。上拉單元可以包括導(dǎo)通電阻器ron和響應(yīng)于傳輸信號st而被切換的pmos晶體管tp1。下拉單元可以包括導(dǎo)通電阻器ron和響應(yīng)于傳輸信號st而被切換的nmos晶體管tn1。導(dǎo)通電阻器ron可以被省略，并且當(dāng)晶體管tp1和tn1中的每一個導(dǎo)通時，每個導(dǎo)通電阻器ron可以表示電壓節(jié)點(diǎn)與輸入-輸出焊盤padh之間的電阻。

在圖6a中的非終止的情況下，輸入信號si的高電壓電平vih和低電壓電平vil可以表示為如圖6b中所示。第二電源電壓vssq可以假設(shè)為地電壓(例如，vssq＝0)，并且可以忽略沿著傳輸線tl等的電壓降。因此，可以如下面的表達(dá)式(2)所示計(jì)算高電壓電平vih、低電壓電平vil和參考電壓(例如，最佳參考電壓)vref。

表達(dá)式(2)

vih＝vddq,

vil＝vssq＝0,

vref＝(vih+vil)/2＝vddq/2

圖7和圖8是示出與ctt和非終止兼容的示例接收緩沖器的圖。

參考圖7，接收緩沖器bfa可以包括第一電流源csn、第二電流源csp、nmos晶體管tn1和tn2的n型差分輸入對din、pmos晶體管tp3和tp4的p型差分輸入對dip、nmos晶體管tn3和tn4的n型電流鏡和pmos晶體管tp1和tp2的p型電流鏡。

第一電流源csn連接在第二電源電壓vssq與第一節(jié)點(diǎn)n1之間。第二電流源csp連接在第一電源電壓vddq與第五節(jié)點(diǎn)n5之間。

n型差分輸入對din連接在第一節(jié)點(diǎn)n1與第二節(jié)點(diǎn)n2和第三節(jié)點(diǎn)n3之間。p型差分輸入對dip連接在第五節(jié)點(diǎn)n5與第六和第七節(jié)點(diǎn)n6和n7之間。n型差分輸入對din和p型差分輸入對dip的控制端接收輸入信號對inn和inp。輸入信號對inn和inp可以是差分信號對，或者單端信號和參考電壓信號。

第三節(jié)點(diǎn)n3和第七節(jié)點(diǎn)n7可以電連接以提供輸出信號out。在其他的示例實(shí)施例中，第二節(jié)點(diǎn)n2和第六節(jié)點(diǎn)n6可以電連接以提供輸出信號。

n型電流鏡tn3和tn4連接在第二電源電壓vssq與第六和第七節(jié)點(diǎn)n6和n7之間，并且第六節(jié)點(diǎn)n6和第八節(jié)點(diǎn)n8電連接以形成二極管連接結(jié)構(gòu)。p型電流鏡tp1和tp2連接在第一電源電壓vddq與第二節(jié)點(diǎn)n2和第三節(jié)點(diǎn)n3之間，并且第二節(jié)點(diǎn)n2和第四節(jié)點(diǎn)n4電連接以形成二極管連接結(jié)構(gòu)。

圖7的接收緩沖器bfa包括n型差分輸入對din和p型差分輸入對dip兩者。在ctt和非終止的情況下，輸入信號si的平均電壓電平約為(vddq-vssq)/2，這不是太高也不是太低。因此，包括n型差分放大器(包括n型差分輸入對din)和p型差分放大器(包括p型差分輸入對dip)兩者的接收緩沖器bfa適合于ctt和非終止的情況。

在一些示例實(shí)施例中，第一電流源csn和第二電流源csp可以被省略。在其他的示例實(shí)施例中，第一電流源csn和第二電流源csp的尾電流(tailcurrent)可以基于電流控制信號iconp和iconn而改變。電流控制信號iconp和iconn可以包括在上述緩沖器控制信號bcon中。接口控制器ictrl可以通過電流控制信號iconp和iconn來控制第一電流源csn和第二電流源csp的尾電流的強(qiáng)度。通過增加尾電流可以增加接收緩沖器bfa和包括接收緩沖器bfa的集成電路的操作速度。這樣，接口控制器ictrl可以控制緩沖器塊bfbk，使得可以根據(jù)緩沖器塊bfbk的操作速度來改變在緩沖器塊bfbk中的接收緩沖器當(dāng)中的所使能的接收緩沖器的操作電流。

參考圖8，接收緩沖器bfb可以包括第一nmos晶體管tn1、第一pmos晶體管tp1、nmos晶體管tn2和tn3的n型差分輸入對din、以及pmos晶體管tp2和tp3的p型差分輸入對dip。

第一pmos晶體管tp1連接在第一電源電壓vddq與第一節(jié)點(diǎn)n1之間。第一nmos晶體管tn1連接在第二電源電壓vssq與第二節(jié)點(diǎn)n2之間。第一nmos晶體管tn1和第一pmos晶體管tp1可以用作電流源。

n型差分輸入對din連接在第二節(jié)點(diǎn)n2與第三節(jié)點(diǎn)n3和第四節(jié)點(diǎn)n4之間。p型差分輸入對dip連接在第一節(jié)點(diǎn)n1與第三節(jié)點(diǎn)n3和第四節(jié)點(diǎn)n4之間。n型差分輸入對din和p型差分輸入對dip的控制端接收輸入信號對inn和inp。輸入信號對inn和inp可以是差分信號對，或者單端信號和參考電壓信號。

第一nmos晶體管tn1和第一pmos晶體管tp1的控制端連接到第三節(jié)點(diǎn)n3，并且輸出信號out可以通過第四節(jié)點(diǎn)n4來提供。

圖8的接收緩沖器bfb包括n型差分輸入對din和p型差分輸入對dip兩者。在ctt和非終止的情況下，輸入信號si的平均電壓電平約為(vddq-vssq)/2，這不是太高也不是太低。因此，包括n型差分放大器(包括n型差分輸入對din)和p型差分放大器(包括p型差分輸入對dip)兩者的接收緩沖器bfb適合于ctt和非終止的情況。

圖9a和圖9b是用于描述第一偽開路漏極(pod)終止的示例實(shí)施例的圖。

參考圖9a，發(fā)射機(jī)設(shè)備中的傳輸驅(qū)動器dr可以基于來自發(fā)射機(jī)設(shè)備的內(nèi)部信號的傳輸信號st驅(qū)動輸入-輸出焊盤padh。發(fā)射機(jī)設(shè)備的輸入-輸出焊盤padh可以通過傳輸線tl連接到接收機(jī)設(shè)備的輸入-輸出焊盤pads。第一pod終止方案的終止電路odtp1可以連接到接收機(jī)設(shè)備的輸入-輸出焊盤pads用于阻抗匹配。接收機(jī)設(shè)備中的接收緩沖器bf可將通過輸入-輸出焊盤pads的輸入信號si與參考電壓vref進(jìn)行比較，以將緩沖器信號sb提供到接收機(jī)設(shè)備的內(nèi)部電路。

傳輸驅(qū)動器dr可以包括連接在第一電源電壓vddq與輸入-輸出焊盤padh之間的上拉單元以及連接在輸入-輸出焊盤padh與低于第一電源電壓vddq的第二電源電壓vssq之間的下拉單元。上拉單元可以包括導(dǎo)通電阻器ron和響應(yīng)于傳輸信號st而被切換的pmos晶體管tp1。下拉單元可以包括導(dǎo)通電阻器ron和響應(yīng)于傳輸信號st而被切換的nmos晶體管tn1。導(dǎo)通電阻器ron可以被省略，并且當(dāng)晶體管tp1和tn1中的每一個導(dǎo)通時，每個導(dǎo)通電阻器ron可以表示電壓節(jié)點(diǎn)與輸入-輸出焊盤padh之間的電阻。

第一pod終止方案的終止電路odtp1可以包括終止電阻器rtt和響應(yīng)于高電壓而導(dǎo)通的nmos晶體管tn2。終止電阻器rtt可以被省略，并且當(dāng)nmos晶體管tn2導(dǎo)通時，終止電阻器rtt可以表示電壓節(jié)點(diǎn)與輸入-輸出焊盤pads之間的電阻。

在圖9a中的第一pod終止方案的終止電路odtp1的情況下，輸入信號si的高電壓電平vih和低電壓電平vil可以表示為圖9b。第二電源電壓vssq可以假設(shè)為地電壓(例如，vssq＝0)，并且可以忽略沿著傳輸線tl等的電壓降。因此，可以如下面的表達(dá)式(3)所示計(jì)算高電壓電平vih、低電壓電平vil和最佳參考電壓vref。

表達(dá)式(3)

vih＝vddq*rtt/(ron+rtt),

vil＝vssq＝0,

vref＝(vih+vil)/2＝vddq*rtt/2(ron+rtt)

圖10是示出與第一pod終止兼容的接收緩沖器的示例實(shí)施例的圖。

參考圖10，接收緩沖器bfc可以包括電流源csp、pmos晶體管tp1和tp2的p型差分輸入對dip、以及nmos晶體管tn1和tn2的n型電流鏡。

電流源csp連接在第一電源電壓vddq與第一節(jié)點(diǎn)n1之間。p型差分輸入對dip連接在第一節(jié)點(diǎn)n1與第二節(jié)點(diǎn)n2和第三節(jié)點(diǎn)n3之間。p型差分輸入對dip的控制端接收輸入信號對inn和inp。輸入信號對inn和inp可以是差分信號對，或者單端信號和參考電壓信號。輸出信號out可以通過第三節(jié)點(diǎn)n3來提供。在其他的示例實(shí)施例中，可以通過第二節(jié)點(diǎn)n2提供輸出信號out。n型電流鏡tn1和tn2連接在第二電源電壓vssq與第二節(jié)點(diǎn)n2和第三節(jié)點(diǎn)n3之間，并且第二節(jié)點(diǎn)n2和第四節(jié)點(diǎn)n4電連接以形成二極管連接結(jié)構(gòu)。

圖10的接收緩沖器bfc僅包括p型差分輸入對dip，并且不包括n型差分輸入對din。在第一pod終止的情況下，輸入信號si的平均電壓電平低于(vddq-vssq)/2，其被偏置到第二電源電壓vssq。必須充分確保輸入晶體管的柵極-源極電壓vgs，使得即使使用相對小尺寸的輸入晶體管也可以實(shí)現(xiàn)相對較大的驅(qū)動電流。當(dāng)輸入信號si的電壓電平相對較低時，pmos晶體管具有比nmos晶體管更大的柵極-源極電壓vgs。因此，僅使用包括p型差分輸入對dip的p型差分放大器的接收緩沖器bfc適合于第一pod終止的情況。

在一些示例實(shí)施例中，電流源csp可以被省略。在其他的示例實(shí)施例中，電流源csp的尾電流可以基于電流控制信號iconp而改變。電流控制信號iconp可以包括在上述緩沖器控制信號bcon中。接口控制器ictrl可以通過電流控制信號iconp來控制電流源csp的尾電流的強(qiáng)度。通過增加尾電流可以增加接收緩沖器bfc和包括接收緩沖器bfc的集成電路的操作速度。這樣，接口控制器ictrl可以控制緩沖器塊bfbk，使得可以根據(jù)緩沖器塊bfbk的操作速度來改變在緩沖器塊bfbk中的接收緩沖器當(dāng)中的所使能的接收緩沖器的操作電流。

圖11a和圖11b是用于描述第二pod終止的示例實(shí)施例的圖。

參考圖11a，發(fā)射機(jī)設(shè)備中的傳輸驅(qū)動器dr可以基于來自發(fā)射機(jī)設(shè)備的內(nèi)部信號的傳輸信號st來驅(qū)動輸入-輸出焊盤padh。發(fā)射機(jī)設(shè)備的輸入-輸出焊盤padh可以通過傳輸線tl連接到接收機(jī)設(shè)備的輸入-輸出焊盤pads。第二pod終止方案的終止電路odtp2可以連接到接收機(jī)設(shè)備的輸入-輸出焊盤pads用于阻抗匹配。接收機(jī)設(shè)備中的接收緩沖器bf可將通過輸入-輸出焊盤pads的輸入信號si與參考電壓vref進(jìn)行比較，以將緩沖器信號sb提供到接收機(jī)設(shè)備的內(nèi)部電路。

傳輸驅(qū)動器dr可以包括連接在第一電源電壓vddq與輸入-輸出焊盤padh之間的上拉單元和連接在輸入-輸出焊盤padh與低于第一電源電壓vddq的第二電源電壓vssq之間的下拉單元。上拉單元可以包括導(dǎo)通電阻器ron和響應(yīng)于傳輸信號st而被切換的pmos晶體管tp1。下拉單元可以包括導(dǎo)通電阻器ron和響應(yīng)于傳輸信號st而被切換的nmos晶體管tn1。導(dǎo)通電阻器ron可以被省略，并且當(dāng)晶體管tp1和tn1中的每一個導(dǎo)通時，每個導(dǎo)通電阻器ron可以表示電壓節(jié)點(diǎn)與輸入-輸出焊盤padh之間的電阻。

第二pod終止方案的終止電路odtp2可以包括終止電阻器rtt和響應(yīng)于低電壓而導(dǎo)通的pmos晶體管tp2。終止電阻器rtt可以被省略，并且當(dāng)nmos晶體管tn2導(dǎo)通時，終止電阻器rtt可以表示電壓節(jié)點(diǎn)與輸入-輸出焊盤pads之間的電阻。

在圖11a中的第二pod終止方案的終止電路odtp2的情況下，輸入信號si的高電壓電平vih和低電壓電平vil可以表示為如圖11b所示。第二電源電壓vssq可以假設(shè)為地電壓(例如，vssq＝0)，并且可以忽略沿著傳輸線tl等的電壓降。因此，可以如下面的表達(dá)式(4)所示計(jì)算高電壓電平vih、低電壓電平vil和最佳參考電壓vref。

表達(dá)式(4)

vih＝vddq,

vil＝vddq*ron/(ron+rtt),

vref＝(vih+vil)/2＝vddq*(2ron+rtt)/2(ron+rtt)

圖12是示出與第二pod終止兼容的接收緩沖器的示例實(shí)施例的圖。

參考圖12，接收緩沖器bfd可以包括電流源csn、nmos晶體管tn1和tn2的n型差分輸入對din、以及pmos晶體管tp1和tp2的p型電流鏡。

電流源csn連接在第二電源電壓vssq與第一節(jié)點(diǎn)n1之間。n型差分輸入對din連接在第一節(jié)點(diǎn)n1與第二節(jié)點(diǎn)n2和第三節(jié)點(diǎn)n3之間。n型差分輸入對din的控制端接收輸入信號對inn和inp。輸入信號對inn和inp可以是差分信號對，或者單端信號和參考電壓信號。輸出信號out可以通過第三節(jié)點(diǎn)n3來提供。在其他的示例實(shí)施例中，輸出信號out可以通過第二節(jié)點(diǎn)n2提供。p型電流鏡tp1和tp2連接在第一電源電壓vddq與第二節(jié)點(diǎn)n2和第三節(jié)點(diǎn)n3之間，并且第二節(jié)點(diǎn)n2和第四節(jié)點(diǎn)n4電連接以形成二極管連接結(jié)構(gòu)。

圖12的接收緩沖器bfd僅包括n型差分輸入對din，并且不包括p型差分輸入對dip。在第二pod終止的情況下，輸入信號si的平均電壓電平高于(vddq-vssq)/2，其被偏置到第一電源電壓vddq。必須充分確保輸入晶體管的柵極-源極電壓vgs，使得即使使用相對小尺寸的輸入晶體管也可以實(shí)現(xiàn)相對較大的驅(qū)動電流。當(dāng)輸入信號si的電壓電平相對較高時，nmos晶體管具有比pmos晶體管更大的柵極-源極電壓vgs。因此，僅使用包括n型差分輸入對din的n型差分放大器的接收緩沖器bfd適合于第二pod終止的情況。

在一些示例實(shí)施例中，電流源csn可以被省略。在其他的示例實(shí)施例中，可以基于電流控制信號iconn改變電流源csn的尾電流。電流控制信號iconn可以包括在上述緩沖器控制信號bcon中。接口控制器ictrl可以通過電流控制信號iconn來控制電流源csn的尾電流的強(qiáng)度。通過增加尾電流可以增加接收緩沖器bfd和包括接收緩沖器bfd的集成電路的操作速度。這樣，接口控制器ictrl可以控制緩沖器塊bfbk，使得可以根據(jù)緩沖器塊bfbk的操作速度來改變在緩沖器塊bfbk中的接收緩沖器當(dāng)中的所使能的接收緩沖器的操作電流。

圖13a和圖13b是示出包括在圖3中的緩沖器塊中的接收緩沖器的示例實(shí)施例的圖。

圖3中的緩沖器塊71可以包括如圖13a所示的第一接收緩沖器bfe和如圖13b所示的第二接收緩沖器bff。

參考圖13a，第一接收緩沖器bfe可以包括：均衡器eq，被配置為放大輸入信號對inp和inn以輸出輸出信號對outp和outn；以及第一差分放大器amp1，被配置為放大輸出信號對outp和outn以輸出單端信號作為緩沖器信號sb。

參考圖13b，第二接收緩沖器bff可以包括被配置為放大輸入信號對inp和inn以輸出單端信號sb的第二差分放大器amp2。第一接收緩沖器bfe的配置可以比第二接收緩沖器bff更適合于高速操作。

圖3中的接口控制器81可以在接收接口電路的操作速度增加時使能第一接收緩沖器bfe而不是第二接收緩沖器bff。相反，當(dāng)接收接口電路的操作速度降低時，接口控制器81可以使能第二接收緩沖器bff而不是第一接收緩沖器bfe。

圖14a和圖14b是示出包括在圖13a所示的接收緩沖器的示例性實(shí)施例中的均衡器的示例實(shí)施例的電路圖。

參考圖14a，均衡器eqa包括電阻器對r1和r2、nmos晶體管tn1和tn2的n型差分輸入對、電阻器r3、電容器c和電流源對cs1和cs2。

電阻器對r1和r2連接在第一電源電壓vddq與第一節(jié)點(diǎn)n1和第二節(jié)點(diǎn)n2之間。n型差分輸入對tn1和tn2連接在第一節(jié)點(diǎn)n1和第二節(jié)點(diǎn)n2與第三節(jié)點(diǎn)n3和第四節(jié)點(diǎn)n4之間。電阻器r3和電容器c并聯(lián)連接在第三節(jié)點(diǎn)n3和第四節(jié)點(diǎn)n4之間。電流源對cs1和cs2連接在第二電源電壓vssq與第三節(jié)點(diǎn)n3和第四節(jié)點(diǎn)n4之間。

n型差分輸入對tn1和tn2的控制端接收輸入信號對inn和inp，并且通過第一節(jié)點(diǎn)n1和第二節(jié)點(diǎn)n2提供輸出信號對outp和outn。

如參考圖12所描述的，n型差分輸入對tn1和tn2在相對較高的輸入電壓的情況下可以實(shí)現(xiàn)相對較大的柵極-源極電壓vgs。因此，包括圖14a的均衡器eqa的圖13a中的接收緩沖器bfe可適合于第二pod終止。

參考圖14b，均衡器eqb包括電阻器對r1和r2、pmos晶體管tp1和tp2的p型差分輸入對、電阻器r3、電容器c和電流源對cs1和cs2。

電阻器對r1和r2連接在第二電源電壓vssq與第一節(jié)點(diǎn)n1和第二節(jié)點(diǎn)n2之間。p型差分輸入對tp1和tp2連接在第一節(jié)點(diǎn)n1和第二節(jié)點(diǎn)n2與第三節(jié)點(diǎn)n3和第四節(jié)點(diǎn)n4之間。電阻器r3和電容器c并聯(lián)連接在第三節(jié)點(diǎn)n3和第四節(jié)點(diǎn)n4之間。電流源對cs1和cs2連接在第一電源電壓vddq與第三節(jié)點(diǎn)n3和第四節(jié)點(diǎn)n4之間。

p型差分輸入對tp1和tp2的控制端接收輸入信號對inn和inp，并且輸出信號對outp和outn通過第一節(jié)點(diǎn)n1和第二節(jié)點(diǎn)n2來提供。

如參考圖10所描述的，在相對較低的輸入電壓的情況下，p型差分輸入對tp1和tp2可以實(shí)現(xiàn)相對較大的柵極-源極電壓vgs。因此，包括圖14b的均衡器eqb的圖13a中的接收緩沖器bfe可適合于第一pod終止。

圖15是示出根據(jù)示例實(shí)施例的接收接口電路的圖。圖16a是示出其中圖15的接收接口電路執(zhí)行完全差分信令的示例情況的圖。圖16b是示出其中圖15的接收接口電路執(zhí)行偽差分信令的示例情況的圖。

圖15示出了被配置為選擇性地接收差分輸入信號對sip和sin或單端輸入信號sip的接收緩沖器bf。

參考圖15，接收接口電路52包括連接到輸入-輸出焊盤對pd1和pd2的終止電路對odt1和odt2、選擇器mux、接收緩沖器bf和接口控制器ictrl。

接收接口電路52可以包括第一輸入信號sip和第二輸入信號sin。根據(jù)通信標(biāo)準(zhǔn)，發(fā)射機(jī)設(shè)備可以發(fā)送差分信號對。在這種情況下，第二輸入信號sin可以是第一輸入信號sip的反相信號，并且接收接口電路52可以通過輸入-輸出焊盤對pd1和pd2接收差分輸入信號對sip和sin。

終止電路對odt1和odt2可以響應(yīng)于終止控制信號對tcon1和tcon2來改變終止模式。接口控制器82通過終止控制信號對tcon1和tcon2來改變終止模式。用于改變終止模式的終止電路對odt1和odt2的配置和操作與參考圖3和圖4所描述的相同或基本相同。

選擇器mux可以響應(yīng)于選擇信號sel選擇并輸出第二輸入信號sin和參考電壓信號vref中的一個。選擇信號sel可以被包括在上述緩沖器控制信號bcon中。接收緩沖器bf可以通過第一輸入端(+)接收第一輸入信號sip并可以通過第二輸入端(-)接收選擇器mux的輸出，以輸出作為單端信號的緩沖器信號sb。

當(dāng)選擇器mux選擇并輸出參考電壓信號vref時，接收緩沖器bf可以比較第一輸入信號sip和參考電壓信號vref以輸出緩沖器信號sb，如圖16a所示。結(jié)果，接收緩沖器bf可以接收單端輸入信號sip并執(zhí)行與單端信令對應(yīng)的接收操作。

當(dāng)選擇器mux選擇并輸出第二輸入信號sin時，接收緩沖器bf可以比較第一輸入信號sip和第二輸入信號sin以輸出緩沖器信號sb，如圖16b所示。結(jié)果，接收緩沖器bf可以接收差分輸入信號對sip和sin，并且執(zhí)行與完全差分信令對應(yīng)的接收操作。

這樣，接口控制器82可以通過選擇信號sel的控制來在完全差分信令和偽差分信令(例如，單端信令)之間改變接收緩沖器bf的信令方案。

圖17是示出根據(jù)示例實(shí)施例的接口電路的圖。

參考圖17，接口電路53可以包括緩沖器塊bfbk、傳輸驅(qū)動器dr和接口控制器ictrl83。

緩沖器塊bfbk可以緩沖通過輸入-輸出焊盤pad提供的輸入信號si，以將緩沖器信號sb傳送到內(nèi)部電路。傳輸驅(qū)動器dr可以基于從內(nèi)部電路提供的傳輸信號st將輸出信號so輸出到輸入-輸出焊盤pad。如下面將參照圖18和圖19所描述的，終止電路odt可以包括在驅(qū)動輸入-輸出焊盤pad的傳輸驅(qū)動器dr中。

終止電路odt可以響應(yīng)于終止控制信號tcon而改變終止模式。緩沖器塊bfbk可以響應(yīng)于緩沖器控制信號bcon而改變其自身的接收特性。接口控制器ictrl可以產(chǎn)生終止控制信號tcon和緩沖器控制信號bcon，使得緩沖器塊的接收特性與終止模式的改變相關(guān)聯(lián)地改變。

圖18是示出包括在圖17的接口電路中的傳輸驅(qū)動器的示例實(shí)施例的圖。圖19是示出圖18的傳輸驅(qū)動器的示例操作的圖。

參考圖18，傳輸驅(qū)動器90可以包括預(yù)驅(qū)動器prdr91和驅(qū)動單元92。預(yù)驅(qū)動器91可以基于傳輸信號、第一終止使能信號tpen和第二終止使能信號生成第一驅(qū)動信號gp和第二驅(qū)動信號gn。驅(qū)動單元92可以基于第一驅(qū)動信號gp和第二驅(qū)動信號gn驅(qū)動輸入-輸出節(jié)點(diǎn)nio。

在一些示例實(shí)施例中，驅(qū)動單元92可以包括連接在第一電源電壓vddq與輸入-輸出節(jié)點(diǎn)nio之間的上拉單元，以及連接在輸入-輸出節(jié)點(diǎn)nio與第二電源電壓vssq之間的下拉單元。上拉單元可以包括電阻器rp和響應(yīng)于第一驅(qū)動信號gp而被切換的pmos晶體管tp。下拉單元可以包括電阻器rn和響應(yīng)于第二驅(qū)動信號gn而被切換的nmos晶體管tn。電阻器rp和rn可以被省略，并且當(dāng)晶體管tp和tn中的每一個導(dǎo)通時，電阻器rp和rn中的每一個可以表示電壓節(jié)點(diǎn)與輸入-輸出節(jié)點(diǎn)nio之間的電阻。

參考圖19，在傳輸操作期間，第一終止使能信號tpen和第二終止使能信號tnen兩者都可以在邏輯低電平l中被去激活。在這種情況下，預(yù)驅(qū)動器91可以根據(jù)傳輸信號的邏輯電平確定第一驅(qū)動信號gp和第二驅(qū)動信號gn的邏輯電平。結(jié)果，驅(qū)動單元92可以執(zhí)行傳輸操作，以基于傳輸信號st將輸出信號so輸出到輸入-輸出節(jié)點(diǎn)nio。

在通過輸入-輸出節(jié)點(diǎn)nio接收輸入信號si的接收操作期間，可以在邏輯高電平h中激活第一終止使能信號tpen和第二終止使能信號tnen中的至少一個。在這種情況下，預(yù)驅(qū)動器91可以基于第一終止使能信號tpen和第二終止使能信號tnen確定第一驅(qū)動信號gp和第二驅(qū)動信號gn的邏輯電平，而不管傳輸信號st。

當(dāng)?shù)谝唤K止使能信號tpen和第二終止使能信號tnen兩者都處于邏輯高電平h時，預(yù)驅(qū)動器91輸出處于邏輯低電平l的第一驅(qū)動信號gp和處于邏輯高電平h的第二驅(qū)動信號gn。在這種情況下，pmos晶體管tp和nmos晶體管tn兩者都導(dǎo)通，因此，可以通過驅(qū)動單元92來實(shí)現(xiàn)上述中心抽頭終止ctt。

當(dāng)?shù)谝唤K止使能信號tpen處于邏輯低電平l并且第二終止使能信號tnen處于邏輯高電平h時，預(yù)驅(qū)動器91輸出處于邏輯高電平h的第一驅(qū)動信號gp和處于邏輯高電平h的第二驅(qū)動信號gn。在這種情況下，pmos晶體管tp截止，nmos晶體管tn導(dǎo)通，因此，可以通過驅(qū)動單元92實(shí)現(xiàn)上述第一pod終止pod_n。

當(dāng)?shù)谝唤K止使能信號tpen處于邏輯高電平h并且第二終止使能信號tnen處于邏輯低電平l時，預(yù)驅(qū)動器91輸出處于邏輯低電平l的第一驅(qū)動信號gp和處于邏輯低電平l的第二驅(qū)動信號gn。在這種情況下，pmos晶體管tp導(dǎo)通，nmos晶體管tn截止，因此，可以通過驅(qū)動單元92實(shí)現(xiàn)上述第二pod終止pod_p。

這樣，接口控制器83可以通過控制包括在終止控制信號tcon中的第一終止使能信號tpen和第二終止使能信號tnen，使用驅(qū)動單元92作為終止電路來實(shí)現(xiàn)終止模式。

圖20是示出終止電路的示例實(shí)施例的圖。

參考圖20，終止電路65可以響應(yīng)于終止控制信號tcon改變終止模式。終止控制信號tcon包括第一上開關(guān)(upswitch)控制信號gp1至第k上開關(guān)控制信號gpk和第一下開關(guān)(downswitch)控制信號gn1至第k下開關(guān)控制信號gnk。終止電路65可以包括第一子終止電路65a和第二子終止電路65b。第一子終止電路65a可以響應(yīng)于第一上開關(guān)控制信號gp1至第k上開關(guān)控制信號gpk來控制輸入-輸出節(jié)點(diǎn)nio與第一電源電壓vddq之間的電連接。第二子終止電路65b可以響應(yīng)于第一下開關(guān)控制信號gn1至第k下開關(guān)控制信號gnk來控制輸入-輸出節(jié)點(diǎn)nio與第二電源電壓vddq之間的電連接。

第一子終止電路65a可以包括第一至第k上開關(guān)和終止電阻器第一至第k上開關(guān)可以是通過低電壓導(dǎo)通的pmos晶體管第二子終止電路65b可以包括第一至第k下開關(guān)和終止電阻器第一至第k下開關(guān)可以是通過高電壓導(dǎo)通的nmos晶體管終止電阻器和可以被省略，并且當(dāng)晶體管和中的每一個被導(dǎo)通時，終止電阻器和中的每一個可以表示電壓節(jié)點(diǎn)與輸入-輸出節(jié)點(diǎn)nio之間的電阻。

當(dāng)所有上開關(guān)控制信號均為邏輯低電平且所有下開關(guān)控制信號為邏輯高電平時，終止電路65中的所有pmos晶體管導(dǎo)通，終止電路65中的所有nmos晶體管導(dǎo)通，因此，終止模式tmd可以被確定為中心抽頭終止ctt。

當(dāng)所有上開關(guān)控制信號均為邏輯高電平且所有下開關(guān)控制信號均為邏輯低電平時，終止電路65中的所有pmos晶體管截止，終止電路65中的所有nmos晶體管截止，因此，終止模式tmd可以被確定為非終止unt。

當(dāng)所有上開關(guān)控制信號均為邏輯高電平且所有下開關(guān)控制信號均為邏輯高電平時，終止電路65中的所有pmos晶體管截止，終止電路65中的所有nmos晶體管導(dǎo)通，因此，終止模式tmd可以被確定為第一pod終止pod_n。

當(dāng)所有上開關(guān)控制信號均為邏輯低電平且所有下開關(guān)控制信號均為邏輯低電平時，終止電路65中的所有pmos晶體管導(dǎo)通，終止電路65中的所有nmos晶體管截止，因此，終止模式tmd可以被確定為第二pod終止pod_p。

這樣，可以使用上開關(guān)控制信號和下開關(guān)控制信號來確定終止模式。此外，終止電路65的合成電阻可以通過調(diào)整被激活的上開關(guān)控制信號的數(shù)量和/或被激活的下開關(guān)控制信號的數(shù)量來控制。

圖21是示出根據(jù)示例實(shí)施例的存儲設(shè)備的框圖，圖22a、圖22b和圖22c是示出包括在圖21的存儲設(shè)備中的存儲單元陣列的示例的圖。為了便于描述，在圖21、圖22a、圖22b和圖22c中示出了nand閃速存儲器設(shè)備作為非易失性存儲設(shè)備的示例。

參考圖21，閃速存儲器設(shè)備100可以包括存儲單元陣列110、讀取/寫入電路120、行選擇電路140和控制電路150。存儲單元陣列110可以包括多個存儲單元。每個存儲單元可以存儲一位數(shù)據(jù)或多位數(shù)據(jù)。

存儲一個位(onebit)的存儲單元可以被稱為單級單元(slc)，并且存儲多個位的存儲單元可以被稱為多級單元(mlc)。存儲單元陣列110可以包括用于存儲通用數(shù)據(jù)的主區(qū)域和用于存儲包括例如標(biāo)志信息、糾錯碼、設(shè)備代碼、制造商代碼、頁信息等的附加信息的備用區(qū)域。在一些示例性實(shí)施例中，主區(qū)域可以包括mlc并且備用區(qū)域可以包括slc或mlc。

存儲單元陣列110可以包括布置在多個行或字線與多個列或位線的交叉點(diǎn)處的多個存儲單元。存儲單元陣列110中的存儲單元可形成多個存儲塊。

控制電路150可以控制與閃速存儲器設(shè)備100的寫入、讀取和擦除操作相關(guān)聯(lián)的總體操作。要被編程的數(shù)據(jù)可以在控制電路150的控制下被加載到讀取/寫入電路120。在編程操作期間，控制電路150可以控制行選擇電路140和讀取/寫入電路120，使得編程電壓vpgm被施加到選擇的字線，編程通過電壓vpass被施加到未選擇的字線，并且體偏置電壓(例如，約0v)被施加到存儲單元的主體。

可以根據(jù)增量步進(jìn)脈沖編程(ispp)生成編程電壓vpgm。隨著重復(fù)編程循環(huán)，編程電壓vpgm的電平可以按電壓間隔順序地增加或減少。編程脈沖的數(shù)量、編程脈沖的電壓電平、每個編程脈沖的持續(xù)時間等可以由控制電路150或外部存儲器控制器確定。

控制電路150可以產(chǎn)生諸如編程電壓vpgm、通過電壓vpass、編程驗(yàn)證電壓vpvf、讀取電壓vread等的體電壓(bulkvoltage)或字線電壓。行選擇電路140可以響應(yīng)于來自控制電路150的行地址和控制信號，選擇存儲單元陣列110中的一個存儲塊和所選擇的存儲塊中的一個字線。行選擇電路140可以響應(yīng)于來自控制電路150的控制信號將相應(yīng)的字線電壓提供給所選擇的字線和未選擇的字線。

讀取/寫入電路120由控制電路150控制，以根據(jù)操作模式作為感測放大器或?qū)懭腧?qū)動器操作。例如，讀取/寫入電路120可以作為用于在驗(yàn)證讀取操作或正常讀取操作期間從存儲單元陣列110讀取數(shù)據(jù)的感測放大器操作。在正常讀取操作期間的數(shù)據(jù)輸出可以被提供給外部設(shè)備，諸如存儲器控制器或主機(jī)設(shè)備，而在驗(yàn)證讀取操作期間的數(shù)據(jù)輸出可以被提供給成功/失敗驗(yàn)證電路(未示出)。

在寫入操作的情況下，讀取/寫入電路120可以作為用于基于要寫入存儲單元陣列110中的數(shù)據(jù)驅(qū)動位線的寫入驅(qū)動器來操作。讀取/寫入電路120可以從外部設(shè)備接收數(shù)據(jù)，并且基于接收到的數(shù)據(jù)來驅(qū)動位線。讀取/寫入電路120可以包括對應(yīng)于多行位線的多個頁緩沖器。

在編程耦合到所選擇的字線的存儲單元時，可以將編程電壓vpgm和編程驗(yàn)證電壓vpvf交替地施加到所選擇的字線。對于驗(yàn)證操作，耦合到所選擇的存儲單元的位線可以被預(yù)充電。預(yù)充電位線的電壓變化可以由相應(yīng)的頁緩沖器檢測。在驗(yàn)證讀取操作期間檢測到的數(shù)據(jù)可以被提供給成功/失敗驗(yàn)證電路以確定相應(yīng)的存儲單元是否已被成功編程。

圖22a、圖22b和圖22c是示出包括在圖21的存儲設(shè)備中的存儲單元陣列的示例的圖。

圖22a是示出包括在nor閃速存儲器設(shè)備中的存儲單元陣列的電路圖，圖22b是示出包括在nand閃速存儲器設(shè)備中的存儲單元陣列的電路圖，并且圖22c是示出包括在垂直閃速存儲器設(shè)備中的存儲單元陣列的電路圖。

參考圖22a，存儲單元陣列100a可以包括多個存儲單元mc1。同一列中的存儲單元可以在位線bl(1)、...、bl(m)中的一個與公共源極線csl之間并聯(lián)連接。同一行中的存儲單元可以共同連接到字線wl(1)、...、wl(n)中的同一字線。例如，第一列中的存儲單元可以并聯(lián)連接在第一位線bl(1)和公共源極線csl之間。第一行中的存儲單元可以共同連接到第一字線wl(1)。存儲單元mc1可以由字線wl(1)、...、wl(n)上的電壓控制。

在包括存儲單元陣列100a的nor閃速存儲器設(shè)備中，可以每個字節(jié)或每個字執(zhí)行讀取操作和編程操作，并且可以每個塊120a執(zhí)行擦除操作。在編程操作中，具有約-0.1至約-0.7伏范圍的體電壓可以被施加到nor閃速存儲器設(shè)備的體襯底(bulksubstrate)。

參考圖22b，存儲單元陣列100b可以包括串選擇晶體管sst、地選擇晶體管gst和多個存儲單元mc2。串選擇晶體管sst可以連接到位線bl(1)、...、bl(m)，并且地選擇晶體管gst可以連接到公共源極線csl。存儲單元mc2可以串聯(lián)連接在串選擇晶體管sst和接地選擇晶體管gst之間。同一行中的存儲單元可以連接到字線wl(1)、...、wl(n)中的同一字線。例如，16、32或64個字線可以布置在串選擇線ssl與地選擇線gsl之間。

串選擇晶體管sst可以連接到串選擇線ssl，并且可以通過串選擇線ssl上的電壓來控制。地選擇晶體管gst可以連接到地選擇線gsl，并且可以通過地選擇線gsl上的電壓來控制。存儲單元mc2可以由字線wl(1)、...、wl(n)上的電壓控制。

在包括存儲單元陣列100b的nand閃速存儲器設(shè)備中，可以每頁110b執(zhí)行讀取操作和編程操作，并且可以每個塊120b執(zhí)行擦除操作。在編程操作期間，具有約0伏特的電平的體電壓可施加到nand閃速存儲器設(shè)備的體襯底。根據(jù)示例實(shí)施例，每個頁緩沖器可以連接到奇數(shù)位線和偶數(shù)位線。在這種情況下，奇數(shù)編號的位線可以形成奇數(shù)編號的頁，偶數(shù)編號的位線可以形成偶數(shù)編號的頁，并且奇數(shù)編號的頁和偶數(shù)編號的頁的編程操作可以交替地執(zhí)行。

參考圖22c，存儲單元陣列100c可以包括多個串130c，每個串具有垂直結(jié)構(gòu)。多個串130c可以在第二方向上形成以限定串列，并且多個串列可以在第三方向上形成以限定串陣列。每個串可以包括串選擇晶體管sstv、地選擇晶體管gstv和在第一方向d1上形成并且串聯(lián)連接在串選擇晶體管sstv與地選擇晶體管gstv之間的多個存儲單元mc3。

串選擇晶體管sstv可以連接到位線bl(1)、...、bl(m)，并且地選擇晶體管gst可以連接到公共源極線csl。串選擇晶體管sstv可以連接到串選擇線ssl11、ssl12、...、ssli1、ssli2，并且地選擇晶體管gstv可以連接到地選擇線gsl11、gsl12、...、gsli1、gsli2。同一層中的存儲單元可以連接到字線wl(1)、wl(2)、...wl(n-1)、wl(n)中的同一字線。每個串選擇線和每個地選擇線可以沿第二方向d2延伸，并且串選擇線ssl11、...、ssli2和地選擇線gsl11、...、gsli2可以沿第三方向d3形成。每個字線可以在第二方向d2上延伸，并且字線wl(1)、...、wl(n)可以在第一方向d1和第三方向d3上形成。每個位線可以在第三方向d3上延伸，并且位線bl(1)、...、bl(m)可以在第二方向d2上形成。存儲單元mc3可以由字線wl(1)、...、wl(n)上的電壓控制。

與nand閃速存儲器設(shè)備類似，在包括存儲單元陣列100c的垂直閃速存儲器設(shè)備中，可以每頁執(zhí)行讀取操作和編程操作，并且可以每塊執(zhí)行擦除操作。

雖然在圖22c中未示出，但包括在單個串中的兩個串選擇晶體管可以連接到單個串選擇線，并且包括在單個串中的兩個地選擇晶體管可以連接到單個地選擇線。根據(jù)示例實(shí)施例，單個串可以包括一個串選擇晶體管和一個地選擇晶體管。

根據(jù)至少一些示例實(shí)施例，本文討論的非易失性存儲器可以被實(shí)現(xiàn)為包括三維(3d)存儲陣列。3d存儲陣列可以單片地形成在襯底(例如，諸如硅的半導(dǎo)體襯底或絕緣體上半導(dǎo)體襯底)上。3d存儲陣列可包括兩個或兩個以上物理層級(physicallevel)的存儲單元，其具有布置于襯底上方的有源區(qū)域及與那些存儲單元的操作相關(guān)聯(lián)的電路，而無論此相關(guān)聯(lián)的電路是在此襯底上方還是在此襯底內(nèi)。陣列的每個層級的層可以直接沉積在陣列的每個底層級的層上。在示例實(shí)施例中，3d存儲陣列可以包括垂直取向的垂直nand串，使得至少一個存儲單元位于另一存儲單元上。所述至少一個存儲單元可包括電荷俘獲層。

以下專利文件(其全部內(nèi)容通過引用并入本文)描述了用于三維存儲陣列的合適配置，其中三維存儲陣列被配置為多個層級，其中字線和/或位線在層級之間共享：美國專利第7,679,133號；第8,553,466號；第8,654,587號；第8,559,235號；以及美國專利申請公開第2011/0233648號。

圖23是示出根據(jù)示例實(shí)施例的移動系統(tǒng)的框圖。

參考圖23，移動系統(tǒng)3000包括應(yīng)用處理器(ap)3100、連接單元3200，易失性存儲設(shè)備(vm)3300、非易失性存儲設(shè)備(nvm)3400、用戶接口3500和電源3600。

應(yīng)用處理器3100可以執(zhí)行諸如網(wǎng)絡(luò)瀏覽器、游戲應(yīng)用、視頻播放器等的應(yīng)用。連接單元3200可以執(zhí)行與外部設(shè)備的有線或無線通信。

易失性存儲設(shè)備3300可以存儲由應(yīng)用處理器3100處理的數(shù)據(jù)，或者可以作為工作存儲器操作。例如，易失性存儲設(shè)備3300可以是諸如雙倍數(shù)據(jù)速率同步動態(tài)隨機(jī)存取存儲器(ddrsdram)、低功率ddrsdram(lpddrsdram)、圖形ddrsdram(gddrsdram)、rambusdram(rdram)等的動態(tài)隨機(jī)存取存儲器(dram)。易失性存儲設(shè)備3300可以包括根據(jù)如上所述的示例實(shí)施例的、用于通過與終止模式相關(guān)聯(lián)地改變接收特性來支持各種通信標(biāo)準(zhǔn)的接收接口電路ric3350。

非易失性存儲設(shè)備3400可以存儲用于引導(dǎo)移動系統(tǒng)3000的引導(dǎo)映像(bootimage)。例如，非易失性存儲設(shè)備3400可以是電可擦除可編程只讀存儲器(eeprom)、閃速存儲器、相變隨機(jī)存取存儲器(pram)、電阻隨機(jī)存取存儲器(rram)、納米浮柵存儲器(nfgm)、聚合物隨機(jī)存取存儲器(poram)、磁性隨機(jī)存取存儲器(mram)、鐵電隨機(jī)存取存儲器(fram)等。非易失性存儲設(shè)備3400可以包括根據(jù)如上所述的示例實(shí)施例的、用于通過與終止模式相關(guān)聯(lián)地改變接收特性來支持各種通信標(biāo)準(zhǔn)的接收接口電路ric3450。

用戶接口3500可以包括諸如鍵盤、觸摸屏等的至少一個輸入設(shè)備和諸如揚(yáng)聲器、顯示設(shè)備等的至少一個輸出設(shè)備。電源3600可以向移動系統(tǒng)3000供應(yīng)電源電壓。

如在本發(fā)明構(gòu)思的領(lǐng)域中慣例的，在功能塊、單元和/或模塊方面描述并且在附圖中示出實(shí)施例。本領(lǐng)域技術(shù)人員將理解，這些塊、單元和/或模塊在物理上由諸如邏輯電路、分立組件、微處理器、硬連線電路、存儲元件、布線連接等的電子(或光學(xué))電路實(shí)現(xiàn)，其可以使用基于半導(dǎo)體的制造技術(shù)或其他制造技術(shù)形成。在塊、單元和/或模塊由微處理器或類似物實(shí)現(xiàn)的情況下，它們可以使用軟件(例如，微代碼)編程以執(zhí)行本文所討論的各種功能，并且可以可選地由固件和/或軟件驅(qū)動?？商鎿Q地，可通過專用硬件來實(shí)現(xiàn)每個塊、單元和/或模塊，或者可以作為執(zhí)行一些功能的專用硬件和執(zhí)行其他功能的處理器(例如，一個或多個編程的微處理器和相關(guān)聯(lián)的電路)的組合來實(shí)現(xiàn)每個塊、單元和/或模塊。此外，在不脫離本發(fā)明構(gòu)思的范圍的情況下，實(shí)施例的每個塊、單元和/或模塊可以物理地分離成兩個或更多個交互和離散的塊、單元和/或模塊。另外，在不脫離本發(fā)明構(gòu)思的范圍的情況下，實(shí)施例的塊、單元和/或模塊可以物理地組合成更復(fù)雜的塊、單元和/或模塊。

如上所述，根據(jù)示例實(shí)施例的接收接口電路可以通過與終止模式相關(guān)聯(lián)地改變緩沖器塊的接收特性來支持各種通信標(biāo)準(zhǔn)。使用根據(jù)示例實(shí)施例的接收接口電路，可以增強(qiáng)諸如存儲系統(tǒng)的收發(fā)機(jī)系統(tǒng)的通信效率和/或可以增強(qiáng)發(fā)射機(jī)設(shè)備與接收機(jī)設(shè)備之間的兼容性。

發(fā)明構(gòu)思可以應(yīng)用于包括需要和/或利用刷新操作的存儲設(shè)備的任何設(shè)備和/或系統(tǒng)。例如，發(fā)明構(gòu)思可以應(yīng)用于諸如移動電話、智能電話、個人數(shù)字助理(pda)、便攜式多媒體播放器(pmp)、數(shù)碼相機(jī)、攝像機(jī)、個人計(jì)算機(jī)(pc)、服務(wù)器計(jì)算機(jī)、工作站、膝上型計(jì)算機(jī)、數(shù)字電視、機(jī)頂盒、便攜式游戲機(jī)、導(dǎo)航系統(tǒng)等的系統(tǒng)。

前述是示例性實(shí)施例的說明并且不應(yīng)被解釋為對其的限制。雖然已經(jīng)描述了幾個示例實(shí)施例，但是本領(lǐng)域技術(shù)人員將容易地理解，在實(shí)質(zhì)上不脫離本發(fā)明構(gòu)思的情況下，可以在示例實(shí)施例中進(jìn)行許多修改。