本發(fā)明涉及集成電路技術領域，具體涉及一種嵌入式存儲器自適應工作參數(shù)調(diào)整方法。

背景技術：

隨著嵌入式閃存工藝技術節(jié)點的演進，目前已經(jīng)進入55nm乃至40nm節(jié)點。。嵌入式閃存的工作需要對應的電路來提供擦寫、編程的高壓和讀取單元數(shù)據(jù)的一些模擬信號(參考電壓、電流等)。邏輯器件隨著工藝的持續(xù)微縮，性能越來越好，功耗越低。但是嵌入式閃存單元，隨著特征尺寸的持續(xù)微縮，閃存單元工作區(qū)間窗口變小、variation變大、可靠性性能也降低，對擦寫的條件(高壓、時間)的在不同環(huán)境下的工作(精準度等)特性提出了越來越高的要求。支持閃存工作的模擬電路參數(shù)容易受到工藝和器件批次到批次(lottolot)或者晶圓到晶圓(dietodie)波動的影響。為了減少這種影響，目前的做法是對支持閃存單元工作的電路在設計階段預留出一定范圍的調(diào)整空間，在晶圓級測試(cp)時通過對每個芯片的設計檔位范圍內(nèi)進行電路參數(shù)的尋找、設置(trim)，調(diào)整支持電路的特性輸出f(dac)，使得支持電路的工作特性滿足設計預期，抵消工藝和器件的波動對電路特性的影響。能夠找到預定參數(shù)的芯片可判定為好(good)芯片，不能夠找到預定參數(shù)的芯片則判定為失效芯片，需要在cp測試階段篩除。

這樣的解決方案雖然可以動態(tài)調(diào)整每個芯片的工作參數(shù)，但是需要針對每顆芯片進行設計全范圍內(nèi)電路參數(shù)重復進行掃描，每個芯片特性掃描輸出曲線不一致，如圖1所示，造成找到預定規(guī)格的目標值的掃描檔位和時間也不一致，如圖2所示，嚴重影響到測試時間和測試復雜性。

技術實現(xiàn)要素：

為了克服以上問題，本發(fā)明旨在提供一種嵌入式存儲器自適應工作參數(shù)調(diào)整方法，從而提高參數(shù)調(diào)整效率。

為了達到上述問題，本發(fā)明提供給了一種嵌入式存儲器自適應工作參數(shù)調(diào)整方法，其包括：

步驟01：設定參數(shù)調(diào)整目標m；

步驟02：動態(tài)生成dac_i的掃描基準值dac_基準；i為≥1；

步驟03：基于步驟02中動態(tài)生成的掃描基準值dac_基準，判斷后續(xù)dac_i+1的參數(shù)調(diào)整空間檔位調(diào)整方向。

優(yōu)選地，步驟03具體包括：

步驟031：利用dac_max減去dac_基準或dac_min減去dac_基準，來計算d_max或dac_min的參數(shù)調(diào)整空間檔位；

步驟032：搜索出對應于參數(shù)調(diào)整目標m的參數(shù)調(diào)整空間檔位；

步驟033：若為否，則重復步驟01～032；若為是，則結束。

優(yōu)選地，所述步驟031具體包括：比較在dac_基準和dac_min下的存儲器的電路特性的輸出信號f(dac_基準)和f(dac_min)，若f(dac_基準)＞m，則掃描整個dac_基準和dac_min的參數(shù)調(diào)整空間檔位的電路特性；否則，則掃描整個dac_基準和dac_max的參數(shù)調(diào)整空間檔位的電路特性。

優(yōu)選地，步驟02中，動態(tài)生成dac_i的掃描基準值dac_基準，包括：當i為1時，掃描基準值dac_基準為上一個晶圓的dac分布值的平均值；當i不為1時，掃描基準值dac_基準為待測的晶圓周邊局部dac的加權平均值。

本發(fā)明的每顆芯片不是從設計初始檔位dac_0進行掃描，而是通過計算動態(tài)考慮已經(jīng)測晶圓dac的分布狀態(tài)和周邊已測芯片對當前芯片的dac的分布情況。通過掃描基準值dac_基準，動態(tài)調(diào)整掃描起點，充分考慮到晶圓間以及晶圓內(nèi)芯片周邊環(huán)境工藝和器件差別對最終dac參數(shù)調(diào)整空間檔位的影響，明顯減少當前待測芯片的參數(shù)調(diào)整檔位數(shù)，從而減少了dac掃描測試時間。

附圖說明

圖1為傳統(tǒng)嵌入式存儲器的工作參數(shù)調(diào)整曲線示意圖

圖2為嵌入式存儲器的工作參數(shù)調(diào)整后的dac分布示意圖

圖3為本發(fā)明的一個較佳實施例的嵌入式存儲器自適應工作參數(shù)調(diào)整方法的流程示意圖

具體實施方式

為使本發(fā)明的內(nèi)容更加清楚易懂，以下結合說明書附圖，對本發(fā)明的內(nèi)容作進一步說明。當然本發(fā)明并不局限于該具體實施例，本領域內(nèi)的技術人員所熟知的一般替換也涵蓋在本發(fā)明的保護范圍內(nèi)。

以下結合附圖3和具體實施例對本發(fā)明作進一步詳細說明。需說明的是，附圖均采用非常簡化的形式、使用非精準的比例，且僅用以方便、清晰地達到輔助說明本實施例的目的。

請參閱圖3，本實施例的一種嵌入式存儲器自適應工作參數(shù)調(diào)整方法，其包括：

步驟01：設定參數(shù)調(diào)整目標m；這里參數(shù)調(diào)整目標m是指所要調(diào)整的電路特性，例如，參考電壓，參考電流或者擦寫高壓等電參數(shù)的目標值。

步驟02：動態(tài)生成dac_i的掃描基準值dac_基準；i為≥1；

具體的，dac表示電路設計的參數(shù)調(diào)整檔位步數(shù)標記。本步驟02具體包括：當i為1時，掃描基準值dac_基準為上一個晶圓的dac分布值的平均值；當i不為1時，掃描基準值dac_基準為待測的晶圓內(nèi)芯片周圍的局部dac的加權平均值。本實施例中，當前測試芯片的微環(huán)境與相鄰的芯片最為相似時，可以將dac_基準i設置為已測試的上一顆已調(diào)整好的芯片的dac_(i-1)。

步驟03：基于步驟02中動態(tài)生成的掃描基準值dac_基準，判斷后續(xù)dac_i+1的參數(shù)調(diào)整空間檔位調(diào)整方向。

具體的，本步驟03具體包括：

步驟031：利用dac_max減去dac_基準或dac_min減去dac_基準，來計算d_max或dac_min的參數(shù)調(diào)整空間檔位；

這里步驟031具體包括：比較在dac_基準和dac_min下的存儲器的電路特性的輸出信號f(dac_基準)和f(dac_min)，若f(dac_基準)＞m，則掃描整個dac_基準和dac_min的參數(shù)調(diào)整空間檔位的電路特性，也即是向下遍歷參數(shù)調(diào)整空間檔位；否則，則向上遍歷dac_基準和dac_max的空間檔位的電路特性(即掃描整個dac_基準和dac_max的空間檔位的電路特性)。這里，電路特性指的是參考電壓、參考電流等電參數(shù)。

步驟032：搜索出對應于參數(shù)調(diào)整目標m的dac的參數(shù)調(diào)整空間檔位；

步驟033：若為否，則重復步驟01～032；若為是，則結束

表一

請參閱表一，假設需要調(diào)整嵌入式存儲器的擦寫高壓參數(shù)為6.5v，全范圍掃描檔位為32檔。傳統(tǒng)掃描方法中，每片晶圓掃描步數(shù)＝∑i＝1-die總數(shù)(dac_最終設定值-dac_0)，而本實施例的自適應掃描方法中，每片晶圓掃描步數(shù)＝∑i＝1-die總數(shù)(dac_最終設定值-dac_基準i)，可以比較得出，本實施例的調(diào)整測試效率提升了75％。

雖然本發(fā)明已以較佳實施例揭示如上，然實施例僅為了便于說明而舉例而已，并非用以限定本發(fā)明，本領域的技術人員在不脫離本發(fā)明精神和范圍的前提下可作若干的更動與潤飾，本發(fā)明所主張的保護范圍應以權利要求書為準。