本發(fā)明是關(guān)于一種數(shù)字存儲(chǔ)器裝置，特別是關(guān)于一種控制已啟用錯(cuò)誤訂正編碼的快閃存儲(chǔ)器的讀取時(shí)間的裝置與方法。

背景技術(shù)：

存儲(chǔ)器裝置可具有各種不同的存儲(chǔ)器陣列類(lèi)型，例如可包含或非型(nortype)以及與非型(nandtype)的存儲(chǔ)器陣列。由于成本上的巨大優(yōu)勢(shì)，nand型快閃存儲(chǔ)器變逐漸普及。再者，現(xiàn)今的nand型快閃存儲(chǔ)器可具有各式各樣不同的接口，范圍從傳統(tǒng)的nand接口到低針腳數(shù)(lowpincount,lpc)的序列周邊接口(serialperipheralinterface,spi)。然而，nand型快閃存儲(chǔ)器容易對(duì)于壞區(qū)情況(badblockcondition)以及偶發(fā)的讀取錯(cuò)誤敏感，所以壞區(qū)管理以及錯(cuò)誤訂正編碼(errorcorrectioncode,ecc)處理便常用在這類(lèi)的存儲(chǔ)器。錯(cuò)誤訂正編碼處理可以用在nor類(lèi)型的存儲(chǔ)器陣列，但比較不常見(jiàn)。

錯(cuò)誤訂正編碼處理可以是在該存儲(chǔ)器裝置的內(nèi)部或外部進(jìn)行。在許多實(shí)施例中，一個(gè)內(nèi)部錯(cuò)誤訂正編碼計(jì)算會(huì)在頁(yè)面編程的期間完成，并且產(chǎn)生的錯(cuò)誤訂正編碼信息會(huì)存儲(chǔ)在每個(gè)頁(yè)面中被稱為備用區(qū)域的區(qū)域。在數(shù)據(jù)讀取操作中，內(nèi)部錯(cuò)誤訂正編碼引擎會(huì)根據(jù)先前存儲(chǔ)的錯(cuò)誤訂正編碼信息來(lái)驗(yàn)證這些數(shù)據(jù)，并且在有限的范圍內(nèi)做出所指示的訂正。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種存儲(chǔ)器以及執(zhí)行經(jīng)錯(cuò)誤訂正編碼處理的存儲(chǔ)器的讀取方法，期望在一寬廣的供應(yīng)電壓(vcc)范圍內(nèi)采用錯(cuò)誤訂正編碼于各式各樣的快閃存儲(chǔ)器中，藉以改善存儲(chǔ)器在快速讀取時(shí)的穩(wěn)定性。

本發(fā)明中的一個(gè)實(shí)施例是一半導(dǎo)體存儲(chǔ)器，其包含快閃存儲(chǔ)器陣列、多個(gè)感測(cè)放大器、多個(gè)快速存儲(chǔ)器元件、錯(cuò)誤訂正編碼電路、至少一第一虛設(shè)快閃存儲(chǔ)器單元、至少一第一虛設(shè)感測(cè)放大器、驅(qū)動(dòng)器以及存儲(chǔ)器控制器。該等感測(cè)放大器是耦接于該快閃存儲(chǔ)器陣列，且該等快速存儲(chǔ)器元件是耦接于該等感測(cè)放大器。錯(cuò)誤訂正編碼電路是耦接于該等快速存儲(chǔ)器元件。第一虛設(shè)快閃存儲(chǔ)器單元是關(guān)聯(lián)于快閃存儲(chǔ)器陣列，且第一虛設(shè)感測(cè)放大器耦接于第一虛設(shè)快閃存儲(chǔ)器單元。驅(qū)動(dòng)器具有耦接于第一虛設(shè)感測(cè)放大器的第一輸入端以及耦接于該等快速存儲(chǔ)器元件的輸出端，以提供數(shù)據(jù)閂鎖信號(hào)至該等快速存儲(chǔ)器元件。存儲(chǔ)器控制器是耦接于快閃存儲(chǔ)器陣列，該等感測(cè)放大器、第一虛設(shè)感測(cè)放大器以及錯(cuò)誤訂正編碼電路，并且存儲(chǔ)器控制器包含多個(gè)邏輯元件以及存儲(chǔ)器元件，用以執(zhí)行以下的功能：在一額定電壓以及一第一頻率條件下，于一預(yù)定時(shí)脈(clockpulse)總數(shù)目的期間執(zhí)行一感測(cè)操作以及接續(xù)的一錯(cuò)誤訂正編碼操作，且分配給該感測(cè)操作以及分配給該錯(cuò)誤訂正編碼操作的兩時(shí)脈數(shù)目之間具有一第一比例關(guān)系；在高于該額定電壓的一高電壓以及大于該第一頻率的一第二頻率條件下，于該預(yù)定時(shí)脈總數(shù)目的期間執(zhí)行該感測(cè)操作以及接續(xù)的該錯(cuò)誤訂正編碼操作，并且分配給該感測(cè)操作以及分配給該錯(cuò)誤訂正編碼操作的兩時(shí)脈數(shù)目之間具有一第二比例關(guān)系，該第二比例關(guān)系小于該第一比例關(guān)系；以及在低于該額定電壓的一低電壓以及小于該第一頻率的一第三頻率的條件下，于該預(yù)定時(shí)脈總數(shù)目的期間執(zhí)行該感測(cè)操作以及接續(xù)的該錯(cuò)誤訂正編碼操作，并且分配給該感測(cè)操作以及分配給該錯(cuò)誤訂正編碼操作的兩時(shí)脈數(shù)目之間具有一第三比例關(guān)系，且該第三比例關(guān)系大于該第一比例關(guān)系。

本發(fā)明的另一實(shí)施例是一執(zhí)行經(jīng)錯(cuò)誤訂正編碼處理的半導(dǎo)體存儲(chǔ)器的讀取方法，該半導(dǎo)體存儲(chǔ)器包括一快閃存儲(chǔ)器陣列，該方法包含：在一額定電壓下，將該半導(dǎo)體存儲(chǔ)器操作在一第一頻率下，其中，于一預(yù)定時(shí)脈總數(shù)目的期間執(zhí)行一感測(cè)操作以及接續(xù)的一錯(cuò)誤訂正編碼操作，且分配給該感測(cè)操作以及分配給該錯(cuò)誤訂正編碼操作的兩時(shí)脈數(shù)目之間具有一第一比例關(guān)系；在高于該額定電壓的一高電壓下，將該半導(dǎo)體存儲(chǔ)器操作在大于該第一頻率的一第二頻率下，其中，于該預(yù)定時(shí)脈總數(shù)目的時(shí)脈的期間執(zhí)行該感測(cè)操作以及接續(xù)的該錯(cuò)誤訂正編碼操作并且分配給該感測(cè)操作以及分配給該錯(cuò)誤訂正編碼操作的兩時(shí)脈數(shù)目之間具有一第二比例關(guān)系，且該第二比例關(guān)系小于該第一比例關(guān)系；以及在低于該額定電壓的一低電壓下，將該半導(dǎo)體存儲(chǔ)器操作在小于該第一頻率的一第三頻率下，其中，于該預(yù)定時(shí)脈總數(shù)目的期間執(zhí)行該感測(cè)操作以及接續(xù)的該錯(cuò)誤訂正編碼操作，并且分配給該感測(cè)操作以及分配給該錯(cuò)誤訂正編碼操作的兩時(shí)脈數(shù)目之間具有一第三比例關(guān)系，且該第三比例關(guān)系大于該第一比例關(guān)系。

本發(fā)明能夠在一寬廣的供應(yīng)電壓范圍內(nèi)采用錯(cuò)誤訂正編碼于各式各樣的快閃存儲(chǔ)器中，降低電力消耗，改善存儲(chǔ)器在快速讀取時(shí)的穩(wěn)定性。

附圖說(shuō)明

本發(fā)明可以藉由接下來(lái)的詳細(xì)說(shuō)明以及相關(guān)的附圖得以更清楚的被了解，其中：

圖1為在連續(xù)頁(yè)面讀取時(shí)所產(chǎn)生的各種操作的示意圖；

圖2為感測(cè)時(shí)間以及錯(cuò)誤訂正編碼時(shí)間為電壓的函數(shù)的示意圖；

圖3為在額定電壓下讀取現(xiàn)有的存儲(chǔ)器裝置的時(shí)序圖；

圖4為在高電壓下讀取現(xiàn)有的存儲(chǔ)器裝置的時(shí)序圖；

圖5為在低電壓下讀取現(xiàn)有的存儲(chǔ)器裝置的時(shí)序圖；

圖6為本發(fā)明的一實(shí)施例的存儲(chǔ)器裝置的功能方塊圖；

圖7為在額定電壓下讀取圖6中的存儲(chǔ)器裝置的時(shí)序圖；

圖8為在高電壓下讀取圖6中的存儲(chǔ)器裝置的時(shí)序圖；

圖9為在低電壓下讀取圖6中的存儲(chǔ)器裝置的時(shí)序圖；

圖10為本發(fā)明的另一實(shí)施例的存儲(chǔ)器裝置的功能方塊圖。

符號(hào)說(shuō)明：

refbias參考偏壓

latch第一數(shù)據(jù)閂鎖信號(hào)

latchb第二數(shù)據(jù)閂鎖信號(hào)

ecc-0、ecc-1錯(cuò)誤訂正編碼

vcc供應(yīng)電壓

cr-0、cr-1快取暫存器

pr頁(yè)面讀取

50感測(cè)時(shí)間

60錯(cuò)誤訂正編碼時(shí)間

70低電壓

80額定電壓

90高電壓

100、200、600、700、800時(shí)脈信號(hào)

120時(shí)序操作

121命令輸入操作

122定址載入操作

123、210、310感測(cè)操作

124、230、320錯(cuò)誤訂正編碼操作

125數(shù)據(jù)輸出操作

130數(shù)據(jù)閂鎖信號(hào)

132時(shí)間點(diǎn)

220、330被浪費(fèi)的時(shí)間

500存儲(chǔ)器裝置

510快閃存儲(chǔ)器陣列

520感測(cè)放大器陣列

521-526感測(cè)放大器

530虛設(shè)存儲(chǔ)器單元

532虛設(shè)感測(cè)放大器

540驅(qū)動(dòng)器

550數(shù)據(jù)閂鎖陣列

560錯(cuò)誤訂正電路

562存儲(chǔ)器控制器

570存儲(chǔ)器裝置

571快閃存儲(chǔ)器陣列

572感測(cè)放大器

573虛設(shè)陣列

574虛設(shè)感測(cè)放大器

575-576、581-586比較器

577、579反向器

578與門(mén)

591-596閂鎖器

599存儲(chǔ)器控制器

620時(shí)序操作

621命令輸入操作

622定址載入操作

623感測(cè)操作

624錯(cuò)誤訂正編碼操作

625數(shù)據(jù)輸出操作

630虛設(shè)感測(cè)以及主陣列感測(cè)使能信號(hào)

632虛設(shè)感測(cè)以及主陣列感測(cè)使能脈沖

640數(shù)據(jù)閂鎖信號(hào)

642數(shù)據(jù)閂鎖脈沖

具體實(shí)施方式

快閃存儲(chǔ)器裝置可具有各式各樣的配置，包含串聯(lián)及并聯(lián)的或非型快閃存儲(chǔ)器，以及串聯(lián)及并聯(lián)的與非型快閃存儲(chǔ)器。此類(lèi)的快閃存儲(chǔ)器一般都使用多個(gè)感測(cè)放大器構(gòu)成的一陣列來(lái)讀取快閃存儲(chǔ)器陣列中的數(shù)據(jù)。這些感測(cè)放大器是模擬電路，其可感測(cè)一組已定址(addressed)的存儲(chǔ)器單元中的數(shù)據(jù)，并且該等感測(cè)放大器可將這些感測(cè)到的數(shù)據(jù)閂鎖至快速存儲(chǔ)元件(fastmemoryelements)的一陣列(單一列或多個(gè)列)，以便后續(xù)被數(shù)字電路進(jìn)行處理，例如可被錯(cuò)誤訂正編碼電路處理，該錯(cuò)誤訂正編碼電路是用于nand型存儲(chǔ)器陣列的芯片上，并且逐漸地用在nor型存儲(chǔ)器陣列上。一個(gè)可用來(lái)說(shuō)明的感測(cè)放大器的示范例可如美國(guó)專利號(hào)no.8,953,384中所描述。美國(guó)專利號(hào)no.8,953,384是在西元2015年2月10號(hào)授權(quán)予陳等人，在此援引此專利的全文并入本文中?？焖俅鎯?chǔ)器元件、頁(yè)面緩沖器、錯(cuò)誤訂正編碼電路的示范例以及其相對(duì)應(yīng)的操作是描述于如華邦電子公司在西元2013年11月26號(hào)發(fā)布的w25n01gv文件(spiflash3v1g-bitserialslcnandflashmemorywithdual/quadspi&continuousread:preliminaryrevisionb)、于西元2014年3月4號(hào)授權(quán)予gupta等人的美國(guó)專利號(hào)no.8,667,368、于西元2015年9月8號(hào)授權(quán)予michael等人的美國(guó)專利號(hào)no.9,128,822以及于西元2014年9月18號(hào)以jigour等人之名公開(kāi)的美國(guó)公開(kāi)號(hào)no.2014/0269065。在此援引這些文件與專利的全部?jī)?nèi)容于本文中。

快速讀取效能是在一快閃存儲(chǔ)器裝置中最需要的。對(duì)于需要芯片內(nèi)執(zhí)行(execute-in-place)以及程序代碼遮蔽(codeshadowing)的應(yīng)用中，連續(xù)性的頁(yè)面讀取(continuouspageread)是在高效能讀取中一個(gè)具有特別優(yōu)勢(shì)的類(lèi)型?？焖僮x取效能是適用于使用nor型快閃存儲(chǔ)器的低、中密度存儲(chǔ)器裝置。舉例來(lái)說(shuō)，可參考于華邦電子公司在西元2014年11月18號(hào)發(fā)布的w25q16dv文件(spiflash3v16m-bitserialflashmemorywithdualandquadspi,rev.i)。采用nand型快閃存儲(chǔ)器的高密度存儲(chǔ)器裝置也可達(dá)成快速讀取效能。圖1是顯示具有錯(cuò)誤訂正編碼的連續(xù)頁(yè)面讀取pr操作的時(shí)序波形示意圖，其用于包含感測(cè)及錯(cuò)誤訂正編碼ecc-0、ecc-1操作的nand型快閃存儲(chǔ)器陣列中。所述nand型快閃存儲(chǔ)器陣列包括多個(gè)快取暫存器cr-0及cr-1。有關(guān)圖1的詳細(xì)說(shuō)明是記載于先前所提及的美國(guó)專利號(hào)no.8,667,368，在此引用其全部的內(nèi)容于本文中。

由于讀取效能一般在供應(yīng)電壓vcc為額定電壓時(shí)會(huì)得到最佳化，因此當(dāng)供應(yīng)電壓vcc高于或低于額定電壓時(shí)，讀取效能可能會(huì)受到影響。圖2為在感測(cè)時(shí)間50以及錯(cuò)誤訂正編碼時(shí)間60內(nèi)供應(yīng)電壓vcc的變化的示意圖。圖中所示的所有數(shù)值為示范性的例子，并可能會(huì)根據(jù)不同的存儲(chǔ)器類(lèi)型以及容量而有所不同。圖3、4以及5為在感測(cè)時(shí)間50以及錯(cuò)誤訂正編碼時(shí)間60內(nèi)供應(yīng)電壓vcc的變化如何影響讀取效能的示意圖。

圖3為一讀取操作的簡(jiǎn)化時(shí)序圖，其顯示了一時(shí)脈信號(hào)100、各種示范性的時(shí)序操作120(例如命令輸入操作121、定址載入操作122、感測(cè)操作123、錯(cuò)誤訂正編碼操作124以及數(shù)據(jù)輸出操作125)，以及一數(shù)據(jù)閂鎖信號(hào)130。數(shù)據(jù)閂鎖信號(hào)130在時(shí)間點(diǎn)132產(chǎn)生脈沖，用以在錯(cuò)誤訂正編碼操作124開(kāi)始時(shí)將感測(cè)到的數(shù)據(jù)閂鎖至快速存儲(chǔ)器元件的一陣列內(nèi)。感測(cè)操作123分配有m個(gè)時(shí)脈信號(hào)，而錯(cuò)誤訂正編碼操作124分配有n個(gè)時(shí)脈信號(hào)。請(qǐng)同時(shí)參考圖2，在供應(yīng)電壓vcc為額定電壓80且額定電壓80例如為1.8伏特的情況下(本發(fā)明不為此限，在其他的例子中，額定電壓亦可為3.3伏特)，感測(cè)時(shí)間可示范性地為35毫微秒，并且錯(cuò)誤訂正編碼時(shí)間可示范性地為10毫微秒。因此，感測(cè)時(shí)間以及錯(cuò)誤訂正編碼時(shí)間的比例可為7比2，也就是，時(shí)脈信號(hào)的數(shù)目m與n的比例為7比2。在此情況下，讀取時(shí)間以及錯(cuò)誤訂正編碼時(shí)間兩者可以達(dá)到最佳化并且不會(huì)浪費(fèi)任何時(shí)間。

不幸地，由于模擬讀取感測(cè)電路的敏感度、較小范圍的數(shù)字錯(cuò)誤訂正編碼電路、供應(yīng)電壓vcc的變化、溫度以及操作參數(shù)的關(guān)系，在供應(yīng)電壓vcc大于額定電壓80(以下稱高電壓)與小于額定電壓80(以下稱低電壓)的情況下的讀取效能可能會(huì)相當(dāng)不同。

在供應(yīng)電壓vcc為高電壓90且高電壓90例如為1.9伏特的情況下，感測(cè)時(shí)間可示范性的為8毫微秒，并且錯(cuò)誤訂正編碼時(shí)間可示范性地為8毫微秒。在這個(gè)例子中，模擬讀取感測(cè)電路的操作速度比預(yù)定的讀取感測(cè)速度快。如圖4所示，當(dāng)m與n的比例根據(jù)額定電壓80設(shè)定為7比2時(shí)，在錯(cuò)誤訂正編碼操作230需要n個(gè)時(shí)脈信號(hào)的持續(xù)時(shí)間的情況下，模擬的感測(cè)操作210在少于m個(gè)時(shí)脈信號(hào)的持續(xù)時(shí)間內(nèi)提前完成，而產(chǎn)生了被浪費(fèi)的時(shí)間220。亦即，在高電壓的情況下，m與n的最佳比例為2比2，與根據(jù)額定電壓80所設(shè)定的7比2差異很大。

在供應(yīng)電壓vcc為低電壓70且低電壓70例如為1.7伏特的情況下，感測(cè)時(shí)間可示范性的為50毫微秒，并且錯(cuò)誤訂正編碼時(shí)間可示范性地為12毫微秒。在這個(gè)例子中，模擬讀取感測(cè)電路的操作速度比預(yù)定的讀取感測(cè)速度慢。如圖5所示，當(dāng)m與n的比例根據(jù)額定電壓80設(shè)定為7比2時(shí)，模擬的感測(cè)操作310需要m個(gè)時(shí)脈信號(hào)的持續(xù)時(shí)間，而錯(cuò)誤訂正編碼操作320則在少于n個(gè)時(shí)脈信號(hào)的持續(xù)時(shí)間內(nèi)提前完成，而產(chǎn)生了被浪費(fèi)的時(shí)間330。亦即，在低電壓的情況下，m與n的最佳比例約為8.3比2，與根據(jù)額定電壓80所設(shè)定的7比2差異很大。

圖6為一示范性的存儲(chǔ)器裝置500的方塊示意圖。存儲(chǔ)器裝置500藉由分配一預(yù)定數(shù)目的時(shí)脈信號(hào)給感測(cè)操作以及錯(cuò)誤訂正編碼操作的組合而非單獨(dú)分配給感測(cè)操作或錯(cuò)誤訂正編碼操作，并且在高電壓時(shí)以較高頻率的條件操作，在低電壓時(shí)以較低頻率的條件操作，使得感測(cè)操作以及連續(xù)性的錯(cuò)誤訂正編碼操作得以在電壓范圍內(nèi)完成而不會(huì)浪費(fèi)時(shí)間。存儲(chǔ)器裝置500使用至少一虛設(shè)感測(cè)放大器以及一虛設(shè)存儲(chǔ)器單元來(lái)控制數(shù)據(jù)閂鎖信號(hào)速度，以使感測(cè)以及錯(cuò)誤訂正編碼可在不浪費(fèi)時(shí)間下進(jìn)行。存儲(chǔ)器裝置500是簡(jiǎn)化過(guò)后來(lái)表示示范性的讀取電路，其包含一可定址的快閃存儲(chǔ)器陣列510(其中定址電路為了簡(jiǎn)潔在此省略)?？扉W存儲(chǔ)器陣列510可以是任何適合的類(lèi)型或是快閃存儲(chǔ)器單元的類(lèi)型的組合以及錯(cuò)誤訂正編碼操作所需或所期望的存儲(chǔ)器架構(gòu)。舉例來(lái)說(shuō)，快閃存儲(chǔ)器陣列510可包含一nand型快閃存儲(chǔ)器陣列或一nor型快閃存儲(chǔ)器陣列，或是其二者的組合。快閃存儲(chǔ)器陣列510的多個(gè)單元可以藉由一感測(cè)放大器陣列520來(lái)感測(cè)，并且存儲(chǔ)在已定址的單元內(nèi)的數(shù)字?jǐn)?shù)值會(huì)被閂鎖至快速存儲(chǔ)器元件所構(gòu)成的一數(shù)據(jù)閂鎖陣列550。本實(shí)施例中，感測(cè)放大器陣列520可包括感測(cè)放大器521至526。數(shù)據(jù)閂鎖陣列550可具有任何類(lèi)型的快速存儲(chǔ)器元件，例如常用在nor型存儲(chǔ)器裝置中的數(shù)據(jù)閂鎖電路的一維陣列，或者可以是一個(gè)較復(fù)雜的陣列，例如特別適用于nand型存儲(chǔ)器裝置的一頁(yè)面緩沖器(pagebuffer)，其具有以兩部分所構(gòu)成的數(shù)據(jù)暫存器以及以兩部分所構(gòu)成的一快取暫存器。更詳盡的描述可以參考先前所提及的美國(guó)專利號(hào)no.8,667,368、美國(guó)專利號(hào)no.9,128,822以及美國(guó)公開(kāi)號(hào)no.2014/0269065。這些專利皆在此引用其全部的內(nèi)容于本文中。存儲(chǔ)器裝置500也可包含一錯(cuò)誤訂正電路560，其是可為任何類(lèi)型的錯(cuò)誤訂正編碼電路以實(shí)施任何適合的類(lèi)型的錯(cuò)誤訂正編碼演算法，其包含一統(tǒng)一錯(cuò)誤訂正編碼電路(unitaryecccircuit)或以兩個(gè)或多個(gè)區(qū)塊(section)編排的錯(cuò)誤訂正編碼電路，該兩個(gè)或多個(gè)區(qū)塊是對(duì)應(yīng)于在一頁(yè)面緩沖器中的快取暫存器的多個(gè)部份。更詳盡的描述可以參考先前所提及的美國(guó)專利號(hào)no.8,667,368、美國(guó)專利號(hào)no.9,128,822以及美國(guó)公開(kāi)號(hào)no.2014/0269065。這些專利皆在此引用其全部的內(nèi)容于本文中。

存儲(chǔ)器裝置500也包含了一虛設(shè)感測(cè)放大器532以及一驅(qū)動(dòng)器540。虛設(shè)感測(cè)放大器532可與在感測(cè)放大器陣列520中的感測(cè)放大器521-526具有相同或?qū)嵸|(zhì)相同的電路特征。在完成一或多個(gè)虛設(shè)存儲(chǔ)器單元530的讀取操作后，虛設(shè)感測(cè)放大器532提供其輸出給一驅(qū)動(dòng)器540，驅(qū)動(dòng)器540是提供一數(shù)據(jù)閂鎖信號(hào)給數(shù)據(jù)閂鎖陣列550以閂鎖數(shù)據(jù)并且開(kāi)始進(jìn)行錯(cuò)誤訂正編碼操作。

存儲(chǔ)器裝置500也可以包含一存儲(chǔ)器控制器562，其是耦接于存儲(chǔ)器裝置500的電路(例如快閃存儲(chǔ)器陣列510、感測(cè)放大器陣列520、虛設(shè)感測(cè)放大器532以及錯(cuò)誤訂正電路560)。存儲(chǔ)器控制器562可包含用以控制存儲(chǔ)器裝置500的邏輯元件以及存儲(chǔ)器元件(例如暫存器)。

圖7為本發(fā)明的存儲(chǔ)器裝置500在額定電壓下的讀取操作的一簡(jiǎn)化時(shí)序示意圖。圖7表示了一時(shí)脈信號(hào)600，各種不同的示范性的時(shí)序操作620(例如命令輸入操作621、定址載入操作622、感測(cè)操作623、錯(cuò)誤訂正編碼操作624以及數(shù)據(jù)輸出操作625)、一虛設(shè)感測(cè)以及主陣列感測(cè)使能信號(hào)(dummysenseandmainarraysenseenablesignal)630以及一數(shù)據(jù)閂鎖信號(hào)640。虛設(shè)感測(cè)以及主陣列感測(cè)使能脈沖632在定址載入操作622完成后產(chǎn)生，用以控制感測(cè)操作623的開(kāi)始。一數(shù)據(jù)閂鎖脈沖642實(shí)質(zhì)地在感測(cè)操作623完成時(shí)產(chǎn)生，用以將感測(cè)到的數(shù)據(jù)閂鎖至快速存儲(chǔ)器元件構(gòu)成的數(shù)據(jù)閂鎖陣列550內(nèi)并且控制錯(cuò)誤訂正編碼操作624的開(kāi)始。在額定電壓下，感測(cè)操作623以及錯(cuò)誤訂正編碼操作624是發(fā)生在m+n個(gè)時(shí)脈信號(hào)的持續(xù)時(shí)間上。雖然感測(cè)操作623是如圖所示發(fā)生在m個(gè)時(shí)脈信號(hào)的持續(xù)時(shí)間上，并且錯(cuò)誤訂正編碼操作624是發(fā)生在n個(gè)時(shí)脈信號(hào)的持續(xù)時(shí)間上，但這僅僅是個(gè)示范性的例子并且不代表m個(gè)時(shí)脈信號(hào)要被分配給感測(cè)操作623或是n個(gè)時(shí)脈信號(hào)要分配給錯(cuò)誤訂正編碼操作624。取而代之的是，m+n個(gè)時(shí)脈信號(hào)的總和是分配給合并的感測(cè)操作623以及錯(cuò)誤訂正編碼操作624。以圖2所顯示的數(shù)值為例，感測(cè)操作623以及錯(cuò)誤訂正編碼操作624總共的時(shí)間是35加上10毫微秒，亦即45毫微秒，而感測(cè)操作以及錯(cuò)誤訂正編碼操作所使用的時(shí)脈數(shù)目的比例是7比2或3.5，并且在額定電壓下不會(huì)有時(shí)間被浪費(fèi)掉。

根據(jù)本發(fā)明，有利的是，在整個(gè)特定的供應(yīng)電壓vcc的操作范圍中，感測(cè)操作623以及錯(cuò)誤訂正編碼操作624是全體地發(fā)生在m+n個(gè)時(shí)脈信號(hào)的時(shí)間區(qū)間內(nèi)，而沒(méi)有限制感測(cè)操作623或錯(cuò)誤訂正編碼操作624是具有任何特定的m個(gè)或n個(gè)時(shí)脈信號(hào)。

圖8表示了在高電壓下的一讀取操作的時(shí)序示意圖。如圖所示，m+n個(gè)時(shí)脈信號(hào)發(fā)生于在高電壓下，并且在這樣的時(shí)脈速度以及數(shù)據(jù)閂鎖信號(hào)產(chǎn)生的時(shí)間點(diǎn)下，錯(cuò)誤訂正編碼操作624會(huì)帶有可忽略的延遲而實(shí)質(zhì)上接續(xù)在感測(cè)操作623后，因而沒(méi)有任何時(shí)間的浪費(fèi)。大大加快的感測(cè)操作623是發(fā)生在少于m個(gè)時(shí)脈信號(hào)的時(shí)間，而錯(cuò)誤訂正編碼操作624是發(fā)生在大于n個(gè)時(shí)脈信號(hào)的時(shí)間。感測(cè)操作以及錯(cuò)誤訂正編碼操作的時(shí)間是各自為8毫微秒以及8毫微秒，以使感測(cè)操作以及錯(cuò)誤訂正編碼操作的比例是1比1或1.0(小于在額定電壓下的3.5)。在圖2中，感測(cè)操作以及錯(cuò)誤訂正編碼操作的總共時(shí)間是16毫微秒，基于時(shí)脈信號(hào)的總計(jì)數(shù)目為7+2＝9，因此產(chǎn)品時(shí)脈頻率(productclockfrequency)為562.5mhz。將圖8的例子與圖4的例子相比，圖4的最大時(shí)脈頻率是受限于錯(cuò)誤訂正編碼操作，根據(jù)錯(cuò)誤訂正編碼操作時(shí)間為8毫微秒(圖2中)且時(shí)脈信號(hào)的數(shù)目為2，所產(chǎn)生的產(chǎn)品時(shí)脈頻率為250mhz。因此，雖然實(shí)際上最大時(shí)脈頻率可能會(huì)受限于其他的設(shè)計(jì)因素，但相較于圖4的讀取操作的頻率，使用了圖6的實(shí)施方式結(jié)合圖8的讀取操作可以操作在較高的頻率。

圖9表示了在低電壓下的一讀取操作的時(shí)序示意圖。如圖所示，m+n個(gè)時(shí)脈信號(hào)發(fā)生于低電壓下，并且在這樣的時(shí)脈速度以及數(shù)據(jù)閂鎖信號(hào)產(chǎn)生的時(shí)間點(diǎn)下，錯(cuò)誤訂正編碼操作624會(huì)帶有可忽略的延遲而實(shí)質(zhì)上接續(xù)在感測(cè)操作623后，因而沒(méi)有任何時(shí)間的浪費(fèi)。大大減慢的感測(cè)操作623是發(fā)生在多于m個(gè)時(shí)脈信號(hào)的時(shí)間，而錯(cuò)誤訂正編碼操作624是發(fā)生在小于n個(gè)時(shí)脈信號(hào)的時(shí)間。感測(cè)操作以及錯(cuò)誤訂正編碼操作的時(shí)間是各自為50毫微秒以及12毫微秒，因而感測(cè)操作以及錯(cuò)誤訂正編碼操作的比例是25比6或4.2(大于在額定電壓下的3.5)。在圖2中，感測(cè)操作以及錯(cuò)誤訂正編碼操作的總共時(shí)間是62毫微秒，基于時(shí)脈信號(hào)的總計(jì)數(shù)目為7+2＝9，因此產(chǎn)品時(shí)脈頻率為145mhz，這在本發(fā)明的實(shí)施例是可以實(shí)現(xiàn)的。相對(duì)地，在圖5的例子中，最大時(shí)脈頻率是受限于感測(cè)操作，基于感測(cè)操作的時(shí)間為50毫微秒(圖2中)且時(shí)脈信號(hào)的數(shù)目為7，所產(chǎn)生的產(chǎn)品時(shí)脈頻率為140mhz。因此，相較于圖5的讀取操作的頻率，使用了圖6的實(shí)施方式結(jié)合圖9的讀取操作可以操作在一個(gè)較高的頻率。

圖10為一示范性的存儲(chǔ)器裝置570的方塊示意圖，其是相似于圖6中的存儲(chǔ)器裝置500，但增加了額外的實(shí)施細(xì)節(jié)。存儲(chǔ)器裝置570包含一快閃存儲(chǔ)器陣列571以及一虛設(shè)陣列573，虛設(shè)陣列573包含一虛設(shè)讀零單元(dummyread-zerocell)以及一虛設(shè)讀一單元(dummyread-onecell)。虛設(shè)陣列573可以為主要陣列(快閃存儲(chǔ)器陣列571)的一部分，或者為一分離的迷你陣列。雖然圖中只表示了一對(duì)虛設(shè)讀零單元以及虛設(shè)讀一單元，但可根據(jù)存儲(chǔ)器裝置570中的感測(cè)以及錯(cuò)誤訂正編碼電路的組數(shù)(圖中為了簡(jiǎn)化緣故只表示一組)，以及一對(duì)虛設(shè)讀零單元以及虛設(shè)讀一單元是否關(guān)聯(lián)于整體的存儲(chǔ)器、一個(gè)存儲(chǔ)器區(qū)塊或一頁(yè)面的存儲(chǔ)器而來(lái)使用更多對(duì)的虛設(shè)讀零單元以及虛設(shè)讀一單元。存儲(chǔ)器裝置570也可以包含用于快閃存儲(chǔ)器陣列571的感測(cè)放大器572以及用于虛設(shè)陣列573的虛設(shè)感測(cè)放大器574。這些感測(cè)放大器572的輸出會(huì)與一參考單元(圖中未表示)所提供的一參考偏壓在各個(gè)比較器581-586中進(jìn)行比較以決定存儲(chǔ)在這些定址存儲(chǔ)器單元中的數(shù)字?jǐn)?shù)值，接著會(huì)閂鎖在各自的閂鎖器591-596內(nèi)。閂鎖器591-596的輸出會(huì)提供給錯(cuò)誤訂正電路560用以進(jìn)行錯(cuò)誤訂正編碼操作，并且可以將來(lái)自存儲(chǔ)器裝置570的讀取數(shù)據(jù)提供給輸出電路(圖中未表示)。雖然圖中只有表示單一列的閂鎖器591-596，但可額外使用一或多個(gè)列的閂鎖器，并且錯(cuò)誤訂正電路560可以由一不同列或多個(gè)列的閂鎖器接收數(shù)據(jù)或提供數(shù)據(jù)給一不同列或多個(gè)列的閂鎖器。

閂鎖器591-596中的每一個(gè)可以表示為在通道晶體管邏輯內(nèi)的一d柵極閂鎖(gateddlatch)，并且包含兩個(gè)交叉耦合的反向器，上述兩個(gè)反向器的輸出與輸入是由兩個(gè)通道柵極依據(jù)第一數(shù)據(jù)閂鎖信號(hào)latch以及第二數(shù)據(jù)閂鎖信號(hào)latchb來(lái)控制。閂鎖器591-596僅為快速數(shù)字存儲(chǔ)器元件的一個(gè)合適類(lèi)型的例子，并且很多不同類(lèi)型的快速數(shù)字存儲(chǔ)器元件，包含各式各樣類(lèi)型的正反器以及閂鎖器是適用在快閃存儲(chǔ)器裝置并且在本技術(shù)領(lǐng)域?yàn)楣摹?/p>

這些虛設(shè)感測(cè)放大器574的輸出會(huì)與一參考單元(圖中未表示)所提供的一參考偏壓refbias在各個(gè)比較器575-576中進(jìn)行比較以產(chǎn)生互補(bǔ)的第一數(shù)據(jù)閂鎖信號(hào)latch以及第二數(shù)據(jù)閂鎖信號(hào)latchb。第二數(shù)據(jù)閂鎖信號(hào)latchb可通過(guò)反向器579來(lái)產(chǎn)生。第一數(shù)據(jù)閂鎖信號(hào)latch對(duì)應(yīng)于圖7、8以及9中的數(shù)據(jù)閂鎖信號(hào)640。由虛設(shè)讀零單元所決定的比較器575的輸出是通過(guò)一反向器577施加到一與門(mén)578(andgate)的第一輸入端，而由虛設(shè)讀一單元所決定的比較器576的輸出是施加到與門(mén)578(andgate)的第二輸入端。虛設(shè)讀零單元以及虛設(shè)讀一單元在感測(cè)時(shí)間時(shí)的差異是以一脈沖表現(xiàn)在與門(mén)578的輸出端，并且是應(yīng)用為第一數(shù)據(jù)閂鎖信號(hào)latch以及第二數(shù)據(jù)閂鎖信號(hào)latchb來(lái)控制閂鎖器591-596并且開(kāi)始進(jìn)行錯(cuò)誤訂正編碼操作。這樣的實(shí)施方式使在虛設(shè)陣列573中的虛設(shè)讀零單元以及虛設(shè)讀一單元以及虛設(shè)感測(cè)放大器574受到如同快閃存儲(chǔ)器陣列571以及感測(cè)放大器572中的快閃存儲(chǔ)器單元實(shí)質(zhì)相同的電壓、操作以及溫度條件。

存儲(chǔ)器裝置570也可包含一存儲(chǔ)器控制器599，其是耦接于存儲(chǔ)器裝置570的電路如快閃存儲(chǔ)器陣列571、多個(gè)感測(cè)放大器572、虛設(shè)感測(cè)放大器573以及錯(cuò)誤訂正電路560，并且存儲(chǔ)器控制器599包含邏輯元件以及存儲(chǔ)器元件如暫存器，用以控制存儲(chǔ)器裝置570。

在虛設(shè)陣列573中的虛設(shè)讀零單元以及虛設(shè)讀一單元可以被修改(trimmed)以控制第一數(shù)據(jù)閂鎖信號(hào)latch以及第二數(shù)據(jù)閂鎖信號(hào)latchb的速度，并且從而達(dá)成在讀取速度與品質(zhì)之間的一個(gè)所需的平衡。虛設(shè)讀零單元可以被修改為具有最慢的主要陣列數(shù)據(jù)讀零速度，而虛設(shè)讀一單元可以被修改為具有最慢的主要陣列數(shù)據(jù)讀一速度。如果需要的話，可以提供一合適的誤差范圍。一快閃存儲(chǔ)器單元的讀取速度會(huì)取決于一參考單元電流以及一存儲(chǔ)器單元電流的差異，其中參考單元電流(如參考偏壓)與存儲(chǔ)器單元電流將被施加給各個(gè)比較器581-586。舉例來(lái)說(shuō)，在參考單元電流為12微安培的例子中，一最小的虛設(shè)讀一單元電流可為22微安培，并且一最大的虛設(shè)讀零單元電流可為2微安培。示范性地，該虛設(shè)讀一單元電流可以被修改為20微安培，并且該虛設(shè)讀零單元電流可以被修改為4微安培。這種修改可以用任何已知的方式來(lái)完成，例如藉由設(shè)計(jì)虛設(shè)單元(包含虛設(shè)讀零單元以及虛設(shè)讀一單元)具有不同于存儲(chǔ)器單元的一負(fù)載，或者對(duì)每一虛設(shè)單元使用多個(gè)單元，再或者藉由寫(xiě)入到虛設(shè)單元。

當(dāng)這些感測(cè)操作完成時(shí)，數(shù)據(jù)閂鎖信號(hào)可以用來(lái)降低甚至關(guān)閉快閃存儲(chǔ)器陣列571，藉以減少電力消耗。這種對(duì)快閃存儲(chǔ)器陣列571的電力控制在低頻下是特別有利的。

本發(fā)明于內(nèi)文中的描述(包含其應(yīng)用以及優(yōu)點(diǎn))為示范性的并且并非意圖限制本發(fā)明于權(quán)利要求中所提出的權(quán)利范圍。本發(fā)明于此所揭露的實(shí)施例是可以變動(dòng)或修改的，并且實(shí)施例中的各個(gè)元件的替代以及等效置換可為本領(lǐng)域技術(shù)人員所理解。舉例來(lái)說(shuō)，除了有確定說(shuō)明外，本文中所提出的特定數(shù)值為示范性的，并且可因設(shè)計(jì)考量而變化。其中諸如“第一”和“第二”的詞是用來(lái)區(qū)別的用詞，不應(yīng)被解釋為其意味著一順序或整體的一個(gè)特定部分。在不脫離本發(fā)明的范圍和精神的情況下，可以將本發(fā)明所揭露的這些和其它的實(shí)施例進(jìn)行變形或修改(其中包括實(shí)施例的各種元件的替代與等效置換)，其中包括本發(fā)明所列的權(quán)利要求。