本發(fā)明涉及一種電荷泵電路，特別是涉及一種p型鏡像位閃存的電荷泵電路。

背景技術(shù)：

在半導(dǎo)體存儲裝置中，電可擦可編程只讀存儲器(eeprom)(flashmemory)是一種易失性存儲器，且屬于可擦除可編程只讀存儲器(erasableprogrammableread-onlymemory，eprom)。電可擦可編程只讀存儲器(eeprom)的優(yōu)點(diǎn)是其可針對整個存儲器區(qū)塊進(jìn)行擦除，且擦除速度快，約需一至兩秒。因此，近年來，電可擦可編程只讀存儲器(eeprom)已運(yùn)用于各種消費(fèi)性電子產(chǎn)品中，例如：數(shù)碼相機(jī)、數(shù)碼攝影機(jī)、移動電話或筆記本電腦等。

圖1為現(xiàn)有技術(shù)中一種鏡像位n型電可擦可編程只讀存儲器單元的結(jié)構(gòu)示意圖。該鏡像位n型電可擦可編程只讀存儲器單元，包括：n型半導(dǎo)體襯底(p_sub)，其上設(shè)置n-well(n阱)；第一位線bl0和第二位線bl1，分別連接于n-well(n阱)的兩側(cè)；第一浮柵cg0與第二浮柵cg1，設(shè)置于n-well(n阱)上方及位于第一位線bl0和第二位線bl1之間；字線wl，位于第一浮柵cg0和第二浮柵cg1之間。

現(xiàn)有技術(shù)之n型電可擦可編程只讀存儲器的閃存單元操作模式及其電壓列表如下表1所示：

表1閃存單元操作模式及其電壓列表(v1≤v2)

現(xiàn)有的電荷泵需要分別產(chǎn)生v1和v2，這樣電路只能按照各自最大負(fù)載的情形進(jìn)行設(shè)計，實際進(jìn)行操作的時候v1和v2同時出現(xiàn)最大負(fù)載的情形很少，即便出現(xiàn)也可以依靠電容維持一下，這種設(shè)計則會造成面積的浪費(fèi)。

技術(shù)實現(xiàn)要素：

為克服上述現(xiàn)有技術(shù)存在的不足，本發(fā)明之目的在于提供一種電荷泵電路，以實現(xiàn)第一高壓輸出v1和第二高壓輸出v2的電荷泵的共享，減少芯片面積。

為達(dá)上述及其它目的，本發(fā)明提出一種電荷泵電路，包括：

基本電荷泵電路，用于在時鐘信號的控制下將低壓直流轉(zhuǎn)換為第二高壓輸出v2，并連接至譯碼器模塊；

傳輸隔離電路，用于將該基本電荷泵電路的第二高壓輸出v2隔離輸出產(chǎn)生一電壓略低的第一高壓電壓v1；

采樣電路，用于對第一高壓輸出v1進(jìn)行采樣得到采樣電壓，將采樣電壓與一基準(zhǔn)電壓進(jìn)行比較并輸出數(shù)字化的時鐘控制信號enclk至該基本電荷泵電路；

譯碼器模塊，用于在控制信號的控制下將該第二高壓輸出v2和第一高壓輸出v1分別連接至選定單元的控制柵和字線。

進(jìn)一步地，該電荷泵電路包括電荷泵和時鐘電路，該電荷泵在該時鐘電路的輸出clk的控制下將低壓直流轉(zhuǎn)換為該第二高壓輸出v2。

進(jìn)一步地，該傳輸隔離電路包括一nmos管與一pmos管。

進(jìn)一步地，該nmos管的柵極和漏極接該第二高壓輸出v2，該pmos管的源極和襯底接該第二高壓輸出v2，該nmos管的源極和襯底、該pmos管的柵極和漏極相連組成第一高壓電壓v1輸出節(jié)點(diǎn)連接至該譯碼器模塊。

進(jìn)一步地，該nmos管低閾值nmos管。

進(jìn)一步地，該pmos管低閾值pmos管

進(jìn)一步地，該譯碼器模塊包括控制柵譯碼器和字線譯碼器，用于在控制信號的控制下將該第二高壓輸出v2和第一高壓輸出v1分別連接至選定單元的控制柵和字線。

進(jìn)一步地，該基本電荷泵電路的電荷泵的第二高壓輸出v2連接至該控制柵譯碼器的輸入端、該nmos管的柵極和漏極、該pmos管的源極和襯底，該nmos管的源極和襯底、pmos管的柵極和漏極與該字線譯碼器的輸入端相連組成該第一高壓輸出v1輸出節(jié)點(diǎn)。

進(jìn)一步地，該采樣電路包括分壓電路和比較器，該分壓電路用于對第一高壓輸出v1進(jìn)行采樣得到采樣電壓，該比較器用于將該采樣電壓與該基準(zhǔn)電壓進(jìn)行比較并輸出數(shù)字化的時鐘控制信號enclk至該基本電荷泵電路的時鐘電路的控制端。

進(jìn)一步地，該nmos管的源極和襯底、該pmos管的柵極和漏極與該譯碼器模塊的字線譯碼器的輸入端以及該分壓電路的輸入端相連組成第一高壓電壓v1輸出節(jié)點(diǎn)，該分壓電路的另一輸入端接地，其輸出端連接至該比較器的一輸入端，該比較器的另一輸入端連接該參考電壓，該比較器的輸出端連接至該時鐘電路的控制端。

與現(xiàn)有技術(shù)相比，本發(fā)明一種電荷泵電路可使得使得字線上的第一高壓輸出v1得到精確控制，第二高壓輸出v2的變化對0cell的電流沒有影響，這樣可以實現(xiàn)第一高壓輸出v1和第一高壓輸出v2的電荷泵的共享，減少芯片面積。

附圖說明

圖1為現(xiàn)有技術(shù)中一種鏡像位n型電可擦可編程只讀存儲器單元的結(jié)構(gòu)示意圖；

圖2為本發(fā)明一種電荷泵電路的電路結(jié)構(gòu)示意圖；

圖3為本發(fā)明具體實施例的仿真示意圖。

具體實施方式

以下通過特定的具體實例并結(jié)合附圖說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點(diǎn)與功效。本發(fā)明亦可通過其它不同的具體實例加以施行或應(yīng)用，本說明書中的各項細(xì)節(jié)亦可基于不同觀點(diǎn)與應(yīng)用，在不背離本發(fā)明的精神下進(jìn)行各種修飾與變更。

圖2為本發(fā)明一種電荷泵電路的電路結(jié)構(gòu)示意圖。如圖2所示，本發(fā)明一種電荷泵電路，包括基本電荷泵電路10、傳輸隔離電路20、采樣電路30以及譯碼器模塊40。

其中，基本電荷泵電路10由電荷泵和時鐘電路組成，為通用電路，用于在時鐘電路的輸出clk的控制下將低壓直流轉(zhuǎn)換為第二高壓輸出v2，并連接至譯碼模塊40的控制柵譯碼器的輸入端；傳輸隔離電路20包括一低閾值nmos管n1和一低閾值pmos管p1，用于將基本電荷泵電路10的第二高壓輸出v2隔離輸出產(chǎn)生一電壓略低的第一高壓電壓v1，并連接至譯碼器模塊40的字線譯碼器的輸入端；采樣電路30由分壓電路和比較器cmp組成，分壓電路用于對第一高壓電壓v1進(jìn)行采樣得到采樣電壓，比較器用于將采樣電壓與基準(zhǔn)電壓vref進(jìn)行比較并輸出數(shù)字化的時鐘控制信號enclk并連接至基本電荷泵電路10的時鐘電路的控制端；譯碼器模塊40由控制柵譯碼器和字線譯碼器組成，為存儲器(如n型鏡像位閃存)的譯碼電路，用于在控制信號(未示出)的控制下將第二高壓輸出v2和第一高壓輸出v1分別連接至選定單元的控制柵和字線。

基本電荷泵電路10的電荷泵的第二高壓輸出v2連接至譯碼器模塊40之控制柵譯碼器的輸入端、低閾值nmos管n1的柵極和漏極、低閾值pmos管p1的源極和襯底，低閾值nmos管n1的源極和襯底、低閾值pmos管p1的柵極和漏極與譯碼器模塊40之字線譯碼器的輸入端以及分壓電路的輸入端相連組成第一高壓輸出v1輸出節(jié)點(diǎn)，分壓電路的另一輸入端接地，其輸出端連接至比較器cmp的一輸入端，比較器cmp的另一輸入端連接參考電壓vref，比較器cmp的輸出端enclk連接至基本電荷泵電路10的時鐘電路的控制端，基本電荷泵電路10的時鐘電路的輸出端clk連接至基本電荷泵電路10的電荷泵的時鐘輸入端。

圖3為本發(fā)明具體實施例的仿真示意圖。由圖3的仿真示意圖可見，在采樣電路30的負(fù)反饋控制下，在電荷泵電壓建立后，第一高壓輸出v1在建立后輸出幅度穩(wěn)定，而第二高壓輸出v2在第一高壓輸出v1沒有電流時輸出幅度略高于第一高壓輸出v1，由于傳輸管存在內(nèi)阻，在第一高壓輸出v1滿載電流時第二高壓輸出v2較第一高壓輸出v1沒有電流時略高。

可見，本發(fā)明一種電荷泵電路可使得使得字線上的第一高壓輸出v1得到精確控制，第二高壓輸出v2的變化對編程狀態(tài)下的0cell的電流沒有影響，這樣可以實現(xiàn)第一高壓輸出v1和第一高壓輸出v2的電荷泵的共享，減少芯片面積。

上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何本領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇下，對上述實施例進(jìn)行修飾與改變。因此，本發(fā)明的權(quán)利保護(hù)范圍，應(yīng)如權(quán)利要求書所列。