技術特征：

技術總結
本發(fā)明提供一種用于雙速率數(shù)據(jù)存儲系統(tǒng)數(shù)據(jù)傳輸中的時序控制方法，包括：步驟S1、通過對應每個數(shù)據(jù)信號的輸出寄存器調(diào)整數(shù)據(jù)信號的延遲時間，使數(shù)據(jù)選通信號和每個數(shù)據(jù)信號同時由處理器端到達存儲器端；步驟S2、通過對應數(shù)據(jù)選通信號的輸出寄存器調(diào)整數(shù)據(jù)選通信號的延遲時間，使數(shù)據(jù)選通信號先于數(shù)據(jù)信號一個時鐘周期由處理器端到達存儲器端；步驟S3、通過對應數(shù)據(jù)選通信號的輸出寄存器調(diào)整數(shù)據(jù)選通信號的延遲時間，使數(shù)據(jù)選通信號先于數(shù)據(jù)信號半個時鐘周期由處理器端到達存儲器端。本發(fā)明的有益效果：數(shù)據(jù)信號同時到達，有效增加有效穩(wěn)定性余量窗口，提高系統(tǒng)穩(wěn)定性，優(yōu)化采樣點。

技術研發(fā)人員：張坤;顏棟卿;馮杰;許傳亭;黃敏君;陳斯偉;李遠遠;曹林林;高建飛
受保護的技術使用者：晶晨半導體(上海)股份有限公司
技術研發(fā)日：2017.06.07
技術公布日：2017.10.13