本發(fā)明涉及一種集成電路存儲(chǔ)系統(tǒng)，更具體來(lái)說(shuō)是一種可配置位寬的嵌入式存儲(chǔ)器。

背景技術(shù)：

嵌入式存儲(chǔ)器是一種在電子系統(tǒng)中得到廣泛應(yīng)用的電路模塊，主要用于較大規(guī)模數(shù)據(jù)的存儲(chǔ)和交換。隨著信息化時(shí)代的推進(jìn)，嵌入式系統(tǒng)的功能需求變得復(fù)雜多變，相對(duì)單一的功能模式早已不能滿足實(shí)際應(yīng)用需求，嵌入式系統(tǒng)包括要求存儲(chǔ)系統(tǒng)支持可配位寬、可配讀寫模式、可選fifo、可選內(nèi)部檢測(cè)校驗(yàn)等。在嵌入式系統(tǒng)中引入塊存儲(chǔ)器這一ip硬核，可以解決嵌入式系統(tǒng)中邏輯資源的性能和功能限制問(wèn)題，使得嵌入式系統(tǒng)得以更好地支持?jǐn)?shù)字電路設(shè)計(jì)中對(duì)于大規(guī)模、高速及低功耗的要求。雖然嵌入式存儲(chǔ)器早已應(yīng)用于數(shù)字系統(tǒng)，但是很少有研究是基于優(yōu)化該嵌入硬核本身的?，F(xiàn)代大規(guī)模數(shù)據(jù)存儲(chǔ)和交換對(duì)嵌入式系統(tǒng)的要求不斷提高，由于其較大規(guī)模的存儲(chǔ)容量和內(nèi)部控制信號(hào)傳輸?shù)漠惒綇?fù)雜性，使得對(duì)傳輸距離較長(zhǎng)的控制信號(hào)和數(shù)據(jù)來(lái)說(shuō)，無(wú)論從速度還是可靠性上都成為嵌入式存儲(chǔ)器的制約因素。同時(shí)，單純對(duì)單一嵌入式存儲(chǔ)塊進(jìn)行位寬選擇，隨著要求的總位寬增大，位寬選擇邏輯電路級(jí)數(shù)變多，增大了數(shù)據(jù)通路的延時(shí)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明要解決的技術(shù)問(wèn)題是提供一種可配位寬的嵌入式存儲(chǔ)器，在增加存儲(chǔ)器位寬的同時(shí)，不影響存儲(chǔ)器的性能。

為了解決上述技術(shù)問(wèn)題，本發(fā)明包括：

第一存儲(chǔ)陣列、第二存儲(chǔ)陣列、第三存儲(chǔ)陣列和第四存儲(chǔ)陣列，用于數(shù)據(jù)的存儲(chǔ)；

分別與第一存儲(chǔ)陣列、第二存儲(chǔ)陣列、第三存儲(chǔ)陣列和第四存儲(chǔ)陣列連接的第一讀寫接口模塊、第二讀寫接口模塊，第三讀寫接口模塊和第四讀寫接口模塊，用于讀寫存儲(chǔ)陣列中的數(shù)據(jù)；

與第一讀寫接口模塊連接的第一輸入位寬多路選擇器、第二輸入位寬多路選擇器、第二高位輸出位寬多路選擇器和第四高位輸出位寬多路選擇器；與第二讀寫接口模塊連接的第一輸入位寬多路選擇器、第二輸入位寬多路選擇器、第一高位輸出位寬多路選擇器和第三高位輸出位寬多路選擇器；與第三讀寫接口模塊連接的第三輸入位寬多路選擇器、第四輸入位寬多路選擇器、第一低位輸出位寬多路選擇器和第三低位輸出位寬多路選擇器；與第四讀寫接口模塊連接的第三輸入位寬多路選擇器、第四輸入位寬多路選擇器、第二低位輸出位寬多路選擇器和第四低位輸出位寬多路選擇器，上述多路選擇器用于對(duì)接入的端口進(jìn)行位寬選擇；

與第一輸入位寬多路選擇器連接的第一端口高位輸入模塊，與第二輸入位寬多路選擇器連接的第而端口高位輸入模塊，與第三輸入位寬多路選擇器連接的第一端口低位輸入模塊，與第四輸入位寬多路選擇器連接的第二端口低位輸入模塊；與第一高位輸出位寬多路選擇器和第二高位輸出位寬多路選擇器連接的第一端口高位輸出模塊，與第三高位輸出位寬多路選擇器和第四高位輸出位寬多路選擇器連接的第二端口高位輸出模塊；與第一低位輸出位寬多路選擇器和第二低位輸出位寬多路選擇器連接的第一端口低位輸出模塊，與第三低位輸出位寬多路選擇器和第四低位輸出位寬多路選擇器連接的第二端口低位輸出模塊；用于實(shí)現(xiàn)第一端口和第二端口輸入和輸出的不同模式。

以及讀寫控制和譯碼模塊組，包括四個(gè)讀寫控制和譯碼模塊，分別與第一存儲(chǔ)陣列、第二存儲(chǔ)陣列、第三存儲(chǔ)陣列和第四存儲(chǔ)陣列連接，用于產(chǎn)生嵌入式存儲(chǔ)器的讀寫時(shí)序及對(duì)存儲(chǔ)陣列進(jìn)行行列譯碼。

本發(fā)明結(jié)構(gòu)將存儲(chǔ)陣列劃分為四塊，減小了單塊存儲(chǔ)陣列的字線、位線長(zhǎng)度，有利于提高大容量嵌入式存儲(chǔ)器的讀寫速度，同時(shí)支持更加靈活的位寬配置，也不會(huì)過(guò)多增加產(chǎn)品的硬件開銷。

附圖說(shuō)明

圖1為一種嵌入式可配位寬的存儲(chǔ)器的結(jié)構(gòu)示意圖；

圖2為一種嵌入式可配位寬的存儲(chǔ)器全位寬配置的方法示意圖。

圖3為一種嵌入式可配位寬的存儲(chǔ)器真雙端口配置的方法示意圖。

圖4為一種嵌入式可配位寬的存儲(chǔ)器輸入位寬多路選擇和輸出位寬多路選擇的方法示意圖。

圖5為一種嵌入式可配位寬的存儲(chǔ)器兼容模式位寬配置的方法示意圖。

具體實(shí)施方式

本發(fā)明所列舉的實(shí)施例，只是用于幫助理解本發(fā)明，不應(yīng)理解為對(duì)本發(fā)明保護(hù)范圍的限定，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明思想的前提下，還可以對(duì)本發(fā)明進(jìn)行改進(jìn)和修飾，這些改進(jìn)和修飾也落入本發(fā)明權(quán)利要求保護(hù)的范圍內(nèi)。

如圖1所示，本發(fā)明介紹的一種嵌入式可配位寬的存儲(chǔ)器，它將傳統(tǒng)的存儲(chǔ)器劃分為第一存儲(chǔ)陣列、第二存儲(chǔ)陣列、第三存儲(chǔ)陣列和第四存儲(chǔ)陣列四個(gè)存儲(chǔ)陣列，用于數(shù)據(jù)的存儲(chǔ)；

分別與第一存儲(chǔ)陣列、第二存儲(chǔ)陣列、第三存儲(chǔ)陣列和第四存儲(chǔ)陣列連接的第一讀寫接口模塊、第二讀寫接口模塊，第三讀寫接口模塊和第四讀寫接口模塊，用于讀寫各個(gè)存儲(chǔ)陣列中的數(shù)據(jù)；

與第一讀寫接口模塊連接的第一輸入位寬多路選擇器、第二輸入位寬多路選擇器、第二高位輸出位寬多路選擇器和第四高位輸出位寬多路選擇器；與第二讀寫接口模塊連接的第一輸入位寬多路選擇器、第二輸入位寬多路選擇器、第一高位輸出位寬多路選擇器和第三高位輸出位寬多路選擇器；與第三讀寫接口模塊連接的第三輸入位寬多路選擇器、第四輸入位寬多路選擇器、第一低位輸出位寬多路選擇器和第三低位輸出位寬多路選擇器；與第四讀寫接口模塊連接的第三輸入位寬多路選擇器、第四輸入位寬多路選擇器、第二低位輸出位寬多路選擇器和第四低位輸出位寬多路選擇器；所述四組輸入位寬多路選擇器在不同的位寬配置下，分別對(duì)所連接的兩個(gè)端口中的輸入模塊進(jìn)行位寬選擇，且在非全位寬配置下，采用位擴(kuò)展方式進(jìn)行數(shù)據(jù)位傳輸；所述四組高位輸出位寬多路選擇器和四組低位輸出位寬多路選擇器分別對(duì)第一端口和第二端口中的輸出模塊進(jìn)行位寬選擇，且所述輸出位寬多路選擇器區(qū)分高低位，用于高低位的奇偶校驗(yàn)選通。

與第一輸入位寬多路選擇器連接的第一端口高位輸入模塊，與第二輸入位寬多路選擇器連接的第二端口高位輸入模塊，與第三輸入位寬多路選擇器連接的第一端口低位輸入模塊，與第四輸入位寬多路選擇器連接的第二端口低位輸入模塊；與第一高位輸出位寬多路選擇器和第二高位輸出位寬多路選擇器連接的第一端口高位輸出模塊，與第三高位輸出位寬多路選擇器和第四高位輸出位寬多路選擇器連接的第二端口高位輸出模塊；與第一低位輸出位寬多路選擇器和第二低位輸出位寬多路選擇器連接的第一端口低位輸出模塊，與第三低位輸出位寬多路選擇器和第四低位輸出位寬多路選擇器連接的第二端口低位輸出模塊；所述第一端口高位輸入模塊和第二端口高位輸入模塊對(duì)應(yīng)于第一存儲(chǔ)陣列和第二存儲(chǔ)陣列，第一端口低位輸入模塊和第二端口低位輸入模塊對(duì)應(yīng)于第三存儲(chǔ)陣列和第四存儲(chǔ)陣列，通過(guò)不同組合可實(shí)現(xiàn)不同工作模式，且所述模式不限于真雙口和簡(jiǎn)單雙端口模式；所述輸出模塊用于實(shí)現(xiàn)輸出端口的不同模式，且所述模式不限于真雙口和簡(jiǎn)單雙端口模式。

本發(fā)明還包括讀寫控制和譯碼模塊組，包括四個(gè)讀寫控制和譯碼模塊，分別與第一存儲(chǔ)陣列、第二存儲(chǔ)陣列、第三存儲(chǔ)陣列和第四存儲(chǔ)陣列連接，用于產(chǎn)生嵌入式存儲(chǔ)器的讀寫時(shí)序及對(duì)存儲(chǔ)陣列進(jìn)行行列譯碼。

如圖2所示，本發(fā)明共有四組數(shù)據(jù)通路，第一數(shù)據(jù)通路為第一端口高位輸入模塊、第一輸入位寬多路選擇器、第一讀寫接口模塊、高位輸出位寬多路選擇器和第一端口高位輸出模塊依次連接形成，其余三組數(shù)據(jù)通路與其結(jié)構(gòu)相同，只是輸入輸出端口不同，其中輸入輸出多路選擇器都配置為全位寬模式。該配置模式下輸入輸出端口是一一對(duì)應(yīng)的，實(shí)際應(yīng)用中只要確保對(duì)應(yīng)關(guān)系，可以任意調(diào)整端口的高低位順序。由于該模式占用了輸入輸出的所有端口，只能單端口輸入、單端口輸出，是一種簡(jiǎn)單雙端口模式。

如圖3所示，雙端口可以共享相同的存儲(chǔ)資源，與所述嵌入式存儲(chǔ)器全位寬配置方法中的路徑不同的是，兩條路徑由左右區(qū)域地址位決定，確定數(shù)據(jù)存取的位置。所述附圖3中左區(qū)域?qū)?yīng)于第一存儲(chǔ)陣列和第三存儲(chǔ)陣列，右區(qū)域?qū)?yīng)于第二存儲(chǔ)陣列和第四存儲(chǔ)陣列。圖中共有四組數(shù)據(jù)通路，以第一端口高位輸入模塊作為起點(diǎn)的數(shù)據(jù)通路為例，路徑1為第一端口高位輸入模塊、第一輸入位寬多路選擇器、第一讀寫接口模塊、第二高位輸出位寬多路選擇器和第一端口高位輸出模塊依次連接形成，路徑2為第一端口高位輸入模塊、第一輸入位寬多路選擇器、第二讀寫接口模塊、第一高位輸出位寬多路選擇器和第一端口高位輸出模塊依次連接形成，且每組數(shù)據(jù)通路都包括左區(qū)域和右區(qū)域的輸出位寬多路選擇器。該配置模式下輸入輸出端口也是一一對(duì)應(yīng)的，由于雙端口中的第一端口或第二端口包括高位區(qū)域和低位區(qū)域，實(shí)際應(yīng)用中需要將高低位合并使用，例如位寬配置為n位，就有n/2位分布于高位端口，n/2位分布于低位端口，所述n為不大于全位寬位數(shù)一半的偶數(shù)，因?yàn)樵撃Ｊ较碌牡谝欢丝诨虻诙丝诜謩e只占用了一半的端口資源。

圖4所示為輸入位寬多路選擇和輸出位寬多路選擇的方法，前者采用一對(duì)多的方法，即位擴(kuò)展，后者采用多對(duì)一的方法，即位篩選。進(jìn)一步舉例說(shuō)明，當(dāng)高位和低位的最大位寬為8位，且讀寫位寬配置為8位時(shí)，輸入數(shù)據(jù)被拆分為高4位和低4位，高4位經(jīng)過(guò)輸入位寬多路選擇進(jìn)行位擴(kuò)展，形成2組相同的4位數(shù)據(jù)，再經(jīng)過(guò)讀寫譯碼，選通其中一組進(jìn)入高位存儲(chǔ)陣列，輸出位寬多路選擇器根據(jù)讀地址選通一組4位數(shù)據(jù)輸出，同樣，低4位數(shù)據(jù)在低位區(qū)域以相同的方式傳輸。需要注意的是，輸入位寬多路選擇器只由配置位控制，而輸出位寬多路選擇器由配置位和數(shù)據(jù)地址同時(shí)控制。輸出位寬多路選擇器相比于輸入位寬多路選擇器，多了高位向低位選擇轉(zhuǎn)移的功能，用于支持靈活的校驗(yàn)位傳輸，所以高位輸出位寬多路選擇器和低位輸出位寬多路選擇器在結(jié)構(gòu)上稍有不同。

圖5所示為兼容模式位寬配置的方法，相比于圖3所示的真雙端口配置方法，只選通了路徑1，這樣雙端口不共享存儲(chǔ)資源，相互獨(dú)立，此時(shí)存儲(chǔ)器相當(dāng)于兩個(gè)相同的半容量存儲(chǔ)器堆疊起來(lái)。

本發(fā)明針對(duì)優(yōu)化該嵌入硬核本身，通過(guò)將嵌入式存儲(chǔ)器陣列進(jìn)行對(duì)稱劃分，縮短了字線、位線等長(zhǎng)距離信號(hào)，改進(jìn)了數(shù)據(jù)存取控制時(shí)序的可靠性，突破了大位寬對(duì)位寬配置邏輯的制約，并結(jié)合靈活的端口劃分，充分發(fā)揮嵌入式可配位寬存儲(chǔ)器的優(yōu)勢(shì)。