本發(fā)明涉及半導體技術(shù)領域，特別涉及一種存儲器件及其操作方法。

背景技術(shù)：

如圖1所示，在現(xiàn)有的存儲器件結(jié)構(gòu)中，多個隔離晶體管連接在高壓譯碼器10’和低壓譯碼器20’之間，當高壓譯碼器10’輸出電壓，存儲器件中的閃存結(jié)構(gòu)30’被編程時，第一隔離晶體管41’和第二隔離晶體管42’均關(guān)斷，由于第三隔離晶體管43’和第二隔離晶體管42’共用一個控制線，因此也被關(guān)斷。第二隔離晶體管42’的控制柵施加2v電壓，浮柵施加0v，使閃存結(jié)構(gòu)30’的編程有效，第二隔離晶體管42’的漏極端連接高壓譯碼器，因此有5v電壓，而控制柵沒有完全關(guān)斷，導致漏極的5v電壓對第二隔離晶體管42’的浮空的源極進行充電，從而導致編程串擾，造成傳輸和編程效率低。

因此，需要設計一種避免編程串擾的存儲器件及其操作方法。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供一種存儲器件及其操作方法，以解決現(xiàn)有的存儲器件發(fā)生編程串擾的問題。

為解決上述技術(shù)問題，本發(fā)明提供一種存儲器件，所述存儲器件包括若干個存儲單元，其中，每個存儲單元包括多行多列閃存結(jié)構(gòu)，所述存儲器件還包括高壓譯碼器、低壓譯碼器和隔離模塊，所述隔離模塊包括多個隔離單元，其中：

多個所述隔離單元連接在所述高壓譯碼器和所述低壓譯碼器之間，每個所述閃存結(jié)構(gòu)均連接于高壓譯碼器與一個隔離單元的連接處，兩個閃存結(jié)構(gòu)共用同一控制柵，所述高壓譯碼器為與之連接的所述閃存結(jié)構(gòu)提供操作電壓；

對某個所述閃存結(jié)構(gòu)進行編程時，與該閃存結(jié)構(gòu)連接的隔離單元關(guān)斷，與該閃存結(jié)構(gòu)共用同一控制柵的閃存結(jié)構(gòu)所連接的隔離單元關(guān)斷，剩余隔離單元導通。

可選的，在所述的存儲器件中，每個所述隔離單元包括兩個隔離晶體管，所述隔離模塊還包括第一控制線、第二控制線、第三控制線和第四控制線，其中：

在多個所述隔離單元的一部分中，每個所述隔離單元中的兩個隔離晶體管分別被所述第一控制線和所述第二控制線控制；

在多個所述隔離單元的另一部分中，每個所述隔離單元中的兩個隔離晶體管分別被所述第三控制線和所述第四控制線控制。

可選的，在所述的存儲器件中，每個所述存儲單元對應六個所述隔離單元，其中：

對應每個所述存儲單元的六個所述隔離單元中，四個隔離單元中的隔離晶體管被所述第一控制線和所述第二控制線控制，兩個隔離單元中的隔離晶體管被所述第三控制線和所述第四控制線控制。

可選的，在所述的存儲器件中，所述第一控制線和所述第四控制線控制的隔離晶體管的源極連接所述低壓譯碼器；所述第一控制線控制的隔離晶體管的漏極連接所述第二控制線控制的隔離晶體管的源極；所述第四控制線控制的隔離晶體管的漏極連接所述第三控制線控制的隔離晶體管的源極；所述第二控制線上和所述第三控制線控制的隔離晶體管的漏極連接所述閃存結(jié)構(gòu)和所述高壓譯碼器。

可選的，在所述的存儲器件中，所述第一控制線和所述第四控制線控制的隔離晶體管中奇數(shù)列隔離晶體管被短路，所述第二控制線和所述第三控制線控制的隔離晶體管中偶數(shù)列隔離晶體管被短路。

可選的，在所述的存儲器件中，每個存儲單元包括4行4列閃存結(jié)構(gòu)，第一行第一列、第一行第二列、第四行第一列和第四行第二列的所述閃存結(jié)構(gòu)連接所述第三控制線的第一列隔離晶體管；第二行第三列、第二行第四列、第三行第三列和第三行第四列的所述閃存結(jié)構(gòu)連接所述第三控制線的第二列隔離晶體管。

可選的，在所述的存儲器件中，第二行第一列和第三行第一列的所述閃存結(jié)構(gòu)連接所述第二控制線的第一列隔離晶體管；第二行第二列和第三行第二列的所述閃存結(jié)構(gòu)連接所述第二控制線的第二列隔離晶體管；第一行第三列和第四行第三列的所述閃存結(jié)構(gòu)連接所述第二控制線的第三列隔離晶體管；第一行第四列和第四行第四列的所述閃存結(jié)構(gòu)連接所述第二控制線的第四列隔離晶體管。

可選的，在所述的存儲器件中，當所述存儲單元的第一行第一列閃存結(jié)構(gòu)被編程時，所述第一控制線和所述第四控制線被施加第一電壓，所述第二控制線和所述第三控制線被施加第二電壓。

可選的，在所述的存儲器件中，當所述存儲單元的第一行第二列閃存結(jié)構(gòu)被編程時，所述第二控制線和所述第四控制線被施加第一電壓，所述第一控制線和所述第三控制線被施加第二電壓。

可選的，在所述的存儲器件中，當所述存儲單元的第一行第三列閃存結(jié)構(gòu)被編程時，所述第一控制線和所述第三控制線被施加第一電壓，所述第二控制線和所述第四控制線被施加第二電壓。

可選的，在所述的存儲器件中，當所述存儲單元的第一行第四列閃存結(jié)構(gòu)被編程時，所述第二控制線和所述第三控制線被施加第一電壓，所述第一控制線和所述第四控制線被施加第二電壓。

可選的，在所述的存儲器件中，當所述存儲單元的第二行第一列閃存結(jié)構(gòu)被編程時，所述第一控制線和所述第四控制線被施加第一電壓，所述第二控制線和所述第三控制線被施加第二電壓。

可選的，在所述的存儲器件中，當所述存儲單元的第二行第二列閃存結(jié)構(gòu)被編程時，所述第二控制線和所述第四控制線被施加第一電壓，所述第一控制線和所述第三控制線被施加第二電壓。

可選的，在所述的存儲器件中，當所述存儲單元的第二行第三列閃存結(jié)構(gòu)被編程時，所述第一控制線和所述第三控制線被施加第一電壓，所述第二控制線和所述第四控制線被施加第二電壓。

可選的，在所述的存儲器件中，當所述存儲單元的第二行第四列閃存結(jié)構(gòu)被編程時，所述第二控制線和所述第三控制線被施加第一電壓，所述第一控制線和所述第四控制線被施加第二電壓。

可選的，在所述的存儲器件中，所述第一電壓為4～5v，所述第二電壓為0～0.5v。

可選的，在所述的存儲器件中，所述第一控制線和所述第四控制線的奇數(shù)列隔離晶體管的漏極和源極連接，所述第二控制線和所述第三控制線的偶數(shù)列隔離晶體管的漏極和源極連接。

本發(fā)明還提供一種存儲器件的操作方法，所述閃存結(jié)構(gòu)的操作方法包括：

多個隔離單元將高壓譯碼器和低壓譯碼器之間進行電壓隔離；

一控制柵控制兩個閃存結(jié)構(gòu)；

所述高壓譯碼器為與之連接的所述閃存結(jié)構(gòu)提供操作電壓；

對某個所述閃存結(jié)構(gòu)進行編程時，與該閃存結(jié)構(gòu)連接的隔離單元關(guān)斷，與該閃存結(jié)構(gòu)共用同一控制柵的閃存結(jié)構(gòu)所連接的隔離單元關(guān)斷，剩余隔離單元導通。

在本發(fā)明提供的存儲器件及其操作方法中，通過對某個所述閃存結(jié)構(gòu)進行編程時，與該閃存結(jié)構(gòu)連接的隔離單元關(guān)斷，與該閃存結(jié)構(gòu)共用同一控制柵的閃存結(jié)構(gòu)所連接的隔離單元關(guān)斷，使隔離單元漏極端的電壓不會對浮空的源極進行充電，防止編程串擾，提供傳輸和編程效率，而與該閃存結(jié)構(gòu)相鄰行的閃存結(jié)構(gòu)所連接的隔離單元導通，使閃存結(jié)構(gòu)的編程電壓得以有效。

附圖說明

圖1是現(xiàn)有的存儲器件結(jié)構(gòu)示意圖；

圖2是本發(fā)明存儲器件結(jié)構(gòu)示意圖；

圖中所示：

現(xiàn)有技術(shù)：

10’-高壓譯碼器；20’-低壓譯碼器；30’-閃存結(jié)構(gòu)；41’-第一隔離晶體管；42’-第二隔離晶體管；43’-第三隔離晶體管；

本發(fā)明：

11-第一高壓譯碼器；12-第二高壓譯碼器；13-第三高壓譯碼器；14-第四高壓譯碼器；15-第五高壓譯碼器；16-第六高壓譯碼器；21-第一低壓譯碼器；22-第二低壓譯碼器；31-第一存儲單元；32-第二存儲單元；41-第一隔離單元；42-第二隔離單元；43-第三隔離單元；44-第四隔離單元；45-第五隔離單元；46-第六隔離單元。

具體實施方式

以下結(jié)合附圖和具體實施例對本發(fā)明提出的存儲器件及其操作方法作進一步詳細說明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。

本發(fā)明的核心思想在于提供一種存儲器件及其操作方法，以解決現(xiàn)有的存儲器件發(fā)生編程串擾的問題。

為實現(xiàn)上述思想，本發(fā)明提供了一種存儲器件及其操作方法，所述存儲器件包括若干個存儲單元，其中，每個存儲單元包括多行多列閃存結(jié)構(gòu)，所述存儲器件還包括高壓譯碼器、低壓譯碼器和隔離模塊，所述隔離模塊包括多個隔離單元，其中：多個所述隔離單元連接在所述高壓譯碼器和所述低壓譯碼器之間，每個所述閃存結(jié)構(gòu)均連接于高壓譯碼器與一個隔離單元的連接處，兩個閃存結(jié)構(gòu)共用同一控制柵，所述高壓譯碼器為與之連接的所述閃存結(jié)構(gòu)提供操作電壓；對某個所述閃存結(jié)構(gòu)進行編程時，與該閃存結(jié)構(gòu)連接的隔離單元關(guān)斷，與該閃存結(jié)構(gòu)共用同一控制柵的閃存結(jié)構(gòu)所連接的隔離單元關(guān)斷，剩余隔離單元導通。

<實施例一>

本實施例提供了一種存儲器件，如圖2所示，所述存儲器件包括若干個存儲單元，如圖2中的第一存儲單元31和第二存儲單元32，其中，每個存儲單元包括多行多列的閃存結(jié)構(gòu)，具體的，如圖2所示，每個存儲單元包括4行4列閃存結(jié)構(gòu)，其中，兩個閃存結(jié)構(gòu)共用同一控制柵，每個存儲單元中第一行閃存結(jié)構(gòu)和第二行閃存結(jié)構(gòu)共用同一個控制柵，每個存儲單元中第三行閃存結(jié)構(gòu)和第四行閃存結(jié)構(gòu)共用同一個控制柵，所述存儲器件還包括高壓譯碼器、低壓譯碼器和隔離模塊，所述隔離模塊包括多個隔離單元，如圖2中所示，多個隔離單元包括第一隔離單元41、第二隔離單元42、第三隔離單元43、第四隔離單元44、第五隔離單元45和第六隔離單元46，高壓譯碼器包括第一高壓譯碼器11、第二高壓譯碼器12、第三高壓譯碼器13、第四高壓譯碼器14、第五高壓譯碼器15和第六高壓譯碼器16，低壓譯碼器包括第一低壓譯碼器21和第二低壓譯碼器22，其中：多個所述隔離單元，即第一隔離單元41、第二隔離單元42、第三隔離單元43、第四隔離單元44、第五隔離單元45和第六隔離單元46均連接在所述高壓譯碼器和所述低壓譯碼器之間，每個所述閃存結(jié)構(gòu)均連接于一個高壓譯碼器與一個隔離單元的連接處，如圖2所示，第一行第一列、第一行第二列、第四行第一列和第四行第二列的閃存結(jié)構(gòu)連接在第二高壓譯碼器12和第一隔離單元41的連接處，第二行第三列、第二行第四列、第三行第三列和第三行第四列的閃存結(jié)構(gòu)連接在第五高壓譯碼器15和第二隔離單元42的連接處，第二行第一列和第三行第一列的閃存結(jié)構(gòu)連接在第一高壓譯碼器11和第三隔離單元43的連接處，第二行第二列和第三行第二列的閃存結(jié)構(gòu)連接在第三高壓譯碼器13和第四隔離單元44的連接處，第一行第三列和第四行第三列的閃存結(jié)構(gòu)連接在第四高壓譯碼器14和第五隔離單元45的連接處，第一行第四列和第四行第四列的閃存結(jié)構(gòu)連接在第六高壓譯碼器16和第六隔離單元46的連接處。

所述高壓譯碼器為與之連接的所述閃存結(jié)構(gòu)提供操作電壓；對某個所述閃存結(jié)構(gòu)進行編程時，與該閃存結(jié)構(gòu)連接的隔離單元關(guān)斷，與該閃存結(jié)構(gòu)共用同一控制柵的閃存結(jié)構(gòu)所連接的隔離單元關(guān)斷，剩余隔離單元導通，例如，當?shù)谝恍械谝涣械拈W存結(jié)構(gòu)編程時，與該閃存單元連接的第一隔離單元41關(guān)斷，以防止第一隔離單元41兩端的第二高壓譯碼器12和第一低壓譯碼器21相連，與該閃存結(jié)構(gòu)共用同一控制柵的閃存結(jié)構(gòu)為第二行第一列的閃存結(jié)構(gòu)，與第二行第一列的閃存結(jié)構(gòu)連接的第三隔離單元43關(guān)斷，以隔離其漏極的5v的編程電壓，在現(xiàn)有技術(shù)中，為了實現(xiàn)編程電壓有效，第三隔離單元43往往沒有完全關(guān)斷，而是在其柵極施加2v的電壓，這就造成了漏極對源極充電，從而造成編程串擾，在本實施例中，第三隔離單元43完全關(guān)斷，剩余隔離單元，尤其是第四隔離單元44依然導通，從而在第三隔離單元43完全關(guān)斷時，通過第四隔離單元依然可以實現(xiàn)編程電壓有效。

具體的，在所述的存儲器件中，每個所述隔離單元包括兩個隔離晶體管，第一隔離單元41、第二隔離單元42、第三隔離單元43、第四隔離單元44、第五隔離單元45和第六隔離單元46均包括兩個隔離晶體管，所述隔離模塊還包括第一控制線twl0、第二控制線twl1、第三控制線twl2和第四控制線twl3，在多個所述隔離單元的一部分中，每個所述隔離單元中的兩個隔離晶體管分別被所述第一控制線twl0和所述第二控制線twl1控制；在多個所述隔離單元的另一部分中，每個所述隔離單元中的兩個隔離晶體管分別被所述第三控制線twl2和所述第四控制線twl3控制。第一控制線twl0控制第三隔離單元43、第四隔離單元44、第五隔離單元45和第六隔離單元46的第一行隔離晶體管，第二控制線twl1控制第三隔離單元43、第四隔離單元44、第五隔離單元45和第六隔離單元46的第二行隔離晶體管，第三控制線twl2控制第一隔離單元41和第二隔離單元42的第一行隔離晶體管，第四控制線twl3控制第一隔離單元41和第二隔離單元42的第二行隔離晶體管，每個存儲單元對應第一控制線twl0和第二控制線twl1上四列隔離晶體管，同時對應第三控制線twl2和第四控制線twl3兩列隔離晶體管，其中：

每個所述存儲單元對應六個所述隔離單元，如圖2中的第一隔離單元41、第二隔離單元42、第三隔離單元43、第四隔離單元44、第五隔離單元45和第六隔離單元46。其中：對應每個所述存儲單元的六個所述隔離單元中，四個隔離單元中的隔離晶體管，即第三隔離單元43、第四隔離單元44、第五隔離單元45和第六隔離單元46的隔離晶體管被第一控制線twl0和第二控制線twl1控制，兩個隔離單元中的隔離晶體管，即第一隔離單元41和第二隔離單元42的隔離晶體管被所述第三控制線twl2和所述第四控制線twl3控制。

如圖2所示，所述第一控制線twl0控制的隔離晶體管，即第三隔離單元43、第四隔離單元44、第五隔離單元45和第六隔離單元46的第一行隔離晶體管的源極，連接所述第二低壓譯碼器22，所述第四控制線twl3控制的隔離晶體管，即第一隔離單元41和第二隔離單元42的第二行隔離晶體管的源極連接所述第一低壓譯碼器21；所述第一控制線twl0控制的隔離晶體管的漏極連接所述第二控制線twl1控制的隔離晶體管的源極，即第三隔離單元43、第四隔離單元44、第五隔離單元45和第六隔離單元46的第一行隔離晶體管的漏極連接第三隔離單元43、第四隔離單元44、第五隔離單元45和第六隔離單元46的第二行隔離晶體管的源極；所述第四控制線twl3控制的隔離晶體管的漏極連接所述第三控制線twl2控制的隔離晶體管的源極，即第一隔離單元41和第二隔離單元42的第二行隔離晶體管的漏極連接第一隔離單元41和第二隔離單元42的第一行隔離晶體管的源極；所述第二控制線twl1控制的隔離晶體管，即第三隔離單元43、第四隔離單元44、第五隔離單元45和第六隔離單元46的第二行隔離晶體管的漏極連接所述第一存儲單元31和第二存儲單元32中的閃存結(jié)構(gòu)和所述高壓譯碼器，所述第三控制線twl2控制的隔離晶體管，即第一隔離單元41和第二隔離單元42的第一行隔離晶體管的漏極連接所述閃存結(jié)構(gòu)和所述高壓譯碼器。

進一步的，在所述的存儲器件中，所述第一控制線twl0和所述第四控制線twl3控制的隔離晶體管中奇數(shù)列隔離晶體管被短路，所述第二控制線twl1和所述第三控制線twl2控制的隔離晶體管中偶數(shù)列隔離晶體管被短路，所述第一控制線twl0和所述第四控制線twl3的隔離晶體管中奇數(shù)列隔離晶體管的漏極和源極連接，所述第二控制線twl1和所述第三控制線twl2控制的隔離晶體管中偶數(shù)列隔離晶體管的漏極和源極連接。如圖2所示，第一隔離單元41、第四隔離單元44和第六隔離單元46的第二行隔離晶體管被短路，第二隔離單元42、第三隔離單元43和第五隔離單元45的第一行隔離晶體管被短路。

具體的，在第一存儲單元31和第二存儲單元32中，第一行第一列、第一行第二列、第四行第一列和第四行第二列的所述閃存結(jié)構(gòu)連接所述第三控制線twl2的第一列隔離晶體管，即第一隔離單元41的第一行隔離晶體管；第二行第三列、第二行第四列、第三行第三列和第三行第四列的所述閃存結(jié)構(gòu)連接所述第三控制線twl2的第二列隔離晶體管，即第二隔離單元42的第一行隔離晶體管。第二行第一列和第三行第一列的所述閃存結(jié)構(gòu)連接所述第二控制線twl1的第一列隔離晶體管，即第三隔離單元43的第二行隔離晶體管；第二行第二列和第三行第二列的所述閃存結(jié)構(gòu)連接所述第二控制線twl1的第二列隔離晶體管，即第四隔離單元44的第二行隔離晶體管；第一行第三列和第四行第三列的所述閃存結(jié)構(gòu)連接所述第二控制線twl1的第三列隔離晶體管，即第五隔離單元45的第二行隔離晶體管；第一行第四列和第四行第四列的所述閃存結(jié)構(gòu)連接所述第二控制線twl1的第四列隔離晶體管，即第六隔離單元46的第二行隔離晶體管。

進一步的，當所述存儲單元的第一行第一列閃存結(jié)構(gòu)被編程時，所述第一控制線twl0和所述第四控制線twl3被施加第一電壓，所述第二控制線twl1和所述第三控制線twl2被施加第二電壓，所述第一電壓為4～5v，所述第二電壓為0～0.5v，第一控制線twl0和第四控制線twl3控制的隔離晶體管導通，所述第二控制線twl1和所述第三控制線twl2控制的隔離晶體管關(guān)斷，第一隔離單元41關(guān)斷，防止第二高壓譯碼器12對第一低壓譯碼器21施加高電壓，第三隔離單元43關(guān)斷，防止編程串擾，第四隔離單元44導通，以使編程電壓有效。

另外，當所述存儲單元的第一行第二列閃存結(jié)構(gòu)被編程時，所述第二控制線twl1和所述第四控制線twl3被施加第一電壓，即高電壓，所述第一控制線twl0和所述第三控制線twl2被施加第二電壓，即低電壓，第二控制線twl1和所述第四控制線twl3控制的隔離晶體管導通，所述第一控制線twl0和所述第三控制線twl2控制的隔離晶體管關(guān)斷，第一隔離單元41關(guān)斷，防止第二高壓譯碼器12對第一低壓譯碼器21施加高電壓，第四隔離單元44關(guān)斷，防止編程串擾，第三隔離單元43導通，以使編程電壓有效。

與以上原理相似，當所述存儲單元的第一行第三列閃存結(jié)構(gòu)被編程時，所述第一控制線twl0和所述第三控制線twl2被施加第一電壓，所述第二控制線twl1和所述第四控制線twl3被施加第二電壓。當所述存儲單元的第一行第四列閃存結(jié)構(gòu)被編程時，所述第二控制線twl1和所述第三控制線twl2被施加第一電壓，所述第一控制線twl0和所述第四控制線twl3被施加第二電壓。當所述存儲單元的第二行第一列閃存結(jié)構(gòu)被編程時，所述第一控制線twl0和所述第四控制線twl3被施加第一電壓，所述第二控制線twl1和所述第三控制線twl2被施加第二電壓。當所述存儲單元的第二行第二列閃存結(jié)構(gòu)被編程時，所述第二控制線twl1和所述第四控制線twl3被施加第一電壓，所述第一控制線twl0和所述第三控制線twl2被施加第二電壓。當所述存儲單元的第二行第三列閃存結(jié)構(gòu)被編程時，所述第一控制線twl0和所述第三控制線twl2被施加第一電壓，所述第二控制線twl1和所述第四控制線twl3被施加第二電壓。當所述存儲單元的第二行第四列閃存結(jié)構(gòu)被編程時，所述第二控制線twl1和所述第三控制線twl2被施加第一電壓，所述第一控制線twl0和所述第四控制線twl3被施加第二電壓。

綜上，上述實施例對存儲器件的不同構(gòu)型進行了詳細說明，當然，本發(fā)明包括但不局限于上述實施中所列舉的構(gòu)型，任何在上述實施例提供的構(gòu)型基礎上進行變換的內(nèi)容，均屬于本發(fā)明所保護的范圍。本領域技術(shù)人員可以根據(jù)上述實施例的內(nèi)容舉一反三。

<實施例二>

本發(fā)明還提供一種存儲器件的操作方法，所述閃存結(jié)構(gòu)的操作方法包括：多個隔離單元將高壓譯碼器和低壓譯碼器之間進行電壓隔離；一控制柵控制兩個閃存結(jié)構(gòu)；所述高壓譯碼器為與之連接的所述閃存結(jié)構(gòu)提供操作電壓；對某個所述閃存結(jié)構(gòu)進行編程時，與該閃存結(jié)構(gòu)連接的隔離單元關(guān)斷，與該閃存結(jié)構(gòu)共用同一控制柵的閃存結(jié)構(gòu)所連接的隔離單元關(guān)斷，與該閃存結(jié)構(gòu)相鄰行的閃存結(jié)構(gòu)所連接的隔離單元導通。

進一步的，當所述存儲單元的第一行第一列閃存結(jié)構(gòu)被編程時，所述第一控制線twl0和所述第四控制線twl3被施加第一電壓，所述第二控制線twl1和所述第三控制線twl2被施加第二電壓，所述第一電壓為4～5v，所述第二電壓為0～0.5v，第一控制線twl0和第四控制線twl3控制的隔離晶體管導通，所述第二控制線twl1和所述第三控制線twl2控制的隔離晶體管關(guān)斷，第一隔離單元41關(guān)斷，防止第二高壓譯碼器12對第一低壓譯碼器21施加高電壓，第三隔離單元43關(guān)斷，防止編程串擾，第四隔離單元44導通，以使編程電壓有效。

另外，當所述存儲單元的第一行第二列閃存結(jié)構(gòu)被編程時，所述第二控制線twl1和所述第四控制線twl3被施加第一電壓，即高電壓，所述第一控制線twl0和所述第三控制線twl2被施加第二電壓，即低電壓，第二控制線twl1和所述第四控制線twl3控制的隔離晶體管導通，所述第一控制線twl0和所述第三控制線twl2控制的隔離晶體管關(guān)斷，第一隔離單元41關(guān)斷，防止第二高壓譯碼器12對第一低壓譯碼器21施加高電壓，第四隔離單元44關(guān)斷，防止編程串擾，第三隔離單元43導通，以使編程電壓有效。

與以上原理相似，當所述存儲單元的第一行第三列閃存結(jié)構(gòu)被編程時，所述第一控制線twl0和所述第三控制線twl2被施加第一電壓，所述第二控制線twl1和所述第四控制線twl3被施加第二電壓。當所述存儲單元的第一行第四列閃存結(jié)構(gòu)被編程時，所述第二控制線twl1和所述第三控制線twl2被施加第一電壓，所述第一控制線twl0和所述第四控制線twl3被施加第二電壓。當所述存儲單元的第二行第一列閃存結(jié)構(gòu)被編程時，所述第一控制線twl0和所述第四控制線twl3被施加第一電壓，所述第二控制線twl1和所述第三控制線twl2被施加第二電壓。當所述存儲單元的第二行第二列閃存結(jié)構(gòu)被編程時，所述第二控制線twl1和所述第四控制線twl3被施加第一電壓，所述第一控制線twl0和所述第三控制線twl2被施加第二電壓。當所述存儲單元的第二行第三列閃存結(jié)構(gòu)被編程時，所述第一控制線twl0和所述第三控制線twl2被施加第一電壓，所述第二控制線twl1和所述第四控制線twl3被施加第二電壓。當所述存儲單元的第二行第四列閃存結(jié)構(gòu)被編程時，所述第二控制線twl1和所述第三控制線twl2被施加第一電壓，所述第一控制線twl0和所述第四控制線twl3被施加第二電壓。

在本發(fā)明提供的存儲器件及其操作方法中，通過對某個所述閃存結(jié)構(gòu)進行編程時，與該閃存結(jié)構(gòu)連接的隔離單元關(guān)斷，與該閃存結(jié)構(gòu)共用同一控制柵的閃存結(jié)構(gòu)所連接的隔離單元關(guān)斷，使隔離單元漏極端的電壓不會對浮空的源極進行充電，防止編程串擾，提供傳輸和編程效率，而與該閃存結(jié)構(gòu)相鄰行的閃存結(jié)構(gòu)所連接的隔離單元導通，使閃存結(jié)構(gòu)的編程電壓得以有效。

本說明書中各個實施例采用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似部分互相參見即可。對于實施例公開的系統(tǒng)而言，由于與實施例公開的方法相對應，所以描述的比較簡單，相關(guān)之處參見方法部分說明即可。

上述描述僅是對本發(fā)明較佳實施例的描述，并非對本發(fā)明范圍的任何限定，本發(fā)明領域的普通技術(shù)人員根據(jù)上述揭示內(nèi)容做的任何變更、修飾，均屬于權(quán)利要求書的保護范圍。