本公開實(shí)施例涉及半導(dǎo)體，特別涉及一種測(cè)試方法、測(cè)試電路、裝置以及可讀存儲(chǔ)介質(zhì)。

背景技術(shù)：

1、存儲(chǔ)器裝置的操作速率，包含存儲(chǔ)器裝置的數(shù)據(jù)速率，已經(jīng)隨著時(shí)間而增加。作為存儲(chǔ)器裝置的速度增加的副作用，由于失真所致的數(shù)據(jù)錯(cuò)誤可能增加。舉例來說，可能出現(xiàn)所傳輸數(shù)據(jù)之間的符號(hào)間干擾，因此先前接收到的數(shù)據(jù)影響當(dāng)前所接收數(shù)據(jù)(例如，先前接收到的數(shù)據(jù)影響且干擾隨后所接收的數(shù)據(jù))。校正此干擾的一個(gè)方式是通過使用決策反饋均衡器(dfe，decision?feedback?equalizer)電路，其可經(jīng)編程以抵消(即，撤銷、減輕或抵消)通道對(duì)所傳輸數(shù)據(jù)的影響。

技術(shù)實(shí)現(xiàn)思路

1、本公開實(shí)施例提供一種測(cè)試方法、測(cè)試電路、裝置以及可讀存儲(chǔ)介質(zhì)，至少可以測(cè)試判決反饋模式性能。

2、根據(jù)本公開一些實(shí)施例，本公開實(shí)施例一方面提供一種應(yīng)用于存儲(chǔ)系統(tǒng)的測(cè)試方法，包括：向存儲(chǔ)系統(tǒng)的數(shù)據(jù)接收電路提供目標(biāo)數(shù)據(jù)流，所述目標(biāo)數(shù)據(jù)流包括交替出現(xiàn)且彼此不同的第一值和第二值，所述數(shù)據(jù)接收電路具有判決反饋均衡模式；所述數(shù)據(jù)接收電路接收所述目標(biāo)數(shù)據(jù)流，輸出與所述目標(biāo)數(shù)據(jù)流以及所述判決反饋均衡模式相對(duì)應(yīng)的輸出信號(hào)；基于所述輸出信號(hào)產(chǎn)生相對(duì)應(yīng)的眼圖；基于所述眼圖，獲取用于表征所述判決反饋均衡模式的性能的測(cè)試值。

3、在一些實(shí)施例中，所述輸出與所述目標(biāo)數(shù)據(jù)流以及所述判決反饋均衡功能相對(duì)應(yīng)的輸出信號(hào)，包括：所述數(shù)據(jù)接收電路不啟用所述判決反饋均衡模式，輸出與所述目標(biāo)數(shù)據(jù)流相對(duì)應(yīng)的原始輸出信號(hào)；所述數(shù)據(jù)接收電路啟用所述判決反饋均衡模式，輸出與所述目標(biāo)數(shù)據(jù)流相對(duì)應(yīng)的校正輸出信號(hào)；所述基于所述輸出信號(hào)產(chǎn)生相對(duì)應(yīng)的眼圖，包括：基于所述原始輸出信號(hào)產(chǎn)生原始眼圖；基于所述校正輸出信號(hào)產(chǎn)生校正眼圖；所述獲取用于表征所述判決反饋均衡模式的性能的測(cè)試值，包括：基于所述校正眼圖與所述原始眼圖的差異，獲取所述測(cè)試值。

4、在一些實(shí)施例中，所述基于所述校正眼圖與所述原始眼圖的差異，獲取所述測(cè)試值，包括：獲取所述校正眼圖對(duì)應(yīng)的參考電壓最大值與所述原始眼圖對(duì)應(yīng)的參考電壓最大值之間的第一差值，所述第一差值作為所述測(cè)試值。

5、在一些實(shí)施例中，所述基于所述校正眼圖與所述原始眼圖，獲取所述測(cè)試值，包括：獲取所述校正眼圖對(duì)應(yīng)的參考電壓最小值與所述原始眼圖對(duì)應(yīng)的參考電壓最小值之間的第二差值，所述第二差值的絕對(duì)值作為所述測(cè)試值。

6、在一些實(shí)施例中，所述判決反饋均衡模式具有不同檔位；所述測(cè)試方法還包括：獲取多個(gè)所述校正輸出信號(hào)，且所述校正輸出信號(hào)與每一檔位一一對(duì)應(yīng)；基于所述原始眼圖與任一檔位相對(duì)應(yīng)的所述校正眼圖，獲取與所述檔位相對(duì)應(yīng)的測(cè)試值。

7、在一些實(shí)施例中，所述測(cè)試方法還包括：基于不同檔位對(duì)應(yīng)的所述測(cè)試值，獲取表征曲線，所述表征曲線的橫坐標(biāo)表征檔位，所述表征曲線的縱坐標(biāo)表征測(cè)試值。

8、在一些實(shí)施例中，所述目標(biāo)數(shù)據(jù)流包括二進(jìn)制數(shù)據(jù)流0101010101或者二進(jìn)制數(shù)據(jù)流1010101010。

9、根據(jù)本公開一些實(shí)施例，本公開實(shí)施例又一方面提供一種測(cè)試電路，應(yīng)用于存儲(chǔ)系統(tǒng)，包括：數(shù)據(jù)流輸入電路，被配置為，向所述存儲(chǔ)系統(tǒng)的數(shù)據(jù)接收電路提供目標(biāo)數(shù)據(jù)流，所述目標(biāo)數(shù)據(jù)流包括交替出現(xiàn)且彼此不同的第一值和第二值，所述數(shù)據(jù)接收電路具有判決反饋均衡模式，所述數(shù)據(jù)接收電路接收所述目標(biāo)數(shù)據(jù)流，輸出與所述目標(biāo)數(shù)據(jù)流以及所述判決反饋均衡模式相對(duì)應(yīng)的輸出信號(hào)；眼圖產(chǎn)生電路，被配置為，基于所述輸出信號(hào)產(chǎn)生相對(duì)應(yīng)的眼圖；處理電路，被配置為，基于所述眼圖，獲取用于表征所述判決反饋均衡模式的性能的測(cè)試值。

10、在一些實(shí)施例中，還包括：控制電路，被配置為，控制所述數(shù)據(jù)接收電路是否啟用所述判決反饋均衡模式；所述眼圖產(chǎn)生電路被配置為，基于原始輸出信號(hào)產(chǎn)生原始眼圖，所述原始輸出信號(hào)為，所述數(shù)據(jù)接收電路不啟用所述判決反饋均衡模式，接收所述目標(biāo)數(shù)據(jù)流并輸出的輸出信號(hào)；所述眼圖產(chǎn)生電路還被配置為，基于校正輸出信號(hào)產(chǎn)生校正眼圖，所述校正輸出信號(hào)為，所述數(shù)據(jù)接收電路啟用所述判決反饋均衡模式，接收所述目標(biāo)數(shù)據(jù)流并輸出的輸出信號(hào)。

11、在一些實(shí)施例中，所述處理電路還被配置為，基于所述校正眼圖與所述原始眼圖的差異，獲取所述測(cè)試值。

12、在一些實(shí)施例中，所述判決反饋均衡模式具有不同的檔位；所述控制電路還被配置為，控制所述數(shù)據(jù)接收電路以不同的檔位啟用所述判決反饋均衡模式。

13、根據(jù)本公開一些實(shí)施例，本公開實(shí)施例另一方面提供一種裝置，包括存儲(chǔ)系統(tǒng)還上述任意實(shí)施例提供的測(cè)試電路。

14、根據(jù)本公開一些實(shí)施例，本公開實(shí)施例再一方面提供一種可讀存儲(chǔ)介質(zhì)，包括：具有存儲(chǔ)于所述可讀存儲(chǔ)介質(zhì)的程序，所述程序用以使處理器執(zhí)行以下操作：產(chǎn)生目標(biāo)數(shù)據(jù)流，所述目標(biāo)數(shù)據(jù)流包括交替出現(xiàn)且彼此不同的抑制和第二值；向存儲(chǔ)系統(tǒng)的數(shù)據(jù)接收電路提供所述目標(biāo)數(shù)據(jù)流，所述數(shù)據(jù)接收電路具有判決反饋均衡模式，所述數(shù)據(jù)接收電路接收所述目標(biāo)數(shù)據(jù)流，輸出與所述目標(biāo)數(shù)據(jù)流以及所述判決反饋均衡模式相對(duì)應(yīng)的輸出信號(hào)；基于所述輸出信號(hào)產(chǎn)生相對(duì)應(yīng)的眼圖；基于所述眼圖，獲取用于表征所述判決反饋均衡模式的性能的測(cè)試值。

15、在一些實(shí)施例中，所述程序還用以使處理器執(zhí)行以下操作的指令：控制所述數(shù)據(jù)接收電路不啟用所述判決反饋均衡模式，以輸出與所述目標(biāo)數(shù)據(jù)流相對(duì)應(yīng)的原始輸出信號(hào)；控制所述數(shù)據(jù)接收電路啟用判決反饋均衡模式，以輸出與所述目標(biāo)數(shù)據(jù)流相對(duì)應(yīng)的校正輸出信號(hào)；基于所述原始輸出信號(hào)產(chǎn)生原始眼圖；基于所述校正輸出信號(hào)產(chǎn)生校正眼圖；基于所述校正眼圖與所述原始眼圖的差異，獲取所述測(cè)試值。

16、在一些實(shí)施例中，所述程序還用以使處理器執(zhí)行以下操作的指令：獲取所述校正眼圖對(duì)應(yīng)的參考電壓最大值與所述原始眼圖對(duì)應(yīng)的參考電壓最大值之間的第一差值，所述第一差值作為所述測(cè)試值。

17、本公開實(shí)施例提供的技術(shù)方案至少具有以下優(yōu)點(diǎn)：

18、本公開實(shí)施例中，由于目標(biāo)數(shù)據(jù)流為交替出現(xiàn)且彼此不同的第一值和第二值，即目標(biāo)數(shù)據(jù)流為0和1交替出現(xiàn)或者1和0交替出現(xiàn)，此種情況下碼間干擾量最小，數(shù)據(jù)接收電路進(jìn)行判決反饋均衡處理的程度最能實(shí)際反應(yīng)均衡性能。因此，基于這種目標(biāo)數(shù)據(jù)流進(jìn)行測(cè)試得到的測(cè)試值最能反映實(shí)際性能值，可以更為準(zhǔn)確的反映判決反饋均衡模式的性能，有效避免對(duì)判決反饋均衡模式性能低估的問題，從而提高測(cè)試準(zhǔn)確性。

技術(shù)特征：

1.一種應(yīng)用于存儲(chǔ)系統(tǒng)的測(cè)試方法，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的測(cè)試方法，其特征在于，所述輸出與所述目標(biāo)數(shù)據(jù)流以及所述判決反饋均衡功能相對(duì)應(yīng)的輸出信號(hào)，包括：

3.根據(jù)權(quán)利要求2所述的測(cè)試方法，其特征在于，所述基于所述校正眼圖與所述原始眼圖的差異，獲取所述測(cè)試值，包括：

4.根據(jù)權(quán)利要求2所述的測(cè)試方法，其特征在于，所述基于所述校正眼圖與所述原始眼圖，獲取所述測(cè)試值，包括：

5.根據(jù)權(quán)利要求2-4任一項(xiàng)所述的測(cè)試方法，其特征在于，所述判決反饋均衡模式具有不同檔位；所述測(cè)試方法還包括：

6.根據(jù)權(quán)利要求5所述的測(cè)試方法，其特征在于，所述測(cè)試方法還包括：

7.根據(jù)權(quán)利要求1所述的測(cè)試方法，其特征在于，所述目標(biāo)數(shù)據(jù)流包括二進(jìn)制數(shù)據(jù)流0101010101或者二進(jìn)制數(shù)據(jù)流1010101010。

8.一種測(cè)試電路，應(yīng)用于存儲(chǔ)系統(tǒng)，其特征在于，包括：

9.根據(jù)權(quán)利要求8所述的測(cè)試電路，其特征在于，還包括：控制電路，被配置為，控制所述數(shù)據(jù)接收電路是否啟用所述判決反饋均衡模式；

10.根據(jù)權(quán)利要求9所述的測(cè)試電路，其特征在于，所述處理電路還被配置為，基于所述校正眼圖與所述原始眼圖的差異，獲取所述測(cè)試值。

11.根據(jù)權(quán)利要求9所述的測(cè)試電路，其特征在于，所述判決反饋均衡模式具有不同的檔位；所述控制電路還被配置為，控制所述數(shù)據(jù)接收電路以不同的檔位啟用所述判決反饋均衡模式。

12.一種裝置，其特征在于，包括：

13.一種可讀存儲(chǔ)介質(zhì)，其特征在于，包括：具有存儲(chǔ)于所述可讀存儲(chǔ)介質(zhì)的程序，所述程序用以使處理器執(zhí)行以下操作：

14.根據(jù)權(quán)利要求13所述的可讀存儲(chǔ)介質(zhì)，其特征在于，所述程序還用以使處理器執(zhí)行以下操作的指令：

15.根據(jù)權(quán)利要求14所述的可讀存儲(chǔ)介質(zhì)，其特征在于，所述程序還用以使處理器執(zhí)行以下操作的指令：

技術(shù)總結(jié)
本公開實(shí)施例提供一種測(cè)試方法、測(cè)試電路、裝置以及可讀存儲(chǔ)介質(zhì)。測(cè)試方法包括向存儲(chǔ)系統(tǒng)的數(shù)據(jù)接收電路提供目標(biāo)數(shù)據(jù)流，所述目標(biāo)數(shù)據(jù)流包括交替出現(xiàn)且彼此不同的第一值和第二值，所述數(shù)據(jù)接收電路具有判決反饋均衡模式；所述數(shù)據(jù)接收電路接收所述目標(biāo)數(shù)據(jù)流，輸出與所述目標(biāo)數(shù)據(jù)流以及所述判決反饋均衡模式相對(duì)應(yīng)的輸出信號(hào)；基于所述輸出信號(hào)產(chǎn)生相對(duì)應(yīng)的眼圖；基于所述眼圖，獲取用于表征所述判決反饋均衡模式的性能的測(cè)試值。

技術(shù)研發(fā)人員：徐迪愷,汪猛
受保護(hù)的技術(shù)使用者：長鑫存儲(chǔ)技術(shù)有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/1/2