本技術(shù)涉及存儲(chǔ)器，特別是涉及一種寫字線使能電路及使能控制方法、存儲(chǔ)器、電子設(shè)備。

背景技術(shù)：

1、隨著半導(dǎo)體技術(shù)的發(fā)展，出現(xiàn)了一些新的存儲(chǔ)單元的動(dòng)態(tài)隨機(jī)存儲(chǔ)器(dynamicrandom?access?memory，dram)，例如以2t0c存儲(chǔ)單元為主體存儲(chǔ)單元的dram。2t0c存儲(chǔ)單元可以包含兩個(gè)晶體管，其中一個(gè)是寫晶體管(write?tr)，另一個(gè)是讀晶體管(read?tr)。

2、在向2t0c存儲(chǔ)單元的存儲(chǔ)節(jié)點(diǎn)(storage?node，sn)寫入數(shù)據(jù)時(shí)，需要打開寫字線(write?word?line，wwl)，而在2t0c存儲(chǔ)單元的數(shù)據(jù)讀取過(guò)程中，讀字線(read?word?line，rwl)需要被選中，且在讀取結(jié)束后，還需要對(duì)存儲(chǔ)節(jié)點(diǎn)sn執(zhí)行回寫操作。在執(zhí)行回寫操作的過(guò)程中，首先需要將讀位線(read?bit?line，rbl)上感測(cè)到的回寫數(shù)據(jù)反饋至寫位線(write?bit?line，wbl)。其后，寫字線wwl將被開啟以將回寫數(shù)據(jù)重新寫入存儲(chǔ)節(jié)點(diǎn)sn。若不進(jìn)行回寫操作，則存儲(chǔ)節(jié)點(diǎn)sn上存儲(chǔ)的數(shù)據(jù)可能會(huì)隨著時(shí)間流逝而逐漸消失，從而導(dǎo)致存儲(chǔ)單元的存儲(chǔ)數(shù)據(jù)發(fā)生錯(cuò)誤。

技術(shù)實(shí)現(xiàn)思路

1、基于此，有必要提供一種能夠提高讀寫容錯(cuò)率的寫字線使能電路及寫字線使能控制方法、存儲(chǔ)器、電子設(shè)備。

2、第一方面，本技術(shù)提供了一種寫字線使能電路，用于與存儲(chǔ)單元連接，所述存儲(chǔ)單元包括讀晶體管和寫晶體管，以及與所述讀晶體管連接的讀字線和讀位線，與所述寫晶體管連接的寫字線和寫位線，所述寫字線使能電路包括：

3、感測(cè)控制電路，與所述寫位線相連接，被配置為：獲取所述寫位線傳輸?shù)臄?shù)據(jù)信號(hào)，根據(jù)所述數(shù)據(jù)信號(hào)輸出寫控制信號(hào)；

4、啟動(dòng)控制電路，與所述感測(cè)控制電路連接且與所述寫字線相連接，被配置為：根據(jù)所述寫控制信號(hào)向所述寫字線輸出使能信號(hào)。

5、上述寫字線使能電路，包括感測(cè)控制電路及啟動(dòng)控制電路，所述感測(cè)控制電路與寫位線相連接，被配置為：獲取所述寫位線傳輸?shù)臄?shù)據(jù)信號(hào)，根據(jù)所述數(shù)據(jù)信號(hào)輸出寫控制信號(hào)。所述啟動(dòng)控制電路與所述感測(cè)控制電路連接且與所述寫字線相連接，被配置為：根據(jù)所述寫控制信號(hào)向所述寫字線輸出使能信號(hào)。通過(guò)啟動(dòng)控制電路發(fā)出的使能信號(hào)，能夠控制寫字線準(zhǔn)確地作出響應(yīng)，以及時(shí)控制寫晶體管的開啟或者斷開，從而無(wú)需如相關(guān)技術(shù)中需要精準(zhǔn)地對(duì)存儲(chǔ)單元的讀寫過(guò)程進(jìn)行時(shí)序控制，從而能夠提高讀寫容錯(cuò)率。

6、在其中一個(gè)實(shí)施例中，所述使能信號(hào)包括開啟信號(hào)和禁用信號(hào)，所述存儲(chǔ)單元的工作階段包括預(yù)處理階段、預(yù)充電階段、讀取階段、感應(yīng)階段、回寫階段及數(shù)據(jù)寫入階段，所述啟動(dòng)控制電路還被配置為：獲取寫禁用指令，根據(jù)所述寫控制信號(hào)以及所述寫禁用指令確定所述存儲(chǔ)單元的工作階段，當(dāng)所述存儲(chǔ)單元工作在回寫階段及數(shù)據(jù)寫入階段，則向所述寫字線輸出所述開啟信號(hào)，使得所述寫字線控制所述寫晶體管開啟；當(dāng)所述存儲(chǔ)單元工作在預(yù)處理階段、預(yù)充電階段、讀取階段及感應(yīng)階段，則向所述寫字線輸出所述禁用信號(hào)，使得所述寫字線控制所述寫晶體管斷開

7、在其中一個(gè)實(shí)施例中，所述感測(cè)控制電路包括：

8、感測(cè)放大電路，具有第一接收端、第二接收端、第一輸出端和第二輸出端；其中，所述第一接收端與所述寫位線相連接，用于接收所述寫位線傳輸?shù)臄?shù)據(jù)信號(hào)，所述第二接收端與參考信號(hào)端連接，用于接收參考信號(hào)；所述感測(cè)放大電路被配置為：于所述數(shù)據(jù)信號(hào)大于或小于所述參考信號(hào)時(shí)，使所述第一輸出端和所述第二輸出端輸出不同的電平信號(hào)；于所述數(shù)據(jù)信號(hào)等于所述參考信號(hào)時(shí)，使所述第一輸出端和所述第二輸出端輸出相同的電平信號(hào)；

9、或非門邏輯電路，具有第一輸入端、第二輸入端和第一邏輯輸出端；其中，所述第一輸入端與所述感測(cè)放大電路的第一輸出端連接，所述第二輸入端與所述感測(cè)放大電路的第二輸出端連接，所述第一邏輯輸出端與所述啟動(dòng)控制電路連接。

10、在其中一個(gè)實(shí)施例中，所述感測(cè)放大電路還具有控制端；所述控制端被配置為接收感測(cè)使能信號(hào)。

11、在其中一個(gè)實(shí)施例中，所述啟動(dòng)控制電路包括：

12、與非門邏輯電路，具有第三輸入端、第四輸入端和第二邏輯輸出端；其中，所述第二邏輯輸出端與所述寫字線相連接，所述第三輸入端與所述感測(cè)控制電路的所述第一邏輯輸出端相連接，所述第四輸入端被配置為接收所述寫禁用指令。

13、第二方面，本技術(shù)還提供了一種寫字線使能控制方法，所述寫字線使能控制方法應(yīng)用于上述任一項(xiàng)實(shí)施例中的寫字線使能電路，所述寫字線使能控制方法包括：

14、采用感測(cè)控制電路獲取存儲(chǔ)單元中寫位線傳輸?shù)臄?shù)據(jù)信號(hào)；其中，所述存儲(chǔ)單元包括讀晶體管和寫晶體管，以及與所述讀晶體管連接的讀字線和讀位線，與所述寫晶體管連接的寫字線和寫位線；

15、采用所述感測(cè)控制電路根據(jù)所述數(shù)據(jù)信號(hào)輸出寫控制信號(hào)；

16、采用啟動(dòng)控制電路根據(jù)所述寫控制信號(hào)向所述寫字線輸出使能信號(hào)。

17、上述寫字線使能控制方法通過(guò)采用感測(cè)控制電路獲取存儲(chǔ)單元中寫位線傳輸?shù)臄?shù)據(jù)信號(hào)；其中，所述存儲(chǔ)單元包括讀晶體管和寫晶體管，以及與所述讀晶體管連接的讀字線和讀位線，與所述寫晶體管連接的寫字線和寫位線；采用所述感測(cè)控制電路根據(jù)所述數(shù)據(jù)信號(hào)輸出寫控制信號(hào)；采用啟動(dòng)控制電路根據(jù)所述寫控制信號(hào)向所述寫字線輸出使能信號(hào)。通過(guò)啟動(dòng)控制電路發(fā)出的使能信號(hào)，能夠控制寫字線準(zhǔn)確地作出響應(yīng)，以及時(shí)控制寫晶體管的開啟或者斷開，從而無(wú)需如相關(guān)技術(shù)中需要精準(zhǔn)地對(duì)存儲(chǔ)單元的讀寫過(guò)程進(jìn)行時(shí)序控制，從而能夠提高讀寫容錯(cuò)率。

18、在其中一個(gè)實(shí)施例中，所述使能信號(hào)包括開啟信號(hào)和禁用信號(hào)，所述存儲(chǔ)單元的工作階段包括預(yù)處理階段、預(yù)充電階段、讀取階段、感應(yīng)階段、回寫階段及數(shù)據(jù)寫入階段，所述根據(jù)所述寫控制信號(hào)向所述寫字線輸出使能信號(hào)，包括：

19、獲取寫禁用指令；

20、根據(jù)所述寫控制信號(hào)以及所述寫禁用指令確定所述存儲(chǔ)單元的工作階段，當(dāng)所述存儲(chǔ)單元工作在回寫階段及數(shù)據(jù)寫入階段，則向所述寫字線輸出所述開啟信號(hào)，使得所述寫字線控制所述寫晶體管開啟；當(dāng)所述存儲(chǔ)單元工作在預(yù)處理階段、預(yù)充電階段、讀取階段及感應(yīng)階段，則向所述寫字線輸出所述禁用信號(hào)，使得所述寫字線控制所述寫晶體管斷開。

21、在其中一個(gè)實(shí)施例中，所述所述根據(jù)所述寫控制信號(hào)以及所述寫禁用指令確定所述存儲(chǔ)單元的工作階段，包括：

22、對(duì)所述寫控制信號(hào)和所述寫禁用指令進(jìn)行邏輯與非運(yùn)算，獲得所述使能信號(hào)，所述使能信號(hào)用于確定所述存儲(chǔ)單元的工作階段。

23、在其中一個(gè)實(shí)施例中，當(dāng)所述存儲(chǔ)單元工作在回寫階段，所述寫位線傳輸?shù)臄?shù)據(jù)信號(hào)來(lái)自于所述讀位線反饋給所述寫位線的數(shù)據(jù)信號(hào)。

24、在其中一個(gè)實(shí)施例中，所述根據(jù)所述數(shù)據(jù)信號(hào)輸出寫控制信號(hào)，包括：

25、獲取參考信號(hào)，并比較所述數(shù)據(jù)信號(hào)和所述參考信號(hào)的大小；

26、于所述數(shù)據(jù)信號(hào)大于或小于所述參考信號(hào)時(shí)，輸出兩種不同的電平信號(hào)分別作為第一輸出信號(hào)和第二輸出信號(hào)；于所述數(shù)據(jù)信號(hào)等于所述參考信號(hào)時(shí)，輸出兩種相同的電平信號(hào)分別作為第一輸出信號(hào)和第二輸出信號(hào)；

27、對(duì)所述第一輸出信號(hào)和所述第二輸出信號(hào)進(jìn)行邏輯或非運(yùn)算，獲得所述寫控制信號(hào)。

28、在其中一個(gè)實(shí)施例中，所述存儲(chǔ)單元的工作階段包括預(yù)處理階段、預(yù)充電階段、讀取階段、感應(yīng)階段、回寫階段及數(shù)據(jù)寫入階段，當(dāng)所述存儲(chǔ)單元工作在預(yù)處理階段、預(yù)充電階段、讀取階段及感應(yīng)階段，所述數(shù)據(jù)信號(hào)等于所述參考信號(hào)；當(dāng)所述存儲(chǔ)單元工作在回寫和數(shù)據(jù)寫入階段，所述數(shù)據(jù)信號(hào)大于或小于所述參考信號(hào)。

29、在其中一個(gè)實(shí)施例中，當(dāng)所述數(shù)據(jù)信號(hào)大于所述參考信號(hào)時(shí)，所述第一輸出信號(hào)為高電平信號(hào)，所述第二輸出信號(hào)為低電平信號(hào)；當(dāng)所述數(shù)據(jù)信號(hào)小于所述參考信號(hào)時(shí)，所述第一輸出信號(hào)為低電平信號(hào)，所述第二輸出信號(hào)為高電平信號(hào)。

30、在其中一個(gè)實(shí)施例中，所述方法還包括：

31、響應(yīng)于感測(cè)使能信號(hào)，執(zhí)行所述獲取存儲(chǔ)單元中寫位線傳輸?shù)臄?shù)據(jù)信號(hào)及所述根據(jù)所述數(shù)據(jù)信號(hào)輸出寫控制信號(hào)的步驟。

32、第三方面，本技術(shù)還提供了一種存儲(chǔ)器，包括：

33、至少一個(gè)存儲(chǔ)陣列，所述存儲(chǔ)陣列包括多個(gè)存儲(chǔ)單元，所述存儲(chǔ)單元包括讀晶體管和寫晶體管，以及與所述讀晶體管連接的讀字線和讀位線，與所述寫晶體管連接的寫字線和寫位線；

34、至少一個(gè)如上述任一實(shí)施例所述的寫字線使能電路，所述寫字線使能電路與對(duì)應(yīng)所述存儲(chǔ)陣列中的所述寫位線及所述寫字線分別連接。

35、上述存儲(chǔ)器，包括：至少一個(gè)存儲(chǔ)陣列，所述存儲(chǔ)陣列包括多個(gè)存儲(chǔ)單元，所述存儲(chǔ)單元包括讀晶體管和寫晶體管，以及與所述讀晶體管連接的讀字線和讀位線，與所述寫晶體管連接的寫字線和寫位線；至少一個(gè)如上述任一實(shí)施例所述的寫字線使能電路，所述寫字線使能電路與對(duì)應(yīng)所述存儲(chǔ)陣列中的所述寫位線及所述寫字線分別連接。通過(guò)啟動(dòng)控制電路發(fā)出的使能信號(hào)，能夠控制寫字線準(zhǔn)確地作出響應(yīng)，以及時(shí)控制寫晶體管的開啟或者斷開，從而無(wú)需如相關(guān)技術(shù)中需要精準(zhǔn)地對(duì)存儲(chǔ)單元的讀寫過(guò)程進(jìn)行時(shí)序控制，從而能夠提高讀寫容錯(cuò)率。

36、在其中一個(gè)實(shí)施例中，所述存儲(chǔ)器還包括寫字線驅(qū)動(dòng)器和寫字線解碼器，所述啟動(dòng)控制電路通過(guò)所述寫字線驅(qū)動(dòng)器和所述寫字線相連接，所述寫字線驅(qū)動(dòng)器還與所述寫字先解碼器相連接。

37、第四方面，本技術(shù)還提供了一種電子設(shè)備，包括如上述任一實(shí)施例中所述的存儲(chǔ)器。通過(guò)存儲(chǔ)器中的寫字線使能電路能夠控制寫字線準(zhǔn)確地作出響應(yīng)，以及時(shí)控制寫晶體管的開啟或者斷開，從而無(wú)需如相關(guān)技術(shù)中需要精準(zhǔn)地對(duì)存儲(chǔ)單元的讀寫過(guò)程進(jìn)行時(shí)序控制，從而能夠提高讀寫容錯(cuò)率。