本技術(shù)涉及半導(dǎo)體芯片，尤其涉及一種存儲(chǔ)器編程方法、存儲(chǔ)器及存儲(chǔ)器系統(tǒng)。

背景技術(shù)：

1、目前，對(duì)于與非(nand)閃存，普遍采用增量步脈沖編程(increment?stepprogramming?pulse，ispp)的方法進(jìn)行編程，ispp的每個(gè)編程周期包括編程階段和后續(xù)的驗(yàn)證階段。在編程階段首先在存儲(chǔ)單元的柵極施加一個(gè)編程電壓，使電荷進(jìn)入存儲(chǔ)單元的浮柵層；在驗(yàn)證階段，通過(guò)在存儲(chǔ)單元的柵極施加驗(yàn)證電壓，若驗(yàn)證通過(guò)，則該存儲(chǔ)單元結(jié)束編程，若驗(yàn)證未通過(guò)，則在編程電壓上疊加一個(gè)增量繼續(xù)下一個(gè)編程階段。

2、但是，對(duì)于多級(jí)單元(multi-level?cell，mlc)類(lèi)型、三級(jí)單元(trinary-levelcell，tlc)類(lèi)型、四級(jí)單元(quad-level?cell，qlc)類(lèi)型等具有多個(gè)編程級(jí)別的存儲(chǔ)器，對(duì)不同編程級(jí)別的存儲(chǔ)單元進(jìn)行編程時(shí)需要循環(huán)不同數(shù)量的編程周期，而每個(gè)編程周期需要額外耗費(fèi)編程電壓的斜升時(shí)間和斜降時(shí)間以及驗(yàn)證電壓的斜升時(shí)間和斜降時(shí)間，使得存儲(chǔ)器的編程時(shí)間較長(zhǎng)，進(jìn)而影響存儲(chǔ)器的數(shù)據(jù)寫(xiě)入速度。

技術(shù)實(shí)現(xiàn)思路

1、本技術(shù)公開(kāi)的實(shí)施例提供一種存儲(chǔ)器編程方法、存儲(chǔ)器及存儲(chǔ)器系統(tǒng)，用于提高具有多個(gè)編程級(jí)別的存儲(chǔ)器的編程速度。

2、為達(dá)到上述目的，本技術(shù)的實(shí)施例采用如下技術(shù)方案：

3、第一方面，提供一種存儲(chǔ)器編程方法，存儲(chǔ)器編程方法包括：在第一編程周期的編程階段，向選擇字線連續(xù)施加第一編程電壓和第二編程電壓，第二編程電壓大于第一編程電壓；選擇字線耦接到第一存儲(chǔ)單元和第二存儲(chǔ)單元；當(dāng)施加第一編程電壓時(shí)，對(duì)第一存儲(chǔ)單元和第二存儲(chǔ)單元進(jìn)行編程；當(dāng)施加第二編程電壓時(shí)，對(duì)第二存儲(chǔ)單元進(jìn)行編程以及阻止對(duì)第一存儲(chǔ)單元進(jìn)行編程。

4、本技術(shù)提供的存儲(chǔ)器編程方法，通過(guò)在第一編程周期的編程階段向選擇字線連續(xù)施加第一編程電壓和第二編程電壓，以完成對(duì)兩個(gè)編程級(jí)別的編程，減少編程電壓的斜升時(shí)間和斜降時(shí)間；從而能夠較好的減少存儲(chǔ)器的編程時(shí)間，進(jìn)而提高具有多個(gè)編程級(jí)別的存儲(chǔ)器的編程速度。

5、在一些實(shí)施例中，編程方法還包括：在第一編程周期的驗(yàn)證階段，向選擇字線連續(xù)施加第一驗(yàn)證電壓和第二驗(yàn)證電壓；第一驗(yàn)證電壓被配置為驗(yàn)證第一存儲(chǔ)單元是否達(dá)到第一目標(biāo)編程級(jí)別，第二驗(yàn)證電壓被配置為驗(yàn)證第二存儲(chǔ)單元是否達(dá)到第二目標(biāo)編程級(jí)別。在第一編程周期的驗(yàn)證階段向選擇字線連續(xù)施加第一驗(yàn)證電壓和第二驗(yàn)證電壓，以完成對(duì)兩個(gè)編程級(jí)別的驗(yàn)證，減少驗(yàn)證電壓的斜升時(shí)間和斜降時(shí)間。進(jìn)一步減少存儲(chǔ)器的編程時(shí)間，能夠進(jìn)一步提高具有多個(gè)編程級(jí)別的存儲(chǔ)器的編程速度。

6、在一些實(shí)施例中，對(duì)第一存儲(chǔ)單元和第二存儲(chǔ)單元進(jìn)行編程，具體包括：向第一位線和第二位線施加第一位線電壓；第一位線耦接至第一存儲(chǔ)單元所在的存儲(chǔ)單元串，第二位線耦接至第二存儲(chǔ)單元所在的存儲(chǔ)單元串。第一位線電壓能夠使第一存儲(chǔ)單元和第二存儲(chǔ)單元的產(chǎn)生較低的溝道電勢(shì)，從而使得控制柵極與溝道之間能夠產(chǎn)生較大的電勢(shì)差，致使電荷能夠發(fā)生隧穿進(jìn)入浮置柵極，以對(duì)第一存儲(chǔ)單元和第二存儲(chǔ)單元進(jìn)行編程。

7、在一些實(shí)施例中，對(duì)第一存儲(chǔ)單元和第二存儲(chǔ)單元進(jìn)行編程，還包括：向非選擇字線施加第一通過(guò)電壓，非選擇字線耦接至第一存儲(chǔ)單元所在存儲(chǔ)單元串中的非選擇存儲(chǔ)單元，以及，第二存儲(chǔ)單元所在存儲(chǔ)單元串中的非選擇存儲(chǔ)單元；并且，向選擇的頂部選擇線施加導(dǎo)通電壓，選擇的頂部選擇線耦接至第一存儲(chǔ)單元所在存儲(chǔ)單元串的頂部選擇管，以及，第二存儲(chǔ)單元所在存儲(chǔ)單元串的頂部選擇管。對(duì)于存儲(chǔ)單元堆疊成存儲(chǔ)單元串的三維(three-dimensional，3d)nand閃存，通過(guò)向非選擇字線施加第一通過(guò)電壓，并且向選擇的頂部選擇線施加導(dǎo)通電壓。從而使得第一位線與第一存儲(chǔ)單元之間的線路導(dǎo)通，保障第一存儲(chǔ)單元控制柵極與溝道之間具有較大的電勢(shì)差；以及，使得第二位線與第二存儲(chǔ)單元之間的線路導(dǎo)通，保障第二存儲(chǔ)單元控制柵極與溝道之間具有較大的電勢(shì)差。

8、在一些實(shí)施例中，對(duì)第二存儲(chǔ)單元進(jìn)行編程以及阻止對(duì)第一存儲(chǔ)單元進(jìn)行編程，具體包括：向第二位線施加第一位線電壓，向第一位線施加第二位線電壓；第二位線電壓大于第一位線電壓。第二位線電壓能夠使第一存儲(chǔ)單元的產(chǎn)生較高的溝道電勢(shì)，從而使得控制柵極與溝道之間能夠產(chǎn)生較小的電勢(shì)差，致使電荷難以發(fā)生隧穿進(jìn)入浮置柵極，以阻止對(duì)第一存儲(chǔ)單元進(jìn)行編程。

9、在一些實(shí)施例中，對(duì)第二存儲(chǔ)單元進(jìn)行編程以及阻止對(duì)第一存儲(chǔ)單元進(jìn)行編程，還包括：向非選擇字線施加第二通過(guò)電壓，第二通過(guò)電壓大于第一通過(guò)電壓。

10、對(duì)于相同的第二位線電壓，電壓值更高的第二通過(guò)電壓還能夠提升第二存儲(chǔ)單元的溝道電勢(shì)。因此在電壓值更高的第二編程電壓下，能夠較好的保障第一存儲(chǔ)單元控制柵極和溝道之間的電勢(shì)差不超過(guò)隧穿閾值，所以使得電荷難以發(fā)生隧穿，進(jìn)而在一定程度上能夠克服編程電壓增大(第一編程電壓增加到第二編程電壓)所帶來(lái)的編程干擾(programdisturb)。

11、在一些實(shí)施例中，第一存儲(chǔ)單元所在的存儲(chǔ)單元串耦接至第一位線，第二存儲(chǔ)單元所在的存儲(chǔ)單元串耦接至第二位線；向選擇字線連續(xù)施加第一驗(yàn)證電壓和第二驗(yàn)證電壓，還包括：向第一位線和第二位線施加位線驗(yàn)證電壓。若第一存儲(chǔ)單元達(dá)到第一目標(biāo)編程級(jí)別，則在第一驗(yàn)證電壓下第一存儲(chǔ)單元截止，耦接于第一位線bl1的感測(cè)節(jié)點(diǎn)(sensingnode，so)處不會(huì)發(fā)生明顯的壓降；同樣，若第二存儲(chǔ)單元達(dá)到第二目標(biāo)編程級(jí)別，則在第二驗(yàn)證電壓下第二存儲(chǔ)單元截止，耦接于第一位線bl1的感測(cè)節(jié)點(diǎn)處不會(huì)發(fā)生明顯的壓降。

12、在一些實(shí)施例中，第一存儲(chǔ)單元所在的存儲(chǔ)單元中的非選擇存儲(chǔ)單元和第二存儲(chǔ)單元所在的存儲(chǔ)單元中的非選擇存儲(chǔ)單元耦接至非選擇字線，第一存儲(chǔ)單元所在的存儲(chǔ)單元中的頂部選擇管和第二存儲(chǔ)單元所在的存儲(chǔ)單元中的頂部選擇管耦接至選擇的頂部選擇線，第一存儲(chǔ)單元所在的存儲(chǔ)單元中的底部選擇管和第二存儲(chǔ)單元所在的存儲(chǔ)單元中的底部選擇管耦接至底部選擇線；向選擇字線連續(xù)施加第一驗(yàn)證電壓和第二驗(yàn)證電壓，還包括：向非選擇字線施加第三通過(guò)電壓；向選擇的頂部選擇線和底部選擇線施加導(dǎo)通電壓。對(duì)于存儲(chǔ)單元堆疊成存儲(chǔ)單元串的3d?nand閃存，通過(guò)向非選擇字線施加第一通過(guò)電壓，并且向選擇的頂部選擇線施加導(dǎo)通電壓，使第一存儲(chǔ)單元所在存儲(chǔ)單元串上的非選擇存儲(chǔ)單元，以及，第二存儲(chǔ)單元所在存儲(chǔ)單元串上的非選擇存儲(chǔ)單元導(dǎo)通；從而將位線驗(yàn)證電壓提供至第一存儲(chǔ)單元和第二存儲(chǔ)單元，以對(duì)第一存儲(chǔ)單元和第二存儲(chǔ)單元進(jìn)行驗(yàn)證。

13、在一些實(shí)施例中，向選擇的頂部選擇線施加導(dǎo)通電壓時(shí)，編程方法還包括：向選擇的頂部選擇線之外的非選擇的頂部選擇線施加關(guān)斷電壓，非選擇的頂部選擇線與選擇的頂部選擇線耦接至不同存儲(chǔ)單元串的頂部選擇管。在編程系周期的編程階段和驗(yàn)證階段，均向非選擇的頂部選擇線施加關(guān)斷電壓，從而避免同時(shí)編程多個(gè)存儲(chǔ)單元頁(yè)。

14、第二方面，提供一種存儲(chǔ)器，存儲(chǔ)器包括：存儲(chǔ)單元陣列和耦接于存儲(chǔ)單元陣列的外圍電路，外圍電路被配置為：在第一編程周期的編程階段，向選擇字線依次施加第一編程電壓和第二編程電壓，第二編程電壓大于第一編程電壓；選擇字線耦接到第一存儲(chǔ)單元和第二存儲(chǔ)單元；當(dāng)施加第一編程電壓時(shí)，對(duì)第一存儲(chǔ)單元和第二存儲(chǔ)單元進(jìn)行編程；當(dāng)施加第二編程電壓時(shí)，對(duì)第二存儲(chǔ)單元進(jìn)行編程以及阻止對(duì)第一存儲(chǔ)單元進(jìn)行編程。

15、在一些實(shí)施例中，外圍電路還被配置為：在第一編程周期的驗(yàn)證階段，向選擇字線連續(xù)施加第一驗(yàn)證電壓和第二驗(yàn)證電壓；第一驗(yàn)證電壓被配置為驗(yàn)證第一存儲(chǔ)單元是否達(dá)到第一目標(biāo)編程級(jí)別，第一驗(yàn)證電壓被配置為驗(yàn)證第二存儲(chǔ)單元是否達(dá)到第二目標(biāo)編程級(jí)別。

16、在一些實(shí)施例中，對(duì)第一存儲(chǔ)單元和第二存儲(chǔ)單元進(jìn)行編程，外圍電路被具體配置為：向第一位線和第二位線施加第一位線電壓；第一位線耦接至第一存儲(chǔ)單元所在的存儲(chǔ)單元串，第二位線耦接至第二存儲(chǔ)單元所在的存儲(chǔ)單元串。

17、在一些實(shí)施例中，對(duì)第一存儲(chǔ)單元和第二存儲(chǔ)單元進(jìn)行編程，外圍電路還被配置為：向非選擇字線施加第一通過(guò)電壓，非選擇字線耦接至第一存儲(chǔ)單元所在存儲(chǔ)單元串中的非選擇存儲(chǔ)單元，以及，第二存儲(chǔ)單元所在存儲(chǔ)單元串中的非選擇存儲(chǔ)單元；并且，向選擇的頂部選擇線施加導(dǎo)通電壓，選擇的頂部選擇線耦接至第一存儲(chǔ)單元所在存儲(chǔ)單元串的頂部選擇管，以及，第二存儲(chǔ)單元所在存儲(chǔ)單元串的頂部選擇管。

18、在一些實(shí)施例中，對(duì)第二存儲(chǔ)單元進(jìn)行編程以及阻止對(duì)第一存儲(chǔ)單元進(jìn)行編程，外圍電路被具體配置為：向第二位線施加第一位線電壓，向第一位線施加第二位線電壓；第二位線電壓大于第一位線電壓。

19、在一些實(shí)施例中，對(duì)第二存儲(chǔ)單元進(jìn)行編程以及阻止對(duì)第一存儲(chǔ)單元進(jìn)行編程，外圍電路還被配置為：向非選擇字線施加第二通過(guò)電壓，第二通過(guò)電壓大于第一通過(guò)電壓。

20、在一些實(shí)施例中，第一存儲(chǔ)單元所在的存儲(chǔ)單元串耦接至第一位線，第二存儲(chǔ)單元所在的存儲(chǔ)單元串耦接至第二位線；向選擇字線連續(xù)施加第一驗(yàn)證電壓和第二驗(yàn)證電壓，外圍電路還被配置為：向第一位線和第二位線施加位線驗(yàn)證電壓。

21、在一些實(shí)施例中，第一存儲(chǔ)單元所在的存儲(chǔ)單元中的非選擇存儲(chǔ)單元和第二存儲(chǔ)單元所在的存儲(chǔ)單元中的非選擇存儲(chǔ)單元耦接至非選擇字線，第一存儲(chǔ)單元所在的存儲(chǔ)單元中的頂部選擇管和第二存儲(chǔ)單元所在的存儲(chǔ)單元中的頂部選擇管耦接至選擇的頂部選擇線，第一存儲(chǔ)單元所在的存儲(chǔ)單元中的底部選擇管和第二存儲(chǔ)單元所在的存儲(chǔ)單元中的底部選擇管耦接至底部選擇線；向選擇字線連續(xù)施加第一驗(yàn)證電壓和第二驗(yàn)證電壓，外圍電路還被配置為：向非選擇字線施加第三通過(guò)電壓；向選擇的頂部選擇線和底部選擇線施加導(dǎo)通電壓。

22、在一些實(shí)施例中，向選擇的頂部選擇線施加導(dǎo)通電壓時(shí)，外圍電路還被配置為：向選擇的頂部選擇線之外的非選擇的頂部選擇線施加關(guān)斷電壓，非選擇的頂部選擇線與選擇的頂部選擇線耦接至不同存儲(chǔ)單元串的頂部選擇管。

23、第三方面，提供一種存儲(chǔ)器系統(tǒng)，存儲(chǔ)器系統(tǒng)包括存儲(chǔ)控制器和上述第二方面中的存儲(chǔ)器，存儲(chǔ)控制器被配置為控制存儲(chǔ)器。

24、第四方面，提供一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)存儲(chǔ)有計(jì)算機(jī)可執(zhí)行指令；計(jì)算機(jī)可執(zhí)行指令被執(zhí)行后，能夠?qū)崿F(xiàn)上述第一方面中的任一項(xiàng)方法。

25、第五方面，提供一種計(jì)算機(jī)設(shè)備，包括處理器，以及與處理器耦合的可讀存儲(chǔ)介質(zhì)，可讀存儲(chǔ)介質(zhì)存儲(chǔ)可執(zhí)行指令，當(dāng)可執(zhí)行指令被處理器執(zhí)行時(shí)，能夠?qū)崿F(xiàn)上述第一方面中的任一項(xiàng)方法。

26、可以理解地，第二方面至第五方面的技術(shù)效果參照第一方面及其任一實(shí)施方式的技術(shù)效果，在此不再重復(fù)。